JP3766314B2 - 圧接型半導体装置 - Google Patents
圧接型半導体装置 Download PDFInfo
- Publication number
- JP3766314B2 JP3766314B2 JP2001331183A JP2001331183A JP3766314B2 JP 3766314 B2 JP3766314 B2 JP 3766314B2 JP 2001331183 A JP2001331183 A JP 2001331183A JP 2001331183 A JP2001331183 A JP 2001331183A JP 3766314 B2 JP3766314 B2 JP 3766314B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- frame
- chips
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
Landscapes
- Die Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、制御電極を有する複数の半導体チップを一括して圧接した状態で使用する圧接型半導体装置に関する。
【０００２】
【従来の技術】
従来、圧接型半導体装置としては、単一の半導体チップを圧接電極板で挟んだ構造が広く知られている。しかしながら、この種の圧接型半導体装置にあっては、定格電流を増大させるためには、チップサイズを大きくする必要があるため、大容量化に伴って修復不可能な欠陥が発生する可能性も高くなり、製造歩留まりが低下するという問題がある。
【０００３】
【発明が解決しようとする課題】
上記のように従来の圧接型半導体装置は、大容量化が難しいという問題があった。また、大容量化に伴って修復不可能な欠陥が発生する可能性も高くなり、製造歩留まりが低下するという問題があった。
【０００４】
この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、大容量化が容易にでき、且つ製造歩留まりの向上にも寄与できる圧接型半導体装置を提供することにある。
【０００５】
この発明の別の目的は、複数の半導体チップを圧接した構造を採用した場合に輸送時の振動等による半導体チップの位置ずれによる誤圧接を防止できる圧接型半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】
この発明の圧接型半導体装置は、同一平面上にハンダを用いずに配置された複数の半導体チップと、前記複数の半導体チップの主表面側に配置され、前記各半導体チップに対応する位置に開口を有する絶縁性フレームと、前記半導体チップの裏面側に配置される円板型熱緩衝板と、前記絶縁性フレームの開口内の各半導体チップの主表面と前記円板型熱緩衝板とを一括して圧接する第１，第２の圧接電極板と、隣接するもの同士が接した状態で前記絶縁性フレームの開口に対応する位置にそれぞれ配置され、前記複数の半導体チップの主表面と前記第１の圧接電極板との間に介在されて前記各半導体チップの四辺を固定する枠状のチップフレームとを具備し、前記絶縁性フレームと前記円板型熱緩衝板とで各半導体チップを上下方向から挟むことにより、各半導体チップの上下方向の位置出し及び固定を行い、前記絶縁性フレームと前記チップフレームとで各半導体チップの水平方向の位置出し及び固定を行う。
【０００７】
上記のような構成によれば、複数の半導体チップを第１，第２の圧接電極板で圧接しており、定格電流を増大させる際には半導体チップの数を増やせば良いので大容量化が容易にでき、且つ小さいサイズの半導体チップを多数形成して良品のみを抽出して用いれば良いので、製造歩留まりの向上にも寄与できる。
【０００８】
また、絶縁性フレームと上記円板型熱緩衝板とで各半導体チップを上下方向から挟むことにより、各半導体チップの上下方向の位置出し及び固定を行い、上記絶縁性フレームと上記チップフレームとで各半導体チップの水平方向の位置出し及び固定を行うので、輸送時の振動等によるチップの位置ずれを防止でき、誤圧接による不良を防止して信頼性を向上できる。
【０００９】
【発明の実施の形態】
以下、この発明の一実施形態について図面を参照して説明する。
図１は、この発明の第１の実施形態に係る圧接型半導体装置の断面図である。図２は図１の圧接型半導体装置を外囲器から取り出して分解した状態の要部を示す分解図である。この第１実施形態では、複数の圧接型ＩＧＢＴチップと、これらＩＧＢＴチップにそれぞれ通電方向を逆にして並列接続される複数のＦＲＤ（フリーホイールダイオード）チップとを圧接してマルチチップ圧接型半導体装置を構成している。
【００１０】
図１及び図２において、１０は例えばセラミック製の外囲器、１１，１１，…はＩＧＢＴチップ、１２，１２，…はＦＲＤチップ、１３，１３，…は各チップ１１，１１，…，１２，１２，…の四辺を固定し、水平方向に対する位置ずれを防止するための枠状のチップフレームである。これらチップフレーム１３，１３，…は、シリコーン樹脂やポリエーテルイミド等からなり、各チップ１１，１１，…，１２，１２，…に接着剤等を用いて固着される。また、１４，１４，…は厚さが１〜２ｍｍのモリブデン板等からなる熱緩衝板（エミッタ側熱緩衝板）で、この熱緩衝板１４，１４，…は、各チップ１１，１１，…，１２，１２，…のコーナー部に荷重が集中するのを防止するために、四隅が０．２〜１ｍｍの曲率半径になっている。１５は円板型熱緩衝板（コレクタ側熱緩衝板）、１６は樹脂フレーム、１７はリングフレームである。上記樹脂フレーム１６の中央部には各チップ１１，１１，…，１２，１２，…に対応する位置に開口１８，１８，…が設けられ、格子状の枠が形成されており、外周部には爪１９，１９，…が設けられている。一方、リングフレーム１７には上記円板型熱緩衝板１５に対応する開口２０が設けられ、且つ上記爪１９，１９，…に対応する位置に係合穴２１，２１，…が設けられており、上記爪１９，１９，…と係合穴２１，２１，…とを係止することにより、樹脂フレーム１６とリングフレーム１７とによって熱緩衝板１４，１４，…、チップフレーム１３，１３，…、ＩＧＢＴチップ１１，１１，…、ＦＲＤチップ１２，１２，…、及び円板型熱緩衝板１５を挟持する。
【００１１】
また、２２は各チップ１１，１１，…，１２，１２，…に対応する位置に開口２２ａが形成された枠状の樹脂基板で、この樹脂基板２２の裏面側には各ＩＧＢＴチップ１１，１１，…のゲート電極に対応する位置にゲート圧接電極２３，２３，…、及び各ＩＧＢＴチップ１１，１１，…を制御する制御信号を上記ゲート圧接電極２３を介して各ＩＧＢＴチップ１１，１１，…のゲート電極に供給するためのゲート配線が設けられている。上記ゲート圧接電極２３，２３，…は、図示しないバネによって各ＩＧＢＴチップ１１，１１，…のゲート電極に圧接される。上記ゲート配線は樹脂基板２２に固着されており、上記開口２２ａに対応する形状の開口２４ａを有する樹脂製の保護カバー２４によって保護されている。すなわち、樹脂基板２２の外周部には係合穴２５，２５，…が設けられ、保護カバー２４の上記係合穴２５，２５，…に対応する位置には爪２６，２６，…が設けられ、これら係合穴２４，２４，…と爪２６，２６，…とを係止することにより、ゲート配線を保護するようになっている。
【００１２】
なお、２７はエミッタ圧接電極板、２８はコレクタ圧接電極板で、上記エミッタ圧接電極板２７の裏面側には、各ＩＧＢＴチップ１１，１１，…、及びＦＲＤチップ１２，１２，…に対応する位置に柱状の突起部が形成され、この突起部が上記樹脂基板２２の開口２２ａ、保護カバー２４の開口２４ａ、樹脂フレーム１６の開口１８，１８，…、熱緩衝板１４，１４，…、及びチップフレーム１３，１３，…を介して各チップ１１，１１，…，１２，１２，…の主表面を圧接するようになっている。そして、このエミッタ圧接電極板２７とコレクタ圧接電極板２８とに高い圧力を印加して圧接した状態で用いられる。
【００１３】
図３は、上記図１及び図２における各チップの配置を示す平面図である。図示するようにＦＲＤチップ１２，１２，…は中央部に配置され、ＩＧＢＴチップ１１，１１，…はＦＲＤチップ１２，１２，…を囲むように周辺部に配置されている。そして、各ＦＲＤチップ１２，１２，…は、ＩＧＢＴチップ１１，１１，…に逆並列に接続される。
【００１４】
図４は、上記図１及び図２における樹脂基板２２を裏面側から見た平面図である。この樹脂基板２２には、各ＩＧＢＴチップ１１，１１，…のゲート電極に対応する位置にゲート圧接電極２３，２３，…が設けられ、これらゲート圧接電極２３，２３，…にはゲート配線２９，２９，…が接続されている。ゲート配線２９，２９，…は１箇所でまとめられて外部に導出される。そして、このゲート配線２９，２９，…から制御信号が入力され、ゲート圧接電極２３，２３，…を介して各ＩＧＢＴチップ１１，１１，…のゲート電極に供給されることによりオン／オフ制御される。
【００１５】
図５（ａ）は図１及び図２における樹脂フレーム１６の平面図、図５（ｂ）は図５（ａ）に示した樹脂フレーム１６の５Ｂ−５Ｂ線に沿った断面図、図５（ｃ）は図５（ｂ）に示した樹脂フレーム１６の端部を拡大して示す断面図である。図５（ａ）に示すように、二点鎖線で示すＩＧＢＴチップ１１，１１，…及びＦＲＤチップ１２，１２，…の境界位置に格子状の枠が形成され、これらチップ１１，１１，…，１２，１２，…を樹脂フレーム１６で上方向から加圧して保持するようになっている。
【００１６】
上記のような構成によれば、複数のＩＧＢＴチップ１１，１１，…を圧接しており、定格電流を増大させる際にはチップ１１，１１，…の数を増やせば良いので大容量化が容易にでき、且つ小さいサイズのＩＧＢＴチップ１１，１１，…を多数形成して良品のみを抽出して用いれば良いので、製造歩留まりの向上にも寄与できる。また、ゲート電極配線２９，２９，…を樹脂基板２２に固着して配線するので振動等に強くなり、輸送時にゲート電極配線が短絡したり断線する恐れがほとんどなく、ゲート電極配線２９，２９，…の信頼性を向上できる。しかも、ＩＧＢＴチップ１１，１１，…を周辺部に配置したので、ゲート圧接電極２３，２３，…を樹脂基板２２に容易に設けることができ、且つゲート電極配線２９，２９，…の配線長を短くできるので配線が容易で且つ断線や短絡の可能性がより低くなり、この点からも信頼性を向上できる。ゲート電極配線２９，２９，…の配線長を短くできるので、インダクタンス成分の低減も図れる。更に、樹脂フレーム１６とリングフレーム１７とで、熱緩衝板１４，１４，…、チップフレーム１３，１３，…、ＩＧＢＴチップ１１，１１，…、ＦＲＤチップ１２，１２，…、及び円板型熱緩衝板１５を上下方向から挟むことにより、各チップ１１，１１，…，１２，１２，…の上下方向の位置出し及び固定を行うので、両圧接電極板２７，２８に圧力が印加されていない状態、例えば輸送する時の振動等によるチップの位置ずれを防止でき、誤圧接による不良を防止して信頼性を向上できる。
【００１７】
なお、上記第１実施形態では、各チップ１１，１１，…，１２，１２，…上に熱緩衝板１４，１４，…を設けたが、各チップ１１，１１，…，１２，１２，…とこれら熱緩衝板１４，１４，…との間にそれぞれ、Ｃｕ等からなる軟金属箔を介在させれば電気的な接触を良好にできる。更に、エミッタ圧接電極板２７と熱緩衝板１４，１４，…との間、及び各チップ１１，１１，…，１２，１２，…と円板型熱緩衝板１５との間の少なくとも一方に銀シートを介在させれば、各チップ１１，１１，…，１２，１２，…と熱緩衝板１４，１４，…の厚さのばらつきによる圧接圧力のばらつきを吸収でき、圧接時に各チップ１１，１１，…，１２，１２，…に均一な圧力を印加できる。
【００１８】
また、上記第１実施形態では、樹脂フレーム１６とリングフレーム１７を係止すると共に、樹脂基板２２と保護カバー２４を係止したが、更にリングフレーム１７と保護カバー２４、及び樹脂フレーム１６と樹脂基板２２の少なくとも一方を係止するようにしても良い。
【００１９】
図６は、この発明の第２の実施形態に係る圧接型半導体装置について説明するためのもので、ＩＧＢＴチップ１１，１１，…（ＦＲＤチップ１２，１２，…も同様）、チップフレーム１３，１３，…、熱緩衝板１４，１４，…及び樹脂フレーム１６の接合部近傍を抽出して示している。すなわち、チップフレーム１３の外周に切り欠き部１３ａ，１３ａ，…を設け、且つ樹脂フレーム１６のチップフレーム１３との接触部に対応する形状の突起部１６ａ，１６ａ，…を設け、チップフレーム１３と樹脂フレーム１６と係止することにより、各チップ１１，１１，…の上下方向の位置出し及び固定に加えて、チップ毎に水平方向の位置出しも行えるようにしたものである。
【００２０】
このような構成によれば、上下方向と水平方向の位置出しとチップの固定ができるので、両圧接電極板２７，２８に圧力が印加されていない状態、例えば輸送時の振動等によりチップ１１，１１，…，１２，１２，…の位置ずれが生じることはなく、誤圧接による不良を確実に防止できる。
【００２１】
図７は、この発明の第３の実施形態に係る圧接型半導体装置について説明するためのもので、樹脂基板２２上に抵抗３０，３０，…、サーミスタ３１、及び電流検出素子３２等を設けている。抵抗３０，３０，…は、ＩＧＢＴチップが発振するのを防止するゲート抵抗であり、ゲート配線２９，２９，…とゲート圧接電極２３，２３，…との間に介在されている。サーミスタ３１は、圧接型半導体装置の温度を監視して異常な高温になるのを防止するためのもので、外部の温度検出回路に接続される。電流検出素子３２は、ＩＧＢＴチップ１１に流れる電流を監視して過電流が流れるのを防止するためのもので、外部の過電流検出回路に接続される。
【００２２】
このような構成によれば、樹脂基板２２に各種の素子を実装できるので、インテリジェント化が容易に実現できる。また、振動に対しても耐性が高い。
【００２３】
なお、ＩＧＢＴのゲート，エミッタ間にゲート過電圧防止用のために３０Ｖ程度のツェナーダイオードを接続したり、ゲート，エミッタ間にコンデンサを挿入しても良い。これらツェナーダイオードやコンデンサは樹脂基板２２に実装する。また、電流検出素子３２だけでなく他の素子も含む過電流検出回路やＩＧＢＴチップ１１，１１，…を保護するための保護回路等を実装することもできる。
【００２４】
図８は、この発明の第４の実施形態に係る圧接型半導体装置について説明するためのもので、上記第１ないし第３の実施形態では各ＩＧＢＴチップ１１，１１，…がセンターゲートの場合の構成を例にとって説明したが、コーナーゲートのＩＧＢＴチップに適用する場合の樹脂基板２２の構成例を示している。コーナーゲートのＩＧＢＴチップを用いると、センターゲートのＩＧＢＴチップに比してゲート配線２９，２９，…をより短縮することができ、配線が容易で且つ断線や短絡の可能性が低くなり、より信頼性を向上できる。しかも、ゲート配線２９，２９，…のインダクタンスも低減できる。
【００２５】
なお、この発明は上述した第１ないし第４の実施形態に限定されるものではなく、要旨を逸脱しない範囲で種々変形して実施可能である。例えば上記各実施形態では圧接型半導体装置の一例として逆導通圧接型ＩＧＢＴを例にとって説明したが、他の素子を用いた圧接型半導体装置にも同様に適用可能なのは勿論である。
【００２６】
【発明の効果】
以上説明したように、この発明によれば、大容量化が容易にでき、且つ製造歩留まりの向上にも寄与できる圧接型半導体装置が得られる。
【００２７】
また、複数の半導体チップを圧接した構造を採用した場合に輸送時の振動等による半導体チップの位置ずれによる誤圧接を防止できる圧接型半導体装置が得られる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態に係る圧接型半導体装置の断面図。
【図２】図１の圧接型半導体装置を外囲器から取り出して分解した時の要部を抽出して示す分解図。
【図３】図１及び図２における各チップの配置を示す平面図。
【図４】図１及び図２における樹脂基板を裏面から見た時の平面図。
【図５】図１及び図２における樹脂フレームについて説明するためのもので、（ａ）図は平面図、（ｂ）図は（ａ）図の５Ｂ−５Ｂ線に沿った断面図、（ｃ）図は（ｂ）図の端部を拡大して示す断面図。
【図６】この発明の第２の実施形態に係る圧接型半導体装置について説明するためのもので、ＩＧＢＴチップ、チップフレーム、熱緩衝板及び樹脂フレームの接合部近傍を抽出して示す断面図。
【図７】この発明の第３の実施形態に係る圧接型半導体装置について説明するためのもので、樹脂基板の他の構成例を示す平面図。
【図８】この発明の第４の実施形態に係る圧接型半導体装置について説明するためのもので、コーナーゲートのＩＧＢＴチップに適用する場合の樹脂基板の更に他の構成例を示す平面図。
【符号の説明】
１１，１１，… …ＩＧＢＴチップ（半導体チップ、第２の半導体チップ群）、１２，１２，… …ＦＲＤチップ（半導体チップ、第１の半導体チップ群）、１３，１３，… …チップフレーム、１４，１４，… …熱緩衝板、１５…円板型熱緩衝板、１６…樹脂フレーム（絶縁性フレーム）、１７…リングフレーム、１８，１８，… …開口、１９，１９，… …爪、２０…開口、２１，２１，……係合穴、２２…樹脂基板（絶縁基板）、２３，２３，… …ゲート圧接電極（圧接電極）、２４…保護カバー、２５，２５，… …係合穴、２６，２６，… …爪、２７…エミッタ圧接電極板（第１の圧接電極板）、２８…コレクタ圧接電極板（第２の圧接電極板）、２９，２９，… …ゲート配線（制御配線）、３０，３０，… …ゲート抵抗、３１…サーミスタ、３２…電流検出素子。
【発明の属する技術分野】
この発明は、制御電極を有する複数の半導体チップを一括して圧接した状態で使用する圧接型半導体装置に関する。
【０００２】
【従来の技術】
従来、圧接型半導体装置としては、単一の半導体チップを圧接電極板で挟んだ構造が広く知られている。しかしながら、この種の圧接型半導体装置にあっては、定格電流を増大させるためには、チップサイズを大きくする必要があるため、大容量化に伴って修復不可能な欠陥が発生する可能性も高くなり、製造歩留まりが低下するという問題がある。
【０００３】
【発明が解決しようとする課題】
上記のように従来の圧接型半導体装置は、大容量化が難しいという問題があった。また、大容量化に伴って修復不可能な欠陥が発生する可能性も高くなり、製造歩留まりが低下するという問題があった。
【０００４】
この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、大容量化が容易にでき、且つ製造歩留まりの向上にも寄与できる圧接型半導体装置を提供することにある。
【０００５】
この発明の別の目的は、複数の半導体チップを圧接した構造を採用した場合に輸送時の振動等による半導体チップの位置ずれによる誤圧接を防止できる圧接型半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】
この発明の圧接型半導体装置は、同一平面上にハンダを用いずに配置された複数の半導体チップと、前記複数の半導体チップの主表面側に配置され、前記各半導体チップに対応する位置に開口を有する絶縁性フレームと、前記半導体チップの裏面側に配置される円板型熱緩衝板と、前記絶縁性フレームの開口内の各半導体チップの主表面と前記円板型熱緩衝板とを一括して圧接する第１，第２の圧接電極板と、隣接するもの同士が接した状態で前記絶縁性フレームの開口に対応する位置にそれぞれ配置され、前記複数の半導体チップの主表面と前記第１の圧接電極板との間に介在されて前記各半導体チップの四辺を固定する枠状のチップフレームとを具備し、前記絶縁性フレームと前記円板型熱緩衝板とで各半導体チップを上下方向から挟むことにより、各半導体チップの上下方向の位置出し及び固定を行い、前記絶縁性フレームと前記チップフレームとで各半導体チップの水平方向の位置出し及び固定を行う。
【０００７】
上記のような構成によれば、複数の半導体チップを第１，第２の圧接電極板で圧接しており、定格電流を増大させる際には半導体チップの数を増やせば良いので大容量化が容易にでき、且つ小さいサイズの半導体チップを多数形成して良品のみを抽出して用いれば良いので、製造歩留まりの向上にも寄与できる。
【０００８】
また、絶縁性フレームと上記円板型熱緩衝板とで各半導体チップを上下方向から挟むことにより、各半導体チップの上下方向の位置出し及び固定を行い、上記絶縁性フレームと上記チップフレームとで各半導体チップの水平方向の位置出し及び固定を行うので、輸送時の振動等によるチップの位置ずれを防止でき、誤圧接による不良を防止して信頼性を向上できる。
【０００９】
【発明の実施の形態】
以下、この発明の一実施形態について図面を参照して説明する。
図１は、この発明の第１の実施形態に係る圧接型半導体装置の断面図である。図２は図１の圧接型半導体装置を外囲器から取り出して分解した状態の要部を示す分解図である。この第１実施形態では、複数の圧接型ＩＧＢＴチップと、これらＩＧＢＴチップにそれぞれ通電方向を逆にして並列接続される複数のＦＲＤ（フリーホイールダイオード）チップとを圧接してマルチチップ圧接型半導体装置を構成している。
【００１０】
図１及び図２において、１０は例えばセラミック製の外囲器、１１，１１，…はＩＧＢＴチップ、１２，１２，…はＦＲＤチップ、１３，１３，…は各チップ１１，１１，…，１２，１２，…の四辺を固定し、水平方向に対する位置ずれを防止するための枠状のチップフレームである。これらチップフレーム１３，１３，…は、シリコーン樹脂やポリエーテルイミド等からなり、各チップ１１，１１，…，１２，１２，…に接着剤等を用いて固着される。また、１４，１４，…は厚さが１〜２ｍｍのモリブデン板等からなる熱緩衝板（エミッタ側熱緩衝板）で、この熱緩衝板１４，１４，…は、各チップ１１，１１，…，１２，１２，…のコーナー部に荷重が集中するのを防止するために、四隅が０．２〜１ｍｍの曲率半径になっている。１５は円板型熱緩衝板（コレクタ側熱緩衝板）、１６は樹脂フレーム、１７はリングフレームである。上記樹脂フレーム１６の中央部には各チップ１１，１１，…，１２，１２，…に対応する位置に開口１８，１８，…が設けられ、格子状の枠が形成されており、外周部には爪１９，１９，…が設けられている。一方、リングフレーム１７には上記円板型熱緩衝板１５に対応する開口２０が設けられ、且つ上記爪１９，１９，…に対応する位置に係合穴２１，２１，…が設けられており、上記爪１９，１９，…と係合穴２１，２１，…とを係止することにより、樹脂フレーム１６とリングフレーム１７とによって熱緩衝板１４，１４，…、チップフレーム１３，１３，…、ＩＧＢＴチップ１１，１１，…、ＦＲＤチップ１２，１２，…、及び円板型熱緩衝板１５を挟持する。
【００１１】
また、２２は各チップ１１，１１，…，１２，１２，…に対応する位置に開口２２ａが形成された枠状の樹脂基板で、この樹脂基板２２の裏面側には各ＩＧＢＴチップ１１，１１，…のゲート電極に対応する位置にゲート圧接電極２３，２３，…、及び各ＩＧＢＴチップ１１，１１，…を制御する制御信号を上記ゲート圧接電極２３を介して各ＩＧＢＴチップ１１，１１，…のゲート電極に供給するためのゲート配線が設けられている。上記ゲート圧接電極２３，２３，…は、図示しないバネによって各ＩＧＢＴチップ１１，１１，…のゲート電極に圧接される。上記ゲート配線は樹脂基板２２に固着されており、上記開口２２ａに対応する形状の開口２４ａを有する樹脂製の保護カバー２４によって保護されている。すなわち、樹脂基板２２の外周部には係合穴２５，２５，…が設けられ、保護カバー２４の上記係合穴２５，２５，…に対応する位置には爪２６，２６，…が設けられ、これら係合穴２４，２４，…と爪２６，２６，…とを係止することにより、ゲート配線を保護するようになっている。
【００１２】
なお、２７はエミッタ圧接電極板、２８はコレクタ圧接電極板で、上記エミッタ圧接電極板２７の裏面側には、各ＩＧＢＴチップ１１，１１，…、及びＦＲＤチップ１２，１２，…に対応する位置に柱状の突起部が形成され、この突起部が上記樹脂基板２２の開口２２ａ、保護カバー２４の開口２４ａ、樹脂フレーム１６の開口１８，１８，…、熱緩衝板１４，１４，…、及びチップフレーム１３，１３，…を介して各チップ１１，１１，…，１２，１２，…の主表面を圧接するようになっている。そして、このエミッタ圧接電極板２７とコレクタ圧接電極板２８とに高い圧力を印加して圧接した状態で用いられる。
【００１３】
図３は、上記図１及び図２における各チップの配置を示す平面図である。図示するようにＦＲＤチップ１２，１２，…は中央部に配置され、ＩＧＢＴチップ１１，１１，…はＦＲＤチップ１２，１２，…を囲むように周辺部に配置されている。そして、各ＦＲＤチップ１２，１２，…は、ＩＧＢＴチップ１１，１１，…に逆並列に接続される。
【００１４】
図４は、上記図１及び図２における樹脂基板２２を裏面側から見た平面図である。この樹脂基板２２には、各ＩＧＢＴチップ１１，１１，…のゲート電極に対応する位置にゲート圧接電極２３，２３，…が設けられ、これらゲート圧接電極２３，２３，…にはゲート配線２９，２９，…が接続されている。ゲート配線２９，２９，…は１箇所でまとめられて外部に導出される。そして、このゲート配線２９，２９，…から制御信号が入力され、ゲート圧接電極２３，２３，…を介して各ＩＧＢＴチップ１１，１１，…のゲート電極に供給されることによりオン／オフ制御される。
【００１５】
図５（ａ）は図１及び図２における樹脂フレーム１６の平面図、図５（ｂ）は図５（ａ）に示した樹脂フレーム１６の５Ｂ−５Ｂ線に沿った断面図、図５（ｃ）は図５（ｂ）に示した樹脂フレーム１６の端部を拡大して示す断面図である。図５（ａ）に示すように、二点鎖線で示すＩＧＢＴチップ１１，１１，…及びＦＲＤチップ１２，１２，…の境界位置に格子状の枠が形成され、これらチップ１１，１１，…，１２，１２，…を樹脂フレーム１６で上方向から加圧して保持するようになっている。
【００１６】
上記のような構成によれば、複数のＩＧＢＴチップ１１，１１，…を圧接しており、定格電流を増大させる際にはチップ１１，１１，…の数を増やせば良いので大容量化が容易にでき、且つ小さいサイズのＩＧＢＴチップ１１，１１，…を多数形成して良品のみを抽出して用いれば良いので、製造歩留まりの向上にも寄与できる。また、ゲート電極配線２９，２９，…を樹脂基板２２に固着して配線するので振動等に強くなり、輸送時にゲート電極配線が短絡したり断線する恐れがほとんどなく、ゲート電極配線２９，２９，…の信頼性を向上できる。しかも、ＩＧＢＴチップ１１，１１，…を周辺部に配置したので、ゲート圧接電極２３，２３，…を樹脂基板２２に容易に設けることができ、且つゲート電極配線２９，２９，…の配線長を短くできるので配線が容易で且つ断線や短絡の可能性がより低くなり、この点からも信頼性を向上できる。ゲート電極配線２９，２９，…の配線長を短くできるので、インダクタンス成分の低減も図れる。更に、樹脂フレーム１６とリングフレーム１７とで、熱緩衝板１４，１４，…、チップフレーム１３，１３，…、ＩＧＢＴチップ１１，１１，…、ＦＲＤチップ１２，１２，…、及び円板型熱緩衝板１５を上下方向から挟むことにより、各チップ１１，１１，…，１２，１２，…の上下方向の位置出し及び固定を行うので、両圧接電極板２７，２８に圧力が印加されていない状態、例えば輸送する時の振動等によるチップの位置ずれを防止でき、誤圧接による不良を防止して信頼性を向上できる。
【００１７】
なお、上記第１実施形態では、各チップ１１，１１，…，１２，１２，…上に熱緩衝板１４，１４，…を設けたが、各チップ１１，１１，…，１２，１２，…とこれら熱緩衝板１４，１４，…との間にそれぞれ、Ｃｕ等からなる軟金属箔を介在させれば電気的な接触を良好にできる。更に、エミッタ圧接電極板２７と熱緩衝板１４，１４，…との間、及び各チップ１１，１１，…，１２，１２，…と円板型熱緩衝板１５との間の少なくとも一方に銀シートを介在させれば、各チップ１１，１１，…，１２，１２，…と熱緩衝板１４，１４，…の厚さのばらつきによる圧接圧力のばらつきを吸収でき、圧接時に各チップ１１，１１，…，１２，１２，…に均一な圧力を印加できる。
【００１８】
また、上記第１実施形態では、樹脂フレーム１６とリングフレーム１７を係止すると共に、樹脂基板２２と保護カバー２４を係止したが、更にリングフレーム１７と保護カバー２４、及び樹脂フレーム１６と樹脂基板２２の少なくとも一方を係止するようにしても良い。
【００１９】
図６は、この発明の第２の実施形態に係る圧接型半導体装置について説明するためのもので、ＩＧＢＴチップ１１，１１，…（ＦＲＤチップ１２，１２，…も同様）、チップフレーム１３，１３，…、熱緩衝板１４，１４，…及び樹脂フレーム１６の接合部近傍を抽出して示している。すなわち、チップフレーム１３の外周に切り欠き部１３ａ，１３ａ，…を設け、且つ樹脂フレーム１６のチップフレーム１３との接触部に対応する形状の突起部１６ａ，１６ａ，…を設け、チップフレーム１３と樹脂フレーム１６と係止することにより、各チップ１１，１１，…の上下方向の位置出し及び固定に加えて、チップ毎に水平方向の位置出しも行えるようにしたものである。
【００２０】
このような構成によれば、上下方向と水平方向の位置出しとチップの固定ができるので、両圧接電極板２７，２８に圧力が印加されていない状態、例えば輸送時の振動等によりチップ１１，１１，…，１２，１２，…の位置ずれが生じることはなく、誤圧接による不良を確実に防止できる。
【００２１】
図７は、この発明の第３の実施形態に係る圧接型半導体装置について説明するためのもので、樹脂基板２２上に抵抗３０，３０，…、サーミスタ３１、及び電流検出素子３２等を設けている。抵抗３０，３０，…は、ＩＧＢＴチップが発振するのを防止するゲート抵抗であり、ゲート配線２９，２９，…とゲート圧接電極２３，２３，…との間に介在されている。サーミスタ３１は、圧接型半導体装置の温度を監視して異常な高温になるのを防止するためのもので、外部の温度検出回路に接続される。電流検出素子３２は、ＩＧＢＴチップ１１に流れる電流を監視して過電流が流れるのを防止するためのもので、外部の過電流検出回路に接続される。
【００２２】
このような構成によれば、樹脂基板２２に各種の素子を実装できるので、インテリジェント化が容易に実現できる。また、振動に対しても耐性が高い。
【００２３】
なお、ＩＧＢＴのゲート，エミッタ間にゲート過電圧防止用のために３０Ｖ程度のツェナーダイオードを接続したり、ゲート，エミッタ間にコンデンサを挿入しても良い。これらツェナーダイオードやコンデンサは樹脂基板２２に実装する。また、電流検出素子３２だけでなく他の素子も含む過電流検出回路やＩＧＢＴチップ１１，１１，…を保護するための保護回路等を実装することもできる。
【００２４】
図８は、この発明の第４の実施形態に係る圧接型半導体装置について説明するためのもので、上記第１ないし第３の実施形態では各ＩＧＢＴチップ１１，１１，…がセンターゲートの場合の構成を例にとって説明したが、コーナーゲートのＩＧＢＴチップに適用する場合の樹脂基板２２の構成例を示している。コーナーゲートのＩＧＢＴチップを用いると、センターゲートのＩＧＢＴチップに比してゲート配線２９，２９，…をより短縮することができ、配線が容易で且つ断線や短絡の可能性が低くなり、より信頼性を向上できる。しかも、ゲート配線２９，２９，…のインダクタンスも低減できる。
【００２５】
なお、この発明は上述した第１ないし第４の実施形態に限定されるものではなく、要旨を逸脱しない範囲で種々変形して実施可能である。例えば上記各実施形態では圧接型半導体装置の一例として逆導通圧接型ＩＧＢＴを例にとって説明したが、他の素子を用いた圧接型半導体装置にも同様に適用可能なのは勿論である。
【００２６】
【発明の効果】
以上説明したように、この発明によれば、大容量化が容易にでき、且つ製造歩留まりの向上にも寄与できる圧接型半導体装置が得られる。
【００２７】
また、複数の半導体チップを圧接した構造を採用した場合に輸送時の振動等による半導体チップの位置ずれによる誤圧接を防止できる圧接型半導体装置が得られる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態に係る圧接型半導体装置の断面図。
【図２】図１の圧接型半導体装置を外囲器から取り出して分解した時の要部を抽出して示す分解図。
【図３】図１及び図２における各チップの配置を示す平面図。
【図４】図１及び図２における樹脂基板を裏面から見た時の平面図。
【図５】図１及び図２における樹脂フレームについて説明するためのもので、（ａ）図は平面図、（ｂ）図は（ａ）図の５Ｂ−５Ｂ線に沿った断面図、（ｃ）図は（ｂ）図の端部を拡大して示す断面図。
【図６】この発明の第２の実施形態に係る圧接型半導体装置について説明するためのもので、ＩＧＢＴチップ、チップフレーム、熱緩衝板及び樹脂フレームの接合部近傍を抽出して示す断面図。
【図７】この発明の第３の実施形態に係る圧接型半導体装置について説明するためのもので、樹脂基板の他の構成例を示す平面図。
【図８】この発明の第４の実施形態に係る圧接型半導体装置について説明するためのもので、コーナーゲートのＩＧＢＴチップに適用する場合の樹脂基板の更に他の構成例を示す平面図。
【符号の説明】
１１，１１，… …ＩＧＢＴチップ（半導体チップ、第２の半導体チップ群）、１２，１２，… …ＦＲＤチップ（半導体チップ、第１の半導体チップ群）、１３，１３，… …チップフレーム、１４，１４，… …熱緩衝板、１５…円板型熱緩衝板、１６…樹脂フレーム（絶縁性フレーム）、１７…リングフレーム、１８，１８，… …開口、１９，１９，… …爪、２０…開口、２１，２１，……係合穴、２２…樹脂基板（絶縁基板）、２３，２３，… …ゲート圧接電極（圧接電極）、２４…保護カバー、２５，２５，… …係合穴、２６，２６，… …爪、２７…エミッタ圧接電極板（第１の圧接電極板）、２８…コレクタ圧接電極板（第２の圧接電極板）、２９，２９，… …ゲート配線（制御配線）、３０，３０，… …ゲート抵抗、３１…サーミスタ、３２…電流検出素子。
Claims (4)
- 同一平面上にハンダを用いずに配置された複数の半導体チップと、
前記複数の半導体チップの主表面側に配置され、前記各半導体チップに対応する位置に開口を有する絶縁性フレームと、
前記半導体チップの裏面側に配置される円板型熱緩衝板と、
前記絶縁性フレームの開口内の各半導体チップの主表面と前記円板型熱緩衝板とを一括して圧接する第１，第２の圧接電極板と、
隣接するもの同士が接した状態で前記絶縁性フレームの開口に対応する位置にそれぞれ配置され、前記複数の半導体チップの主表面と前記第１の圧接電極板との間に介在されて前記各半導体チップの四辺を固定する枠状のチップフレームと
を具備し、
前記絶縁性フレームと前記円板型熱緩衝板とで各半導体チップを上下方向から挟むことにより、各半導体チップの上下方向の位置出し及び固定を行い、
前記絶縁性フレームと前記チップフレームとで各半導体チップの水平方向の位置出し及び固定を行うことを特徴とする圧接型半導体装置。 - 前記複数の半導体チップは中央部に配置されたＦＲＤチップと、前記ＦＲＤチップを囲むように配置されたＩＧＢＴチップとを含み、前記各ＦＲＤチップはそれぞれ前記各ＩＧＢＴチップと通電方向を逆にして並列接続されることを特徴とする請求項１に記載の圧接型半導体装置。
- 前記第１の圧接電極板は、前記各半導体チップに対応する位置に柱状の突起部を有し、この突起部で前記半導体チップの主表面を圧接することを特徴とする請求項１または２に記載の圧接型半導体装置。
- 前記第２の圧接電極板に対応する開口を有し、前記絶縁性フレームに係止されることにより、前記複数の半導体チップ及び前記円板型熱緩衝板を挟持するリングフレームを更に具備することを特徴とする請求項１乃至３いずれか１項に記載の圧接型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001331183A JP3766314B2 (ja) | 2001-10-29 | 2001-10-29 | 圧接型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001331183A JP3766314B2 (ja) | 2001-10-29 | 2001-10-29 | 圧接型半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13445195A Division JP3258200B2 (ja) | 1985-05-31 | 1995-05-31 | 圧接型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002208542A JP2002208542A (ja) | 2002-07-26 |
| JP3766314B2 true JP3766314B2 (ja) | 2006-04-12 |
Family
ID=19146801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001331183A Expired - Fee Related JP3766314B2 (ja) | 2001-10-29 | 2001-10-29 | 圧接型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3766314B2 (ja) |
-
2001
- 2001-10-29 JP JP2001331183A patent/JP3766314B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002208542A (ja) | 2002-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3258200B2 (ja) | 圧接型半導体装置 | |
| US7456492B2 (en) | Semiconductor device having semiconductor element, insulation substrate and metal electrode | |
| US5949137A (en) | Stiffener ring and heat spreader for use with flip chip packaging assemblies | |
| JP2570605B2 (ja) | 半導体装置 | |
| JPH0888240A (ja) | 圧接型半導体装置 | |
| US11825591B2 (en) | Semiconductor module | |
| US20190103340A1 (en) | Semiconductor device | |
| US7956455B2 (en) | RF power transistor package | |
| US10903138B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3319569B2 (ja) | 圧接型半導体装置 | |
| US20230245948A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN112236855A (zh) | 半导体装置 | |
| WO2019181198A1 (ja) | 半導体装置 | |
| JP3766314B2 (ja) | 圧接型半導体装置 | |
| US11380608B2 (en) | Semiconductor module | |
| JP6981033B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0831490B2 (ja) | ガラス封止型セラミックパッケージ | |
| JPH0645515A (ja) | 混成集積回路装置 | |
| JP4992302B2 (ja) | パワー半導体モジュール | |
| JP2005050919A (ja) | 回路基板および半導体装置 | |
| JP2735920B2 (ja) | インバータ装置 | |
| JPH0645516A (ja) | 混成集積回路装置 | |
| JP2003224275A (ja) | 半導体装置 | |
| TWI876423B (zh) | 半導體裝置封裝、半導體裝置封裝裝配件及其製作方法 | |
| JP7120150B2 (ja) | 半導体モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060126 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130203 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |