JP3832576B2 - 配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器 - Google Patents

配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器 Download PDF

Info

Publication number
JP3832576B2
JP3832576B2 JP2002091568A JP2002091568A JP3832576B2 JP 3832576 B2 JP3832576 B2 JP 3832576B2 JP 2002091568 A JP2002091568 A JP 2002091568A JP 2002091568 A JP2002091568 A JP 2002091568A JP 3832576 B2 JP3832576 B2 JP 3832576B2
Authority
JP
Japan
Prior art keywords
mark
semiconductor device
substrate
wiring board
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002091568A
Other languages
English (en)
Other versions
JP2003289087A (ja
Inventor
秀隆 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002091568A priority Critical patent/JP3832576B2/ja
Publication of JP2003289087A publication Critical patent/JP2003289087A/ja
Application granted granted Critical
Publication of JP3832576B2 publication Critical patent/JP3832576B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Wire Bonding (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器に関する。
【0002】
【発明の背景】
半導体チップの実装形態として知られるCOF(Chip On Film)では、基板に反りやゆがみが生じないようすることが難しかった。特に、基板に、その方向を知るなどのためにマークを形成することが知られているが、マークを形成することで基板上のパターンが左右非対称になるため、基板の反りやゆがみを抑えることが難しかった。
【0003】
本発明は、従来の問題点を解決するものであり、その目的は、基板の少なくとも方向を認識することができ、かつ、基板の反りやゆがみを抑えることにある。
【0004】
【課題を解決するための手段】
(1)本発明に係る配線基板は、基板と、
前記基板に形成された配線パターンと、
前記基板に形成された一対のダミーパターンと、
を有し、
前記一対のダミーパターンの外形は、相互に線対称となる形状であり、
一方の前記ダミーパターンの外形の内側の表面形状は、マークを有し、
他方の前記ダミーパターンの外形の内側は、前記マークを有する表面形状と異なる表面形状になっている。
【0005】
本発明によれば、基板にダミーパターンが形成されているので、基板における配線パターンが形成されていない部分が減って、基板の反りやゆがみを抑えることができる。また、一対のダミーパターンの形状が線対称になっているので、非対称的な基板の反りやゆがみが生じにくい。また、マークによって基板の少なくとも方向を認識することができる。マークは、一方のダミーパターンの外形の内側に存在し、他方のダミーパターンの外形の内側には存在しないが、両方のダミーパターンの外形が線対称であるので、非対称的な基板の反りやゆがみが生じにくい。
【0006】
(2)この配線基板において、
前記配線パターンは、1つ又はそれ以上のグループの配線からなり、
それぞれのグループの前記配線は、一方の先端が一直線に並ぶように形成されていてもよい。
【0007】
(3)この配線基板において、
それぞれの前記ダミーパターンは、前記配線パターンに囲まれた領域に形成されていてもよい。
【0008】
(4)この配線基板において、
前記ダミーパターンは、前記配線パターンと同じ材料で形成されていてもよい。
【0009】
(5)この配線基板において、
前記マークは、前記ダミーパターンに形成された貫通穴であってもよい。
【0010】
(6)この配線基板において、
前記マークは、前記ダミーパターン及び前記基板に形成された貫通穴であってもよい。
【0011】
(7)この配線基板において、
前記マークは、前記ダミーパターン上の樹脂層に形成された貫通穴であってもよい。
【0012】
(8)この配線基板において、
前記一対のダミーパターンを一対の第1のダミーパターンとし、前記マークを第1のマークとして、
一対の第2のダミーパターンをさらに有し、
前記一対の第2のダミーパターンの外形は、前記一対の第1のダミーパターンの対称の基準となる線を基準として、相互に線対称となる形状であり、
一方の前記第2のダミーパターンの外形の内側の表面形状は、第2のマークを有し、
他方の前記第2のダミーパターンの外形の内側は、前記第2のマークを有する表面形状と異なる表面形状になっていてもよい。
【0013】
(9)この配線基板において、
前記対称の基準となる線を境界として一方の側に、前記第1のマークが形成され、
前記対称の基準となる線を境界として他方の側に、前記第2のマークが形成されていてもよい。
【0014】
(10)この配線基板において、
前記第1及び第2のマークは、大きさ又は形状において異っていてもよい。
【0015】
(11)本発明に係る半導体装置は、基板と、
前記基板に形成された配線パターンと、
前記基板に形成された一対のダミーパターンと、
前記基板に搭載され、前記配線パターンに電気的に接続された半導体チップと、
を有し、
前記一対のダミーパターンの外形は、相互に線対称となる形状であり、
一方の前記ダミーパターンの外形の内側の表面形状は、マークを有し、
他方の前記ダミーパターンの外形の内側は、前記マークを有する表面形状と異なる表面形状になっている。
【0016】
本発明によれば、基板にダミーパターンが形成されているので、基板における配線パターンが形成されていない部分が減って、基板の反りやゆがみを抑えることができる。また、一対のダミーパターンの形状が線対称になっているので、非対称的な基板の反りやゆがみが生じにくい。また、マークによって基板の少なくとも方向を認識することができる。マークは、一方のダミーパターンの外形の内側に存在し、他方のダミーパターンの外形の内側には存在しないが、両方のダミーパターンの外形が線対称であるので、非対称的な基板の反りやゆがみが生じにくい。
【0017】
(12)この半導体装置において、
前記ダミーパターンは、前記半導体チップと電気的に接続されなくてもよい。
【0018】
(13)この半導体装置において、
それぞれの前記ダミーパターンは、前記配線パターンに囲まれた領域に形成されていてもよい。
【0019】
(14)この半導体装置において、
前記ダミーパターンは、前記配線パターンと同じ材料で形成されていてもよい。
【0020】
(15)この半導体装置において、
前記マークは、前記ダミーパターンに形成された貫通穴であってもよい。
【0021】
(16)この半導体装置において、
前記マークは、前記ダミーパターン及び前記基板に形成された貫通穴であってもよい。
【0022】
(17)この半導体装置において、
前記マークは、前記ダミーパターン上の樹脂層に形成された貫通穴であってもよい。
【0023】
(18)この半導体装置において、
前記一対のダミーパターンを一対の第1のダミーパターンとし、前記マークを第1のマークとして、
一対の第2のダミーパターンをさらに有し、
前記一対の第2のダミーパターンの外形は、前記一対の第1のダミーパターンの対称の基準となる線を基準として、相互に線対称となる形状であり、
一方の前記第2のダミーパターンの外形の内側の表面形状は、第2のマークを有し、
他方の前記第2のダミーパターンの外形の内側は、前記第2のマークを有する表面形状と異なる表面形状になっていてもよい。
【0024】
(19)この半導体装置において、
前記対称の基準となる線を境界として一方の側に、前記第1のマークが形成され、
前記対称の基準となる線を境界として他方の側に、前記第2のマークが形成されていてもよい。
【0025】
(20)この半導体装置において、
前記第1及び第2のマークは、大きさ又は形状において異っていてもよい。
【0026】
(21)本発明に係るパネルモジュールは、上記半導体装置と、
前記基板に取り付けられ、前記配線パターンに電気的に接続されてなるパネルと、
を有する。
【0027】
(22)本発明に係る電子機器は、上記半導体装置を有する。
【0028】
(23)本発明に係る半導体装置の製造方法は、上記配線基板に半導体チップを実装することを含み、
前記配線基板の方向を前記マークの有無によって認識する。
【0029】
本発明によれば、配線基板の方向を認識するので、不良品の発生を減らすことができる。また、基板にダミーパターンが形成されているので、基板における配線パターンが形成されていない部分が減って、基板の反りやゆがみを抑えることができる。さらに、一対のダミーパターンの形状が線対称になっているので、非対称的な基板の反りやゆがみが生じにくい。マークは、一方のダミーパターンの外形の内側に存在し、他方のダミーパターンの外形の内側には存在しないが、両方のダミーパターンの外形が線対称であるので、非対称的な基板の反りやゆがみが生じにくい。以上のことから、半導体チップの実装の信頼性を高めることができる。
【0030】
(24)本発明に係る半導体装置の製造方法は、上記配線基板に半導体チップを実装することを含み、
前記配線基板の方向を前記第1のマークの有無によって認識し、
前記配線パターンと前記半導体チップとの位置合わせを、前記第1及び第2のマークを基準として行う。
【0031】
本発明によれば、配線基板の方向を認識し、配線パターンと半導体チップとの位置合わせを行うので、不良品の発生を減らすことができる。また、基板にダミーパターンが形成されているので、基板における配線パターンが形成されていない部分が減って、基板の反りやゆがみを抑えることができる。さらに、一対のダミーパターンの形状が線対称になっているので、非対称的な基板の反りやゆがみが生じにくい。マークは、一方のダミーパターンの外形の内側に存在し、他方のダミーパターンの外形の内側には存在しないが、両方のダミーパターンの外形が線対称であるので、非対称的な基板の反りやゆがみが生じにくい。以上のことから、半導体チップの実装の信頼性を高めることができる。
【0032】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。図1は、本実施の形態に係る配線基板を示す図である。
【0033】
配線基板は、基板10を有する。基板10は、ポリイミド等の樹脂で形成されていてもよい。基板10は、可撓性を有していてもよい。基板10は、テープであってもよく、その場合、基板10にスプロケットホール12が形成されていてもよい。配線基板は、TAB(Tape Automated Bonding)テープであってもよい。
【0034】
基板10には、配線パターン20が形成されている。配線パターン20は、他の部品(例えば図2に示す半導体チップ60や図3に示すパネル80)に電気的に接続される。配線パターン20は、銅などの導電材料(例えば金属)で形成してもよい。配線パターン20は、基板10に貼り付けた金属箔をエッチングして形成してもよいし、基板10に材料を蒸着して形成してもよい。図1には、1つの配線パターン20が示されているが、複数の配線パターン20が基板10に形成されていてもよい。
【0035】
配線パターン20は、1つ又はそれ以上のグループの配線(例えば、第1〜第4のグループの配線21〜24)からなる。それぞれのグループの配線は、一方の先端(以下、第1の先端という。)が一直線に並ぶように形成されてなる。第1の先端は、基板10に搭載される部品(例えば図2に示す半導体チップ60)と電気的に接続される側の先端であってもよい。第2〜第4のグループの配線22〜24も同様である。
【0036】
少なくとも1グループの配線(例えば第1のグループの配線21)は、他方の先端(第1の先端とは反対側の先端。以下、第2の先端という。)も一直線(第1の先端が並ぶ直線とは別の直線)に並ぶように形成されていてもよい。少なくとも1グループの配線(例えば第2のグループの配線22)は、第2の先端が一直線に並ぶ3つ以上の配線26と、その直線から外れる位置に第2の先端が位置する少なくとも1つの配線28と、から構成されていてもよい。
【0037】
少なくとも1グループの配線(例えば第3又は第4のグループの配線23,24)は、第2の先端が、他のグループの配線(例えば第1及び第2のグループの配線21,22)の第2の先端(一直線に並ぶ3つ以上の第2の先端)と一直線に並ぶ配線30,32を含んでいてもよい。詳しくは、少なくとも1グループの配線(例えば第3又は第4のグループの配線23,24)は、1つのグループの配線(例えば第1のグループの配線21)の第2の先端(一直線に並ぶ3つ以上の第2の先端)と一直線に並ぶ配線30と、他のグループの配線(例えば第2のグループの配線22)の第2の先端(一直線に並ぶ3つ以上の第2の先端)と一直線に並ぶ配線32と、を含む。少なくとも1グループの配線(例えば第3又は第4のグループの配線23,24)は、一直線に並ばないように第2の先端が位置する配線34をさらに含んでもよい。
【0038】
少なくとも1つのグループの配線(例えば第1のグループの配線21)において、一直線に並ぶ第2の先端は、基板10に取り付けられる部品(例えば図3に示すパネル80)と電気的に接続される側の先端であってもよい。基板10がテープである場合、配線パターン20は、基板10の長手方向に延びるように形成されていてもよい。一直線に並ぶ第2の先端は、基板10の幅方向に並んでいてもよい。
【0039】
基板10には、一対のダミーパターン40,42が形成されている。詳しくは、1つの配線パターン20に対応して、一対のダミーパターン40,42が形成されている。したがって、複数の配線パターン20が基板10に形成されている場合、基板10には、それぞれの配線パターン20に対応して、一対のダミーパターン40,42が形成される。
【0040】
基板10にダミーパターン40が形成されているので、基板10における配線パターン20が形成されていない部分が減って、基板10の反りやゆがみを抑えることができる。一対のダミーパターン40,42の外形は、線Lを基準として、相互に線対称となる形状である。線Lは、基板10の長手軸に沿った方向に延びていてもよい。線Lは、基板10の幅方向の中心を通っていてもよい。一対のダミーパターン40,42の形状が線対称になっているので、非対称的な基板10の反りやゆがみが生じにくい。それぞれのダミーパターン40,42の外形形状は、特に限定されず、多角形であっても、円形であっても、これらを組み合わせた形状であってもよい。一対のダミーパターン40,42の外形は、線Lを基準として、相互に線対称となる位置に形成されていてもよい。それぞれのダミーパターン40,42は、配線パターン20(例えば配線26,32)に囲まれた領域に形成されていてもよい。ダミーパターン40,42は、配線パターン20と同じ材料で形成してもよい。ダミーパターン40,42は、配線パターン20と同時に形成してもよい。
【0041】
一方のダミーパターン40の外形の内側の表面形状は、マーク44を有している。マーク44は、ダミーパターン40に形成された貫通穴であってもよいし、ダミーパターン40及び基板10に形成された貫通穴であってもよいし、ダミーパターン40上の樹脂層(例えばレジスト層)に形成された貫通穴であってもよい。マーク44の形状は、特に限定されず、円形であっても、多角形であっても、これらを組み合わせた形状であってもよい。
【0042】
他方のダミーパターン42の外形の内側は、マーク44を有する表面形状(ダミーパターン40の外形の内側の表面形状)と異なる表面形状になっている。図1に示すダミーパターン42の外形の内側には、複数のラインが形成されている。あるいは、ダミーパターン42は無模様であってもよい。
【0043】
マーク44によって基板10の少なくとも方向を認識することができる。マーク44は、一方のダミーパターン40の外形の内側に存在し、他方のダミーパターン42の外形の内側には存在しないが、両方のダミーパターン40,42の外形が線対称であるので、非対称的な基板10の反りやゆがみが生じにくい。
【0044】
一対のダミーパターン40,42を一対の第1のダミーパターンとして、基板10には、一対の第2のダミーパターン50,52が形成されていてもよい。一対の第2のダミーパターン50,52の外形は、一対の第1のダミーパターン40,42の対称の基準となる線Lを基準として、相互に線対称となる形状であってもよい。
【0045】
マーク44を第1のマークとして、一方の第2のダミーパターン50の外形の内側の表面形状は、第2のマーク54を有していてもよい。他方の第2のダミーパターン52の外形の内側は、第2のマーク54を有する表面形状と異なる表面形状になっていてもよい。その他の点に関して、第2のダミーパターン50,52及び第2のマーク54について、ダミーパターン40,42及び第1のマーク44について説明した内容が該当する。
【0046】
本実施の形態によれば、2つのマーク(第1及び第2のマーク44,54)によって、基板10に搭載する部品(例えば半導体チップ)の位置合わせを行うことができる。一対のダミーパターン40,42の対称の基準となる線Lを境界として一方の側に、第1のマーク44が形成され、他方の側に、第2のマーク54が形成されていてもよい。その場合、第1及び第2のマーク44,54の距離が大きくなるので、位置合わせの精度が高くなる。第1及び第2のマーク44,54は、大きさ又は形状において異なっていてもよい。こうすることで、基板10の方向を認識することが可能である。
【0047】
図2は、本実施の形態に係る半導体装置を示す図である。図2に示す半導体装置は、図1に示す配線基板と、基板10に搭載された半導体チップ60と、を有する。基板10に複数の配線パターン20が形成されている場合、半導体装置は、複数の半導体チップ60を有する。
【0048】
半導体チップ60は、配線パターン20に電気的に接続されている。詳しくは、半導体チップ60は、1つ又はそれ以上のグループの配線(例えば、第1〜第4のグループの配線21〜24)において、上述した一直線に並ぶ第1の先端側の部分に電気的に接続されている。電気的接続には、COF実装で一般に行われる方法を適用することができる。第1及び第2のダミーパターン40,42,50,52は、半導体チップ60と電気的に接続されない。半導体装置に関するその他の内容は、上述した配線基板についての内容が該当する。
【0049】
本実施の形態に係る半導体装置の製造方法は、基板10に半導体チップ60を実装することを含む。そして、基板10の方向をマーク44の有無によって認識してもよい。また、配線パターン20と半導体チップ60との位置合わせを、第1及び第2のマーク44,54を基準として行ってもよい。
【0050】
本実施の形態では、基板10の方向を認識し、配線パターン20と半導体チップ60との位置合わせを行うので、不良品の発生を減らすことができる。また、上述したように、基板10の反りやゆがみを抑えることができるので、半導体チップ60の実装の信頼性を高めることができる。
【0051】
図3は、本実施の形態に係るパネルモジュールを示す図である。パネルモジュールは、半導体装置70とパネル80を有する。半導体装置70は、基板72と半導体チップ60を有する。基板72は、図2に示す基板10を打ち抜いて得られたものであってもよい。パネル80は、表示パネル(例えば液晶パネル、有機EL(Electroluminescence)パネル)であってもよい。その場合、パネルモジュールは、表示パネルモジュールということができる。基板72はパネル80に取り付けられている。基板72に形成された配線パターン20は、パネル20に形成された図示しない配線パターン(又はリード)に電気的に接続されている。
【0052】
上述した半導体装置又はパネルモジュールを有する電子機器として、図4にはノート型パーソナルコンピュータ1000が示され、図5には携帯電話2000が示されている。
【0053】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図1】図1は、本発明を適用した実施の形態に係る配線基板を示す図である。
【図2】図2は、本発明を適用した実施の形態に係る半導体装置を示す図である。
【図3】図3は、本発明を適用した実施の形態に係るパネルモジュールを示す図である。
【図4】図4は、本発明の実施の形態に係る電子機器を示す図である。
【図5】図5は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
10 基板
20 配線パターン
40 ダミーパターン
42 ダミーパターン
44 マーク
50 第2のダミーパターン
52 第2のダミーパターン
54 第2のマーク
60 半導体チップ
70 半導体装置
80 パネル

Claims (24)

  1. 基板と、
    前記基板に形成された配線パターンと、
    前記基板に形成された一対のダミーパターンと、
    を有し、
    前記一対のダミーパターンの外形は、相互に線対称となる形状であり、
    一方の前記ダミーパターンの外形の内側の表面形状は、マークを有し、
    他方の前記ダミーパターンの外形の内側は、前記マークを有する表面形状と異なる表面形状になっている配線基板。
  2. 請求項1記載の配線基板において、
    前記配線パターンは、1つ又はそれ以上のグループの配線からなり、
    それぞれのグループの前記配線は、一方の先端が一直線に並ぶように形成されてなる配線基板。
  3. 請求項1又は請求項2記載の配線基板において、
    それぞれの前記ダミーパターンは、前記配線パターンに囲まれた領域に形成されてなる配線基板。
  4. 請求項1から請求項3のいずれかに記載の配線基板において、
    前記ダミーパターンは、前記配線パターンと同じ材料で形成されてなる配線基板。
  5. 請求項1から請求項4のいずれかに記載の配線基板において、
    前記マークは、前記ダミーパターンに形成された貫通穴である配線基板。
  6. 請求項1から請求項4のいずれかに記載の配線基板において、
    前記マークは、前記ダミーパターン及び前記基板に形成された貫通穴である配線基板。
  7. 請求項1から請求項4のいずれかに記載の配線基板において、
    前記マークは、前記ダミーパターン上の樹脂層に形成された貫通穴である配線基板。
  8. 請求項1から請求項7のいずれかに記載の配線基板において、
    前記一対のダミーパターンを一対の第1のダミーパターンとし、前記マークを第1のマークとして、
    一対の第2のダミーパターンをさらに有し、
    前記一対の第2のダミーパターンの外形は、前記一対の第1のダミーパターンの対称の基準となる線を基準として、相互に線対称となる形状であり、
    一方の前記第2のダミーパターンの外形の内側の表面形状は、第2のマークを有し、
    他方の前記第2のダミーパターンの外形の内側は、前記第2のマークを有する表面形状と異なる表面形状になっている配線基板。
  9. 請求項8記載の配線基板において、
    前記対称の基準となる線を境界として一方の側に、前記第1のマークが形成され、
    前記対称の基準となる線を境界として他方の側に、前記第2のマークが形成されてなる配線基板。
  10. 請求項8又は請求項9記載の配線基板において、
    前記第1及び第2のマークは、大きさ又は形状において異なる配線基板。
  11. 基板と、
    前記基板に形成された配線パターンと、
    前記基板に形成された一対のダミーパターンと、
    前記基板に搭載され、前記配線パターンに電気的に接続された半導体チップと、
    を有し、
    前記一対のダミーパターンの外形は、相互に線対称となる形状であり、
    一方の前記ダミーパターンの外形の内側の表面形状は、マークを有し、
    他方の前記ダミーパターンの外形の内側は、前記マークを有する表面形状と異なる表面形状になっている半導体装置。
  12. 請求項11記載の半導体装置において、
    前記ダミーパターンは、前記半導体チップと電気的に接続されない半導体装置。
  13. 請求項11又は請求項12記載の半導体装置において、
    それぞれの前記ダミーパターンは、前記配線パターンに囲まれた領域に形成されてなる半導体装置。
  14. 請求項11から請求項13のいずれかに記載の半導体装置において、
    前記ダミーパターンは、前記配線パターンと同じ材料で形成されてなる半導体装置。
  15. 請求項11から請求項14のいずれかに記載の半導体装置において、
    前記マークは、前記ダミーパターンに形成された貫通穴である半導体装置。
  16. 請求項11から請求項14のいずれかに記載の半導体装置において、
    前記マークは、前記ダミーパターン及び前記基板に形成された貫通穴である半導体装置。
  17. 請求項11から請求項14のいずれかに記載の半導体装置において、
    前記マークは、前記ダミーパターン上の樹脂層に形成された貫通穴である半導体装置。
  18. 請求項11から請求項17のいずれかに記載の半導体装置において、
    前記一対のダミーパターンを一対の第1のダミーパターンとし、前記マークを第1のマークとして、
    一対の第2のダミーパターンをさらに有し、
    前記一対の第2のダミーパターンの外形は、前記一対の第1のダミーパターンの対称の基準となる線を基準として、相互に線対称となる形状であり、
    一方の前記第2のダミーパターンの外形の内側の表面形状は、第2のマークを有し、
    他方の前記第2のダミーパターンの外形の内側は、前記第2のマークを有する表面形状と異なる表面形状になっている半導体装置。
  19. 請求項18記載の半導体装置において、
    前記対称の基準となる線を境界として一方の側に、前記第1のマークが形成され、
    前記対称の基準となる線を境界として他方の側に、前記第2のマークが形成されてなる半導体装置。
  20. 請求項17又は請求項18記載の半導体装置において、
    前記第1及び第2のマークは、大きさ又は形状において異なる半導体装置。
  21. 請求項11から請求項20のいずれかに記載の半導体装置と、
    前記基板に取り付けられ、前記配線パターンに電気的に接続されてなるパネルと、
    を有するパネルモジュール。
  22. 請求項11から請求項20のいずれかに記載の半導体装置を有する電子機器。
  23. 請求項1から請求項10のいずれかに記載の配線基板に半導体チップを実装することを含み、
    前記配線基板の方向を前記マークの有無によって認識する半導体装置の製造方法。
  24. 請求項8から請求項10のいずれかに記載の配線基板に半導体チップを実装することを含み、
    前記配線基板の方向を前記第1のマークの有無によって認識し、
    前記配線パターンと前記半導体チップとの位置合わせを、前記第1及び第2のマークを基準として行う半導体装置の製造方法。
JP2002091568A 2002-03-28 2002-03-28 配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器 Expired - Fee Related JP3832576B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002091568A JP3832576B2 (ja) 2002-03-28 2002-03-28 配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002091568A JP3832576B2 (ja) 2002-03-28 2002-03-28 配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器

Publications (2)

Publication Number Publication Date
JP2003289087A JP2003289087A (ja) 2003-10-10
JP3832576B2 true JP3832576B2 (ja) 2006-10-11

Family

ID=29236622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002091568A Expired - Fee Related JP3832576B2 (ja) 2002-03-28 2002-03-28 配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器

Country Status (1)

Country Link
JP (1) JP3832576B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4485460B2 (ja) 2004-12-16 2010-06-23 三井金属鉱業株式会社 フレキシブルプリント配線板
JP4185954B2 (ja) * 2007-01-19 2008-11-26 シャープ株式会社 フレキシブル基板及び半導体装置
JP4983386B2 (ja) * 2007-05-15 2012-07-25 住友金属鉱山株式会社 Cof用配線基板
JP4344766B2 (ja) 2007-11-30 2009-10-14 シャープ株式会社 ソースドライバ、ソースドライバの製造方法、および液晶モジュール
TWI750755B (zh) * 2020-07-31 2021-12-21 頎邦科技股份有限公司 軟性電路板之佈線結構

Also Published As

Publication number Publication date
JP2003289087A (ja) 2003-10-10

Similar Documents

Publication Publication Date Title
JP4083638B2 (ja) フレキシブル配線基板、半導体チップ実装フレキシブル配線基板、表示装置、半導体チップ実装方法
JP2007305881A (ja) テープキャリアおよび半導体装置並びに半導体モジュール装置
JP3767691B2 (ja) 配線基板及びテープ状配線基板の製造方法
EP2086297B1 (en) Printed circuit board and method of manufacturing the same
KR101477818B1 (ko) 배선 회로 기판 및 그 제조 방법
KR101112175B1 (ko) 연성 회로 기판 및 그 제조 방법, 상기 연성 회로 기판을 포함하는 반도체 패키지 및 그 제조 방법
EP2086295B1 (en) Printed circuit board and method of manufacturing the same
JP4443324B2 (ja) フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、電子機器
KR101259844B1 (ko) 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법
TWM556992U (zh) 軟性電路板
JP2003289087A (ja) 配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器
JP4649098B2 (ja) 配線基板及びその製造方法、半導体装置、電子モジュール並びに電子機器
JP3977072B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
JP3985140B2 (ja) 配線基板の製造方法
KR20180093533A (ko) 연성 회로 기판
KR20030071559A (ko) 배선 기판 및 그 제조 방법, 전자 부품 및 전자기기
US20240413071A1 (en) Semiconductor package and package module including the same
US7122909B2 (en) Wiring board, stacked wiring board and method of manufacturing the same, semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP2005340294A (ja) 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器
KR20070039732A (ko) 연결된 더미 배선 패턴을 갖는 테이프 배선기판 및 그를이용한 테이프 패키지
JP2005340292A (ja) 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器
JP4123371B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003046213A (ja) 液晶パネル用可撓配線板
JP2004228353A (ja) 配線基板及びその製造方法、積層配線基板、半導体装置、回路基板並びに電子機器
KR100759309B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050307

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060711

R150 Certificate of patent or registration of utility model

Ref document number: 3832576

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130728

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees