JP4983386B2 - Cof用配線基板 - Google Patents
Cof用配線基板 Download PDFInfo
- Publication number
- JP4983386B2 JP4983386B2 JP2007129587A JP2007129587A JP4983386B2 JP 4983386 B2 JP4983386 B2 JP 4983386B2 JP 2007129587 A JP2007129587 A JP 2007129587A JP 2007129587 A JP2007129587 A JP 2007129587A JP 4983386 B2 JP4983386 B2 JP 4983386B2
- Authority
- JP
- Japan
- Prior art keywords
- cof
- wiring board
- wiring
- heat
- heat radiating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Description
先ず、図7(a)に示すように、ポリイミドフィルム1と銅箔2とからなる基材の銅箔2の表面にフォトレジスト層3を形成する。
次に、形成されたフォトレジスト層3にマスク(図示せず)を介して紫外線を照射し所望のパターンに感光させる(図7(b))。
次に、フォトレジスト層を現像し、フォトレジストパターン4を形成する(図7(c))。
次に、フォトレジストパターン4の開口部に露出する銅箔をエッチングして、銅配線パターン5を形成し、その後フォトレジストパターンを除去する(図7(d))。
次に、銅配線パターン5の表面に、半導体素子の電極パッドと接合するためのSn、Au等のめっき層6を形成する(図7(e))。
最後に、インナーリードとアウターリードを露出させて所望の保護レジスト膜を形成する(図示せず)。
図1において、11はインナーリード、12はアウターリード、13はフォトレジスト12を有する配線、一点鎖線で囲まれた部分14は半導体素子が搭載されるべき領域、15は領域14の中央部(インナーリード11が配置されていない部分)に設けられた第1の放熱板、16は領域14の範囲外で配線13が存在しない範囲に設けられていて第1の放熱板に連結された第2の放熱板である。
まず図2(a)に示すように厚さ5〜15μmの銅層2を形成したポリイミドフィルム1の銅層面に感光性樹脂をコーティングしてフォトレジスト層3を形成する。
次に、形成されたフォトレジスト層3に図1に示した配線部と第1及び第2の放熱板部に対応するパターンを有するマスクを介して紫外線を照射し、所望のパターンに感光させる(図2(b))。
次に、従来のCOF用配線基板の製造方法と同様にフォトレジスト層3を現像し、フォトレジストパターン4を形成する(図2(c))。
次に、フォトレジストパターン4の開口部に露出する銅層部分をエッチングして、銅配線パターン5を形成し、その後フォトレジストパターン4を除去して図1に示した配線基板を得る(図2(d))。
次に、銅配線パターン5の表面即ち配線部のインナーリード部とアウターリード部に錫等のめっき層6を形成する(図2(e))。
その後、半導体素子搭載予定部即ち第1の放熱板15の部分とアウターリード部と第2の放熱板16の部分を露出させるように、ソルダーレジスト(日立化成工業(株)製SN−9000)を図3に示した如きスクリーンを用いスクリーン印刷にて形成した。ソルダーレジストとしては、エポキシ系樹脂やポリイミド系樹脂があるが、特に指定はない。
先ずスパッタリングによって1μm以下の厚さの金属層をポリイミドフィルム1上に形成する。金属層2としては、ニッケル合金層の上に銅を堆積したものを用いる。次に、この上に感光性樹脂をコーティングし、フォトマスクを用いて露光現像し、銅めっきにより厚さ4〜15μmの配線13および放熱板15,16を形成する。感光樹脂の剥離及びスパッタリングによって形成された金属層のうち配線13および放熱板15,16以外の部分をエッチングにより溶解させる。次に、金属部分に錫めっきを行う。その後、半導体素子の電極との接合部分および第二の放熱板16となるべき部分を露出するようにソルダーレジストを形成する。ソルダーレジストは、日立化成工業(株)製SN−9000をスクリーン印刷にて形成した。
この実施形態は、第1の放熱板15と第2の放熱板16に複数の開口15'及び16'がそれぞれ設けられている点で上述の実施形態とは異なるが、その他の構成は上述の実施形態と同じであるので、同一部分には同一符号を付すに留め、それらについての説明は省略する。この実施形態のCOF用配線基板も実質上上述の実施形態のものと同様の工程を経て製作されるが、最終工程として周知の穿孔技術による適宜の穿孔工程が付加される点で第一の実施形態とは異なる。
この実施形態によれば、多数の開口15'及び16'を介して放熱が行われるので、放熱効果が一層改善されるという利点がある。なお、これら多数の開口は、第1の放熱板15と第2の放熱板16の何れか一方に設けられても良い。
この実施形態は、第2の放熱板17が配線13の一つと一体に形成されている点で上述の他の形態とは異なるが、その他の構成は上述の実施形態と同じであるので、同一部分には同一符号を付すに留め、それらについての説明は省略する。この実施形態のCOF用配線基板も、第2の放熱板17が配線13の一つと一体に形成される点を除いて、既述の実施形態のものと同様の工程を経て製作されるので、これ以上の説明は省略する。
この実施形態によれば、多数の開口15'及び17'と配線13を介して放熱が行われるので、放熱効果がより一層改善されるという利点がある。
2 銅箔
3 フォトレジスト層
4 フォトレジストパターン
5 銅配線パターン
6 めっき層
7 半導体素子
8 バンプ
9、11 インナーリード
10 樹脂封止
12 アウターリード
13 配線
14 半導体素子が搭載される予定の領域
15 第1の放熱板
15',16',17' 開口
16,17 第2の放熱板B
Claims (4)
- 絶縁フィルムの片側の面に配線が形成されていて、該配線は、半導体素子の電極パッドに接合するためのインナーリードと、外部基板に接合するためのアウターリードとを有しており、前記半導体素子が搭載されるべき領域内で前記インナーリードが存在しない部分に第1の放熱板が配置され、かつ前記半導体素子が搭載される領域外で前記配線が存在しない部分に第2の放熱板が配置されており、かつ前記第1と第2の放熱板が連結されているCOF用配線基板において、前記第1の放熱板に複数個の開口が設けられていることを特徴とするCOF用配線基板。
- 前記第1の放熱板に加え、前記第2の放熱板にも複数個の開口が設けられていることを特徴とする請求項1に記載のCOF用配線基板。
- 前記第2の放熱板が配線と連結されていることを特徴とする請求項1または請求項2に記載のCOF用配線基板。
- 前記第2の放熱板の一部がソルダーレジストで覆われずに金属部分が露出していることを特徴とする請求項1乃至3の何れかに記載のCOF用配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007129587A JP4983386B2 (ja) | 2007-05-15 | 2007-05-15 | Cof用配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007129587A JP4983386B2 (ja) | 2007-05-15 | 2007-05-15 | Cof用配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008288273A JP2008288273A (ja) | 2008-11-27 |
| JP4983386B2 true JP4983386B2 (ja) | 2012-07-25 |
Family
ID=40147740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007129587A Active JP4983386B2 (ja) | 2007-05-15 | 2007-05-15 | Cof用配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4983386B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5325684B2 (ja) * | 2009-07-15 | 2013-10-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6082922B2 (ja) * | 2011-10-05 | 2017-02-22 | 株式会社Joled | 表示装置 |
| EP2913850B1 (en) * | 2012-10-23 | 2018-09-12 | Olympus Corporation | Image pickup apparatus and endoscope |
| JP6076048B2 (ja) * | 2012-11-12 | 2017-02-08 | オリンパス株式会社 | 撮像装置及び内視鏡 |
| JP5657767B2 (ja) * | 2013-10-30 | 2015-01-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN105513498B (zh) | 2016-02-04 | 2018-12-25 | 京东方科技集团股份有限公司 | 一种覆晶薄膜及显示装置 |
| KR102487061B1 (ko) * | 2016-06-30 | 2023-01-12 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3446818B2 (ja) * | 1999-05-10 | 2003-09-16 | 日本電気株式会社 | 半導体装置の実装構造、及びその製造方法 |
| JP3832576B2 (ja) * | 2002-03-28 | 2006-10-11 | セイコーエプソン株式会社 | 配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器 |
| JP2005109254A (ja) * | 2003-09-30 | 2005-04-21 | Optrex Corp | 集積回路搭載基板およびこれを備えた表示装置 |
| JP4485460B2 (ja) * | 2004-12-16 | 2010-06-23 | 三井金属鉱業株式会社 | フレキシブルプリント配線板 |
| JP2008010496A (ja) * | 2006-06-27 | 2008-01-17 | Victor Co Of Japan Ltd | 実装基板の作製方法 |
| JP4185954B2 (ja) * | 2007-01-19 | 2008-11-26 | シャープ株式会社 | フレキシブル基板及び半導体装置 |
-
2007
- 2007-05-15 JP JP2007129587A patent/JP4983386B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008288273A (ja) | 2008-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI440152B (zh) | Built-in semiconductor substrate | |
| US6803257B2 (en) | Printed circuit board with a heat dissipation element, method for manufacturing the printed circuit board, and package comprising the printed circuit board | |
| US9922902B2 (en) | Semiconductor device and semiconductor package | |
| TWI497617B (zh) | 半導體裝置之製造方法及半導體裝置 | |
| JP4950693B2 (ja) | 電子部品内蔵型配線基板及びその実装部品 | |
| JP2008205142A (ja) | Cof用配線基板とその製造方法、並びに半導体装置 | |
| US9324580B2 (en) | Process for fabricating a circuit substrate | |
| JP2008270810A (ja) | ヒートシンクおよびアースシールドの機能を向上させるための半導体デバイスパッケージ | |
| WO2010067610A1 (ja) | 半導体モジュール、半導体モジュールの製造方法および携帯機器 | |
| CN103311134B (zh) | 半导体封装件及其制造方法 | |
| JP2007180105A (ja) | 回路基板、回路基板を用いた回路装置、及び回路基板の製造方法 | |
| JP2008288273A (ja) | Cof用配線基板とその製造方法、並びに半導体装置 | |
| US7394028B2 (en) | Flexible circuit substrate for flip-chip-on-flex applications | |
| JP5184115B2 (ja) | 配線回路基板およびその製造方法 | |
| JP5493660B2 (ja) | 機能素子内蔵基板及びその製造方法、並びに電子機器 | |
| JP4981744B2 (ja) | 配線回路基板およびその製造方法 | |
| CN108811301B (zh) | 电路板结构及其制造方法 | |
| JP2009110980A (ja) | 半導体装置及び半導体装置の製造方法。 | |
| KR100658442B1 (ko) | 열분산형 테이프 패키지 및 그를 이용한 평판 표시 장치 | |
| KR101369300B1 (ko) | 방열성을 향상시킨 칩 온 필름 패키지 | |
| WO2022004178A1 (ja) | インターポーザ、回路装置、インターポーザの製造方法、および回路装置の製造方法 | |
| JP2014207315A (ja) | フレキシブル基板および表示装置 | |
| KR20130025641A (ko) | 방열성을 향상시킨 칩 온 필름 패키지 | |
| KR20250017508A (ko) | 칩 온 필름 패키지 | |
| JP6513918B2 (ja) | プリント基板及び回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090116 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090930 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120327 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120409 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4983386 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
