JP3855331B2 - 固体撮像装置およびその駆動方法 - Google Patents
固体撮像装置およびその駆動方法 Download PDFInfo
- Publication number
- JP3855331B2 JP3855331B2 JP00443697A JP443697A JP3855331B2 JP 3855331 B2 JP3855331 B2 JP 3855331B2 JP 00443697 A JP00443697 A JP 00443697A JP 443697 A JP443697 A JP 443697A JP 3855331 B2 JP3855331 B2 JP 3855331B2
- Authority
- JP
- Japan
- Prior art keywords
- switch means
- clamp
- turned
- switch
- power storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置およびその駆動方法に関し、特に画素そのものが増幅機能を持ち、かつ画素の信号を電圧で出力する増幅型固体撮像装置およびその駆動方法に関する。
【０００２】
【従来の技術】
増幅型固体撮像装置としては、ＢＡＳＩＳ(Base Stored Image Senser)、ＢＣＭＤ(Bulk Charge Modulation Device) 、ＣＭＯＳのＡＰＳ(Active Pixel Sensor) などが知られている。これらの増幅型固体撮像装置では、画素そのものに増幅機能を持たせるために、ＭＯＳ構造等の能動素子を用いて画素を構成していることから、能動素子の特性（しきい値電圧Ｖｔｈ等）のバラツキがそのまま画像信号に乗ってきてしまう。この特性のバラツキは、画素それぞれに固定の値を持つため、画面上に固定パターンノイズ（ＦＰＮ;Fixed Patern Noise)として現れる。
【０００３】
この画素の特性バラツキに起因する固定パターンノイズを除去すべくなされた増幅型固体撮像装置の従来例を図８に示す。同図において、行列状に多数配列された画素１０１は、列単位で各出力端が垂直信号線１０２に接続されている。そして、各垂直信号線１０２の一端には、各画素１０１の信号を読み出すための垂直出力回路１０３が各列ごとに接続されている。なお、図８には、ある列の垂直出力回路１０３の具体的な回路構成のみを示す。
【０００４】
この垂直出力回路１０３において、垂直信号線１０２の一端にはＮｃｈＭＯＳトランジスタからなるサンプルホールドスイッチ１０４ｓ，１０４ｒの各一端が接続されている。また、垂直信号線１０２の一端と基準電位ＶＳＳとの間には、ＮｃｈＭＯＳトランジスタからなるスイッチ１０５が接続されている。サンプルホールドスイッチ１０４ｓ，１０４ｒの各他端間には、ＮｃｈＭＯＳトランジスタからなるスイッチ１０５ｓ，１０６，１０５ｒが直列に接続されている。
【０００５】
サンプルホールドスイッチ１０４ｓ，１０４ｒの各他端と基準電位ＶＳＳとの間に、キャパシタ１０７ｓ，１０７ｒが接続されている。サンプルホールドスイッチ１０４ｓ，１０４ｒの各他端にはさらに、ＰｃｈＭＯＳトランジスタからなるソースフォロワ１０８ｓ，１０８ｒの各ゲートが接続されている。これらソースフォロワ１０８ｓ，１０８ｒの各一端は基準電位ＶＳＳに接続され、その各他端と２本の水平信号線１１０ｓ，１１０ｒとの間にはＰｃｈＭＯＳトランジスタからなる水平選択スイッチ１０９ｓ，１０９ｒが接続されている。
【０００６】
次に、上記構成の従来装置における固定パターンノイズの除去のための回路動作について説明する。
【０００７】
水平ブランキング期間において、垂直走査によってある行が選択されると、その選択された行の画素１０１の画素リセット前の明時の信号成分（以下、信号レベル成分と称する）と画素リセット後の暗時の信号成分（以下、基準レベル成分と称する）とが順にサンプルホールドスイッチ１０４ｓ，１０４ｒによってサンプリングされ、かつキャパシタ１０７ｓ，１０７ｒにホールドされる。
【０００８】
次に、水平有効期間において、水平走査によってある列が選択され、その選択された列の水平選択スイッチ１０９ｓ，１０９ｒがオン状態になることにより、キャパシタ１０７ｓ，１０７ｒにホールドされた信号レベル成分および基準レベル成分が水平信号線１１０ｓ，１１０ｒに読み出され、さらに水平出力回路１１１を介して外部回路へ出力される。そして、外部回路において、両出力の差分がとられることにより、両出力に共通に乗っているノイズ成分が相殺される。その結果、画素１０１のしきい値電圧Ｖｔｈなどの特性バラツキに起因する固定パターンノイズの除去された信号が得られることになる。
【０００９】
【発明が解決しようとする課題】
しかしながら、上述した従来の増幅型固体撮像装置では、画素１０１の特性バラツキに起因する固定パターンノイズについては除去できるものの、垂直信号線１０２と水平信号線１１０ｓ，１１０ｒとの間の垂直出力回路１０３において、信号レベル成分と基準レベル成分を別々のサンプルホールドスイッチ１０４ｓ，１０４ｒでサンプルホールドしているので、これらサンプルホールドスイッチ１０４ｓ，１０４ｒのスイッチングに伴ってオフセット性のノイズが発生し、このノイズ成分が回路の特性バラツキによって列間で異なる場合には、画面上に縦筋状の固定パターンノイズとして現れることになる。
【００１０】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、画素の特性バラツキに起因する固定パターンノイズのみならず、回路の特性バラツキに起因する縦筋状の固定パターンノイズをも抑制することが可能な固体撮像装置およびその駆動方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明による固体撮像装置は、行列状に配列された複数の画素と、これら画素の各出力端が列単位で接続された垂直信号線に一端が接続された第１のスイッチ手段と、この第１のスイッチ手段の他端と基準電位点との間に接続された第２のスイッチ手段と、第１のスイッチ手段の他端に各一端が共通に接続された第１，第２の蓄電手段と、これら蓄電手段の各他端と基準電位点との間にそれぞれ接続された第３，第４のスイッチ手段と、第１，第２の蓄電手段の各他端と第１，第２の水平信号線との間に接続された第５，第６のスイッチ手段とを各列ごとに備えた構成となっている。
【００１２】
本発明による駆動方法は、上記構成の固体撮像装置の駆動に当たり、水平ブランキング期間において、先ず、第１のスイッチ手段および第３のスイッチ手段をオン、第４のスイッチ手段をオフさせて信号レベル成分（明時の信号成分）を第１の蓄電手段にサンプルホールドし、続いて第１のスイッチ手段および前記第４のスイッチ手段をオン、第３のスイッチ手段をオフさせて基準レベル成分（暗時の信号成分）を第２の蓄電手段にサンプルホールドし、次に水平有効期間において、各列ごとに順に第５，第６のスイッチ手段および第２のスイッチ手段をオンさせて第１，第２の蓄電手段にサンプルホールドされている明時および暗時の各信号成分を第１，第２の水平信号線に読み出すようにする。
【００１３】
上記構成の固体撮像装置およびその駆動方法において、水平ブランキング期間において先ず、第１のスイッチ手段させて信号レベル成分をサンプリングし、かつ第３のスイッチ手段をオン、第４のスイッチ手段をオフさせ、第１の蓄電手段の出力端を基準電位とすることで第１の蓄電手段にホールドする。このとき、第１のスイッチ手段のスイッチングに伴うノイズ成分が第１の蓄電手段に乗ってくる。続いて、同様にして、第１のスイッチ手段させて基準レベル成分をサンプリングし、かつ第４のスイッチ手段をオン、第３のスイッチ手段をオフさせ、第２の蓄電手段の出力端を基準電位とすることで第２の蓄電手段にホールドする。このときも、第１のスイッチ手段のスイッチングに伴うノイズ成分が第２の蓄電手段に乗ってくる。
【００１４】
次に、水平有効期間において、各列ごとに順に第５，第６のスイッチ手段をオンさせて水平選択し、同時に第２のスイッチ手段をオンさせ、第１，第２の蓄電手段の各入力端を基準電位とすることで、第１，第２の蓄電手段にサンプルホールドされている信号レベル成分および基準レベル成分を第１，第２の水平信号線に読み出す。このとき、信号レベル成分および基準レベル成分には、第１のスイッチ手段のスイッチングに伴うノイズ成分が共通に乗っている。したがって、後段の回路において、信号レベル成分と基準レベル成分の差分をとることにより、第１のスイッチ手段のスイッチングに伴うノイズ成分がキャンセルされる。その結果、画素の特性バラツキに起因する固定パターンノイズのみならず、回路の特性バラツキに起因する縦筋状の固定パターンノイズをも抑制できる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。
【００１６】
図１は、本発明の一実施形態を示す概略構成図である。図１において、画素（ピクセル）１１が行列状に多数配列されており、これら画素１１の出力端が列単位で垂直信号線１２-1〜１２-nに接続されている。画素１１の各々からは、信号が電圧として垂直信号線１２-1〜１２-nに出力される。垂直信号線１２-1〜１２-nの各一端には、各列ごとに信号レベル成分と基準レベル成分とを出力する垂直出力回路１３-1〜１３-nが接続されている。
【００１７】
垂直出力回路１３-1〜１３-nの各々には、水平シフトレジスタ１４から列選択信号Col(1)〜Col(n)が与えられるとともに、リファレンス信号Ref(1)〜Ref(n)およびクランプ信号Clamp S(1)〜Clamp S(n)，Clamp R(1)〜Clamp R(n)が各列ごとに与えられる。これらのタイミング信号は、水平シフトレジスタ１４、あるいは他のタイミング発生回路（図示せず）で生成される。垂直出力回路１３-1〜１３-nから出力される信号レベル成分および基準レベル成分は、２本の水平信号線１５ｓ，１５ｒを介して水平出力回路１６に供給される。
【００１８】
図２に、ｉ列の垂直出力回路１３-iおよび水平出力回路１６の具体的な回路構成を示す。先ず、垂直出力回路１３-iにおいて、垂直信号線１２-iの一端にはＮｃｈＭＯＳトランジスタからなるサンプルホールドスイッチ２１の一端が接続されている。このサンプルホールドスイッチ２１のゲートには、サンプルホールド信号SHが印加される。サンプルホールドスイッチ２１の他端と基準電位Ｖｒｅｆとの間には、ＮｃｈＭＯＳトランジスタからなるリファレンススイッチ２２が接続されている。このリファレンススイッチ２２のゲートには、リファレンス信号Ref が印加される。
【００１９】
サンプルホールドスイッチ２１の他端にはさらに、第１，第２の蓄電手段であるキャパシタ２３ｒ，２３ｓの各一端が接続されている。キャパシタ２３ｒ，２３ｓの各他端と基準電位Ｖｒｅｆとの間には、ＮｃｈＭＯＳトランジスタからなるクランプスイッチ２４ｒ，２４ｓが接続されている。これらクランプスイッチ２４ｒ，２４ｓの各ゲートには、クランプ信号Clamp R ，Clamp S がそれぞれ印加される。
【００２０】
キャパシタ２３ｒ，２３ｓの各他端にはさらに、ＰｃｈＭＯＳトランジスタからなるソースフォロワ２５ｒ，２５ｓの各ゲートが接続されている。これらソースフォロワ２５ｒ，２５ｓの各ドレインは、負側電源ＶＳＳに接続されている。ソースフォロワ２５ｒ，２５ｓの各ソースには、ＰｃｈＭＯＳトランジスタからなる水平選択スイッチ２６ｒ，２６ｓの各ドレインが接続されている。これら水平選択スイッチ２６ｒ，２６ｓの各ゲートには、列選択信号Col が印加される。水平選択スイッチ２６ｒ，２６ｓの各ソースは、水平信号線１５ｒ，１５ｓに接続されている。
【００２１】
続いて、水平出力回路１５において、水平信号線１５ｒ，１５ｓの各一端にはキャパシタ２７ｒ，２７ｓの各一端がそれぞれ接続されている。これらキャパシタ２７ｒ，２７ｓの各一端と正側電源ＶＤＤとの間には、ＰｃｈＭＯＳトランジスタからなるスイッチ２８ｒ，２８ｓが接続されている。また、キャパシタ２７ｒ，２７ｓの各他端と基準電位Ｖｒｅｆとの間には、ＰｃｈＭＯＳトランジスタからなるクランプスイッチ２９ｒ，２９ｓが接続されている。
【００２２】
キャパシタ２７ｒ，２７ｓの各他端にはさらに、ソースフォロワ回路３０ｒ，３０ｓの各入力端、即ちＮｃｈＭＯＳトランジスタからなる駆動トランジスタ３１ｒ，３１ｓの各ゲートが接続されている。駆動トランジスタ３１ｒ，３１ｓの各ドレインは正側電源ＶＤＤに接続され、各ソースはＮｃｈＭＯＳトランジスタからなる負荷トランジスタ３２ｒ，３２ｓを介して負側電源ＶＳＳに接続されている。そして、駆動トランジスタ３１ｒ，３１ｓの各ソースは出力端子３３ｒ，３３ｓに接続されている。
【００２３】
次に、上記構成の垂直出力回路１３-1〜１３-nおよび水平出力回路１６の回路動作について、図３のタイミングチャートを用いて図４の動作説明図を参照しつつ説明する。
【００２４】
なお、図４において、ＶsigSは画素１１の信号レベル成分、ＶsigRは画素１１の基準レベル成分である。 vshはサンプルホールドスイッチ２１のスイッチングに伴うオフセット性のノイズ、 vclampSはクランプスイッチ２４ｓのスイッチングに伴うオフセット性のノイズ、 vclampRはクランプスイッチ２４ｒのスイッチングに伴うオフセット性のノイズである。 g-sfcは垂直出力回路１３のソースフォロワ２５ｓ，２５ｒのゲイン、 g-sfCは水平出力回路１６のソースフォロワ３０ｓ，３０ｒのゲインである。sf-offset-Scは垂直出力回路１３の信号レベル用のソースフォロワ２５ｓのオフセット、sf-offset-Rcは垂直出力回路１３の基準レベル用のソースフォロワ２５ｒのオフセット、sf-offset-SCは水平出力回路１６の信号レベル用のソースフォロワ３０ｓのオフセット、sf-offset-RCは水平出力回路１６の基準レベル用のソースフォロワ３０ｒのオフセットである。
【００２５】
水平ブランキング期間ＨＢＬＫにおいて、サンプルホールド信号SHが“Ｈ”レベルになり、これに同期して各列のクランプ信号Clamp S(1)，Clamp S(2)，……が“Ｈ”レベルに、クランプ信号Clamp R(1)，Clamp R(2)，……が“Ｌ”レベルになると（時刻ｔ１）、サンプルホールドスイッチ２１およびクランプスイッチ２４ｓがオン、クランプスイッチ２４ｒがオフとなるため、画素１１の信号レベル成分ＶsigSがキャパシタ２３ｓにサンプルホールドされる。
【００２６】
その際、図５（ａ）から明らかなように、サンプルホールドスイッチ２１を先にオフさせ、その後クランプスイッチ２４ｓをオフさせる（時刻ｔ２）。このような位相関係にすることで、サンプルホールドスイッチ２１のスイッチングに伴うノイズ（以下、スイッチングノイズと称する）はキャパシタ２３ｓに乗ってくるが、クランプスイッチ２４ｓのスイッチングノイズの影響は、キャパシタ２３ｓの出力端の寄生容量をＣｏ／キャパシタ２３ｓの容量をＣとすると、Ｃｏ／Ｃとなるためほとんどない。この時刻ｔ１〜時刻ｔ２の期間が、画素１１の信号レベル成分ＶsigSをサンプルホールドする期間となる。
【００２７】
同様にして、サンプルホールド信号SHが“Ｈ”レベルになり、これに同期して各列のクランプ信号Clamp R(1)，Clamp R(2)，……が“Ｈ”レベルに、クランプ信号Clamp S(1)，Clamp S(2)，……が“Ｌ”レベルになると（時刻ｔ３）、サンプルホールドスイッチ２１およびクランプスイッチ２４ｒがオン、クランプスイッチ２４ｓがオフとなるため、画素１１の基準レベル成分ＶsigRがキャパシタ２３ｒにサンプルホールドされる。
【００２８】
この基準レベル成分ＶsigRをサンプルホールドする場合にも、信号レベル成分ＶsigSをサンプルホールドする場合と同様に（図５（ａ）を参照）、サンプルホールドスイッチ２１を先にオフさせ、その後クランプスイッチ２４ｒをオフさせる（時刻ｔ４）。この時刻ｔ３〜時刻ｔ４の期間が、画素１１の基準レベル成分ＶsigRをサンプルホールドする期間となる。
【００２９】
続いて、各列の垂直出力回路１３-1〜１３-nからの信号の読み出し動作に移行する。水平有効期間において、先ず、１列目の列選択信号Col(1)が“Ｌ”レベルとなり、１列目の垂直出力回路１３-1が選択されることで、この垂直出力回路１３-1の水平選択スイッチ２６ｓ，２６ｒがオンとなる（時刻ｔ５）。このとき、１列目のリファレンス信号Ref(1)が“Ｈ”レベルとなり、リファレンススイッチ２２がオン状態となる。これにより、キャパシタ２３ｓ，２３ｒにサンプルホールドされていた信号レベル成分ＶsigSおよび基準レベル成分ＶsigRは、ソースフォロワ２５ｓ，２５ｒおよび水平選択スイッチ２６ｓ，２６ｒを経て水平信号線１５ｓ，１５ｒに出力される。
【００３０】
そして、それまで“Ｈ”レベル状態にあったクランプ信号Clamp が“Ｌ”レベルに遷移し、クランプスイッチ２９ｓ，２９ｒがオフ状態になることで、信号レベル成分ＶsigSおよび基準レベル成分ＶsigRがキャパシタ２７ｓ，２７ｒにサンプルホールドされる。この際、ソースフォロワ２５ｓ，２５ｒを構成するＰＭＯＳトランジスタのＶｔｈバラツキに起因するオフセットバラツキも同時にキャパシタ２７ｓ，２７ｒにサンプルホールドされる。続いて、１列目のクランプ信号Clamp S(1)，Clamp R(1)が“Ｈ”レベルに遷移し、クランプスイッチ２４ｓ，２４ｒがオン状態となることで、ソースフォロワ２５ｓ，２５ｒのオフセットバラツキ分が出力される（時刻ｔ６）。
【００３１】
なお、キャパシタ２３ｓ，２３ｒにサンプルホールドしたデータを、読み出す前に破壊しないようにするためには、キャパシタ２３ｓ，２３ｒの両端に接続されているリファレンススイッチ２２とクランプスイッチ２４ｓ，２４ｒとを同時にオン状態にしないようにする必要がある。すなわち、図５（ｂ）から明らかなように、リファレンス信号Ref(i)を“Ｌ”レベルにした後、クランプ信号Clamp S(i)，Clamp R(i)を“Ｈ”レベルに遷移させるようにすれば良い。
【００３２】
上述したように、先ずキャパシタ２３ｓ，２３ｒにサンプルホールドした信号レベル成分ＶsigSおよび基準レベル成分ＶsigRを出力した後、続いてソースフォロワ２５ｓ，２５ｒのオフセットバラツキ成分を出力することで、水平出力回路１６の両出力端子３３ｓ，３３ｒ間の電圧は、
g-sfC・g-sfc(ＶsigS−ＶsigR）＋(sf-offset-SC)＋(sf-offset-RC)…(1)
となる。
【００３３】
すなわち、サンプルホールドスイッチ２１のスイッチングに伴うオフセット性のノイズvsh が信号レベル系と基準レベル系で相殺され、信号レベル成分ＶsigSと基準レベル成分ＶsigRとの差に、垂直出力回路１３のソースフォロワ２５ｓ，２５ｒのゲインg-sfc および水平ＣＣＤ５威出力回路１６のソースフォロワ３０ｓ，３０ｒのゲイン g-sfCが乗ぜられたものが出力されるため、サンプルホールドスイッチ２１のスイッチングにより発生するオフセット性のバラツキに起因する固定パターンノイズを抑圧できる。なお、（１）式において、(sf-offset-SC)＋(sf-offset-RC)は、全画素の信号に乗ってくる水平出力回路１６のオフセット分であるので、固定パターンノイズにはならない。
【００３４】
図６は、本発明の他の実施形態を示す概略構成図である。図６において、画素（ピクセル）５１が行列状に多数配列されており、これら画素５１の出力端が列単位で垂直信号線５２-1〜５２-nに接続されている。画素５１の各々からは、信号が電圧として垂直信号線５２-1〜５２-nに出力される。垂直信号線５２-1〜５２-nの各一端には、各列ごとに信号レベル成分と基準レベル成分とを出力する垂直出力回路５３-1〜５３-nが接続されている。
【００３５】
垂直出力回路５３-1〜５３-nの各々には、水平シフトレジスタ５４から列選択信号Col(1)〜Col(n)が与えられるとともに、例えばパルス発生回路（図示せず）で生成されるリファレンス信号Ref およびクランプ信号Clamp S ，Clamp R が各列に共通に与えられる。垂直出力回路５３-1〜５３-nから出力される信号レベル成分および基準レベル成分は、２本の水平信号線５５ｓ，５５ｒを介して水平出力回路５６に供給される。
【００３６】
上記構成の本実施形態と先の実施形態との違いは、先の実施形態では、リファレンス信号Ref(1)〜Ref(n)およびクランプ信号Clamp S(1)〜Clamp S(n)，Clamp R(1)〜Clamp R(n)を各列ごとに独立に与えるようにしているのに対し、本実施形態では、リファレンス信号Ref およびクランプ信号Clamp S ，Clamp R を各列に共通に与えるようにしている点にある。なお、垂直出力回路５３-1〜５３-nおよび水平出力回路５６としては、図２に示した先の実施形態の場合と同様の回路構成のものが用いられる。
【００３７】
図７に、本実施形態に係るタイミングチャートを示す。垂直出力回路５３-1〜５３-nおよび水平出力回路５６の基本的な回路動作は、先の実施形態の場合と同じである。ただし、上述したように、リファレンス信号Ref およびクランプ信号Clamp S ，R を各列共通にしている関係上、読み出し非選択の列のキャパシタ２３ｓ，２３ｒ（図２を参照）にサンプルホールドしたデータを破壊しないようにするために、リファレンス信号Ref とクランプ信号Clamp S ，R は、図５（ｃ）に示す位相関係である必要がある。
【００３８】
すなわち、時刻ｔ７において、クランプ信号Clamp S ，R が先に“Ｌ”レベルに遷移した後、リファレンス信号Ref が“Ｈ”レベルに遷移することで、キャパシタ２３ｓ，２３ｒの両端に接続されているリファレンススイッチ２２とクランプスイッチ２４ｓ，２４ｒが同時にオン状態にならないため、読み出し非選択の列のキャパシタ２３ｓ，２３ｒの保持内容の破壊を確実に防止できる。
【００３９】
なお、先の実施形態の場合には、リファレンス信号Ref(1)〜Ref(n)およびクランプ信号Clamp S(1)〜Clamp S(n)，Clamp R(1)〜Clamp R(n)が各列独立であり、読み出し後（時刻ｔ７）では、データが破壊されても構わないため、リファレンス信号Ref(1)〜Ref(n)とクランプ信号Clamp S(1)〜Clamp S(n)，Clamp R(1)〜Clamp R(n)の位相関係は厳しくはなく、図５（ｂ）に示すように、ｉ列のクランプ信号Clamp S ， R (i)の“Ｌ”レベルへの遷移とｉ＋１列のリファレンス信号Ref(i+1)の“Ｈ”レベルへの遷移とが同タイミングであっても構わない。
【００４０】
本実施形態の場合にも、先の実施形態の場合と同様に、サンプルホールドスイッチ２１のスイッチングにより発生するオフセット性のバラツキに起因する固定パターンノイズを抑圧できる。また、リファレンス信号Ref およびクランプ信号Clamp S ，R を各列共通にしたことで、各列独立とした先の実施形態に比して、垂直出力回路５３-1〜５３-nの各々に対する配線系の構成を簡略化できる利点がある。
【００４１】
【発明の効果】
以上説明したように、本発明によれば、増幅型固体撮像装置において、各列ごとに設けられる垂直出力回路中のサンプルホールドスイッチを明時の信号レベル成分と暗時の基準レベル成分に共通化し、このサンプルホールドスイッチのスイッチングに伴うオフセット性のノイズが信号レベル成分および基準レベル成分の双方にに同じように乗るようにしたことにより、後段の回路で信号レベル成分および基準レベル成分の差分をとる際にこのノイズ成分をキャンセルできるので、画素の特性バラツキに起因する固定パターンノイズのみならず、回路の特性バラツキに起因する縦筋状の固定パターンノイズをも抑制できることになる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す概略構成図である。
【図２】垂直出力回路および水平出力回路の具体的な回路構成を示す回路図である。
【図３】一実施形態に係るタイミングチャートである。
【図４】一実施形態に係る動作説明図である。
【図５】補足説明のためのタイミングチャートである。
【図６】本発明の他の実施形態を示す概略構成図である。
【図７】他の実施形態に係るタイミングチャートである。
【図８】従来例を示す回路図である。
【符号の説明】
１１，５１ 画素 １２-1〜１２-n，５２-1〜５２-n 垂直信号線
１３-1〜１３-n，５３-1〜５３-n 垂直出力回路
１４，５４ 水平シフトレジスタ
１５ｒ，１５ｓ，５５ｒ，５５ｓ 水平信号線
１６，５６ 水平出力回路
【発明の属する技術分野】
本発明は、固体撮像装置およびその駆動方法に関し、特に画素そのものが増幅機能を持ち、かつ画素の信号を電圧で出力する増幅型固体撮像装置およびその駆動方法に関する。
【０００２】
【従来の技術】
増幅型固体撮像装置としては、ＢＡＳＩＳ(Base Stored Image Senser)、ＢＣＭＤ(Bulk Charge Modulation Device) 、ＣＭＯＳのＡＰＳ(Active Pixel Sensor) などが知られている。これらの増幅型固体撮像装置では、画素そのものに増幅機能を持たせるために、ＭＯＳ構造等の能動素子を用いて画素を構成していることから、能動素子の特性（しきい値電圧Ｖｔｈ等）のバラツキがそのまま画像信号に乗ってきてしまう。この特性のバラツキは、画素それぞれに固定の値を持つため、画面上に固定パターンノイズ（ＦＰＮ;Fixed Patern Noise)として現れる。
【０００３】
この画素の特性バラツキに起因する固定パターンノイズを除去すべくなされた増幅型固体撮像装置の従来例を図８に示す。同図において、行列状に多数配列された画素１０１は、列単位で各出力端が垂直信号線１０２に接続されている。そして、各垂直信号線１０２の一端には、各画素１０１の信号を読み出すための垂直出力回路１０３が各列ごとに接続されている。なお、図８には、ある列の垂直出力回路１０３の具体的な回路構成のみを示す。
【０００４】
この垂直出力回路１０３において、垂直信号線１０２の一端にはＮｃｈＭＯＳトランジスタからなるサンプルホールドスイッチ１０４ｓ，１０４ｒの各一端が接続されている。また、垂直信号線１０２の一端と基準電位ＶＳＳとの間には、ＮｃｈＭＯＳトランジスタからなるスイッチ１０５が接続されている。サンプルホールドスイッチ１０４ｓ，１０４ｒの各他端間には、ＮｃｈＭＯＳトランジスタからなるスイッチ１０５ｓ，１０６，１０５ｒが直列に接続されている。
【０００５】
サンプルホールドスイッチ１０４ｓ，１０４ｒの各他端と基準電位ＶＳＳとの間に、キャパシタ１０７ｓ，１０７ｒが接続されている。サンプルホールドスイッチ１０４ｓ，１０４ｒの各他端にはさらに、ＰｃｈＭＯＳトランジスタからなるソースフォロワ１０８ｓ，１０８ｒの各ゲートが接続されている。これらソースフォロワ１０８ｓ，１０８ｒの各一端は基準電位ＶＳＳに接続され、その各他端と２本の水平信号線１１０ｓ，１１０ｒとの間にはＰｃｈＭＯＳトランジスタからなる水平選択スイッチ１０９ｓ，１０９ｒが接続されている。
【０００６】
次に、上記構成の従来装置における固定パターンノイズの除去のための回路動作について説明する。
【０００７】
水平ブランキング期間において、垂直走査によってある行が選択されると、その選択された行の画素１０１の画素リセット前の明時の信号成分（以下、信号レベル成分と称する）と画素リセット後の暗時の信号成分（以下、基準レベル成分と称する）とが順にサンプルホールドスイッチ１０４ｓ，１０４ｒによってサンプリングされ、かつキャパシタ１０７ｓ，１０７ｒにホールドされる。
【０００８】
次に、水平有効期間において、水平走査によってある列が選択され、その選択された列の水平選択スイッチ１０９ｓ，１０９ｒがオン状態になることにより、キャパシタ１０７ｓ，１０７ｒにホールドされた信号レベル成分および基準レベル成分が水平信号線１１０ｓ，１１０ｒに読み出され、さらに水平出力回路１１１を介して外部回路へ出力される。そして、外部回路において、両出力の差分がとられることにより、両出力に共通に乗っているノイズ成分が相殺される。その結果、画素１０１のしきい値電圧Ｖｔｈなどの特性バラツキに起因する固定パターンノイズの除去された信号が得られることになる。
【０００９】
【発明が解決しようとする課題】
しかしながら、上述した従来の増幅型固体撮像装置では、画素１０１の特性バラツキに起因する固定パターンノイズについては除去できるものの、垂直信号線１０２と水平信号線１１０ｓ，１１０ｒとの間の垂直出力回路１０３において、信号レベル成分と基準レベル成分を別々のサンプルホールドスイッチ１０４ｓ，１０４ｒでサンプルホールドしているので、これらサンプルホールドスイッチ１０４ｓ，１０４ｒのスイッチングに伴ってオフセット性のノイズが発生し、このノイズ成分が回路の特性バラツキによって列間で異なる場合には、画面上に縦筋状の固定パターンノイズとして現れることになる。
【００１０】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、画素の特性バラツキに起因する固定パターンノイズのみならず、回路の特性バラツキに起因する縦筋状の固定パターンノイズをも抑制することが可能な固体撮像装置およびその駆動方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明による固体撮像装置は、行列状に配列された複数の画素と、これら画素の各出力端が列単位で接続された垂直信号線に一端が接続された第１のスイッチ手段と、この第１のスイッチ手段の他端と基準電位点との間に接続された第２のスイッチ手段と、第１のスイッチ手段の他端に各一端が共通に接続された第１，第２の蓄電手段と、これら蓄電手段の各他端と基準電位点との間にそれぞれ接続された第３，第４のスイッチ手段と、第１，第２の蓄電手段の各他端と第１，第２の水平信号線との間に接続された第５，第６のスイッチ手段とを各列ごとに備えた構成となっている。
【００１２】
本発明による駆動方法は、上記構成の固体撮像装置の駆動に当たり、水平ブランキング期間において、先ず、第１のスイッチ手段および第３のスイッチ手段をオン、第４のスイッチ手段をオフさせて信号レベル成分（明時の信号成分）を第１の蓄電手段にサンプルホールドし、続いて第１のスイッチ手段および前記第４のスイッチ手段をオン、第３のスイッチ手段をオフさせて基準レベル成分（暗時の信号成分）を第２の蓄電手段にサンプルホールドし、次に水平有効期間において、各列ごとに順に第５，第６のスイッチ手段および第２のスイッチ手段をオンさせて第１，第２の蓄電手段にサンプルホールドされている明時および暗時の各信号成分を第１，第２の水平信号線に読み出すようにする。
【００１３】
上記構成の固体撮像装置およびその駆動方法において、水平ブランキング期間において先ず、第１のスイッチ手段させて信号レベル成分をサンプリングし、かつ第３のスイッチ手段をオン、第４のスイッチ手段をオフさせ、第１の蓄電手段の出力端を基準電位とすることで第１の蓄電手段にホールドする。このとき、第１のスイッチ手段のスイッチングに伴うノイズ成分が第１の蓄電手段に乗ってくる。続いて、同様にして、第１のスイッチ手段させて基準レベル成分をサンプリングし、かつ第４のスイッチ手段をオン、第３のスイッチ手段をオフさせ、第２の蓄電手段の出力端を基準電位とすることで第２の蓄電手段にホールドする。このときも、第１のスイッチ手段のスイッチングに伴うノイズ成分が第２の蓄電手段に乗ってくる。
【００１４】
次に、水平有効期間において、各列ごとに順に第５，第６のスイッチ手段をオンさせて水平選択し、同時に第２のスイッチ手段をオンさせ、第１，第２の蓄電手段の各入力端を基準電位とすることで、第１，第２の蓄電手段にサンプルホールドされている信号レベル成分および基準レベル成分を第１，第２の水平信号線に読み出す。このとき、信号レベル成分および基準レベル成分には、第１のスイッチ手段のスイッチングに伴うノイズ成分が共通に乗っている。したがって、後段の回路において、信号レベル成分と基準レベル成分の差分をとることにより、第１のスイッチ手段のスイッチングに伴うノイズ成分がキャンセルされる。その結果、画素の特性バラツキに起因する固定パターンノイズのみならず、回路の特性バラツキに起因する縦筋状の固定パターンノイズをも抑制できる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。
【００１６】
図１は、本発明の一実施形態を示す概略構成図である。図１において、画素（ピクセル）１１が行列状に多数配列されており、これら画素１１の出力端が列単位で垂直信号線１２-1〜１２-nに接続されている。画素１１の各々からは、信号が電圧として垂直信号線１２-1〜１２-nに出力される。垂直信号線１２-1〜１２-nの各一端には、各列ごとに信号レベル成分と基準レベル成分とを出力する垂直出力回路１３-1〜１３-nが接続されている。
【００１７】
垂直出力回路１３-1〜１３-nの各々には、水平シフトレジスタ１４から列選択信号Col(1)〜Col(n)が与えられるとともに、リファレンス信号Ref(1)〜Ref(n)およびクランプ信号Clamp S(1)〜Clamp S(n)，Clamp R(1)〜Clamp R(n)が各列ごとに与えられる。これらのタイミング信号は、水平シフトレジスタ１４、あるいは他のタイミング発生回路（図示せず）で生成される。垂直出力回路１３-1〜１３-nから出力される信号レベル成分および基準レベル成分は、２本の水平信号線１５ｓ，１５ｒを介して水平出力回路１６に供給される。
【００１８】
図２に、ｉ列の垂直出力回路１３-iおよび水平出力回路１６の具体的な回路構成を示す。先ず、垂直出力回路１３-iにおいて、垂直信号線１２-iの一端にはＮｃｈＭＯＳトランジスタからなるサンプルホールドスイッチ２１の一端が接続されている。このサンプルホールドスイッチ２１のゲートには、サンプルホールド信号SHが印加される。サンプルホールドスイッチ２１の他端と基準電位Ｖｒｅｆとの間には、ＮｃｈＭＯＳトランジスタからなるリファレンススイッチ２２が接続されている。このリファレンススイッチ２２のゲートには、リファレンス信号Ref が印加される。
【００１９】
サンプルホールドスイッチ２１の他端にはさらに、第１，第２の蓄電手段であるキャパシタ２３ｒ，２３ｓの各一端が接続されている。キャパシタ２３ｒ，２３ｓの各他端と基準電位Ｖｒｅｆとの間には、ＮｃｈＭＯＳトランジスタからなるクランプスイッチ２４ｒ，２４ｓが接続されている。これらクランプスイッチ２４ｒ，２４ｓの各ゲートには、クランプ信号Clamp R ，Clamp S がそれぞれ印加される。
【００２０】
キャパシタ２３ｒ，２３ｓの各他端にはさらに、ＰｃｈＭＯＳトランジスタからなるソースフォロワ２５ｒ，２５ｓの各ゲートが接続されている。これらソースフォロワ２５ｒ，２５ｓの各ドレインは、負側電源ＶＳＳに接続されている。ソースフォロワ２５ｒ，２５ｓの各ソースには、ＰｃｈＭＯＳトランジスタからなる水平選択スイッチ２６ｒ，２６ｓの各ドレインが接続されている。これら水平選択スイッチ２６ｒ，２６ｓの各ゲートには、列選択信号Col が印加される。水平選択スイッチ２６ｒ，２６ｓの各ソースは、水平信号線１５ｒ，１５ｓに接続されている。
【００２１】
続いて、水平出力回路１５において、水平信号線１５ｒ，１５ｓの各一端にはキャパシタ２７ｒ，２７ｓの各一端がそれぞれ接続されている。これらキャパシタ２７ｒ，２７ｓの各一端と正側電源ＶＤＤとの間には、ＰｃｈＭＯＳトランジスタからなるスイッチ２８ｒ，２８ｓが接続されている。また、キャパシタ２７ｒ，２７ｓの各他端と基準電位Ｖｒｅｆとの間には、ＰｃｈＭＯＳトランジスタからなるクランプスイッチ２９ｒ，２９ｓが接続されている。
【００２２】
キャパシタ２７ｒ，２７ｓの各他端にはさらに、ソースフォロワ回路３０ｒ，３０ｓの各入力端、即ちＮｃｈＭＯＳトランジスタからなる駆動トランジスタ３１ｒ，３１ｓの各ゲートが接続されている。駆動トランジスタ３１ｒ，３１ｓの各ドレインは正側電源ＶＤＤに接続され、各ソースはＮｃｈＭＯＳトランジスタからなる負荷トランジスタ３２ｒ，３２ｓを介して負側電源ＶＳＳに接続されている。そして、駆動トランジスタ３１ｒ，３１ｓの各ソースは出力端子３３ｒ，３３ｓに接続されている。
【００２３】
次に、上記構成の垂直出力回路１３-1〜１３-nおよび水平出力回路１６の回路動作について、図３のタイミングチャートを用いて図４の動作説明図を参照しつつ説明する。
【００２４】
なお、図４において、ＶsigSは画素１１の信号レベル成分、ＶsigRは画素１１の基準レベル成分である。 vshはサンプルホールドスイッチ２１のスイッチングに伴うオフセット性のノイズ、 vclampSはクランプスイッチ２４ｓのスイッチングに伴うオフセット性のノイズ、 vclampRはクランプスイッチ２４ｒのスイッチングに伴うオフセット性のノイズである。 g-sfcは垂直出力回路１３のソースフォロワ２５ｓ，２５ｒのゲイン、 g-sfCは水平出力回路１６のソースフォロワ３０ｓ，３０ｒのゲインである。sf-offset-Scは垂直出力回路１３の信号レベル用のソースフォロワ２５ｓのオフセット、sf-offset-Rcは垂直出力回路１３の基準レベル用のソースフォロワ２５ｒのオフセット、sf-offset-SCは水平出力回路１６の信号レベル用のソースフォロワ３０ｓのオフセット、sf-offset-RCは水平出力回路１６の基準レベル用のソースフォロワ３０ｒのオフセットである。
【００２５】
水平ブランキング期間ＨＢＬＫにおいて、サンプルホールド信号SHが“Ｈ”レベルになり、これに同期して各列のクランプ信号Clamp S(1)，Clamp S(2)，……が“Ｈ”レベルに、クランプ信号Clamp R(1)，Clamp R(2)，……が“Ｌ”レベルになると（時刻ｔ１）、サンプルホールドスイッチ２１およびクランプスイッチ２４ｓがオン、クランプスイッチ２４ｒがオフとなるため、画素１１の信号レベル成分ＶsigSがキャパシタ２３ｓにサンプルホールドされる。
【００２６】
その際、図５（ａ）から明らかなように、サンプルホールドスイッチ２１を先にオフさせ、その後クランプスイッチ２４ｓをオフさせる（時刻ｔ２）。このような位相関係にすることで、サンプルホールドスイッチ２１のスイッチングに伴うノイズ（以下、スイッチングノイズと称する）はキャパシタ２３ｓに乗ってくるが、クランプスイッチ２４ｓのスイッチングノイズの影響は、キャパシタ２３ｓの出力端の寄生容量をＣｏ／キャパシタ２３ｓの容量をＣとすると、Ｃｏ／Ｃとなるためほとんどない。この時刻ｔ１〜時刻ｔ２の期間が、画素１１の信号レベル成分ＶsigSをサンプルホールドする期間となる。
【００２７】
同様にして、サンプルホールド信号SHが“Ｈ”レベルになり、これに同期して各列のクランプ信号Clamp R(1)，Clamp R(2)，……が“Ｈ”レベルに、クランプ信号Clamp S(1)，Clamp S(2)，……が“Ｌ”レベルになると（時刻ｔ３）、サンプルホールドスイッチ２１およびクランプスイッチ２４ｒがオン、クランプスイッチ２４ｓがオフとなるため、画素１１の基準レベル成分ＶsigRがキャパシタ２３ｒにサンプルホールドされる。
【００２８】
この基準レベル成分ＶsigRをサンプルホールドする場合にも、信号レベル成分ＶsigSをサンプルホールドする場合と同様に（図５（ａ）を参照）、サンプルホールドスイッチ２１を先にオフさせ、その後クランプスイッチ２４ｒをオフさせる（時刻ｔ４）。この時刻ｔ３〜時刻ｔ４の期間が、画素１１の基準レベル成分ＶsigRをサンプルホールドする期間となる。
【００２９】
続いて、各列の垂直出力回路１３-1〜１３-nからの信号の読み出し動作に移行する。水平有効期間において、先ず、１列目の列選択信号Col(1)が“Ｌ”レベルとなり、１列目の垂直出力回路１３-1が選択されることで、この垂直出力回路１３-1の水平選択スイッチ２６ｓ，２６ｒがオンとなる（時刻ｔ５）。このとき、１列目のリファレンス信号Ref(1)が“Ｈ”レベルとなり、リファレンススイッチ２２がオン状態となる。これにより、キャパシタ２３ｓ，２３ｒにサンプルホールドされていた信号レベル成分ＶsigSおよび基準レベル成分ＶsigRは、ソースフォロワ２５ｓ，２５ｒおよび水平選択スイッチ２６ｓ，２６ｒを経て水平信号線１５ｓ，１５ｒに出力される。
【００３０】
そして、それまで“Ｈ”レベル状態にあったクランプ信号Clamp が“Ｌ”レベルに遷移し、クランプスイッチ２９ｓ，２９ｒがオフ状態になることで、信号レベル成分ＶsigSおよび基準レベル成分ＶsigRがキャパシタ２７ｓ，２７ｒにサンプルホールドされる。この際、ソースフォロワ２５ｓ，２５ｒを構成するＰＭＯＳトランジスタのＶｔｈバラツキに起因するオフセットバラツキも同時にキャパシタ２７ｓ，２７ｒにサンプルホールドされる。続いて、１列目のクランプ信号Clamp S(1)，Clamp R(1)が“Ｈ”レベルに遷移し、クランプスイッチ２４ｓ，２４ｒがオン状態となることで、ソースフォロワ２５ｓ，２５ｒのオフセットバラツキ分が出力される（時刻ｔ６）。
【００３１】
なお、キャパシタ２３ｓ，２３ｒにサンプルホールドしたデータを、読み出す前に破壊しないようにするためには、キャパシタ２３ｓ，２３ｒの両端に接続されているリファレンススイッチ２２とクランプスイッチ２４ｓ，２４ｒとを同時にオン状態にしないようにする必要がある。すなわち、図５（ｂ）から明らかなように、リファレンス信号Ref(i)を“Ｌ”レベルにした後、クランプ信号Clamp S(i)，Clamp R(i)を“Ｈ”レベルに遷移させるようにすれば良い。
【００３２】
上述したように、先ずキャパシタ２３ｓ，２３ｒにサンプルホールドした信号レベル成分ＶsigSおよび基準レベル成分ＶsigRを出力した後、続いてソースフォロワ２５ｓ，２５ｒのオフセットバラツキ成分を出力することで、水平出力回路１６の両出力端子３３ｓ，３３ｒ間の電圧は、
g-sfC・g-sfc(ＶsigS−ＶsigR）＋(sf-offset-SC)＋(sf-offset-RC)…(1)
となる。
【００３３】
すなわち、サンプルホールドスイッチ２１のスイッチングに伴うオフセット性のノイズvsh が信号レベル系と基準レベル系で相殺され、信号レベル成分ＶsigSと基準レベル成分ＶsigRとの差に、垂直出力回路１３のソースフォロワ２５ｓ，２５ｒのゲインg-sfc および水平ＣＣＤ５威出力回路１６のソースフォロワ３０ｓ，３０ｒのゲイン g-sfCが乗ぜられたものが出力されるため、サンプルホールドスイッチ２１のスイッチングにより発生するオフセット性のバラツキに起因する固定パターンノイズを抑圧できる。なお、（１）式において、(sf-offset-SC)＋(sf-offset-RC)は、全画素の信号に乗ってくる水平出力回路１６のオフセット分であるので、固定パターンノイズにはならない。
【００３４】
図６は、本発明の他の実施形態を示す概略構成図である。図６において、画素（ピクセル）５１が行列状に多数配列されており、これら画素５１の出力端が列単位で垂直信号線５２-1〜５２-nに接続されている。画素５１の各々からは、信号が電圧として垂直信号線５２-1〜５２-nに出力される。垂直信号線５２-1〜５２-nの各一端には、各列ごとに信号レベル成分と基準レベル成分とを出力する垂直出力回路５３-1〜５３-nが接続されている。
【００３５】
垂直出力回路５３-1〜５３-nの各々には、水平シフトレジスタ５４から列選択信号Col(1)〜Col(n)が与えられるとともに、例えばパルス発生回路（図示せず）で生成されるリファレンス信号Ref およびクランプ信号Clamp S ，Clamp R が各列に共通に与えられる。垂直出力回路５３-1〜５３-nから出力される信号レベル成分および基準レベル成分は、２本の水平信号線５５ｓ，５５ｒを介して水平出力回路５６に供給される。
【００３６】
上記構成の本実施形態と先の実施形態との違いは、先の実施形態では、リファレンス信号Ref(1)〜Ref(n)およびクランプ信号Clamp S(1)〜Clamp S(n)，Clamp R(1)〜Clamp R(n)を各列ごとに独立に与えるようにしているのに対し、本実施形態では、リファレンス信号Ref およびクランプ信号Clamp S ，Clamp R を各列に共通に与えるようにしている点にある。なお、垂直出力回路５３-1〜５３-nおよび水平出力回路５６としては、図２に示した先の実施形態の場合と同様の回路構成のものが用いられる。
【００３７】
図７に、本実施形態に係るタイミングチャートを示す。垂直出力回路５３-1〜５３-nおよび水平出力回路５６の基本的な回路動作は、先の実施形態の場合と同じである。ただし、上述したように、リファレンス信号Ref およびクランプ信号Clamp S ，R を各列共通にしている関係上、読み出し非選択の列のキャパシタ２３ｓ，２３ｒ（図２を参照）にサンプルホールドしたデータを破壊しないようにするために、リファレンス信号Ref とクランプ信号Clamp S ，R は、図５（ｃ）に示す位相関係である必要がある。
【００３８】
すなわち、時刻ｔ７において、クランプ信号Clamp S ，R が先に“Ｌ”レベルに遷移した後、リファレンス信号Ref が“Ｈ”レベルに遷移することで、キャパシタ２３ｓ，２３ｒの両端に接続されているリファレンススイッチ２２とクランプスイッチ２４ｓ，２４ｒが同時にオン状態にならないため、読み出し非選択の列のキャパシタ２３ｓ，２３ｒの保持内容の破壊を確実に防止できる。
【００３９】
なお、先の実施形態の場合には、リファレンス信号Ref(1)〜Ref(n)およびクランプ信号Clamp S(1)〜Clamp S(n)，Clamp R(1)〜Clamp R(n)が各列独立であり、読み出し後（時刻ｔ７）では、データが破壊されても構わないため、リファレンス信号Ref(1)〜Ref(n)とクランプ信号Clamp S(1)〜Clamp S(n)，Clamp R(1)〜Clamp R(n)の位相関係は厳しくはなく、図５（ｂ）に示すように、ｉ列のクランプ信号Clamp S ， R (i)の“Ｌ”レベルへの遷移とｉ＋１列のリファレンス信号Ref(i+1)の“Ｈ”レベルへの遷移とが同タイミングであっても構わない。
【００４０】
本実施形態の場合にも、先の実施形態の場合と同様に、サンプルホールドスイッチ２１のスイッチングにより発生するオフセット性のバラツキに起因する固定パターンノイズを抑圧できる。また、リファレンス信号Ref およびクランプ信号Clamp S ，R を各列共通にしたことで、各列独立とした先の実施形態に比して、垂直出力回路５３-1〜５３-nの各々に対する配線系の構成を簡略化できる利点がある。
【００４１】
【発明の効果】
以上説明したように、本発明によれば、増幅型固体撮像装置において、各列ごとに設けられる垂直出力回路中のサンプルホールドスイッチを明時の信号レベル成分と暗時の基準レベル成分に共通化し、このサンプルホールドスイッチのスイッチングに伴うオフセット性のノイズが信号レベル成分および基準レベル成分の双方にに同じように乗るようにしたことにより、後段の回路で信号レベル成分および基準レベル成分の差分をとる際にこのノイズ成分をキャンセルできるので、画素の特性バラツキに起因する固定パターンノイズのみならず、回路の特性バラツキに起因する縦筋状の固定パターンノイズをも抑制できることになる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す概略構成図である。
【図２】垂直出力回路および水平出力回路の具体的な回路構成を示す回路図である。
【図３】一実施形態に係るタイミングチャートである。
【図４】一実施形態に係る動作説明図である。
【図５】補足説明のためのタイミングチャートである。
【図６】本発明の他の実施形態を示す概略構成図である。
【図７】他の実施形態に係るタイミングチャートである。
【図８】従来例を示す回路図である。
【符号の説明】
１１，５１ 画素 １２-1〜１２-n，５２-1〜５２-n 垂直信号線
１３-1〜１３-n，５３-1〜５３-n 垂直出力回路
１４，５４ 水平シフトレジスタ
１５ｒ，１５ｓ，５５ｒ，５５ｓ 水平信号線
１６，５６ 水平出力回路
Claims (6)
- 行列状に配列された複数の画素と、
前記複数の画素の各出力端が列単位で接続された垂直信号線に一端が接続された第１のスイッチ手段と、
前記第１のスイッチ手段の他端と基準電位点との間に接続された第２のスイッチ手段と、
前記第１のスイッチ手段の他端に各一端が共通に接続された第１，第２の蓄電手段と、
前記第１，第２の蓄電手段の各他端と基準電位点との間にそれぞれ接続された第３，第４のスイッチ手段と、
前記第１，第２の蓄電手段の各他端と第１，第２の水平信号線との間に接続された第５，第６のスイッチ手段と
を各列ごとに備えたことを特徴とする固体撮像装置。 - 行列状に配列された複数の画素と、前記複数の画素の各出力端が列単位で接続された垂直信号線に一端が接続された第１のスイッチ手段と、前記第１のスイッチ手段の他端と基準電位点との間に接続された第２のスイッチ手段と、前記第１のスイッチ手段の他端に各一端が共通に接続された第１，第２の蓄電手段と、前記第１，第２の蓄電手段の各他端と基準電位点との間にそれぞれ接続された第３，第４のスイッチ手段と、前記第１，第２の蓄電手段の各他端と第１，第２の水平信号線との間に接続された第５，第６のスイッチ手段とを各列ごとに備えた固体撮像装置の駆動方法であって、
水平ブランキング期間において、先ず、前記第１のスイッチ手段および前記第３のスイッチ手段をオン、前記第４のスイッチ手段をオフさせて明時の信号成分を前記第１の蓄電手段にサンプルホールドし、続いて前記第１のスイッチ手段および前記第４のスイッチ手段をオン、前記第３のスイッチ手段をオフさせて暗時の信号成分を前記第２の蓄電手段にサンプルホールドし、
次に水平有効期間において、各列ごとに順に前記第５，第６のスイッチ手段および前記第２のスイッチ手段をオンさせて前記第１，第２の蓄電手段にサンプルホールドされている明時および暗時の各信号成分を前記第１，第２の水平信号線に読み出す
ことを特徴とする固体撮像装置の駆動方法。 - 前記第１のスイッチ手段および前記第３，第４のスイッチ手段をオフさせるとき、前記第１のスイッチ手段をオフさせた後前記第３，第４のスイッチ手段をオフさせる
ことを特徴とする請求項２記載の固体撮像装置の駆動方法。 - 前記第２のスイッチ手段をオフさせた後、前記第３，第４のスイッチ手段をオンさせる
ことを特徴とする請求項２記載の固体撮像装置の駆動方法。 - 前記第２のスイッチ手段および前記第３，第４のスイッチ手段を駆動する各タイミング信号を各列独立に与える
ことを特徴とする請求項２記載の固体撮像装置の駆動方法。 - 前記第２のスイッチ手段および前記第３，第４のスイッチ手段を駆動する各タイミング信号を各列共通に与える
ことを特徴とする請求項２記載の固体撮像装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00443697A JP3855331B2 (ja) | 1997-01-14 | 1997-01-14 | 固体撮像装置およびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00443697A JP3855331B2 (ja) | 1997-01-14 | 1997-01-14 | 固体撮像装置およびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10200820A JPH10200820A (ja) | 1998-07-31 |
| JP3855331B2 true JP3855331B2 (ja) | 2006-12-06 |
Family
ID=11584190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00443697A Expired - Fee Related JP3855331B2 (ja) | 1997-01-14 | 1997-01-14 | 固体撮像装置およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3855331B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4154268B2 (ja) | 2003-03-27 | 2008-09-24 | キヤノン株式会社 | 撮像装置 |
-
1997
- 1997-01-14 JP JP00443697A patent/JP3855331B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10200820A (ja) | 1998-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8605182B2 (en) | Driving method of solid-state imaging apparatus with successive clamping | |
| US6801256B1 (en) | High-speed solid-state imaging device capable of suppressing image noise | |
| US7920194B2 (en) | Image sensors with pixel reset | |
| JPH11112018A (ja) | 固体撮像装置と信号検出装置と信号蓄積装置 | |
| JPH05316431A (ja) | 固体撮像装置 | |
| US5796431A (en) | Solid-state image pickup device and driving method thereof | |
| JP3495866B2 (ja) | 光電変換装置 | |
| US5719626A (en) | Solid-state image pickup device | |
| US20040252213A1 (en) | Image pick-up device | |
| EP1351492A1 (en) | Improvements in active-pixel image sensors | |
| JPH11225289A (ja) | エッジ検出用固体撮像装置、並びに固体撮像装置の駆動によるエッジ検出方法 | |
| EP1725019A2 (en) | On chip real time FPN correction without imager size memory | |
| JP3855331B2 (ja) | 固体撮像装置およびその駆動方法 | |
| EP0616464A2 (en) | Signal processor | |
| JPH11308531A (ja) | 固体撮像装置とその駆動方法 | |
| JP3624585B2 (ja) | 固体撮像装置およびその駆動方法 | |
| JP3513996B2 (ja) | 固体撮像装置 | |
| JPH09284658A (ja) | 固体撮像素子 | |
| JP4309543B2 (ja) | 固体撮像素子 | |
| US6952226B2 (en) | Stray-insensitive, leakage-independent image sensing with reduced sensitivity to device mismatch and parasitic routing capacitance | |
| JP4165493B2 (ja) | 固体撮像装置 | |
| JP3469610B2 (ja) | 固体撮像装置 | |
| JP2776804B2 (ja) | 固体撮像装置 | |
| JP3031339B2 (ja) | イメージセンサ | |
| JP3680458B2 (ja) | 固体撮像装置およびその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060904 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |