JP3962009B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3962009B2
JP3962009B2 JP2003407367A JP2003407367A JP3962009B2 JP 3962009 B2 JP3962009 B2 JP 3962009B2 JP 2003407367 A JP2003407367 A JP 2003407367A JP 2003407367 A JP2003407367 A JP 2003407367A JP 3962009 B2 JP3962009 B2 JP 3962009B2
Authority
JP
Japan
Prior art keywords
film
semiconductor
gate electrode
oxide film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003407367A
Other languages
English (en)
Other versions
JP2005167132A (ja
Inventor
克彦 稗田
一也 松澤
大輔 萩島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003407367A priority Critical patent/JP3962009B2/ja
Priority to US10/874,732 priority patent/US6992358B2/en
Publication of JP2005167132A publication Critical patent/JP2005167132A/ja
Priority to US11/289,279 priority patent/US20060084215A1/en
Application granted granted Critical
Publication of JP3962009B2 publication Critical patent/JP3962009B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H10D86/215—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6212—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies having non-rectangular cross-sections
    • H10D30/6213—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies having non-rectangular cross-sections having rounded corners

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置の製造方法に関する。
ＭＩＳトランジスタが微細化に伴い、ゲート長（チャネル長）が短くなってきている。チャネル長が短くなると、ソース及びドレイン間のパンチスルーが生じやすくなり、リーク電流の増加等、トランジスタ特性の劣化を招くこととなる。
このような問題に対して、非特許文献１には、基板上に直方体形状を有する島状半導体構造を形成し、島状半導体構造をゲート電極で囲んだＭＩＳトランジスタ（Gate-All-Around構造ＭＩＳトランジスタ）が提案されている。このＭＩＳトランジスタは、以下のようにして作製される。まず、埋め込み酸化膜（ＢＯＸ膜）上に島状半導体構造を形成する。続いて、フォトレジストマスクを用いて埋め込み酸化膜をエッチングし、島状半導体構造のチャネル形成領域の直下の領域及びその周囲の領域に空洞を形成する。続いて、空洞を含む全面にゲート電極材料膜を形成し、このゲート電極材料膜をパターニングして島状半導体構造と交差するゲート電極を形成する。このようにして、島状半導体構造のチャネル形成領域を囲んだゲート電極が形成される。なお、ゲート電極材料膜をパターニングする際に島状半導体構造もエッチングマスクとして機能するため、ゲート電極はソース領域下及びドレイン領域下の空洞内に延伸部分を有している。
しかしながら、上述した提案では、リソグラフィ技術を用いて空洞及びゲート電極を形成している。リソグラフィにおいては、位置合わせずれが生じるため、空洞パターンの中心からずれてゲート電極パターンが形成されてしまう。その結果、ゲート電極のソース領域下の延伸部分の幅とドレイン領域下の延伸部分の幅とが大きく異なってしまう。そのため、ゲートとソース間のオーバーラップ容量及びゲートとドレイン間のオーバーラップ容量の一方のみが大きくなり、ＭＩＳトランジスタの特性に悪影響を与える。また、位置合わせずれに対するマージンを考慮して、サイズの大きな空洞パターンを形成する必要があるため、これもオーバーラップ容量の大きな増加につながる。
また、非特許文献２には、島状半導体構造を島状半導体構造の下面の中央部を除いてゲート電極で囲んだＭＩＳトランジスタ（Omega-Fin構造ＭＩＳトランジスタ）が提案されている。このＭＩＳトランジスタは、以下のようにして作製される。まず、埋め込み酸化膜上に島状半導体構造を形成する。続いて、島状半導体構造をマスクとして埋め込み酸化膜をエッチングし、埋め込み酸化膜に凹部を形成する。このとき、島状半導体構造の端部下の埋め込み酸化膜もエッチングされ、島状半導体構造下にアンダーカットが形成される。続いて、アンダーカット部分を含む全面にゲート電極材料膜を形成し、このゲート電極材料膜をパターニングして島状半導体構造と交差するゲート電極を形成する。
上述した提案では、ソース及びドレイン領域下のアンダーカット部分にはゲート電極が形成されない。すなわち、非特許文献１の提案とは異なり、ゲート電極はソース領域下及びドレイン領域下に延伸部分を有していない。ソース／ドレイン領域をイオン注入によって形成する場合、ソース領域とドレイン領域との距離は、島状半導体構造の下部の方が上部よりも一般に長くなる。非特許文献２では、ゲート電極がソース領域下及びドレイン領域下に延伸部分を有していないため、ゲート電極とソース領域との間及びゲート電極とドレイン領域との間にオフセットが生じ、ＭＩＳトランジスタの特性が著しく劣化してしまう。また、上述した提案では、島状半導体構造下全体にアンダーカットが形成されるため、島状半導体構造を十分に保持することが困難であり、製造工程中に島状半導体構造が倒れてしまうといった問題も生じる。
J.P.Colinge et al.,「SILICON-ON-INSULATOR "GATE-ALL-AROUND DEVICE"」, IEDM 1990, 25.4, p.595-598 Fu-Liang Yang et al.,「25 nm CMOS Omega FETs」, IEDM 2002, 10.3, p.255-258
このように、ソース及びドレイン間のパンチスルーを防止する等の観点から、Gate-All-Around構造ＭＩＳトランジスタやOmega-Fin構造ＭＩＳトランジスタが提案されている。しかしながら、これらの構造を有する従来のＭＩＳトランジスタは、ゲート電極とソース／ドレイン領域との位置関係を最適化することができない等の問題があり、特性や信頼性に優れた半導体装置を得ることが困難であった。
本発明は、上記従来の課題に対してなされたものであり、上述したような問題を解決することが可能であり、優れた特性や信頼性を有する半導体装置の製造方法を提供することを目的としている。
本発明の一視点に係る半導体装置の製造方法は、下地絶縁膜上に、第１の半導体部分と、第２の半導体部分と、前記第１の半導体部分と第２の半導体部分との間の第３の半導体部分とを含む半導体構造を形成する工程と、前記第３の半導体部分の上面及び側面を覆うダミー構造を形成する工程と、前記ダミー構造をマスクとして前記半導体構造内に不純物のイオン注入を行い、ソース／ドレイン領域を形成する工程と、前記第１の半導体部分の表面、前記第２の半導体部分の表面及び前記ダミー構造の側面を覆う絶縁部を形成する工程と、前記ダミー構造を除去して、前記第３の半導体部分及び前記ダミー構造下の下地絶縁膜を露出させる工程と、前記下地絶縁膜の露出した部分及び該露出した部分に隣接した部分をエッチングすることにより、前記下地絶縁膜に凹部を形成する工程と、前記第３の半導体部分の上面及び側面を覆う第１の電極部分及び前記凹部内に形成された第２の電極部分を含むゲート電極を、前記第３の半導体部分と前記ゲート電極との間にゲート絶縁膜を介在させて形成する工程と、を備える。
本発明によれば、ゲート電極とソース／ドレイン領域との位置関係を、最適化することができ、特性や信頼性に優れた半導体装置を得ることが可能となる。
以下、本発明の実施形態を図面を参照して説明する。
（実施形態１）
図１は第１の実施形態に係る半導体装置の基本的な構成を示した斜視図、図２は図１に示した半導体装置の平面図である。図３（ａ）は図２のＡ−Ａ’に沿った断面図、図３（ｂ）は図２のＢ−Ｂ’に沿った断面図、図３（ｃ）は図２のＣ−Ｃ’に沿った断面図である。なお、図１では、構造の理解を容易にするため、ゲート電極を他の構造から離して描いているが、実際にはゲート電極は他の構造に接している。また、図１及び図３（ａ）〜図３（ｃ）では、図２に示したコンタクトや配線等は描いていない。
不純物濃度が５×１０15ｃｍ-3程度のｐ型シリコン基板（半導体基板）１０１上に、下地絶縁膜として、凹部１２０を有する埋め込み酸化膜（ＢＯＸ膜）１０２が形成されている。
埋め込み酸化膜１０２上には、単結晶シリコンで形成された島状の半導体構造１０３が形成されている。この半導体構造１０３は、半導体部分１０３ａ、半導体部分１０３ｂ及び半導体部分１０３ａと半導体部分１０３ｂとの間の半導体部分１０３ｃからなる。半導体構造１０３のチャネル幅方向の幅は２０ｎｍ程度であり、高さは２０ｎｍ程度である。トランジスタのチャネル形成領域には、低濃度の不純物が含有されている（５×１０17ｃｍ-3程度或いはそれ以下の濃度）。また、チャネル形成領域の両側には、ソース領域及びドレイン領域（低濃度のソース領域１１１ａ及びドレイン領域１１１ｂ、高濃度のソース領域１１３ａ及びドレイン領域１１３ｂ）が形成されている。
ゲート電極１１６は、半導体部分１０３ｃの上面及び側面を覆う電極部分１１６ａと、埋め込み酸化膜１０２の凹部１２０内に形成された電極部分１１６ｂを有している。これらの電極部分１１６ａ及び１１６ｂによって半導体構造１０３が囲まれており、電極部分１１６ａによって囲まれた領域が半導体部分１０３ｃに対応している。また、ゲート電極１１６と半導体構造１０３との間にはゲート絶縁膜１１５が介在している。
電極部分１１６ａの両側には、側壁絶縁膜としてシリコン窒化膜１１０及びシリコン酸化膜１１２が形成されており、側壁絶縁膜の外側に層間絶縁膜１１４が形成されている。これらの側壁絶縁膜及び層間絶縁膜１１４からなる絶縁部によって半導体部分１０３ａ及び半導体部分１０３ｂの表面が覆われている。なお、図１では、シリコン窒化膜１１０及びシリコン酸化膜１１２を描いていないが、層間絶縁膜１１４のゲート電極１１６を挟んで対向する領域に、これらのシリコン窒化膜１１０及びシリコン酸化膜１１２は形成されている。
本実施形態では、図１に示すように、埋め込み酸化膜１０２に形成された凹部１２０は、延伸部分１２０ａ及び１２０ｂを有している。これらの延伸部分１２０ａ及び１２０ｂは、後述するように等方的なエッチングによって形成されるため、延伸部分１２０ａと延伸部分１２０ｂの幅は互いに等しくなっている。すなわち、半導体部分１０３ａの凹部１２０とオーバーラップした部分の幅と、半導体部分１０３ｂの凹部１２０とオーバーラップした部分の幅は、互いに等しくなっている。このように、凹部１２０が延伸部分１２０ａ及び１２０ｂを有しており、またゲート電極１１６の電極部分１１６ｂは凹部１２０と整合しているため、ゲート電極１１６の電極部分１１６ｂのチャネル長方向の長さＬｂは、電極部分１１６ａのチャネル長方向の長さＬａより長くなっている。また、電極部分１１６ｂの延伸部分１１６ｂ１のチャネル長方向の幅Ｌb1と延伸部分１１６ｂ２のチャネル長方向の幅Ｌb2は互いに等しくなっている。
図３（ｂ）に示すように、ソース領域１１１ａとドレイン領域１１１ｂとの距離は、半導体構造１０３の上部から下部にいくにしたがって長くなっている。そのため、ゲート電極のチャネル長方向の長さが一定である場合には、半導体構造１０３の下部領域でオフセット構造が生じるおそれがある。本実施形態では、ゲート電極１１６が延伸部分１１６ｂ１及び１１６ｂ２を有しているため、オフセット構造を防止することができる。また、本実施形態では、凹部１２０の延伸部分１２０ａの幅と延伸部分１２０ｂの幅が等しくなっている、すなわちゲート電極１１６の延伸部分１１６ｂ１の幅Ｌb1と延伸部分１１６ｂ２の幅Ｌb2が等しくなっている。そのため、ゲート電極とソース領域との間のオーバーラップ容量及びゲート電極とドレイン領域との間のオーバーラップ容量を均一化することができる。また、後述するように、凹部１２０は、リソグラフィに依存しないため、位置合わせずれに対するマージンを考慮せずに形成することができる。そのため、オーバーラップ容量自体を小さくすることが可能である。したがって、本実施形態では、ゲート電極とソース／ドレイン領域との位置関係を、同一ウエハ内或いは同一集積回路チップ内に形成された複数の全てのトランジスタにおいて最適化することができ、特性や信頼性に優れた半導体装置を得ることが可能となる。
また、半導体構造１０３のチャネル幅方向の幅を２０ｎｍ程度以下とすることにより、ゲート電極１１６によってチャネル領域を完全に空乏化することができ、ソース及びドレイン間のパンチスルーを防止することが可能となる。また、チャネル領域の不純物濃度を通常の平面型ＭＩＳトランジスタに比べて低くすることができるため、チャネル領域の移動度が高濃度の不純物によって低下することを抑制することができる。
また、本実施形態では、半導体構造１０３の半導体部分１０３ａ及び半導体部分１０３ｂのエッジ部は、埋め込み酸化膜（下地絶縁膜）１０２に接している。そのため、半導体構造１０３を十分に保持することができ、製造工程中に半導体構造が倒れてしまうといった問題を防止することができる。
以下、本実施形態に係る半導体装置の製造方法を、図４〜図１４を参照して説明する。なお、図４（ａ）〜図１４（ａ）は図２のＡ−Ａ’に沿った断面に、図４（ｂ）〜図１４（ｂ）は図２のＢ−Ｂ’に沿った断面に、図４（ｃ）〜図１４（ｃ）は図２のＣ−Ｃ’に沿った断面に対応している。
まず、図４（ａ）、図４（ｂ）及び図４（ｃ）に示すように、不純物濃度５×１０15ｃｍ-3程度の（１００）ｐ型シリコン基板（半導体基板）１０１、厚さ２００ｎｍ程度の埋め込み酸化膜（ＢＯＸ膜：下地絶縁膜）１０２及び不純物濃度５×１０15ｃｍ-3程度の（１００）ｐ型シリコン層（半導体層）１０３を備えたＳＯＩ基板を用意する。ＳＯＩ基板には、ＳＩＭＯＸ法で形成した基板を熱酸化とウエットエッチングによって薄くしたＳＯＩ基板を用いてもよいし、張り合わせ法を用いて形成したＳＯＩ基板を用いてもよい。シリコン層１０３の厚さは、１０ｎｍ〜３０ｎｍ程度が望ましい。ここでは２０ｎｍ程度とする。シリコン層１０３の厚さの均一性は、ウエハ全体で±５％以内であることが望ましい。シリコン層１０３の面方位は、シリコン基板１０１の面方位と同じである必要はなく、素子特性が最良となるような面方位を設定することができる。例えば、２枚のシリコン基板を両者間の角度が４５度となるようにして張り合わせた後、一方のシリコン基板を薄くしてシリコン層１０３を形成してもよい。また、シリコン基板１０１の代わりにガラス基板を用いてもよい。
次に、トランジスタのチャネル形成領域に、イオン注入によって低濃度（５×１０17ｃｍ-3程度の濃度）の不純物層を形成する。ただし、本実施形態のトランジスタは、チャネルを完全に空乏化することができるため、チャネル形成領域に不純物層を形成しても、しきい値電圧を制御することは困難である。そのため、チャネル不純物層を形成するためのイオン注入を省略してもよい。
次に、厚さ２ｎｍ程度の熱酸化膜１０４及び厚さ５０ｎｍ程度のシリコン窒化膜１０５を形成する。続いて、シリコン窒化膜１０５上に、リソグラフィ法を用いてレジストパターン（図示せず）を形成する。ここでは電子線露光を用いてレジストパターンを形成する。さらに、このレジストパターンをマスクとして熱酸化膜１０４及びシリコン窒化膜１０５を加工し、熱酸化膜１０４及びシリコン窒化膜１０５で形成されたマスク層を形成する。
次に、このようにして得られたマスク層をマスクに用いてシリコン層をエッチングし、島状の半導体構造（Ｆｉｎ構造）１０３を形成する。この半導体構造１０３の高さ（厚さ）及び幅はいずれも２０ｎｍ程度である。半導体構造１０３の側面には、エッチング時のダメージが残っている場合があるため、このエッチングダメージを取り除くための処理を行う。例えば、半導体構造１０３の側面を酸化して薄い酸化膜（１ｎｍ程度）を形成し、この薄い酸化膜を除去する処理を行う。また、アッシングとウエット処理を用いてエッチングダメージを除去するようにしてもよい。エッチングダメージの少ないエッチング法を用いれば、上述したような処理を省略することもできる。なお、半導体構造１０３の側面は、垂直であってもよいが、例えば８５度程度の傾斜を有していてもよい。
なお、半導体構造１０３を形成した後、図１５（ａ）及び図１５（ｂ）に示すように、１０００℃程度の高温熱酸化によって熱酸化膜１５１を形成してもよい。これにより、半導体構造１０３のコーナーを半径５ｎｍ程度に丸めることができる。半導体構造１０３のコーナーを丸めることで、コーナーでの電界集中を緩和することができ、しきい値電圧の制御が容易となる。
次に、図５（ａ）、図５（ｂ）及び図５（ｃ）に示すように、半導体構造１０３の側面を酸化膜（図示せず）で覆う。この酸化膜にはエッチングダメージ除去処理で形成した酸化膜を用いてもよい。続いて、ホット燐酸等を用いてシリコン窒化膜１０５を除去する。さらに熱酸化膜１０４をウエットエッチングによって除去する。その後、半導体構造１０３の表面及び側面に、ダミーゲート絶縁膜として厚さ２ｎｍ程度の酸化膜１０６を形成する。この酸化膜１０６の形成には、低温（例えば７００℃程度）で良質の酸化膜を得ることが可能な酸素ラジカル酸化法を用いることが望ましい。熱酸化膜１０４のエッチング工程において埋め込み酸化膜１０２が若干エッチングされる。半導体構造１０３の下面下の埋め込み酸化膜１０２がエッチングによって浸食されないように、エッチング条件を調整する。その後、全面に厚さ３０ｎｍ程度の多結晶シリコン膜１０８を堆積する。
次に、図６（ａ）、図６（ｂ）及び図６（ｃ）に示すように、多結晶シリコン膜１０８を例えばＣＭＰ（Chemical Mechanical Polishing）によって平坦化する。
次に、図７（ａ）、図７（ｂ）及び図７（ｃ）に示すように、平坦化した多結晶シリコン膜１０８上に、マスク層として厚さ５０ｎｍ程度のシリコン酸化膜１０９をＣＶＤ法によって形成する。
次に、図８（ａ）、図８（ｂ）及び図８（ｃ）に示すように、ゲート電極パターンに対応したレジストパターン（図示せず）をマスクとして、シリコン酸化膜１０９をエッチングする。レジストパターンを除去した後、パターニングされたシリコン酸化膜１０９をマスクとして多結晶シリコン膜１０８をエッチングして、ダミーゲート電極１０８を形成する。このエッチングは、半導体構造１０３の上面及び側面にシリコン酸化膜１０６が残るように、高選択比のエッチング条件で行う。このようにして形成されたダミーゲート電極１０８の直下の領域が、半導体構造１０３の半導体部分１０３ｃに対応する。
次に、図９（ａ）、図９（ｂ）及び図９（ｃ）に示すように、ダミーゲート電極１０８及びシリコン酸化膜１０９の側面に、厚さ１０ｎｍ程度のシリコン窒化膜１１０を堆積する。続いて、シリコン酸化膜１０９及びダミーゲート電極１０８をマスクにして不純物のイオン注入を行い、半導体構造１０３内に低不純物濃度のソース領域１１１ａ及びドレイン領域１１１ｂを形成する。次に、厚さ１０ｎｍ程度のシリコン酸化膜１１２を堆積する。続いて、ＲＩＥによってシリコン酸化膜１１２及びシリコン窒化膜１１０をエッチングする。その結果、ダミーゲート電極１０８の側壁に沿って、シリコン酸化膜１１２及びシリコン窒化膜１１０が残る。このとき、シリコン酸化膜１１２及びシリコン窒化膜１１０は、半導体構造１０３の側壁にも残る。その後、砒素（Ａｓ）イオンのイオン注入を行い、半導体構造１０３内に高不純物濃度のソース領域１１３ａ及びドレイン領域１１３ｂを形成する。なお、ここでは、低不純物濃度のソース／ドレイン領域（エクステンション領域）及び高不純物濃度のソース／ドレイン領域の両方を形成したが、シングルソース／ドレイン領域であってもよい。
次に、図１０（ａ）、図１０（ｂ）及び図１０（ｃ）に示すように、全面にＣＶＤ法によって厚さ１００ｎｍ程度のシリコン酸化膜１１４（層間絶縁膜）を堆積する。続いて、ＲＴＡ（Rapid Thermal Annealing）法により、１０００℃、１０秒程度の熱処理を行う。この熱処理は、ソース／ドレインの活性化処理も兼ねている。この熱処理では、ソース／ドレイン領域の不純物が過剰に拡散してチャネル長が短くなりすぎないように、熱処理温度を設定する。続いて、ＣＭＰ法によってシリコン酸化膜１１４を平坦化し、ダミーゲート電極１０８の表面を露出させる。
次に、図１１（ａ）、図１１（ｂ）及び図１１（ｃ）に示すように、露出したダミーゲート電極１０８をＣＦ4 ガスとＮ2 ガスを用いたケミカルドライエッチングによって選択的に除去する。その結果、ダミーゲート電極１０８下の埋め込み酸化膜１０２及びシリコン酸化膜１０６の表面が露出する。ダミーゲート電極１０８の側壁に形成されているシリコン酸化膜１１２及びシリコン窒化膜１１０はほとんどエッチングされない。
次に、露出した埋め込み酸化膜１０２及びシリコン酸化膜１０６を、例えば希フッ酸を用いたウエットエッチングによってエッチングし、埋め込み酸化膜１０２に凹部１２０を形成する。シリコン酸化膜１１４の側面はシリコン窒化膜１１０によって保護されているためエッチングされない。このエッチングは等方的なエッチングであるため、深さ方向及び横方向にエッチングが進み、露出した埋め込み酸化膜１０２の隣接部分もエッチングされる。そのため、エッチングは半導体構造１０３の直下の領域にも進行し、凹部１２０は半導体部分１０３ｃの下全体に形成される。また、半導体部分１０３ａ及び１０３ｂ下にはそれぞれ延伸部分１２０ａ及び１２０ｂが形成される。これらの延伸部分１２０ａ及び１２０ｂのチャネル長方向の幅は互いに等しくなる。
本実施形態では、凹部１２０が半導体部分１０３ｃの下全体に形成されるため、半導体構造１０３の幅をＷとした場合、横方向のエッチング幅（延伸部分１２０ａ及び１２０ｂの幅）は少なくともＷ／２にする必要がある。また、凹部１２０を半導体部分１０３ｃの下全体に確実に形成するためには、エッチング幅がＷ／２よりも大きくなるようにエッチング量を設定する。ただし、エッチング幅が大きくなりすぎると、ゲート電極を凹部１２０内に形成したときに、ゲート電極とソース／ドレイン領域とのオーバーラップ幅が大きくなってしまう。そのため、エッチング幅はＷ以下とすることが望ましい。本実施形態では、半導体構造１０３の幅Ｗが２０ｎｍであるため、エッチング幅を１５ｎｍに設定する。すなわち、延伸部分１２０ａ及び１２０ｂの幅はそれぞれ１５ｎｍとなる。
次に、図１２（ａ）、図１２（ｂ）及び図１２（ｃ）に示すように、露出した半導体構造１０３の表面に、ラジカル酸化法により７００℃程度の温度で厚さ１．５ｎｍ程度のシリコン酸化膜を形成する。さらに、このシリコン酸化膜表面をラジカル窒化法によって窒化して、シリコン酸窒化膜（ＳｉＯＮ膜）で形成されたゲート絶縁膜１１５を形成する。ラジカル酸化法を用いることにより、半導体構造１０３の表面に凹凸の少ないシリコン酸化膜を形成することができる。そのため、チャネルの界面散乱に起因したチャネルモビリティの低下を抑えることができる。また、ラジカル酸化では、シリコン酸化膜の膜厚が温度によって決まるため、シリコン酸化膜の膜厚のばらつき抑えることができる。
なお、ゲート絶縁膜１１５として、タンタル酸化物膜（Ｔａ2Ｏ5膜）、Ｈｆシリケート膜に窒素を添加したＨｆＳｉＯＮ膜、ＨｆＯ2 膜或いはＺｒシリケート膜等の金属酸化物で形成された高誘電体膜を用いてもよい。例えばＴａ2Ｏ5膜は、比誘電率εｒが２０〜２７程度であり、シリコン酸化膜の比誘電率εｒ（３．９程度）よりも格段に大きい。そのため、酸化膜換算膜厚を１ｎｍ以下にすることが可能である。また、界面準位密度を低減するために厚さ０．５ｎｍ程度のシリコン酸化膜を形成し、その上にＴａ2Ｏ5膜等の高誘電体膜を形成するようにしてもよい。また、ＡＬＤ（Atomic Layer Deposition）ＣＶＤ法を用いて高誘電体膜を形成してもよい。例えば、ＡＬＤ法を用いた厚さ０．３ｎｍ程度のＳｉＯ2 膜（比誘電率：３．９程度）、ＡＬＤ法を用いた厚さ１ｎｍ程度のＨｆＯ2 膜（比誘電率：２５程度）、ＡＬＤ法を用いた厚さ０．３ｎｍ程度のＳｉ3Ｎ4 膜（比誘電率：７．０程度）を、低温（２００〜５００℃程度）で順次形成してもよい。さらに、成膜後に４００℃程度のアニールを行ってもよい。
次に、例えばシランガス等を用いたＬＰＣＶＤ法により７００℃程度の温度で、全面に厚さ６０ｎｍ程度の多結晶シリコン膜１１６を堆積する。多結晶シリコン膜１１６は、半導体構造１０３下の凹部１２０内にも形成される。Ｎチャネルトランジスタ領域の多結晶シリコン膜には３×１０20ｃｍ-3程度の濃度のＮ型不純物（Ａｓ、Ｐ等）を、Ｐチャネルトランジスタ領域の多結晶シリコン膜には３×１０20ｃｍ-3程度の濃度のＰ型不純物（Ｂ等）を例えばイオン注入等によって導入し、さらにＲＴＡにより９００℃、１０秒程度の活性化処理を行う。
なお、ゲート電極の抵抗を下げるために、メタル膜（ＴｉＮ膜、Ｍｏ膜、Ｗ膜、Ａｌ膜等）や、メタルシリサイド膜（ニッケルシリサイド（ＮｉＳｉ）膜、コバルトシリサイド（ＣｏＳｉ）膜、チタンシリサイド（ＴｉＳｉ2）膜等）を、ゲート絶縁膜１１５として用いてもよい。また、多結晶シリコン膜とメタル膜との積層膜或いは多結晶シリコン膜とメタルシリサイド膜との積層膜をゲート絶縁膜１１５として用いてもよい。また、ＴｉＮなどのゲート電極材料の配向性を調整し、ゲート絶縁膜とゲート電極の仕事関数差を使って、トランジスタのしきい値電圧を調整することも可能である。また、Ｎチャネルトランジスタ領域の多結晶シリコン膜にＮ型不純物を、Ｐチャネルトランジスタ領域の多結晶シリコン膜にＰ型不純物を添加した後、多結晶シリコン膜上にＮｉ膜を形成し、さらに熱処理によって多結晶シリコン膜とＮｉ膜とを反応させてＮｉシリサイド膜を形成することにより、Ｎチャネルトランジスタ及びＰチャネルトランジスタそれぞれのゲート電極に対して最適な仕事関数を与えることができる。この場合、ＮチャネルトランジスタのＮｉシリサイド電極の仕事関数を４，２ｅＶ程度、ＮチャネルトランジスタのＮｉシリサイド電極の仕事関数を４，９ｅＶ程度とすることができる。
次に、図１３（ａ）、図１３（ｂ）及び図１３（ｃ）に示すように、多結晶シリコン膜１１６に対してＣＭＰ法によって平坦化処理を行う。この平坦化処理により、層間絶縁膜１１４上の多結晶シリコン膜１１６が除去される。このようにして、半導体構造１０３を囲むゲート電極１１６が形成される。なお、図１６に示すように、レジストパターン１６１をマスクとして多結晶シリコン膜１１６をパターニングしてもよい。この場合には、Ｔ時形のゲート電極１１６を形成することができ、ゲート電極の配線抵抗を低減することができる。
次に、図１４（ａ）、図１４（ｂ）及び図１４（ｃ）に示すように、層間絶縁膜１１７として、ＣＶＤ法によりシリコン酸化膜を全面に堆積する。続いて、層間絶縁膜１１７にコンタクトホールを形成する。さらに、コンタクトホールをＷ膜、Ａｌ膜或いはＴｉＮ膜/Ｔｉ膜で埋めることにより、コンタクトプラグ１１８を形成する。その後、コンタクトプラグ１１８に接続されたＡｌ配線１１９を形成する。さらにその後、全面にパッシベーション膜（図示せず）を形成する。
このように、上述した本実施形態の製造方法によれば、ダミーゲート電極１０８を除去することで埋め込み酸化膜１０２を露出させ、露出した埋め込み酸化膜１０２をエッチングすることで凹部１２０を形成している。埋め込み酸化膜１０２は等方的にエッチングされるため、凹部１２０は半導体構造１０３の半導体部分１０３ａ及び１０３ｂ下にも延伸し、延伸部分１２０ａ及び１２０ｂの幅は等しくなる。したがって、凹部１２０内に形成されるゲート電極１１６の電極部分１１６ｂのチャネル方向の幅を広くすることができるとともに、ゲート電極とソース領域とのオーバーラップ幅とゲート電極とドレイン領域とのオーバーラップ幅とを等しくすることができる。その結果、すでに述べたように、ゲート電極とソース／ドレイン領域との位置関係を、同一ウエハ内或いは同一集積回路チップ内に形成された全てのトランジスタにおいて最適化することができ、特性や信頼性に優れた半導体装置を得ることが可能となる。
また、半導体構造１０３を形成した後の工程において、半導体構造１０３の半導体部分１０３ａ及び半導体部分１０３ｂのエッジ部は埋め込み酸化膜１０２に接している。そのため、製造工程を通して半導体構造１０３を十分に保持することができ、製造工程中に半導体構造が倒れてしまうといった問題を防止することができる。
（実施形態２）
図１７は第２の実施形態に係る半導体装置の構成を示した斜視図、図１８は図１７に示した半導体装置の平面図である。図１９（ａ）は図１８のＡ−Ａ’に沿った断面図、図１９（ｂ）は図１８のＢ−Ｂ’に沿った断面図、図１９（ｃ）は図１８のＣ−Ｃ’に沿った断面図、図１９（ｄ）は図１８のＤ−Ｄ’に沿った断面図である。なお、図１７では、構造の理解を容易にするため、ゲート電極を他の構造から離して描いているが、実際にはゲート電極は他の構造に接している。また、図１７及び図１９（ａ）〜図１９（ｄ）では、図１８に示したコンタクトや配線等は描いていない。なお、本実施形態の基本的な構成は第１の実施形態と同様であり、第１の実施形態の構成要素に対応する構成要素については同一の参照番号を付し、それらの詳細な説明は省略する。
第１の実施形態では、ゲート電極１１６の電極部分１１６ｂが半導体構造１０３の半導体部分１０３ｃの下面全体を覆っていたが、本実施形態では、電極部分１１６ｂが半導体部分１０３ｃの下面を部分的に覆っている。すなわち、ゲート電極１０６は半導体部分１０３ｃを完全に囲んではおらず、半導体部分１０３ｃの中央部の下の領域においてゲート電極１０６が不連続となっている。その他の基本的な構成は第１の実施形態と同様である。
本実施形態の半導体装置の基本的な製造方法も、第１の実施形態と同様である。ただし、本実施形態では、第１の実施形態で示した図１１の工程において、埋め込み酸化膜１０２をエッチングして凹部１２０を形成する際に、凹部１２０を半導体部分１０３ｃの下全体に形成せず、半導体部分１０３ｃの中央部に埋め込み酸化膜１０２を残すようにしている。そのため、半導体構造１０３の幅をＷとした場合、エッチング幅（凹部１２０の延伸部分１２０ａ及び１２０ｂの幅）をＷ／２よりも小さくすることが可能である。
以上のように、本実施形態の半導体装置の基本的な構成及び製造方法は第１の実施形態と同様であるため、第１の実施形態と同様の効果を得ることが可能である。また、本実施形態では、凹部１２０の延伸部分１２０ａ及び１２０ｂの幅を小さくすることができるため、ゲート電極とソース／ドレイン領域とのオーバーラップ幅を小さくすることができ、オーバーラップ容量を低減することが可能である。
（実施形態３）
図２０及び図２１はいずれも、本実施形態に係る半導体装置の構成例を示した平面図である。図２０に示した半導体装置の基本的な構成は第１の実施形態の構成に対応し、図２１に示した半導体装置の基本的な構成は第２の実施形態の構成に対応している。したがって、各構成要素の詳細な説明は省略する。
第１及び第２の実施形態では、半導体構造１０３の形状が直方体状であり、半導体構造１０３のチャネル幅方向の幅が均一であったが、本実施形態では、半導体構造１０３のチャネル幅方向の幅が、半導体部分１０３ｃよりも半導体部分１０３ａ及び１０３ｂの方で広くなっている。そのため、ソース／ドレイン領域に対するコンタクトホールを容易に形成することができ、コンタクト抵抗の上昇やばらつきを抑えることが可能である。
（実施形態４）
図２２及び図２３はいずれも、本実施形態に係る半導体装置の構成例を示した平面図である。図２２に示した半導体装置の基本的な構成は第１の実施形態の構成に対応し、図２３に示した半導体装置の基本的な構成は第２の実施形態の構成に対応している。したがって、各構成要素の詳細な説明は省略する。
本実施形態では、図２０或いは図２１に示したような半導体構造１０３を平行に配置し、半導体部分１０３ｃを互いに離間させ、半導体部分１０３ａ及び半導体部分１０３ｂをそれぞれ共通にしている。ゲート電極１１６は共通であり、図に示した構造によって一つのトランジスタが構成されている。
このような構成により、トランジスタの占有面積を大幅に増大させることなく、トランジスタの実効的なチャネル幅を大きくすることができる。したがって、高性能の半導体集積回路を高密度で作製することが可能である。
（実施形態５）
図２４は、第１或いは第２の実施形態で示したようなトランジスタ構造をトレンチ型キャパシタ構造を有するＤＲＡＭに適用した場合の一例を示した断面図である。
図２４において、２０１はＰ型シリコン基板、２０２はＮウエル（プレート電極）、２０３は埋め込み酸化膜（ＢＯＸ膜）、２０４はｎ- 拡散層、２０５はｎ+ 多結晶シリコン層、２０６はキャパシタ絶縁膜、２０７はCollar絶縁膜、２０８は素子分離絶縁膜、２０９は埋め込み絶縁膜、２１０は側壁コンタクトである。２１１はソース／ドレイン領域、２１２はチャネル形成領域、２１３はゲート絶縁膜、２１４はゲート電極となる多結晶シリコン膜、２１５はシリサイド膜である。２１６はシリサイド膜２１５上に形成されたシリコン窒化膜、２１７は層間絶縁膜、２１８はビット線コンタクト、２１９はビット線である。２２０は１ビットメモリセル領域を示している。
図２４に示すように、トレンチの上部側面においてキャパシタの蓄積電極（ｎ+ 多結晶シリコン層２０５）とソース／ドレイン領域２１１とが、側壁コンタクト２１０によって電気的に接続されている。従来の平面型ＭＩＳトランジスタ構造では、側壁コンタクト領域が縦方向に深くなっており、ソース／ドレイン領域を薄くすることを阻害していた。
本実施形態のＭＩＳトランジスタ構造を用いることにより、側壁コンタクトからの拡散層がソース／ドレイン領域へ影響を与えて、ソース／ドレインの深さが深くなっても、その影響を半導体構造の側面に形成されたゲート電極によって十分に抑制することができる。すなわち、側壁コンタクトからの拡散層の伸びに起因したショートチャネル効果を抑制することが可能である。
このように、第１或いは第２の実施形態で示したようなトランジスタ構造をトレンチ型キャパシタ構造を有するＤＲＡＭに適用することで、高性能のＤＲＡＭを得ることが可能となる。
（実施形態６）
図２５は、第１或いは第２の実施形態で示したようなトランジスタ構造をスタック型キャパシタ構造を有するＤＲＡＭに適用した場合の一例を示した断面図である。
図２５において、３０１はＰ型シリコン基板、３０２は埋め込み酸化膜（ＢＯＸ膜）、３０３は素子分離絶縁膜、３０４は埋め込み絶縁膜、３０５はソース／ドレイン領域、３０６はチャネル形成領域、３０７はゲート絶縁膜である。３０８はゲート電極となる多結晶シリコン膜、３０９はシリサイド膜である。３１０はシリサイド膜３０９上に形成されたシリコン窒化膜である。３１１は層間絶縁膜、３１２はビット線コンタクト、３１３はビット線、３１４及び３１５はＳＮ（ストレージノード）コンタクトである。３１６はＳＮ電極、３１７はキャパシタ絶縁膜、３１８はプレート電極、３１９は層間絶縁膜である。３２０は１ビットメモリセル領域を示している。
本実施形態では、多結晶シリコンを用いて形成されたビット線コンタクト３１２及びＳＮコンタクト３１４が、ゲート電極よりも上方まで延びている。従来の平面型ＭＩＳトランジスタ構造では、コンタクト領域が微細であるため、十分にコンタクト抵抗を低減することが困難であった。本実施形態のＭＩＳトランジスタ構造では、コンタクトを平面部のみならず側面部も利用して形成することができるため、コンタクト抵抗を低減することが可能である。
また、Ｔａ2Ｏ5膜やＢＳＴ膜、ＳＴＯ膜などの高誘電体膜を用いたスタック型キャパシでは、ＭＩＳトランジスタを形成した後にキャパシタが形成されるが、キャパシタ形成時には、７５０℃程度の結晶化アニール等、高温処理が行われる。そのため、ソース／ドレイン拡散層が深くなり、ショートチャネル効果が生じるという問題があった。本実施形態のＭＩＳトランジスタ構造を用いることにより、ショートチャネル効果を十分に抑制することができる。すなわち、キャパシタ形成工程におけるソース／ドレイン拡散層の伸びに起因したショートチャネル効果を十分に抑制することができる。
なお、図に示した例では、ビット線よりも上にキャパシタを形成しているが、キャパシタの上にビット線を構成してもよいし、配線の上にキャパシタを形成してもよい。
このように、第１或いは第２の実施形態で示したようなトランジスタ構造をスタック型キャパシタ構造を有するＤＲＡＭに適用することで、高性能のＤＲＡＭを得ることが可能となる。
なお、上述した各実施形態では、主としてＮチャネルトランジスタを例に説明したが、Ｐチャネルトランジスタについても、各実施形態で説明した構成及び製造方法を同様に適用することが可能である。また、上述した各実施形態で説明したＭＩＳトランジスタと通常の平面型ＭＩＳトランジスタとを、同一ウエハ内或いは同一チップ内に形成するようにしてもよい。また、上述した各実施形態で説明したＭＩＳトランジスタを複数用いて、フラッシュメモリ、ＳＲＡＭ、ＤＲＡＭ、各種ロジック回路、ＣＰＵ等に適用することが可能である。
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
本発明の第１の実施形態に係る半導体装置の基本的な構成を模式的に示した斜視図である。 本発明の第１の実施形態に係る半導体装置の基本的な構成を模式的に示した平面図である。 本発明の第１の実施形態に係る半導体装置の基本的な構成を模式的に示した断面図である。 本発明の第１の実施形態に係る半導体装置の製造工程の一部を示した断面図である。 本発明の第１の実施形態に係る半導体装置の製造工程の一部を示した断面図である。 本発明の第１の実施形態に係る半導体装置の製造工程の一部を示した断面図である。 本発明の第１の実施形態に係る半導体装置の製造工程の一部を示した断面図である。 本発明の第１の実施形態に係る半導体装置の製造工程の一部を示した断面図である。 本発明の第１の実施形態に係る半導体装置の製造工程の一部を示した断面図である。 本発明の第１の実施形態に係る半導体装置の製造工程の一部を示した断面図である。 本発明の第１の実施形態に係る半導体装置の製造工程の一部を示した断面図である。 本発明の第１の実施形態に係る半導体装置の製造工程の一部を示した断面図である。 本発明の第１の実施形態に係る半導体装置の製造工程の一部を示した断面図である。 本発明の第１の実施形態に係る半導体装置の製造工程の一部を示した断面図である。 本発明の第１の実施形態に係る半導体装置の製造工程の変更例を示した断面図である。 本発明の第１の実施形態に係る半導体装置の製造工程の変更例を示した断面図である。 本発明の第２の実施形態に係る半導体装置の基本的な構成を模式的に示した斜視図である。 本発明の第２の実施形態に係る半導体装置の基本的な構成を模式的に示した平面図である。 本発明の第２の実施形態に係る半導体装置の基本的な構成を模式的に示した断面図である。 本発明の第３の実施形態に係る半導体装置の基本的な構成の一例を模式的に示した平面図である。 本発明の第３の実施形態に係る半導体装置の基本的な構成の他の例を模式的に示した平面図である。 本発明の第４の実施形態に係る半導体装置の基本的な構成の一例を模式的に示した平面図である。 本発明の第４の実施形態に係る半導体装置の基本的な構成の他の例を模式的に示した平面図である。 本発明の第５の実施形態に係る半導体装置の構成を模式的に示した断面図である。 本発明の第６の実施形態に係る半導体装置の構成を模式的に示した断面図である。
符号の説明
１０１…シリコン基板 １０２…埋め込み酸化膜
１０３…半導体構造 １０３ａ、１０３ｂ、１０３ｃ…半導体部分
１０４…熱酸化膜 １０５…シリコン窒化膜
１０６…ダミーゲート絶縁膜 １０８…ダミーゲート電極
１０９…シリコン酸化膜 １１０…シリコン窒化膜
１１１ａ…低濃度のソース領域 １１１ｂ…低濃度のドレイン領域
１１２…シリコン酸化膜 １１３ａ…高濃度のソース領域
１１３ｂ…高濃度のドレイン領域 １１４…層間絶縁膜
１１５…ゲート絶縁膜 １１６…ゲート電極
１１６ａ、１１６ｂ…電極部分 １１７…層間絶縁膜
１１８…コンタクトプラグ １１９…配線
１２０…凹部 １５１…熱酸化膜
１６１…レジストパターン

Claims (1)

  1. 下地絶縁膜上に、第１の半導体部分と、第２の半導体部分と、前記第１の半導体部分と第２の半導体部分との間の第３の半導体部分とを含む半導体構造を形成する工程と、
    前記第３の半導体部分の上面及び側面を覆うダミー構造を形成する工程と、
    前記ダミー構造をマスクとして前記半導体構造内に不純物のイオン注入を行い、ソース／ドレイン領域を形成する工程と、
    前記第１の半導体部分の表面、前記第２の半導体部分の表面及び前記ダミー構造の側面を覆う絶縁部を形成する工程と、
    前記ダミー構造を除去して、前記第３の半導体部分及び前記ダミー構造下の下地絶縁膜を露出させる工程と、
    前記下地絶縁膜の露出した部分及び該露出した部分に隣接した部分をエッチングすることにより、前記下地絶縁膜に凹部を形成する工程と、
    前記第３の半導体部分の上面及び側面を覆う第１の電極部分及び前記凹部内に形成された第２の電極部分を含むゲート電極を、前記第３の半導体部分と前記ゲート電極との間にゲート絶縁膜を介在させて形成する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
JP2003407367A 2003-12-05 2003-12-05 半導体装置の製造方法 Expired - Fee Related JP3962009B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003407367A JP3962009B2 (ja) 2003-12-05 2003-12-05 半導体装置の製造方法
US10/874,732 US6992358B2 (en) 2003-12-05 2004-06-24 Semiconductor device and method for manufacturing the same
US11/289,279 US20060084215A1 (en) 2003-12-05 2005-11-30 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003407367A JP3962009B2 (ja) 2003-12-05 2003-12-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005167132A JP2005167132A (ja) 2005-06-23
JP3962009B2 true JP3962009B2 (ja) 2007-08-22

Family

ID=34631749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003407367A Expired - Fee Related JP3962009B2 (ja) 2003-12-05 2003-12-05 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US6992358B2 (ja)
JP (1) JP3962009B2 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005243709A (ja) 2004-02-24 2005-09-08 Toshiba Corp 半導体装置およびその製造方法
JP4337983B2 (ja) * 2005-02-17 2009-09-30 国立大学法人 東京大学 混在型半導体集積回路及びその製造方法
US7176537B2 (en) * 2005-05-23 2007-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. High performance CMOS with metal-gate and Schottky source/drain
KR100608380B1 (ko) * 2005-06-01 2006-08-08 주식회사 하이닉스반도체 메모리 소자의 트랜지스터 및 그 제조방법
US7858481B2 (en) * 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7348642B2 (en) 2005-08-03 2008-03-25 International Business Machines Corporation Fin-type field effect transistor
JP4954508B2 (ja) * 2005-08-05 2012-06-20 パナソニック株式会社 半導体装置
KR100630764B1 (ko) 2005-08-30 2006-10-04 삼성전자주식회사 게이트 올어라운드 반도체소자 및 그 제조방법
EP1793366A3 (en) * 2005-12-02 2009-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
JP2007158269A (ja) 2005-12-08 2007-06-21 Elpida Memory Inc 半導体装置及びその製造方法
JP4525928B2 (ja) 2005-12-27 2010-08-18 セイコーエプソン株式会社 半導体装置の製造方法
JP4496179B2 (ja) 2006-03-13 2010-07-07 株式会社東芝 半導体記憶装置およびその製造方法
JP5161495B2 (ja) * 2006-07-19 2013-03-13 株式会社東芝 不揮発性半導体記憶装置
US7906804B2 (en) 2006-07-19 2011-03-15 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and manufacturing method thereof
JP2008300384A (ja) * 2007-05-29 2008-12-11 Elpida Memory Inc 半導体装置及びその製造方法
US8264048B2 (en) * 2008-02-15 2012-09-11 Intel Corporation Multi-gate device having a T-shaped gate structure
WO2009110050A1 (ja) * 2008-02-15 2009-09-11 日本ユニサンティスエレクトロニクス株式会社 半導体装置の製造方法
FR2928028B1 (fr) * 2008-02-27 2011-07-15 St Microelectronics Crolles 2 Procede de fabrication d'un dispositif semi-conducteur a grille enterree et circuit integre correspondant.
FR2928029B1 (fr) * 2008-02-27 2011-04-08 St Microelectronics Crolles 2 Procede de fabrication d'un dispositif semi-conducteur a grille enterree et circuit integre correspondant.
US8410554B2 (en) * 2008-03-26 2013-04-02 International Business Machines Corporation Method, structure and design structure for customizing history effects of SOI circuits
US8420460B2 (en) 2008-03-26 2013-04-16 International Business Machines Corporation Method, structure and design structure for customizing history effects of SOI circuits
US7964467B2 (en) * 2008-03-26 2011-06-21 International Business Machines Corporation Method, structure and design structure for customizing history effects of soi circuits
US8399314B2 (en) * 2010-03-25 2013-03-19 International Business Machines Corporation p-FET with a strained nanowire channel and embedded SiGe source and drain stressors
KR101774478B1 (ko) * 2010-10-22 2017-09-05 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
JP5325932B2 (ja) * 2011-05-27 2013-10-23 株式会社東芝 半導体装置およびその製造方法
KR101713920B1 (ko) * 2011-09-29 2017-03-09 인텔 코포레이션 반도체 응용을 위한 양전성 금속 포함 층
US20130193513A1 (en) * 2012-02-01 2013-08-01 International Business Machines Corporation Multi-Gate Field Effect Transistor with a Tapered Gate Profile
US9123654B2 (en) * 2013-02-15 2015-09-01 International Business Machines Corporation Trilayer SIT process with transfer layer for FINFET patterning
US9385069B2 (en) * 2013-03-07 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Gate contact structure for FinFET
TWI644433B (zh) * 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
US10170315B2 (en) 2013-07-17 2019-01-01 Globalfoundries Inc. Semiconductor device having local buried oxide
US9252272B2 (en) * 2013-11-18 2016-02-02 Globalfoundries Inc. FinFET semiconductor device having local buried oxide
JP6204162B2 (ja) * 2013-11-20 2017-09-27 猛英 白土 半導体装置及びその製造方法
US9461050B2 (en) * 2013-12-06 2016-10-04 Globalfoundries Inc. Self-aligned laterally extended strap for a dynamic random access memory cell
EP3084835A4 (en) * 2013-12-18 2017-08-02 Intel Corporation Techniques for improving gate control over transistor channel by increasing effective gate length
CN111048509B (zh) * 2014-03-28 2023-12-01 株式会社半导体能源研究所 半导体装置
US9780213B2 (en) * 2014-04-15 2017-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a reversed T-shaped profile in the metal gate line-end
US10636796B2 (en) * 2017-08-02 2020-04-28 Winbond Electronics Corp. Dynamic random access memory and method of fabricating the same
CN108231594B (zh) * 2017-12-21 2020-10-02 上海集成电路研发中心有限公司 一种FinFET器件的制作方法
US12100766B2 (en) * 2021-11-03 2024-09-24 International Business Machines Corporation Integrated short channel omega gate FinFET and long channel FinFET

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2582794B2 (ja) * 1987-08-10 1997-02-19 株式会社東芝 半導体装置及びその製造方法
US6822071B1 (en) * 1998-11-12 2004-11-23 The Regents Of The University Of California Polypeptides from Chlamydia pneumoniae and their use in the diagnosis, prevention and treatment of disease
US7242064B2 (en) * 1999-06-30 2007-07-10 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6744390B1 (en) * 2000-03-31 2004-06-01 The Boeing Company Analog to digital converter utilizing resolution enhancement
US20020011612A1 (en) * 2000-07-31 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6437404B1 (en) * 2000-08-10 2002-08-20 Advanced Micro Devices, Inc. Semiconductor-on-insulator transistor with recessed source and drain
JP4216483B2 (ja) * 2001-02-15 2009-01-28 株式会社東芝 半導体メモリ装置
US6740938B2 (en) * 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
KR100363332B1 (en) * 2001-05-23 2002-12-05 Samsung Electronics Co Ltd Method for forming semiconductor device having gate all-around type transistor
US6639246B2 (en) * 2001-07-27 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2003188383A (ja) * 2001-12-14 2003-07-04 Hitachi Ltd 半導体集積回路装置及びその製造方法
JP3825688B2 (ja) * 2001-12-25 2006-09-27 株式会社東芝 半導体装置の製造方法
US6646307B1 (en) * 2002-02-21 2003-11-11 Advanced Micro Devices, Inc. MOSFET having a double gate
US6580132B1 (en) * 2002-04-10 2003-06-17 International Business Machines Corporation Damascene double-gate FET
JP2003332582A (ja) * 2002-05-13 2003-11-21 Toshiba Corp 半導体装置及びその製造方法
US7019644B2 (en) * 2003-02-04 2006-03-28 Barrie Robert P Mobile object monitoring system
JP2005072093A (ja) * 2003-08-20 2005-03-17 Oki Electric Ind Co Ltd 半導体装置
JP4216676B2 (ja) * 2003-09-08 2009-01-28 株式会社東芝 半導体装置
US7091566B2 (en) * 2003-11-20 2006-08-15 International Business Machines Corp. Dual gate FinFet

Also Published As

Publication number Publication date
JP2005167132A (ja) 2005-06-23
US20050121703A1 (en) 2005-06-09
US20060084215A1 (en) 2006-04-20
US6992358B2 (en) 2006-01-31

Similar Documents

Publication Publication Date Title
JP3962009B2 (ja) 半導体装置の製造方法
US7381601B2 (en) Methods of fabricating field effect transistors having multiple stacked channels
KR100605104B1 (ko) 핀-펫 소자 및 그 제조 방법
US10325921B2 (en) Semiconductor device and manufacturing method of the same
JP2002118255A (ja) 半導体装置およびその製造方法
US20020011612A1 (en) Semiconductor device and method for manufacturing the same
US20140038375A1 (en) Semiconductor device having vertical mos transistor and method for manufacturing the semiconductor device
KR100574340B1 (ko) 반도체 장치 및 이의 형성 방법
TWI232002B (en) Integrated metal-insulator-metal capacitor and metal gate transistor
US8378395B2 (en) Methods of fabricating field effect transistors having protruded active regions
TW202230728A (zh) 半導體元件
JP2000332242A (ja) 半導体装置及びその製造方法
US8013373B2 (en) Semiconductor device having MOS-transistor formed on semiconductor substrate and method for manufacturing thereof
US7667266B2 (en) Semiconductor device including active pattern with channel recess, and method of fabricating the same
JP2009158813A (ja) 半導体装置の製造方法、及び半導体装置
US8748978B2 (en) Sense-amp transistor of semiconductor device and method for manufacturing the same
KR100668838B1 (ko) 반도체 소자의 게이트 형성방법
JP2012015345A (ja) 半導体装置
JP2003124338A (ja) 半導体装置及びその製造方法
TWI419266B (zh) 半導體裝置之製造方法
US8264892B2 (en) Semiconductor device and method of controlling the same
US10818682B2 (en) Method of manufacturing semiconductor device
JP2008235925A (ja) 半導体装置の製造方法
KR100629694B1 (ko) 반도체 소자 제조 방법
CN101118857B (zh) 半导体器件及制造该半导体器件的方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070517

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees