JP3963961B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP3963961B2 JP3963961B2 JP23064894A JP23064894A JP3963961B2 JP 3963961 B2 JP3963961 B2 JP 3963961B2 JP 23064894 A JP23064894 A JP 23064894A JP 23064894 A JP23064894 A JP 23064894A JP 3963961 B2 JP3963961 B2 JP 3963961B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- film
- silicon
- insulating film
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6328—Deposition from the gas or vapour phase
- H10P14/6329—Deposition from the gas or vapour phase using physical ablation of a target, e.g. physical vapour deposition or pulsed laser deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6739—Conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01332—Making the insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6328—Deposition from the gas or vapour phase
- H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6328—Deposition from the gas or vapour phase
- H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H10P14/6338—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
- H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
- H10P14/6529—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
- H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
- H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
- H10P14/6682—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
- H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
Landscapes
- Thin Film Transistor (AREA)
Description
【産業上の利用分野】
本発明は、ガラス等の絶縁基板、あるいは各種基板上に形成された絶縁性被膜上に設けられた珪素膜を用いた絶縁ゲイト構造を有する半導体装置、例えば、薄膜トランジスタ(TFT)や薄膜ダイオード(TFD)、またはそれらを応用した薄膜集積回路、特にアクティブ型液晶表示装置(液晶ディスプレー)用薄膜集積回路、およびその作製方法に関するものであり、特に、最高プロセス温度が700℃以下の低温プロセスによって上記半導体装置を形成するためのゲイト絶縁膜の処理方法およびゲイト絶縁膜の処理装置に関する。
【0002】
【従来の技術】
近年、ガラス等の絶縁基板上にTFTを有する半導体装置、例えば、TFTを画素の駆動に用いるアクティブ型液晶表示装置やイメージセンサー等が開発されている。これらの基板としては、量産性・価格の面から歪点が750℃以下、典型的には550〜680℃のガラス基板が一般に用いられている。したがって、このようなガラス基板を用いる場合には、最高プロセス温度が700℃以下、好ましくは650℃以下とすることが要求された。
【0003】
これらの装置に用いられるTFTには、薄膜状の珪素半導体を用いるのが一般的である。薄膜状の珪素半導体としては、非晶質珪素半導体(a−Si)からなるものと結晶性を有する珪素半導体からなるものの2つに大別される。非晶質珪素半導体は作製温度が低く、気相法で比較的容易に作製することが可能で量産性に富むため、最も一般的に用いられているが、電界効果移動度、導電率等の物性が結晶性を有する珪素半導体に比べて劣るため、今後、より高速特性を得るためには、結晶性を有する珪素半導体からなるTFTの作製方法の確立が強く求められている。
【0004】
移動度の小さな非晶質珪素を用いたTFTの場合には、ゲイト絶縁膜の特性はあまり問題とならなかった。例えば、非晶質珪素を用いたTFTでは、ゲイト絶縁膜として酸化珪素よりも電気的特性に劣る窒化珪素膜が用いられる。しかし、移動度の高い結晶性の珪素膜を用いたTFTでは、珪素膜自体の特性と同じくらいにゲイト絶縁膜の特性も大きな問題であった。
【0005】
特に結晶性珪素膜を得る技術が向上するにつれ、良質なゲイト絶縁膜に対する需要は非常に大きくなった。なかでも、チャネル形成領域が実質的に1つの単結晶もしくは複数の結晶からなっていても、全ての結晶の方位が同じである結晶珪素被膜(このような結晶状態をモノドメインという)よりなるTFTでは、通常の多結晶珪素を用いたTFTと異なり、粒界の特性悪化に対する寄与は非常に小さく、ほとんどゲイト絶縁膜の特性によって、その電気特性が決定される。
【0006】
すなわち、通常の多結晶構造においては粒界を構成する2つの結晶の結晶方位は互いに異なるものであり、その結果、高い粒界障壁(バリヤー)が生じる。しかし、モノドメイン構造においては、たとえ複数の結晶からなっていたとしても、通常の多結晶における粒界に相当する境界をはさむ2つの結晶の結晶方位が同じであるため、このような境界においてはバリヤーは非常に低く、単結晶とほとんど差がない。そのため、モノドメイン構造においては、TFTの特性に対する粒界の寄与は小さく、ほぼゲイト絶縁膜によって決定される。
【0007】
このような目的に適した優れたゲイト絶縁膜としては、熱酸化膜が知られている。例えば、石英基板のように高温に耐える基板上であれば、熱酸化法を用いてゲイト絶縁膜を得ることができた。(例えば、特公平3−71793)
しかし、熱酸化法によって、ゲイト絶縁膜として使用するに足る酸化珪素膜を得るには、950℃以上の高温が必要であり、このような高温処理に耐えうる基板材料は石英の他にはなかった。上述のような歪点の低いガラス基板を使用するには、最高プロセス温度を700℃以下、好ましくは650℃以下とする必要があったのだが、熱酸化による方法はこの要請を満足できなかった。
【0008】
【発明が解決しようとする課題】
このような問題から、ゲイト絶縁膜はスパッタ法等の物理的気相成長(PVD)法、あるいはプラズマCVD法、熱CVD法等の化学的気相成長(CVD)法を用いて作製せざるを得なかった。これらの方法では最高プロセス温度は650℃以下とすることができた。
【0009】
しかしながら、PVD法、CVD法によって作製した絶縁膜は不対結合手や水素の濃度が高く、また、界面特性も良くなかった。そのため、ホットエレクトロン等の注入に対しても弱く、不対結合手や水素が原因となって、電荷捕獲(再結合)中心が形成されやすかった。また、耐圧も低かった。特に、結晶性の珪素との界面においては、再結合中心が多く形成された。このため、TFTのゲイト絶縁膜として用いた場合に、電界移動度やサブスレシュホールド特性値(S値)が、良くないという問題点、あるいはゲイト電極のリーク電流が多く、オン電流の低下(劣化・経時変化)が大きいという問題点があった。
【0010】
例えば、PVD法であるスパッタ法を用いる場合には、高純度の酸素と珪素からなる合成石英をターゲットとすれば、原理的には酸素と珪素の化合物の被膜のみが形成される。しかし、得られる被膜の酸素と珪素の比率が化学量論比に近くかつ、不対結合手の少ない酸化珪素膜を得ることは極めて難しかった。例えば、スパッタガスとして酸素を用いれば、化学量論比に近い酸化珪素膜を得ることができる。しかし、酸素は原子量が小さく、スパッタ速度(堆積速度)が小さく、量産を考慮した場合、スパッタガスとしては不適切であった。
【0011】
また、アルゴン等の雰囲気においては、十分な成膜速度が得られたものの、酸素と珪素の比率が化学量論比と異なり、ゲイト絶縁膜としては極めて不適当なものであった。
さらに、スパッタ雰囲気をどのようにしても珪素の不対結合手を低減することは難しく、成膜後に水素アニールをおこなうことによって、珪素の不対結合手Si・もしくはSiO・をSi−H、Si−OHとして、安定化させることが必要であった。しかしながら、Si−H、Si−OH結合は不安定で、ホットエレクトロン等の加速した電子によって、容易に切断され、もとの珪素の不対結合手に変化してしまった。このような弱い結合Si−H、Si−OHの存在が上述のホットエレクトロン注入による劣化の要因となったものである。
【0012】
同様にプラズマCVD法を用いて作製された酸化珪素膜にもSi−H、Si−OHの形で多くの水素が含有されており、上記の問題の源泉となっていた。加えて、比較的扱いやすい珪素源として、テトラ・エトキシ・シラン(TEOS)を用いた場合には、炭素が酸化珪素膜中に含まれるという問題もあった。本発明は、このようなPVD法やCVD法で堆積された酸化珪素膜の特性を改善する手段を提供するものである。
【0013】
【課題を解決するための手段】
本発明では、PVD法もしくはCVD法によって、島状の結晶性珪素を覆って堆積された酸化珪素を主成分とするゲイト絶縁膜に対して、熱的に励起された、もしくは、熱分解された窒素を有する反応性の高い気体雰囲気で400〜700℃の熱アニールをおこなうことによって、酸化珪素膜を改質する。本発明で使用する気体としては、一酸化二窒素(N2 O)、一酸化窒素(NO)、二酸化窒素(NO 2 )等の窒素酸化物(一般式でNOx :0.5≦x≦2.5で表される)もしくはアンモニア(NH3 )、ヒドラジン(N2 H4 )等の窒化水素(一般式でNHx :1.5≦x≦3で表される)が好ましい。
【0014】
以下においては、熱的に励起もしくは分解された窒素酸化物(もしくは窒化水素)を有する気体を反応性窒素酸化物(反応性窒化水素)という。本発明においては、反応性窒素酸化物(もしくは反応性窒化水素)は窒素酸化物(窒化水素)のみからなっていてもよいし、アルゴンやその他の不活性な気体が混入されていてもよい。このような反応性窒素酸化物あるいは反応性窒化水素を用いた熱アニールによって、酸化珪素膜の特性、特に、珪素膜との界面における特性が改善される。
【0015】
上記のような反応性窒素酸化物あるいは窒化水素を用いた熱アニールの工程の前後に、通常の(励起状態の分子や活性種の濃度の低い)窒化水素や窒素酸化物、あるいは水素、酸素、オゾン等の雰囲気で熱アニールをおこなってもよい。また、例えば、反応性の窒素酸化物での熱アニール処理の後に反応性の窒化水素での熱アニール処理をおこなってもよいし、逆に、反応性の窒化水素での熱アニール処理の後に反応性の窒素酸化物での熱アニール処理をおこなってもよい。もちろん、反応性の窒素酸化物のみ、あるいは反応性の窒化水素のみの熱アニール処理でもよい。ただし、この雰囲気に水(H2 O)や炭酸ガス(CO、CO2 等)が混入していることは好ましくない。水や炭酸ガスは1ppm以下、好ましくは10ppb以下とすべきである。
【0016】
本発明を実施するための装置の例を図1に示す。本発明を実施するには最初に窒化水素もしくは窒素酸化物を熱的に励起するための第1の反応室1と、第1の反応室によって得られた反応性の窒素酸化物や窒化水素を導入し、400〜700℃の温度でゲイト絶縁膜を熱アニール処理するための第2の反応室が必要である。図1(A)においては、1が第1の反応室であり、5が第2の反応室である。そして、これらの反応室やその間の通路4は適切な温度に保たれる必要がある。ヒーター2、3、6はその目的のためのものである。
第1の反応室においては、気体を反応性とするために十分な高温とすることが要求される。すなわち、その気体の分解する温度以上とすることが必要である。最適な温度は気体の種類によって異なるが、例えば、一酸化二窒素であれば、750〜950℃、アンモニアであれば、750〜1000℃とすることが望ましい。
【0017】
本発明においては、第2の反応室の温度の下限は反応速度、上限は基板等の熱処理される物質によって決定され、これらを鑑みて、第2の反応室の温度としては400〜700℃、好ましくは450〜650℃が適切である。第2の反応室の温度は高いほど、反応は進行しやすいが、例えば、ガラス基板を使用する場合には、熱収縮等を引き起こすことがある。特に650〜700℃では、多くのガラス基板が熱収縮を引き起こし、微細なパターンを形成する上で問題となる。ガラス基板を使用する場合にはその歪点以下の温度とすることが望まれる。
【0018】
第1の反応室と第2の反応室の間の通路4の温度が極めて低い場合には、第1の反応室で励起された気体分子が基底状態に戻り、反応性が低下する。したがって、反応性を維持するためには、通路4においても適切な温度に保たれる必要がある。通路4の温度は第1の反応室と第2の反応室の中間の温度であることが好ましい。すなわち、第1の反応室1の温度をTA 、通路4の温度をTB 、第2の反応室5の温度をTC とすると、TA ≧TB ≧TC である。また、通路4の内壁は反応性の気体分子が反応しないように、石英を主成分とする材料によって構成することが望ましい。好ましくは、90mol%以上の酸化珪素よりなる高純度石英を用いると良い。
【0019】
内壁が金属材料からなっていると、原子状あるいは励起した分子が基底状態に戻ったり、再結合したりして安定化し、反応性でなくなる。しかし、内壁が石英の場合には、そのような効果は小さく、例えば、第1の反応室から50〜100cm離れていても、多くの原子・分子が活性化状態にあった。
第2の反応室5にはサセプター7に多数の基板8を乗せ、一度に多数の基板が処理できるようにするとよい。本発明においては、第1の反応室は、第2の反応室に比較してかなりの高温であり、高温の気体が第2の反応室に流入するため、温度制御が難しいが、第2の反応室内において温度分布があると、多数の基板を同時に均一に処理することはできない。したがって、通路4の長さや温度を最適化することによって、第2の反応室5の温度分布の均一性を高めることが必要である。また、雰囲気の圧力を大気圧より低くすることも有効である。
【0020】
図1(A)の例では、第1の反応室において多くの気体分子を反応性とすることは難しい。というのは、気体が励起されたり分解されたりするには、反応室の壁から熱エネルギーを得る必要があるのであるが、第1の反応室に滞留する間に反応室の壁に接触する機会のある気体分子の数は全体のほんの一部であるからである。厳密には、他の気体分子の運動エネルギーによっても反応性となるが、与えられるエネルギーは他の気体分子が直接、もしくは、間接に反応室の壁から得られたものである。もちろん、少数であっても反応性の分子が存在すれば本発明は実施できる。しかし、その数が多ければ、それだけ効果が大きいことは言うまでもない。
【0021】
多くの気体分子を反応性とするには、図1(B)のように、第1の反応室の内部に金属等の比較的熱を伝導しやすい、あるいは、赤外線を吸収しやすい材料9を設ければよい。好ましくは、このような材料は網状のように、表面積が大きく、気体の流れを妨げずに多くの気体が接触できるようにすればよい。さらに好ましくは、この材料9は触媒作用を有するものであるとよい。例えば、白金、パラジウム、(還元)ニッケル、チタン、バナジウム、コバルト等である。触媒は網状以外に粉状もしくは粒状であってもよい。
【0022】
このような材料に触れると気体分子は反応室の壁に触れた場合と同様に反応性となり、その表面積が大きければ大きいほど、より多くの気体分子を反応性とできる。さらに、このような材料が触媒作用を有すればより多くの反応性気体を得ることができる。また、例えば、網状の金属9に電流を通じて、第1の反応室の温度よりも高い温度とすることも有効である。
以上のような方法を採用すれば、図1(A)の場合に比較して、第1の反応室の温度をより低くすることも可能である。
【0023】
本発明におけるゲイト絶縁膜の作製方法としては、例えば、PVD法としてはスパッタ法、CVD法としては、プラズマCVD法、減圧CVD法、大気圧CVD法を用いればよい。その他の成膜方法を用いることも可能である。プラズマCVD法、減圧CVD法としては、TEOSを原料とする方法を用いてもよい。プラズマCVD法によってTEOSと酸素を原料として酸化珪素膜を堆積するには、基板温度は200〜500℃とすることが望ましい。また、減圧CVD法においてTEOSとオゾンを用いた反応は比較的低温(例えば、375℃±20℃)で進行し、プラズマによるダメージが無い酸化珪素膜を得ることができる。
【0024】
同様に減圧CVD法によって、モノシラン(SiH4 )と酸素(O2 )、あるいはモノシランと一酸化二窒素を原料としてもプラズマによるダメージが無い酸化珪素膜が得られる。
モノシランと一酸化二窒素の組合せはプラズマCVD法に用いてもよい。また、プラズマCVD法のうち、ECR(電子サイクロトロン共鳴)条件の放電を用いるECR−CVD法は、プラズマによるダメージが小さいので、より良好なゲイト絶縁膜を形成することができる。
【0025】
本発明者の知見では、ある程度固い酸化珪素を主成分とする絶縁膜がTFTのゲイト絶縁膜として適していた。具体的な指標としては、フッ化水素酸1、フッ化アンモニウム50、酢酸50の比率で混合された23℃の緩衝フッ酸によるエッチングレートが1000Å/分以下、典型的には300〜800Å/分である酸化珪素膜が好ましいことが明らかになった。平均して1×1017〜1×1021原子/cm3 の窒素が含有されて酸化珪素膜では、このようなエッチングレートの条件を満たすものが多かった。
【0026】
本発明において活性層となる結晶性珪素を形成するには、プラズマCVD法、減圧CVD法等のCVD法によって得られる非晶質珪素膜を出発材料として用いるが、結晶化方法として大きく分けて2通りの方法がある。第1は、非晶質珪素膜を形成した後、500〜650℃の温度で適切な時間の熱アニールを実施することにより、結晶化せしめる方法である。その結晶化の際に、ニッケル、鉄、白金、パラジウム、コバルト等の非晶質珪素の結晶化を促進する元素を添加してもよい。これらの元素を添加すると、結晶化温度を低下させ、また、結晶化時間を短縮することができる。
【0027】
これらの元素は高濃度に含有されていると珪素の半導体特性を損なうので、結晶化に十分で、かつ、半導体特性にほとんど影響のない低濃度であることが望まれる。すなわち、2次イオン質量分析法(SIMS)によって測定した珪素膜における最小値が1×1015〜3×1019原子/cm3 の濃度であることが好ましい。このような結晶化を促進する元素の濃度分布は珪素膜の処理方法によって変わるので、最小値は界面において得られる場合もあるし、膜の中央付近において得られる場合もある。
第2の方法としては、非晶質珪素膜にレーザー等の強光を照射することによって結晶化させる、いわゆるレーザーアニール法がある。上記、第1、第2の方法のうち、いずれの方法を選択するかは本発明を実施するものが必要とするTFTの特性、利用できる装置、設備投資額等を勘案して決定すればよい。
【0028】
また、第1の方法と第2の方法を組み合わせてもよい。例えば、熱アニールによって結晶化させた後、レーザーアニール法によってさらに結晶性を高める方法を用いてもよい。特に、ニッケル等の結晶化促進元素を添加して熱アニールをおこなった場合には、結晶粒界等に非晶質部分が残されることが観察されたが、このような非晶質部分を結晶化させるにはレーザーアニール法が有効である。
逆に、レーザーアニール法によって結晶化させた珪素膜を、熱アニールすることにより、レーザーアニールによって生じた膜の応力歪みを緩和させることができる。
【0029】
【作用】
CVD法もしくはPVD法によって成膜した酸化珪素膜には多くの珪素の不対結合手、あるいはSi−H結合やSi−OH結合が含まれている。このような酸化珪素膜を800℃以上の高温で一酸化二窒素雰囲気で処理すると、酸化珪素中のSi−H結合は窒化あるいは酸化され、Si≡N、あるいはSi2 =N−O結合、Si−N=O結合等に変化する。Si−OH結合も同様に変化する。特にこの反応は酸化珪素と珪素の界面で進行しやすく、結果として窒素は酸化珪素−珪素界面に集中する。このような手段で界面付近に集中して添加される窒素の量は、酸化珪素膜の平均的な濃度の10倍以上になる。また、酸化珪素中に0.1〜10原子%、代表的には、1〜5原子%の窒素が含有せしめると、ゲイト絶縁膜として好ましい。
【0030】
しかしながら、750℃以下の低温では、このような反応は進行しなかった。これは、一酸化二窒素がこのような低温では分解しないので、酸化珪素膜の内部にまで進入するような活性な原子・分子が得られなかったためである。すなわち、上記の反応においては、一酸化二窒素の分解反応が律速となっていた。一酸化窒素や二酸化窒素のような他の窒素酸化物でも最適な温度は違っても同様であり、本発明の目的とするような400〜700℃、好ましくは、450〜650℃では酸化珪素膜および酸化珪素膜と活性層との界面の改質は不可能であった。
【0031】
ところが、本発明のように、このような窒素酸化物を反応性のものとすると、その中に活性な原子・分子が含有されているため、700℃以下の温度においても、酸化珪素膜の内部にまで進入して、上記の反応を起こす。本発明は反応性となった窒素酸化物が適切な条件のもとでは、反応性を長く保ち、空間的に移動させることが可能であることに着目したものである。すなわち、高温に加熱することにより、反応性とした窒素酸化物を、より低温の反応室に導き、ゲイト絶縁膜と反応させることができる。本発明においても熱アニールのために400〜700℃という温度は必要であるが、この温度は窒素酸化物を分解するための温度ではなく、活性な原子・分子が酸化珪素膜内部に進入するために必要な温度である。
【0032】
同様な現象は熱酸化によって得られた酸化珪素膜においては期待できない。すなわち、熱酸化膜は極めて緻密であるため、活性な気体分子でも内部に進入するためには950℃以上の高温としなければならないからである。CVD法もしくはPVD法によって成膜した酸化珪素膜は熱酸化膜に比較して不完全であるため、上記のような650℃以下の温度で反応が進行するのである。そして、この反応の結果、CVD法もしくはPVD法によって成膜したものであっても熱酸化膜に劣らない緻密な酸化珪素膜となり、また、酸化珪素と珪素の界面に多く生じていた界面準位(その多くは不対結合手やSi−H結合等に由来する)を減少せしめることができるのである。
【0033】
同様な現象はアンモニア、ヒドラジン等の窒化水素の雰囲気においても起こる。例えば、アンモニア雰囲気で850℃以上の高温でCVD法やPVD法によって堆積された酸化珪素膜のアニールをおこなうと、珪素の不対結合手やSi−H結合やSi−OH結合が窒化され、Si≡N等に変化する。この反応も650℃以下では進行しないが、これは、アンモニアが分解して、活性な窒素原子を得るには850℃以上の高温が必要だからである。
【0034】
したがって、予めアンモニアを反応性としておけば、400〜700℃の低温であっても窒化反応が進行する。
なお、窒化水素での処理では、Si−H結合、Si=O結合が窒化され、Si−N=H2 となることもある。これは反応性でない場合でも同様である。このような結合はその後に一酸化二窒素雰囲気でのアニールによって、極めて安定なSi≡N結合やSi−N=O結合に変換される。
【0035】
なお、本発明においては窒化水素を用いた場合と、窒素酸化物を用いた場合でゲイト絶縁膜に対する反応が異なる。そのことを図7を用いて説明する。図7のaは結晶性珪素の活性層にスパッタ法によって酸化珪素膜を堆積したものの窒素濃度を2次イオン質量分析法(SIMS)によって分析したものである。定量値は酸化珪素(ゲイト絶縁膜)部分においてのみ有効であり、1×1018原子/cm3 の窒素が含有されている。活性層とゲイト絶縁膜の界面付近では窒素濃度にピークが観察されるが、これは材料の不連続性による効果(マトリクス効果)によるもので、実際に窒素濃度が界面で増大しているわけではない。
【0036】
これを図1の装置を用いて一酸化二窒素およびアンモニア雰囲気でそれぞれ1時間アニールする。この際、TA=850℃、TB=750℃、TC=600℃とする。このような処理を施した酸化珪素膜を同様にSIMSで分析すると、図7のbおよびcのようになる。一酸化二窒素で処理したbにおいては、aと同様に界面で窒素濃度のピークが観察されるが、その最大値はaより2桁も大きい。これは、マトリクス効果の寄与ももちろん存在するが、それ以上に、実際に界面付近に窒素が集積していることを意味するものである。
一方、アンモニアで処理したcにおいてはゲイト絶縁膜全般において窒素濃度が高まり、特に界面に集中して、観察されるわけではない。このように、アンモニア処理することにより、酸化珪素は酸化窒化珪素となる。
【0037】
本発明をスパッタ法によって成膜した酸化珪素膜(特に、膜中の酸素濃度が化学量論比より少ない酸化珪素膜)に適用した場合には特に効果が顕著である。すなわち、このような膜を反応性の窒素酸化物雰囲気でアニールすれば、不足した酸素を補うことができ、酸化珪素膜の組成を化学量論比に近づけることが可能となるからである。同様に、反応性の窒化水素雰囲気でのアニールでは、酸素の入るべき位置に窒素が入ることにより、電気的に安定な酸化窒化珪素膜となる。
【0038】
上記のことはスパッタ法による酸化珪素膜の成膜が不利でないことを示すものである。すなわち、従来、スパッタ法によって酸化珪素膜を形成するには、組成を化学量論比に近づけるため、限られた条件の雰囲気でしかおこなえなかった。例えば、雰囲気として、酸素とアルゴンの混合雰囲気の系を考えると、酸素/アルゴン>1という条件を満たすことが必要で、好ましくは、純粋な酸素雰囲気でおこなうことが望まれた。そのため、成膜速度が低く、量産に適さなかった。また、酸素は反応性のガスであり、真空装置、チャンバー等が酸化されることも問題であった。
【0039】
しかしながら、本発明によって、化学量論組成より離れた組成の酸化珪素膜であっても、本発明によってゲイト絶縁膜として用いるに適する酸化珪素膜に変換できるので、同じ酸素とアルゴンの混合雰囲気の系においても、酸素/アルゴン≦1というように、成膜速度に関してより有利な条件で実施することができる。例えば、純粋なアルゴン雰囲気のように極めて成膜速度が高く、安定した条件で成膜することも可能となった。
【0040】
本発明を、TEOS等の炭素を含む珪素源を用いて、プラズマCVD法、減圧CVD法等のCVD法によって形成された酸化珪素膜に対して適用すると格別の効果が得られる。これらの酸化珪素膜には炭素が多量に含有され、特に、珪素膜との界面付近に存在する炭素はTFTの特性を低下させる原因であった。本発明において、特に反応性の窒素酸化物雰囲気でのアニールによって、酸化を進行させると、その際に、炭素も酸化され、炭酸ガスとして外部に放出され、膜中の炭素濃度を低減させることができる。
【0041】
このプロセスを図5を用いて説明する。この例では窒素酸化物として一酸化二窒素を用いる。反応性の一酸化二窒素には原子状の窒素や酸素が多く含まれている。これらは容易に酸化珪素膜の内部に進入することができる。そして、酸化珪素内部に存在する炭素(多くはSi−C結合という形で存在する)と原子状の酸素が化合して化学的に極めて安定な炭酸ガスとなり、外部に排出される。一方、炭素と結合していた珪素は不対結合手が残るが、これは窒化されてSi−N結合等に変換される。
【0042】
本発明を、ニッケル、コバルト、鉄、白金、パラジウム等の非晶質珪素膜の結晶化を促進する元素を添加して結晶化させた結晶性珪素膜からなる活性層に適用した場合には格別の効果を有する。このような結晶化促進元素を添加して結晶化させた珪素膜の結晶性はことのほか良好であり、電界効果移動度も非常に高いものが得られたが、それだけにゲイト絶縁膜としても特性のよいものが望まれていた。本発明によるゲイト絶縁膜はそれにふさわしいものである。また、本発明のアニール工程により、結晶粒界等に残存する非晶質領域も結晶化でき、さらに結晶性を改善できる。
【0043】
本発明をレーザーアニールを施した珪素膜を用いる活性層に対して適用した場合には、本発明のアニール工程の際に、ゲイト絶縁膜の特性が改善される効果に加えて、レーザーアニールによって発生した珪素膜に対する歪みを該アニール工程において同時に緩和できるという効果も有する。
また、モノドメイン構造のように極めて結晶性のよい珪素膜に用いた場合には、ゲイト絶縁膜として熱酸化膜と同等の特性が要求されるが、本発明によって処理されたCVD酸化膜、PVD酸化膜はその目的に適合するものである。
【0044】
【実施例】
〔実施例1〕
本実施例を図2に示す。本実施例は、ゲイト絶縁膜としてスパッタ法によって形成された酸化珪素膜を使用し、本発明による熱アニールを施してNチャネル型TFTを形成した例である。
まず、基板11(コーニング7059、100mm×100mm)上に下地の酸化膜12として、スパッタ法で酸化珪素膜を1000〜3000Å、例えば2000Å成膜した。この下地の酸化珪素膜12は基板からの汚染を防ぐためのものである。酸化珪素膜は酸素雰囲気もしくは一酸化二窒素雰囲気において、640℃で4時間の熱アニールをおこない、その表面の状態を安定化させた。
【0045】
次に、プラズマCVD法によって非晶質珪素膜を100〜1500Å、例えば500Å成膜した。その後、ニッケル、鉄、白金、パラジウム、コバルト等の結晶化を促進させる元素を非晶質珪素膜に微量添加してアニールし、結晶性珪素膜13を得た。本実施例においては、酢酸ニッケル溶液を非晶質珪素膜上に滴下して、スピンドライをおこなって、非晶質珪素膜上に酢酸ニッケルの極めて薄い膜を形成した。その後、窒素雰囲気中において、550℃、4時間の熱アニールを施すことによってニッケルを非晶質珪素膜に導入し、結晶化せしめた。以上の工程の後、さらに、得られた結晶性珪素膜の結晶性を向上させるためにレーザーアニールを施してもかまわない。(図2(A))
【0046】
次に、結晶性珪素膜13のエッチングをおこなって島状珪素膜14を形成した。この島状珪素膜14は、TFTの活性層である。そして、この島状珪素膜14を覆うように、ゲイト絶縁膜15として厚さ200〜1500Å、例えば1000Åの酸化珪素膜をスパッタ法によって形成した。本実施例においては、合成石英のターゲットを用い、酸素雰囲気中においてスパッタすることによって酸化珪素膜を形成した。スパッタガスとしては、アルゴンを用いてもよい。なお、本実施例においては、スパッタガスの圧力を1Pa、投入電力を350W、基板温度を200℃とした。
【0047】
ゲイト絶縁膜15を形成したのち、本発明のアニール処理をおこなってゲイト絶縁膜、特に、ゲイト絶縁膜と活性層の界面の特性を向上させた。本実施例においては、図1に示す装置を用いた。また、アニールに用いる気体として、一酸化二窒素を用いた。本実施例においては、第1の反応室1の温度TA は750〜950℃、第2の反応室5の温度TC は500〜650℃が好ましかった。本実施例では、TA は850℃、TB は550℃とした。また、通路4の温度TB はその中間の750℃とした。各反応室の圧力は0.5〜1.1気圧が好ましかったが、より減圧雰囲気としてもよかった。本実施例では1気圧とした。また、一酸化二窒素の流量は本実施例では5l/分とした。さらに、熱アニール時間は、本実施例では0.5〜6時間、例えば、1時間とした。この結果、酸化珪素膜中および珪素膜との界面における水素が窒化あるいは酸化されて減少し、逆に界面における窒素濃度が増加した。(図2(B))
【0048】
その後、厚さ3000Å〜2μm、例えば5000Åのアルミニウム(1wt%のSi、もしくは0.1〜0.3wt%のScを含む)膜をスパッタ法によって形成して、これをパターニングしてゲイト電極16を形成した。そして、アンモニアによってpH≒7に調整した1〜3%の酒石酸のエチレングリコール溶液に基板を浸し、白金を陰極、このアルミニウムのゲイト電極16を陽極として、陽極酸化をおこなった。陽極酸化は、最初一定電流で140Vまで電圧を上げ、その状態で1時間保持して終了させた。このようにして、厚さ約2000Åの陽極酸化物を形成した。(図2(C))
【0049】
その後、イオンドーピング法によって、島状珪素膜14にゲイト電極16をマスクとして自己整合的に不純物として燐を注入した。このときドーズ量は1×1014〜8×1015原子/cm2 、加速電圧は50〜90kVが好ましかった。本実施例では、ドーズ量は1×1015原子/cm2 、加速電圧は80kVとした。この結果、N型の不純物領域(ソース/ドレイン領域)17が形成された。(図2(D))
さらに、レーザー光の照射によってドーピングされた不純物領域の活性化をおこなった。レーザー光としては、KrFエキシマレーザー(波長248nm、パルス幅20nsec)を使用し、エネルギー密度は200〜400mJ/cm2 、例えば250mJ/cm2 とした。
【0050】
その後、全面に層間絶縁膜18として酸化珪素膜をプラズマCVD法によって3000Å形成し、この層間絶縁膜18とゲイト絶縁膜15をエッチングしてソース/ドレイン領域17にコンタクトホールを形成した。さらに、アルミニウム膜をスパッタ法によって5000Å成膜して、これをエッチングし、ソース/ドレイン電極19、20を形成した。以上の工程によってNチャネル型のTFTを作製した。(図2(E))
【0051】
このようにして形成されたTFTは、ゲイト絶縁膜の耐性が優れているため、劣化が少なく、特性の優れたTFTが得られた。例えば、ドレイン電圧を+14Vに固定し、ゲイト電圧を−17〜+17Vまで、変動させ、TFTの特性の劣化を評価した。最初に測定して得られた電界効果移動度μ0 と、上記の電圧印加の後に測定して得られた電界効果移動度μ10において、1−(μ10/μ0 )を劣化率と定義すると、本実施例で得られたTFTの劣化率は0.8%であった。
比較のために、本発明のゲイト絶縁膜の熱アニール工程を一酸化二窒素雰囲気ではなく、窒素雰囲気として、550℃/3時間のアニール処理をおこなったものでは、他の作製条件が全く同じでも、劣化率は52.3%もあった。
【0052】
〔実施例2〕
本実施例を図3に示す。本実施例は、ゲイト絶縁膜としてTEOSおよび酸素を原料ガスとしたプラズマCVD法によって堆積した酸化珪素膜を使用し、本発明による熱アニールを施してCMOS型のTFTを形成した例である。
まず、基板21(NHテクノグラス製NA35、100mm×100mm)上に下地の酸化膜22として、酸化珪素膜をスパッタ法で2000Å成膜した。
【0053】
次に、プラズマCVD法によって非晶質珪素膜を500Å成膜した。その後、実施例1と同様に、酢酸ニッケル溶液をスピンドライをおこなうことによって、非晶質珪素膜上に酢酸ニッケルの膜を形成した。その後、窒素雰囲気中において、550℃、4時間の熱アニールを施すことによって非晶質珪素膜にニッケルを導入し、結晶化せしめた。その後、さらに結晶性を向上させるためにKrFエキシマーレーザー(波長248nm)を用いて、レーザーアニールを施した。レーザーのエネルギー密度は250〜350mJ/cm2 が適当であった。本実施例では300mJ/cm2 とした。以上のようにして、結晶性珪素膜23を得ることができた。このようにして得られた結晶性珪素膜は、比較的大きな(〜10μm□)結晶粒であり、かつ、その数倍〜10数倍の範囲において同一の結晶方位を示す、モノドメイン構造を有していた。(図3(A))
【0054】
次に、結晶性珪素膜23をエッチングして、島状珪素膜24、25を形成した。この島状珪素膜24、25はTFTの活性層となるものである。本実施例では、ランダムに活性層を形成したが、その中にTFTのチャネル形成領域がモノドメイン構造であるものも多く観察された。
その後、この島状珪素膜24、25を覆うように、ゲイト絶縁膜26として厚さ200〜1500Å、例えば1000Åの酸化珪素膜を形成した。本実施例においては、TEOSおよび酸素を原料ガスとして、プラズマCVD法によって酸化珪素膜を形成した。このとき、成膜条件としては、ガス圧を4Pa、投入電力を150W、基板温度を350℃とした。
【0055】
ゲイト絶縁膜を形成したのち、本発明のアニール処理をおこなってゲイト絶縁膜、特に、ゲイト絶縁膜と活性層の界面の特性を向上させた。本実施例においては、まず、基板を図1の熱アニール装置に置き、最初は反応室5に水素を流し、350℃、2時間の熱アニールを施した。この結果、酸化珪素膜中に存在する不対結合を水素で埋めることができた。
次に、一酸化二窒素とアルゴンの混合気体(一酸化二窒素:アルゴン=1:1)を流し、第1の反応室1の温度TA は700℃、通路4の温度TB は650℃、第2の反応室の温度TC は600℃とした。反応室の圧力は1気圧、反応ガスの流量は3l/分、熱アニール時間は1時間とした。なお、本実施例では、第1の反応室1には、網状の白金を触媒として設けた。このため、第1の反応室の温度を実施例1に比較して低下させ、また、一酸化二窒素の分解を促進することができたので、より少量の一酸化二窒素によって、実施例1と同等な効果を得ることができた。
【0056】
以上の工程によって、酸化珪素膜中および珪素膜との界面における水素が窒化あるいは酸化されて減少した。この際、TEOSを原料ガスとしたため、熱アニール前の酸化珪素膜には炭素が含有されているが、この炭素も酸化され、炭酸ガスとして放出されて減少した。こうしてゲイト絶縁膜として好ましい酸化珪素膜とすることができた。(図3(B))
その後、厚さ6000Åの多結晶シリコン膜を減圧CVD法によって形成して、これをパターニングしてゲイト電極27、28を形成した。多結晶シリコン膜には導電性を向上せしめるために微量の燐を添加した。(図3(C))
【0057】
その後、イオンドーピング法によって、島状珪素膜24、25にゲイト電極27、28をマスクとして自己整合的に不純物を注入した。まず、Pチャネル型のTFTを形成する領域をフォトレジストのマスク29で覆って燐を注入し、N型不純物領域30(ソース/ドレイン領域)を形成した。このときドーズ量は1×1014〜8×1015原子/cm2 、加速電圧は50〜90kVが好ましかった。本実施例では、ドーズ量を5×1014原子/cm2 、加速電圧は80kVとした。(図3(D))
【0058】
その後、Nチャネル型のTFTを形成する領域をフォトレジストのマスク31で覆って硼素を注入し、P型不純物領域32(ソース/ドレイン領域)を形成した。このときドーズ量は1×1014〜8×1015原子/cm2 、加速電圧は40〜80kVが好ましかった。本実施例では、ドーズ量を1×1015原子/cm2 、加速電圧は65kVとした。(図3(E))
【0059】
さらに、レーザー光の照射によってドーピングされた不純物領域30、32の活性化をおこなった。レーザー光としては、KrFエキシマレーザー(波長248nm、パルス幅20nsec)を使用し、エネルギー密度は200〜400mJ/cm2 、例えば250mJ/cm2 とした。
その後、全面に層間絶縁膜33として酸化珪素膜をプラズマCVD法によって5000Å形成し、この層間絶縁膜33とゲイト絶縁膜26をエッチングしてソース/ドレイン領域30、32にコンタクトホールを形成した。さらに、アルミニウム膜をスパッタ法によって5000Å成膜して、エッチングをおこない、ソース/ドレイン電極34、35、36を形成して、CMOS型のTFTを作製した。(図3(F))
【0060】
〔実施例3〕
本実施例を図4に示す。本実施例は、ECR−CVD法によって形成された酸化珪素膜を使用し、本発明による熱アニールを施して、アクティブマトリクス回路のスイッチングトランジスタ(画素TFT)として、Pチャネル型のTFTを形成した例である。
まず、基板41(100mm×100mm)上に下地の酸化膜42として、減圧CVD法で酸化珪素膜を3000Å成膜した。
【0061】
次に、プラズマCVD法によって非晶質珪素膜を500Å成膜した。その後、実施例1と同様に、酢酸ニッケル溶液をスピンドライをおこなうことによって、非晶質珪素膜上に酢酸ニッケルの膜を形成し、さらに、窒素雰囲気中において、550℃、4時間の熱アニールを施すことによって、結晶化せしめ、結晶性珪素膜43を得た。その後、結晶性を向上させるためにレーザーアニールを施してもかまわない。(図3(A))
【0062】
次に、結晶性珪素膜43のパターニングをおこなって島状珪素膜44を形成した。この島状珪素膜44はTFTの活性層となるものである。そして、この島状珪素膜を覆うように、ゲイト絶縁膜として厚さ1200Åの酸化珪素膜45を形成した。本実施例においては、モノシラン(SiH4 )を原料ガス、一酸化二窒素を酸化剤として用いたECR−CVD法によって酸化珪素膜を形成した。このとき、酸化剤として一酸化二窒素以外に、酸素(O2 )、一酸化窒素(NO)、二酸化窒素(NO2 )等を使用してもかまわない。また、このときの成膜条件としては、基板加熱をおこなわず、マイクロ波(周波数2.45MHz)の投入電力を400Wでおこなった。
【0063】
なお、同じ原料ガス、酸化剤を用いて減圧CVD法によっても、同等な特性を有する酸化珪素膜が得られる。その際には、圧力0.1〜10torr、温度300〜500℃とすればよい。
ゲイト絶縁膜を形成したのち、本発明のアニール処理をおこなってゲイト絶縁膜の特性を向上させた。本実施例においては、図6に示す装置を用いた。本装置においては、図1の第1の反応室1に該当する部分は特に設けず、反応気体の導入管63の一部をヒーター64により加熱することにより、気体を反応性をして、反応室61に導入する構成を有している。反応室61には複数のサセプター65を設け、それぞれに基板66を設置した。反応室61はヒーター62により、一定の温度に保たれる。本実施例においては導入管63の内径は20〜25mmφとした。また、ヒーター64の位置から反応室までの距離は10〜150cmが適当であった。
【0064】
図6の装置において、ヒーター64の設けられた部分の導入管の温度は気体の分解する温度とし、さらに、該部分から反応室に至る部分の温度は、反応室61の温度TC よりも高くなるようにした。
本実施例においては熱アニール雰囲気として、アンモニアを用いた。導入管63に5l/分の流量でアンモニアを流した。ヒーター64では、温度が750〜1000℃になるように設定するとよかった。反応室61の温度は500〜650℃が好ましかった。本実施例では、ヒーター64の温度は900℃、反応室61の温度は550℃とした。上記の条件で、1時間の熱アニールを施した。この結果、酸化珪素膜を窒化することができた。その後、反応気体を一酸化二窒素雰囲気中に切り換えて、実施例1、2と同様の条件でさらに熱アニールをおこなってもよかった。(図4(B))
【0065】
その後、厚さ6000Åのアルミニウム膜をスパッタ法によって形成して、これをパターニングしてゲイト電極46を形成した。アルミニウム膜にはヒロックを防止するために微量(0.1〜0.5重量%)のスカンジウムを添加した。(図4(C))
その後、イオンドーピング法によって、島状珪素膜44にゲイト電極46をマスクとして自己整合的に不純物として硼素を注入した。このときドーズ量は1×1014〜8×1015原子/cm2 、加速電圧は40〜80kV、例えばドーズ量を1×1015原子/cm2 、加速電圧は65kVとした。この結果、P型不純物領域47(ソース/ドレイン領域)が形成された。(図4(D))
【0066】
さらに、レーザー光の照射によってドーピングされた不純物領域47の活性化をおこなった。レーザー光としては、KrFエキシマレーザー(波長248nm、パルス幅20nsec)を使用し、エネルギー密度は200〜400mJ/cm2 、例えば250mJ/cm2 とした。
その後、全面に層間絶縁膜48として酸化珪素膜をプラズマCVD法によって3000Å形成し、この層間絶縁膜48とゲイト絶縁膜45をエッチングしてソース領域にコンタクトホールを形成した。さらに、アルミニウム膜をスパッタ法によって5000Å成膜して、エッチングをおこない、ソース電極49を形成した。(図4(E))
【0067】
その後、パッシベーション膜50として窒化珪素膜をプラズマCVD法によって2000Å形成した。そして、パッシベーション膜50、層間絶縁膜48、ゲイト絶縁膜45をエッチングして、ドレイン領域にコンタクトホールを形成した。さらに、ITO膜をスパッタ法によって形成し、これをエッチングして画素電極51を形成した。以上の工程によって画素TFTを作製した。(図4(F))
【0068】
【発明の効果】
上述のように、本発明によって、TFTの特性が大幅に改善された。すなわち、ゲイト絶縁膜と活性層との界面においては再結合中心を低減することができ、この結果、S値および電界効果移動度が向上した。また、ゲイト絶縁膜自体の耐圧も向上させることができ、TDDB(time dependence dielectric breakdown)も向上させることができた。以上のようにゲイト絶縁膜と界面の特性を向上させた結果、特に、ホットエレクトロンの注入に対してゲイト絶縁膜に電子がトラップされるような欠陥が少ないため、ホットエレクトロンに由来する劣化(Hot Carrier Degradation)が低減し、信頼性が向上した。
【0069】
本発明では、素子に対する最高プロセス温度を700℃以下、好ましくは650℃以下とすることでき、そのことによる工業的利益は格別のものがある。
実施例では、ガラス基板上のTFTを中心に説明したが、多層集積回路(立体集積回路、3次元集積回路ともいう)等に本発明を適用しても優れた効果が得られることは明らかである。このように本発明は工業上有益な発明である。
【図面の簡単な説明】
【図1】 本発明を実施するための装置の概念図を示す。
【図2】 実施例1の工程を示す。
【図3】 実施例2の工程を示す。
【図4】 実施例3の工程を示す。
【図5】 本発明の効果を説明する。
【図6】 本発明を実施するための装置の概念図を示す。
【図7】 本発明による処理を施した酸化珪素膜中の窒素濃度を示す。
【符号の説明】
1・・・・第1の反応室
2・・・・第1の反応室のヒーター
3・・・・通路のヒーター
4・・・・通路
5・・・・第2の反応室
6・・・・第2の反応室のヒーター
7・・・・サセプター
8・・・・基板
9・・・・反応を促進させる材料(触媒等)
Claims (13)
- ガラス基板上に形成された珪素膜上にCVD法またはPVD法によってゲイト絶縁膜を構成する酸化珪素膜を形成し、窒素酸化物を有する気体中で前記酸化珪素膜を400〜650℃で且つ前記ガラス基板の歪点以下の温度に加熱して窒化する際、
前記窒素酸化物は、当該窒素酸化物が加熱された状態で、白金、パラジウム、ニッケル、チタン、バナジウムまたはコバルトに接触することによって励起または分解が促進されており、前記窒素酸化物を加熱する温度は前記酸化珪素膜を加熱する温度よりも高いことを特徴とする半導体装置の作製方法。 - ガラス基板上に形成された珪素膜上にCVD法またはPVD法によってゲイト絶縁膜を構成する酸化珪素膜を形成し、窒化水素を有する気体中で前記酸化珪素膜を400〜650℃で且つ前記ガラス基板の歪点以下の温度に加熱して窒化する際、
前記窒化水素は、当該窒化水素が加熱された状態で、白金、パラジウム、ニッケル、チタン、バナジウムまたはコバルトに接触することによって励起または分解が促進されており、前記窒化水素を加熱する温度は前記酸化珪素膜を加熱する温度よりも高いことを特徴とする半導体装置の作製方法。 - ガラス基板上に形成された珪素膜上にCVD法またはPVD法によって酸化珪素を主成分とするゲイト絶縁膜を形成し、窒素酸化物を有する気体中で前記ゲイト絶縁膜を400〜650℃で且つ前記ガラス基板の歪点以下の温度に加熱して窒化する際、
前記窒素酸化物は、当該窒素酸化物が加熱された状態で、白金、パラジウム、ニッケル、チタン、バナジウムまたはコバルトに接触することによって励起または分解が促進されており、前記窒素酸化物を加熱する温度は前記ゲイト絶縁膜を加熱する温度よりも高いことを特徴とする半導体装置の作製方法。 - ガラス基板上に形成された珪素膜上にCVD法またはPVD法によって酸化珪素を主成分とするゲイト絶縁膜を形成し、窒化水素を有する気体中で前記ゲイト絶縁膜を400〜650℃で且つ前記ガラス基板の歪点以下の温度に加熱して窒化する際、
前記窒化水素は、当該窒化水素が加熱された状態で、白金、パラジウム、ニッケル、チタン、バナジウムまたはコバルトに接触することによって励起または分解が促進されており、前記窒化水素を加熱する温度は前記ゲイト絶縁膜を加熱する温度よりも高いことを特徴とする半導体装置の作製方法。 - 前記窒素酸化物は、一酸化二窒素、一酸化窒素、または二酸化窒素であり、当該一酸化二窒素、一酸化窒素、または二酸化窒素が分解する温度以上に加熱されることを特徴とする請求項1または3記載の半導体装置の作製方法。
- 前記窒化水素は、アンモニアまたはヒドラジンであり、当該アンモニアまたはヒドラジンが分解する温度以上に加熱されることを特徴とする請求項2または4記載の半導体装置の作製方法。
- 前記窒素酸化物を有する気体における水および炭酸ガスの濃度は、それぞれ、1ppm以下であることを特徴とする請求項1、3、または5記載の半導体装置の作製方法。
- 前記窒化水素を有する気体における水および炭酸ガスの濃度は、それぞれ、1ppm以下であることを特徴とする請求項2、4、または6記載の半導体装置の作製方法。
- 前記CVD法はプラズマCVD法、減圧CVD法、または大気圧CVD法であることを特徴とする請求項1乃至8のいずれか一項記載の半導体装置の作製方法。
- 前記CVD法はテトラ・エトキシ・シラン(TEOS)を原料として用いることを特徴とする請求項1乃至9のいずれか一項記載の半導体装置の作製方法。
- 前記PVD法はスパッタ法であることを特徴とする請求項1乃至10のいずれか一項記載の半導体装置の作製方法。
- 前記気体はアルゴンを含むことを特徴とする請求項1乃至11のいずれか一項記載の半導体装置の作製方法。
- 前記白金、パラジウム、ニッケル、チタン、バナジウムまたはコバルトは網状、粉状、または粒状であることを特徴とする請求項1乃至12のいずれか一項記載の半導体装置の作製方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23064894A JP3963961B2 (ja) | 1994-08-31 | 1994-08-31 | 半導体装置の作製方法 |
| US08/521,535 US5817549A (en) | 1994-08-31 | 1995-08-30 | Method for manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23064894A JP3963961B2 (ja) | 1994-08-31 | 1994-08-31 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0878691A JPH0878691A (ja) | 1996-03-22 |
| JP3963961B2 true JP3963961B2 (ja) | 2007-08-22 |
Family
ID=16911091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23064894A Expired - Fee Related JP3963961B2 (ja) | 1994-08-31 | 1994-08-31 | 半導体装置の作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5817549A (ja) |
| JP (1) | JP3963961B2 (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3917205B2 (ja) * | 1995-11-30 | 2007-05-23 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JPH1055993A (ja) * | 1996-08-09 | 1998-02-24 | Hitachi Ltd | 半導体素子製造用洗浄液及びそれを用いた半導体素子の製造方法 |
| JP3844552B2 (ja) * | 1997-02-26 | 2006-11-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5998838A (en) * | 1997-03-03 | 1999-12-07 | Nec Corporation | Thin film transistor |
| US6551665B1 (en) * | 1997-04-17 | 2003-04-22 | Micron Technology, Inc. | Method for improving thickness uniformity of deposited ozone-TEOS silicate glass layers |
| US6140251A (en) * | 1997-12-10 | 2000-10-31 | Intel Corporation | Method of processing a substrate |
| US6274292B1 (en) | 1998-02-25 | 2001-08-14 | Micron Technology, Inc. | Semiconductor processing methods |
| US7804115B2 (en) | 1998-02-25 | 2010-09-28 | Micron Technology, Inc. | Semiconductor constructions having antireflective portions |
| US6383951B1 (en) * | 1998-09-03 | 2002-05-07 | Micron Technology, Inc. | Low dielectric constant material for integrated circuit fabrication |
| US6281100B1 (en) | 1998-09-03 | 2001-08-28 | Micron Technology, Inc. | Semiconductor processing methods |
| US6268282B1 (en) | 1998-09-03 | 2001-07-31 | Micron Technology, Inc. | Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks |
| US6828683B2 (en) | 1998-12-23 | 2004-12-07 | Micron Technology, Inc. | Semiconductor devices, and semiconductor processing methods |
| JP2000195821A (ja) * | 1998-12-24 | 2000-07-14 | Nec Corp | 半導体製造方法及び装置 |
| JP2000208775A (ja) | 1999-01-18 | 2000-07-28 | Furontekku:Kk | 半導体装置とその製造方法 |
| US7067414B1 (en) | 1999-09-01 | 2006-06-27 | Micron Technology, Inc. | Low k interlevel dielectric layer fabrication methods |
| JP3604072B2 (ja) * | 1999-11-08 | 2004-12-22 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| US6440860B1 (en) | 2000-01-18 | 2002-08-27 | Micron Technology, Inc. | Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride |
| US6762132B1 (en) * | 2000-08-31 | 2004-07-13 | Micron Technology, Inc. | Compositions for dissolution of low-K dielectric films, and methods of use |
| JP4002410B2 (ja) * | 2001-06-22 | 2007-10-31 | 日本電気株式会社 | アクティブマトリックス型液晶表示装置の製造方法 |
| JP4466809B2 (ja) * | 2001-07-18 | 2010-05-26 | 日本電気株式会社 | シリコン絶縁膜とその製造方法ならびにシリコンダングリングボンドの終端方法 |
| US20030109146A1 (en) * | 2001-12-12 | 2003-06-12 | Luigi Colombo | Oxynitride device and method using non-stoichiometric silicon oxide |
| KR20040021758A (ko) * | 2002-09-04 | 2004-03-11 | 엘지.필립스 엘시디 주식회사 | 다결정 실리콘 박막트랜지스터 제조방법 |
| US7291568B2 (en) * | 2003-08-26 | 2007-11-06 | International Business Machines Corporation | Method for fabricating a nitrided silicon-oxide gate dielectric |
| US7115488B2 (en) * | 2003-08-29 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| JP2006019466A (ja) * | 2004-07-01 | 2006-01-19 | Hitachi Displays Ltd | 薄膜半導体装置とその製造方法、およびこの薄膜半導体装置を用いた画像表示装置 |
| KR100643493B1 (ko) * | 2004-09-23 | 2006-11-10 | 삼성전자주식회사 | 반도체 장치의 실리콘 산질화막을 형성하는 방법 및 장치 |
| JP5052033B2 (ja) * | 2005-04-28 | 2012-10-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2006332172A (ja) * | 2005-05-24 | 2006-12-07 | Mitsubishi Electric Corp | 半導体装置及び半導体装置の製造方法 |
| US8519509B2 (en) | 2010-04-16 | 2013-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| EP2428994A1 (en) | 2010-09-10 | 2012-03-14 | Applied Materials, Inc. | Method and system for depositing a thin-film transistor |
| CN108630605B (zh) * | 2017-03-22 | 2020-12-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| DE102018107966B4 (de) | 2018-04-04 | 2022-02-17 | Infineon Technologies Ag | Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6315468A (ja) * | 1986-07-08 | 1988-01-22 | Sharp Corp | 薄膜トランジスタの製造方法 |
| US5147826A (en) * | 1990-08-06 | 1992-09-15 | The Pennsylvania Research Corporation | Low temperature crystallization and pattering of amorphous silicon films |
| US5525550A (en) * | 1991-05-21 | 1996-06-11 | Fujitsu Limited | Process for forming thin films by plasma CVD for use in the production of semiconductor devices |
| US5275851A (en) * | 1993-03-03 | 1994-01-04 | The Penn State Research Foundation | Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates |
| JP3193803B2 (ja) * | 1993-03-12 | 2001-07-30 | 株式会社半導体エネルギー研究所 | 半導体素子の作製方法 |
| US5591681A (en) * | 1994-06-03 | 1997-01-07 | Advanced Micro Devices, Inc. | Method for achieving a highly reliable oxide film |
-
1994
- 1994-08-31 JP JP23064894A patent/JP3963961B2/ja not_active Expired - Fee Related
-
1995
- 1995-08-30 US US08/521,535 patent/US5817549A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5817549A (en) | 1998-10-06 |
| JPH0878691A (ja) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3963961B2 (ja) | 半導体装置の作製方法 | |
| US5840600A (en) | Method for producing semiconductor device and apparatus for treating semiconductor device | |
| KR960001608B1 (ko) | 반도체 재료 및 그 제작 방법과 박막 트랜지스터 | |
| US6905920B2 (en) | Method for fabrication of field-effect transistor to reduce defects at MOS interfaces formed at low temperature | |
| JP3417072B2 (ja) | 半導体装置の製法 | |
| KR100453311B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JP2652267B2 (ja) | 絶縁ゲイト型半導体装置 | |
| JP3359794B2 (ja) | 半導体装置の作製方法 | |
| JP3596188B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6150203A (en) | Method for manufacturing a semiconductor device | |
| US6706572B1 (en) | Method for manufacturing a thin film transistor using a high pressure oxidation step | |
| JP3874815B2 (ja) | 半導体装置の作製方法 | |
| JP3565910B2 (ja) | 半導体装置の作製方法 | |
| JP3565911B2 (ja) | 半導体装置の作製方法 | |
| JP3874814B2 (ja) | 半導体装置の作製方法 | |
| JP2759411B2 (ja) | 半導体装置およびその作製方法 | |
| JP3173757B2 (ja) | 半導体装置の作製方法 | |
| JP4222232B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3173758B2 (ja) | 半導体装置およびその作製方法 | |
| JP3445573B2 (ja) | 半導体装置 | |
| JP4185133B2 (ja) | 半導体装置の作製方法 | |
| JP2860894B2 (ja) | 半導体装置作製方法 | |
| JPH0855848A (ja) | 酸化珪素膜の加熱処理方法 | |
| JP3564505B2 (ja) | 半導体装置の作製方法 | |
| JPH08274345A (ja) | 絶縁ゲイト型半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070522 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070523 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |