JP2000208775A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JP2000208775A
JP2000208775A JP11009782A JP978299A JP2000208775A JP 2000208775 A JP2000208775 A JP 2000208775A JP 11009782 A JP11009782 A JP 11009782A JP 978299 A JP978299 A JP 978299A JP 2000208775 A JP2000208775 A JP 2000208775A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
semiconductor device
interface
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11009782A
Other languages
English (en)
Inventor
Motonari Sai
基成 蔡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Frontec Inc
Original Assignee
Frontec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Frontec Inc filed Critical Frontec Inc
Priority to JP11009782A priority Critical patent/JP2000208775A/ja
Priority to KR1019990059417A priority patent/KR100344845B1/ko
Priority to US09/484,672 priority patent/US6639279B1/en
Publication of JP2000208775A publication Critical patent/JP2000208775A/ja
Priority to US10/644,712 priority patent/US6777354B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile

Landscapes

  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 半導体層１２と絶縁層６との間の界面特性で
ある半導体層のキャリヤ移動度の低下を防止した半導体
装置とその製造方法を提供する。 【解決手段】 活性多結晶シリコンからなる半導体層１
２と、酸化ケイ素からなる絶縁層６との間に窒化ケイ素
からなる界面層５を設けている。窒化ケイ素中の窒素元
素が活性多結晶シリコン膜からなる半導体層１２中に拡
散し、この活性多結晶シリコン膜中の格子歪みを補償
し、半導体層１２と絶縁層６との所望の界面特性を満た
す。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、活性多結晶シリコ
ンからなる半導体層の界面特性を向上させた半導体装置
及びその製造方法に関するものである。
【０００２】
【従来の技術】活性多結晶シリコンからなる半導体層を
持つ半導体装置の一例として、従来の薄膜トランジスタ
の一構造例を図５に示す。
【０００３】この薄膜トランジスタは、絶縁性のガラス
基板１０１上に形成したチャネル生成部１０２の両側を
ソース領域部１０３とドレイン領域部１０４とで挟んで
構成した活性多結晶シリコンからなる半導体層１１２を
設けている。半導体層１１２を含む基板１０１全面上に
酸化ケイ素からなるゲート絶縁層１０６と、ゲート絶縁
層１０６を介して、チャネル生成部１０２と対峙したゲ
ート電極１０７とが設けられている。ゲート電極１０７
およびゲート絶縁層１０６を覆って保護膜１０８が設け
られ、この保護膜１０８及びゲート絶縁層１０６を貫通
して形成したコンタクトホール１０９を通して、ソース
領域１０３およびドレイン領域１０４に各々接続するソ
ース電極１１０およびドレイン電極１１１が保護膜１０
８上に設けられている。
【０００４】
【発明が解決しようとする課題】かかる構造の薄膜トラ
ンジスタにおいては、半導体層１１２とゲート絶縁層１
０６との間で界面にて、半導体層中の欠陥が顕在化し、
ゲート電圧の増加に伴って半導体層のキャリヤ移動度が
低下するという恐れがあった。
【０００５】本発明は、上記課題を解決するためになさ
れたものであり、半導体層と絶縁層との間の界面特性で
ある半導体層のキャリヤ移動度の低下を防止した半導体
装置とその製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明による半導体装置
は、活性多結晶シリコンからなる半導体層と、酸化ケイ
素からなる絶縁層との間に窒化ケイ素からなる界面層を
設けている。かかる界面層は、窒化ケイ素中の窒素元素
が活性多結晶シリコン膜中に拡散し活性多結晶シリコン
膜中の格子歪みを補償すると考えられ、上記半導体層と
上記絶縁層との所望の界面特性を満たすことができる。
また上記界面層の界面形成しながら半導体層である活性
多結晶シリコン層の界面欠陥補償を同時にすることがで
きる。しかも、半導体装置特に薄膜トランジスタにおい
ては、絶縁層であるゲート絶縁層に使用する酸化ケイ素
自体が優れた絶縁耐圧特性を持っているので、薄膜トラ
ンジスタに要求される絶縁耐圧特性をも満足することが
できる。
【０００７】上記界面層は、活性多結晶シリコン膜中に
拡散し活性多結晶シリコン膜中の格子歪みを補償するた
めの膜厚として５ｎｍ以上であることが必要である。上
記界面層は、膜厚１０ｎｍであれば十分な格子歪み補償
効果を有している。１０ｎｍを越える膜厚の界面層は、
形成するためのプラズマ処理時間が長時間化するだけ
で、格子歪み補償効果の向上が認められない。従って上
記界面層の膜厚は、５ｎｍないし１０ｎｍであることが
望ましい。上記絶縁層の厚さは、所望による。
【０００８】また本発明に係る半導体装置の製造方法
は、活性多結晶シリコンからなる半導体層の表面をアン
モニアガスとシランガスを用いてプラズマ処理して前記
半導体層表面に窒化ケイ素からなる界面層を形成し、上
記界面層上に亜酸化窒素ガスとシランガスを用いてプラ
ズマ処理して酸化ケイ素からなる絶縁層を形成すること
を特徴としている。
【０００９】かかる方法によれば、アンモニアガスのプ
ラズマ処理によって活性多結晶シリコン表面を確実に窒
化して所望の界面特性を持つ界面層を形成することがで
きる。かつ活性多結晶シリコン層表面に界面形成しなが
ら、活性多結晶シリコン層の欠陥の補償を同時にするこ
とができる。
【００１０】アンモニアガスとシランガスとを用いた上
記プラズマ処理は、１３．５６ＭＨｚより高い高周波の
周波数にて放電して行うことが望ましい。これは、上記
ガスを分解すると共に、窒化処理される活性多結晶シリ
コンからなる半導体層に損傷を与える恐れがない放電エ
ネルギーを得るためである。
【００１１】本発明にかかる半導体装置の製造方法にお
いては、上記半導体層を形成した絶縁性基板にバイアス
電位を印加しながら、アンモニアガスとシランガスとを
用いた上記プラズマ処理を行うのは望ましい。これは、
半導体層および界面層に電位エネルギーを与えることに
より、窒化ケイ素からなる界面層中の窒素元素を活性多
結晶シリコンからなる半導体層中へ拡散することを促進
するためである。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。まず、本発明の半導体装置の実施
の形態を図１を用いて説明する。この薄膜トランジスタ
は、ガラス等からなる透明な絶縁性基板１上に形成した
チャネル生成部２の両側をソース領域部３とドレイン領
域部４とで挟んで構成した活性多結晶シリコンからなる
半導体層１２を設けている。ここでチャネル生成部２
は、不純物を含まない活性多結晶シリコン膜である。ソ
ース領域部３及びドレイン領域部４はリン元素が活性多
結晶シリコン中に注入された低抵抗半導体膜である。
【００１３】半導体層１２表面に、窒化ケイ素からなる
界面層５が設けられている。半導体層１２及び界面層５
を含む前記基板１上に、酸化ケイ素からなるゲート絶縁
層６が設けられている。ゲート電極７が界面層５および
ゲート絶縁層６を介してチャネル生成部２と対峙する位
置に設けられている。ゲート電極７を形成する材料は、
アルミニウムあるいは銅等の抵抗値が低い金属を用いる
と、配線の電気抵抗に起因する配線遅延を防止すること
ができ望ましい。
【００１４】ソース領域部３およびドレイン領域部４
に、各々ソース電極１０およびドレイン電極１１とが接
続されている。ソース電極１０およびドレイン電極１１
は、クロム、モリブデンあるいはタングステン等がｎ＋
多結晶シリコン膜との良好な接続を得て望ましい。ソー
ス電極１０およびドレイン電極１１は、ゲート絶縁層
６、界面層５およびゲート電極７上に形成された保護膜
８に形成されたコンタクトホール９を通して、ソース領
域３およびドレイン領域４と接続している。
【００１５】次に本実施の形態の半導体装置の製造方法
を説明する。絶縁性基板１上に、水素ガスとシランガス
を用いてプラズマ成膜法によりアモルファスシリコン膜
を成膜し、レーザアニールによりこのアモルファスシリ
コン膜を結晶化して活性多結晶シリコン膜を形成する。
この活性多結晶シリコン膜にフォトリソ加工及びエッチ
ング加工を施して、図２（Ａ）に示す半導体層１２を形
成する。
【００１６】半導体層１２表面を図２（Ｂ）に示すよう
に窒化シリコンからなる界面層５で覆うよう、プラズマ
窒化処理する。プラズマ窒化処理は、図４に示すような
プラズマ処理装置を用いて行う。このプラズマ処理は、
プラズマ励起電極２２に周波数４０ＭＨｚの高周波電力
を供給すると共に、サセプタ電極２４に支持され、プラ
ズマ窒化処理される基板１にも１３．５６ＭＨｚの高周
波電力を供給することにより行う。図４において、符号
２１はプラズマ励起電源、符号２２はプラズマ励起電
極、符号２３はバイアス電源、符号２４はサセプタ電極
を各々示す。
【００１７】窒化処理を施した半導体層１２を覆うよう
基板１の全面に酸化シリコンからなるゲート絶縁層６
を、上述のプラズマ窒化処理に引き続いて同じプラズマ
処理装置内で連続したプラズマＣＶＤ成膜法により図２
（Ｃ）に示すよう成膜する。このプラズマ処理は、モノ
シランガスと亜酸化窒素ガスを主成分とする混合ガス雰
囲気中で、プラズマ励起電極２２に周波数１００ＭＨｚ
程度の高周波電力を供給すると共に、基板１にも周波数
５０ｋＨｚないし１．６ＭＨｚの高周波電力を供給する
ことにより行う。
【００１８】ゲート絶縁層６上にゲート電極となる導電
体膜をスパッタ成膜法により成膜した後、フォトリソ加
工及びエッチング加工により不要部分を除去し、図２
（Ｄ）に示すようゲート電極７を形成する。
【００１９】次いでゲート電極７の上方からリン、砒素
等の不純物のイオンを半導体層１２に注入することによ
り、半導体層１２のゲート電極７の下方を除いた領域を
ｎ＋型シリコン層とし、ソース領域部３およびドレイン
領域部４を図３（Ｅ）に示すように各々形成する。ここ
で半導体層１２の中央部で不純物イオンが注入されなか
った領域がチャネル生成部２となる。
【００２０】全面に絶縁膜からなる保護層８をプラズマ
ＣＶＤ成膜法により成膜し、フォトリソ加工及びエッチ
ング加工によりこの保護層８、ゲート絶縁層６および窒
化シリコンからなる界面層５をパターニングして、図３
（Ｆ）に示すようなソース領域部３およびドレイン領域
部４に各々達するコンタクトホール９を形成する。次い
で全面に導電体膜を成膜しパターニングして、図３
（Ｇ）に示すようなソース電極１０およびドレイン電極
１１をそれぞれ形成する。以上の工程により図１に示し
た薄膜トランジスタが完成する。
【００２１】図１に示した半導体装置を作成し、チャネ
ル生成部２のキャリヤ移動度を測定した。窒化シリコン
からなる界面層５の形成方法は以下の通りである。図２
（Ａ）に示す活性多結晶シリコンからなる半導体層１２
が形成された基板１を、図４に示したプラズマ処理装置
のサセプタ電極２４上に載置し、プラズマ処理室２５内
に、ガス導入管２６を通してアンモニアガスを毎時３６
リットルの流量で供給した。
【００２２】ついで、プラズマ励起電源２１からプラズ
マ励起電極２２に周波数４０ＭＨｚの高周波電力を供給
しプラズマを発生させ、さらにバイアス電源２３からサ
セプタ電極２４に周波数１３．５６ＭＨｚの高周波電力
を印加し１分間プラズマ処理することにより、半導体層
１２表面を約８ｎｍの窒化ケイ素からなる界面層５で覆
った。この界面層を有する半導体装置のキャリヤ移動度
は、ゲート電圧を５Ｖとした場合約１００ｃｍ2／Ｖ・
ｓｅｃであった。またゲート電圧を１５Ｖとした場合の
キャリヤ移動度は、若干低下したがゲート電圧５Ｖの場
合とほとんど差がなかった。
【００２３】これに対し、この界面層が無いこと以外全
く同一の条件で図４に示した従来構造の半導体装置を作
成し、そのチャネル生成部１０２のキャリヤ移動度を測
定した。この従来構造の半導体装置のキャリヤ移動度
は、ゲート電圧を５Ｖとした場合には１００ｃｍ2／Ｖ
・ｓｅｃであった。一方ゲート電圧を１５Ｖとした場合
のキャリヤ移動度は、ゲート電圧５Ｖの場合と比較して
著しく低下した。
【００２４】
【発明の効果】以上説明したように本発明によれば、半
導体層と絶縁層との間の界面特性である半導体層のキャ
リヤ移動度の低下を防止した半導体装置を提供できる。
また本発明の製造方法によれば、上記界面特性を有する
半導体装置を製造することが可能となる。
【図面の簡単な説明】
【図１】 本発明の実施の形態の半導体装置を示す断面
図である。
【図２】 本発明の実施の形態の半導体装置の製造工程
を示す断面図である。
【図３】 同、製造工程の続きを示す断面図である。
【図４】 本発明の実施の形態に用いるプラズマ処理装
置である。
【図５】 従来の半導体装置を示す断面図である。
【符号の説明】
１ 基板 ２ チャネル生成部 ３ ソース領域部 ４ ドレイン領域部 ５ 界面層 ６ ゲート絶縁層 ７ ゲート電極 ８ 保護層 ９ コンタクトホール １０ ソース電極 １１ ドレイン電極 １２ 半導体層 ２１ プラズマ励起電源 ２２ プラズマ励起電極 ２３ バイアス電源 ２４ サセプタ電極 ２５ プラズマ処理室 ２６ ガス導入管
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６１７Ｖ Ｆターム(参考） 5F045 AA08 AB32 AB33 AC01 AC12 AC16 AF03 BB16 CA15 CB02 DP02 DP03 EH14 5F058 BF02 BF23 BF29 BF30 BF38 BF73 BF74 BJ01 5F110 AA07 AA12 CC02 DD02 EE02 EE03 FF02 FF03 FF09 FF25 FF26 FF30 GG02 GG13 GG45 GG52 HJ13 HL04 NN02 NN35 PP03

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 活性多結晶シリコンからなる半導体層
    と、酸化ケイ素からなる絶縁層との間に窒化ケイ素から
    なる界面層を設けたことを特徴とする半導体装置。
  2. 【請求項２】 前記界面層の厚さが５ｎｍないし１０ｎ
    ｍであることを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 活性多結晶シリコンからなる半導体層の
    表面をアンモニアガスとシランガスを用いてプラズマ処
    理して前記半導体層表面に窒化ケイ素からなる界面層を
    形成し、該界面層上に亜酸化窒素ガスとシランガスを用
    いてプラズマ処理して酸化ケイ素からなる絶縁層を形成
    することを特徴とする半導体装置の製造方法。
  4. 【請求項４】 アンモニアガスとシランガスとを用いた
    前記プラズマ処理を、１３．５６ＭＨｚより高い高周波
    の周波数にて放電して行うことを特徴とする請求項３記
    載の半導体装置の製造方法。
  5. 【請求項５】 前記半導体層を形成した絶縁性基板にバ
    イアス電位を印加しながら、アンモニアガスとシランガ
    スとを用いた前記プラズマ処理を行うことを特徴とする
    請求項３記載の半導体装置の製造方法。
JP11009782A 1999-01-18 1999-01-18 半導体装置とその製造方法 Pending JP2000208775A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP11009782A JP2000208775A (ja) 1999-01-18 1999-01-18 半導体装置とその製造方法
KR1019990059417A KR100344845B1 (ko) 1999-01-18 1999-12-20 반도체장치와 그 제조방법
US09/484,672 US6639279B1 (en) 1999-01-18 2000-01-18 Semiconductor transistor having interface layer between semiconductor and insulating layers
US10/644,712 US6777354B2 (en) 1999-01-18 2003-08-20 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11009782A JP2000208775A (ja) 1999-01-18 1999-01-18 半導体装置とその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009136784A Division JP5199954B2 (ja) 2009-06-08 2009-06-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000208775A true JP2000208775A (ja) 2000-07-28

Family

ID=11729815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11009782A Pending JP2000208775A (ja) 1999-01-18 1999-01-18 半導体装置とその製造方法

Country Status (3)

Country Link
US (2) US6639279B1 (ja)
JP (1) JP2000208775A (ja)
KR (1) KR100344845B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332172A (ja) * 2005-05-24 2006-12-07 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
JP2008166744A (ja) * 2006-12-05 2008-07-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2008166743A (ja) * 2006-12-05 2008-07-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2011122176A1 (ja) * 2010-03-29 2011-10-06 シャープ株式会社 半導体装置の製造方法、表示装置およびその製造方法
WO2021015142A1 (ja) * 2019-07-24 2021-01-28 東京エレクトロン株式会社 基板処理方法、基板処理装置及び配線パターン形成システム

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208775A (ja) * 1999-01-18 2000-07-28 Furontekku:Kk 半導体装置とその製造方法
US6998656B2 (en) * 2003-02-07 2006-02-14 Hewlett-Packard Development Company, L.P. Transparent double-injection field-effect transistor
TW533489B (en) * 2000-06-30 2003-05-21 Hitachi Ltd Semiconductor device and production method thereof
JP2004063845A (ja) * 2002-07-30 2004-02-26 Toshiba Corp 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置
US20040169176A1 (en) * 2003-02-28 2004-09-02 Peterson Paul E. Methods of forming thin film transistors and related systems
KR100635567B1 (ko) * 2004-06-29 2006-10-17 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
US10263107B2 (en) * 2017-05-01 2019-04-16 The Regents Of The University Of California Strain gated transistors and method
CN108766870B (zh) * 2018-05-31 2020-06-30 武汉华星光电技术有限公司 Ltps tft基板的制作方法及ltps tft基板

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3745647A (en) * 1970-10-07 1973-07-17 Rca Corp Fabrication of semiconductor devices
JP3019885B2 (ja) * 1991-11-25 2000-03-13 カシオ計算機株式会社 電界効果型薄膜トランジスタの製造方法
TW222345B (en) * 1992-02-25 1994-04-11 Semicondustor Energy Res Co Ltd Semiconductor and its manufacturing method
US5726087A (en) * 1992-04-30 1998-03-10 Motorola, Inc. Method of formation of semiconductor gate dielectric
US5440168A (en) * 1993-02-22 1995-08-08 Ryoden Semiconductor System Engineering Corporation Thin-film transistor with suppressed off-current and Vth
US5484759A (en) * 1993-06-08 1996-01-16 Dai Nippon Printing Co., Ltd. Image-receiving sheet
CN1052566C (zh) * 1993-11-05 2000-05-17 株式会社半导体能源研究所 制造半导体器件的方法
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH07321323A (ja) * 1994-05-24 1995-12-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
US5508532A (en) * 1994-06-16 1996-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with braded silicon nitride
JP3072000B2 (ja) * 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3963961B2 (ja) 1994-08-31 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3600326B2 (ja) * 1994-09-29 2004-12-15 旺宏電子股▲ふん▼有限公司 不揮発性半導体メモリ装置およびその製造方法
JPH09307116A (ja) * 1996-05-20 1997-11-28 Sharp Corp 絶縁ゲート型電界効果半導体装置及びその製造方法
DE69732520T2 (de) * 1996-09-10 2006-02-09 Dalsa Corp., Waterloo Ladungsgekoppelte anordnung und verfahren zur herstellung
US5998838A (en) * 1997-03-03 1999-12-07 Nec Corporation Thin film transistor
US5880519A (en) * 1997-05-15 1999-03-09 Vlsi Technology, Inc. Moisture barrier gap fill structure and method for making the same
US20020000626A1 (en) * 1997-11-26 2002-01-03 Advanced Micro Devices, Inc. Improving field leakage by using a thin layer of nitride deposited by chemical vapor deposition
US6020606A (en) * 1998-03-20 2000-02-01 United Silicon Incorporated Structure of a memory cell
US6130422A (en) * 1998-06-29 2000-10-10 Intel Corporation Embedded dielectric film for quantum efficiency enhancement in a CMOS imaging device
JP4071372B2 (ja) * 1998-09-18 2008-04-02 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2000208775A (ja) * 1999-01-18 2000-07-28 Furontekku:Kk 半導体装置とその製造方法
US6150286A (en) * 2000-01-03 2000-11-21 Advanced Micro Devices, Inc. Method of making an ultra thin silicon nitride film
US6482685B1 (en) * 2001-12-31 2002-11-19 Industrial Technology Research Institute Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332172A (ja) * 2005-05-24 2006-12-07 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
JP2008166744A (ja) * 2006-12-05 2008-07-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2008166743A (ja) * 2006-12-05 2008-07-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US8834989B2 (en) 2006-12-05 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011122176A1 (ja) * 2010-03-29 2011-10-06 シャープ株式会社 半導体装置の製造方法、表示装置およびその製造方法
WO2021015142A1 (ja) * 2019-07-24 2021-01-28 東京エレクトロン株式会社 基板処理方法、基板処理装置及び配線パターン形成システム

Also Published As

Publication number Publication date
KR100344845B1 (ko) 2002-07-20
US6639279B1 (en) 2003-10-28
US6777354B2 (en) 2004-08-17
US20040038463A1 (en) 2004-02-26
KR20000052527A (ko) 2000-08-25

Similar Documents

Publication Publication Date Title
KR101199007B1 (ko) 박막 트랜지스터 제조를 위한 저온 프로세스
CN100536086C (zh) 控制由PECVD沉积在大于1m2基材上的а-SiNx:H介电薄膜均一性的方法
JP2825074B2 (ja) 半導体装置の製造方法
JPH0992841A (ja) 電界効果型薄膜トランジスタの製造方法
EP0589713B1 (en) A thin film semiconductor device and a method for producing the same
JP2000208775A (ja) 半導体装置とその製造方法
JP4243401B2 (ja) 銅配線基板およびその製造方法ならびに液晶表示装置
JP2002359371A (ja) 半導体装置とその製造方法
JP4955848B2 (ja) 電子素子用基板製造方法
JP4441109B2 (ja) 半導体装置の製造方法
JP3204735B2 (ja) 水素化アモルファスシリコン薄膜トランジスタの製造方法
US5466641A (en) Process for forming polycrystalline silicon film
JP2002198364A (ja) 半導体装置の作製方法
JP5199954B2 (ja) 半導体装置の製造方法
JP2914282B2 (ja) 半導体装置の製造方法
JP3292240B2 (ja) 薄膜トランジスタ素子及びその製造方法
JP2621327B2 (ja) 半導体装置の製造方法
JP3182833B2 (ja) 薄膜トランジスタおよびその製造方法
JPH1064898A (ja) 半導体装置の製造方法
JPH07249772A (ja) 多結晶シリコン薄膜トランジスタ及びその製造方法
JP2000114541A (ja) 半導体素子の製造方法
JPH05206166A (ja) 薄膜トランジスタ
JP3730185B2 (ja) 薄膜トランジスタの製造方法
JPH08335703A (ja) 薄膜トランジスタ及びその製造方法
JP3167445B2 (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090511

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090514

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090825