JP4019989B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4019989B2 JP4019989B2 JP2003085504A JP2003085504A JP4019989B2 JP 4019989 B2 JP4019989 B2 JP 4019989B2 JP 2003085504 A JP2003085504 A JP 2003085504A JP 2003085504 A JP2003085504 A JP 2003085504A JP 4019989 B2 JP4019989 B2 JP 4019989B2
- Authority
- JP
- Japan
- Prior art keywords
- heat radiating
- heat
- relay member
- semiconductor switching
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関する。
【０００２】
【従来の技術】
モータ駆動用インバータ回路に使用される半導体パワー素子において、放熱性能を向上させるため、ボンディングワイヤが接続されている表面（ＩＧＢＴではエミッタ面）側にも放熱部材（ヒートシンク）を設けるとともに、一体に樹脂モールドしたパワー素子パッケージが考案されている。代表的なパワー素子であるＩＧＢＴ（Insulated Gate Bipolar Transistor）を例にすると、パワー素子の上下面にそれぞれ露出するエミッタとコレクタは、そのパワー素子（以下、半導体スイッチング素子ともいう）の上下に配されるヒートシンクに直接またはスペーサを介してそれぞれ半田接続される。この場合のヒートシンクは、大電流経路としての機能も有する。一方、パワー素子のゲート（制御電極）と、モールド樹脂の外に延出する制御信号リード端子とは、ボンディングワイヤにより導通接続される。
【０００３】
インバータ回路を構成する場合、上相スイッチング素子と下相スイッチング素子とが直列接続される。そのため、各スイッチング素子を１つ１つ個別に樹脂モールドするよりも、予め直列接続した形で樹脂モールドすることが提案されている。すなわち、下記特許文献１には、上相スイッチング素子と下相スイッチング素子とを一体に樹脂モールドした２ｉｎ１半導体パワーパッケージの構造が開示されている。このような半導体パワーパッケージは、部品点数の低減という観点で極めて有利である。また、各スイッチング素子に共有される放熱部材が、モータ等の負荷に接続される中点電極となるため、中点電極が持つインダクタ成分も小さくできる。インダクタ成分の低減は、サージ電圧の低減に直結するので非常に好ましい。
【０００４】
インダクタ成分の低減という点に着目すれば、上相スイッチング素子と下相スイッチング素子とを、なるべく接近させるほうがよい。すなわち、下記特許文献２には、上相スイッチング素子と下相スイッチング素子とを、縦積みして一体樹脂モールドしたパッケージ構造が開示されている。
【０００５】
【特許文献１】
特開２００１−３０８２６３号公報
【特許文献２】
特開２００２−２６２５１号公報
【０００６】
【発明が解決しようとする課題】
確かに、上記特許文献２に記載された構造によれば、上記特許文献１に記載された構造よりも中点電極のインダクタ成分を小さくできるため、サージ電圧の低減という点では有利である。しかしながら、上記特許文献２に記載された構造では、各スイッチング素子の冷却が、一方の主面側からしか行なわれないという問題がある。放熱性という点では、特許文献１に記載されているように、各スイッチング素子を面内方向に並べて配置し、両面から冷却できるようにする構造のほうが好ましい。
【０００７】
本発明の課題は、低サージ電圧と、高放熱性とを両立した半導体装置を提供することにある。
【０００８】
【課題を解決するための手段及び作用・効果】
上記課題を解決するために第１の本発明の半導体装置は、厚さ方向に所定の間隔を置いて平行配置された、１対の板状の半導体スイッチング素子と、それら半導体スイッチング素子の中点電極をなす中継部材と、半導体スイッチング素子の各々に対し、中継部材とは反対側に配置された放熱部材と、それら放熱部材と中継部材との間を充填するモールド樹脂部とを備え、半導体スイッチング素子の厚さ方向を上下方向としたとき、中継部材は、上下に配置された半導体スイッチング素子の各々に直接または間接接合された素子搭載部と、該素子搭載部に隣接して設けられ、上下方向に関して素子搭載部よりも厚肉に形成された放熱部と、を含み、前記放熱部材の各々は、互いに略平行な放熱面を有し、前記中継部材の前記放熱部は、前記放熱部材の各放熱面と略平行な第一放熱面と、該第一放熱面に隣接する第二放熱面とを形成し、前記放熱部材が有する放熱面と、前記中継部材の前記第一放熱面とが面一となるように調整されていることを特徴とする。
【０００９】
上記本発明の半導体装置は、２つの半導体スイッチング素子を、中継部材を介して縦積みし、さらに上下に放熱部材を配置したものである。１対の放熱部材は、たとえば板状の金属部材であり、電流経路に兼用することができる。各スイッチング素子の間に介挿される中継部材は、中点電極をなしている。各半導体スイッチング素子が縦積みされる構造なので、中継部材の持つインダクタ成分を小さくすることができる。この中継部材は、従来の縦積み構造（特許文献２参照）だとモールド樹脂部に埋もれて冷却機能を有していなかった。ところが本発明の半導体装置では、半導体スイッチング素子が接合される素子搭載部よりも、上下方向に厚肉な放熱部を素子搭載部に隣接して設けるようにしている。したがって、放熱部の少なくとも一部がモールド樹脂部から露出するようにすれば、半導体スイッチング素子→素子搭載部→放熱部→外気（または冷却器）という放熱経路を確保でき、中継部材自体の冷却機能を、十分に期待できる。
【００１０】
好適な態様において、放熱部材の各々は、互いに略平行な放熱面を有し、中継部材の放熱部は、放熱部材の各放熱面と略平行な第一放熱面と、該第一放熱面に隣接する第二放熱面とを形成している。このように、中継部材の持つ放熱面を、各半導体スイッチング素子の上または下に配置される放熱部材の放熱面と平行にすれば、それらの放熱面を同一方向より冷却することが可能となる。すなわち、冷却器を配置するような場合に有利である。
【００１１】
具体的に、上記好適態様において、放熱部は、素子搭載部と一体に成形されたものであるとともに、上下方向において放熱部材のいずれとも重ならない位置で上記した第一放熱面を形成している。素子搭載部と放熱部とを一体にすることにより、熱抵抗をできるだけ小さくできる。また、各半導体スイッチング素子に専用の放熱部材に、放熱部が形成する第一放熱面が上下方向で重ならないようにしているので、第一放熱面を露出させるようにモールド樹脂部を形成することも、比較的容易にできる。
【００１２】
より好適には、放熱部材が有する放熱面と、中継部材の第一放熱面とが面一となるように構成することである。これによれば、上記の両放熱面を同一方向より冷却することが一層容易になる。
【００１３】
また、本発明の半導体装置を製造するにあたって、半導体スイッチング素子と中継部材との接合、半導体スイッチング素子と放熱部材との接合は、各部品同士を治具で固定して行なうこととなる。放熱部材が有する放熱面と、中継部材の第一放熱面とが面一である場合、第一放熱面を基準に、放熱部材と中継部材との組付けおよび治具固定を、容易かつ高精度に行なえる。これにより、たとえば半田リフロー後、あるいは樹脂モールド後における、本半導体装置を構成する各部品同士の組付け精度の向上を見込める。また、放熱部材同士の平行出しが高精度に行なわれていると、各放熱部材と冷却器との密着性が高まり、冷却効率も高くなる。
【００１４】
また、本発明の半導体装置は、一端がモールド樹脂部に埋設されて半導体スイッチング素子の制御電極に導通し、他端が前記モールド樹脂部の外側に引き出される制御信号リード端子が設けられる。そして、中継部材の素子搭載部には、制御信号リード端子の引き出し方向と略直交する方向の両側に放熱部を隣接させることができる。このようにすると、放熱部を一方側にのみ設ける場合よりも、放熱面の面積を単純に２倍にできる。また、四方からの冷却が可能となる点も見逃せない。
【００１５】
また、中継部材は、上下方向に関する断面でＨ形状を呈するように構成されているとよい。つまり、アルファベットの“Ｈ”に基づく２箇所の凹所に、１対の半導体スイッチング素子をちょうど収容できるので、Ｈ形状は、極めて都合よくできた形状であるといえる。
【００１６】
また、中継部材は、放熱部の第一放熱面と第二放熱面とが略垂直に交差するように構成するとよい。そして、素子搭載部の上下面と、放熱部の内側面とにより半導体スイッチング素子の収容凹所が形成される。このような構成によれば、モールド樹脂部の成形容易性も高い。なお、成形金型との間に要求される抜き角度程度の傾きは、略垂直に含まれる。
【００１７】
また、第２の本発明の半導体装置は、厚さ方向に所定の間隔を置いて平行配置された、１対の板状の半導体スイッチング素子と、それら半導体スイッチング素子の中点電極をなす中継部材と、前記半導体スイッチング素子の各々に対し、前記中継部材とは反対側に配置された放熱部材と、それら放熱部材と前記中継部材との間を充填するモールド樹脂部とを備え、前記半導体スイッチング素子の厚さ方向を上下方向としたとき、前記中継部材は、上下に配置された前記半導体スイッチング素子の各々に直接または間接接合された素子搭載部と、該素子搭載部に隣接して設けられ、前記上下方向に関して前記素子搭載部よりも厚肉に形成された放熱部と、を含み、前記上下方向に関し、前記中継部材の前記素子搭載部は、前記放熱部材よりも厚肉であることを特徴とする。この構成によれば、半導体スイッチング素子に発生する熱を、放熱部に素早く伝達させることができる。
【００１８】
また、一方の半導体スイッチング素子が、上下方向に関し、他方の半導体スイッチング素子の真上または真下に位置している。この配置によれば、各半導体スイッチング素子の距離を最小、すなわち、中継部材が持つインダクタ成分を、できるだけ小さくできる。
【００１９】
【発明の実施の形態】
以下、添付の図面を参照しつつ本発明の実施形態について説明する。
図１および図２に示すのは、本発明にかかる２ｉｎ１両面放熱半導体パッケージ１００（場合によっては４面冷却）の斜視図である。図３に示すのは、図２中に示すＡ−Ａ’線を含む断面模式図である。ただし、図１では、モールド樹脂部１５を除去した形態を示している。
【００２０】
このような半導体パッケージ１００は、たとえばブラシレスモータ用の三相インバータ回路の一部を構成する。半導体スイッチング素子１，２（以下、単に半導体チップともいう）の種類には、たとえばＩＧＢＴやパワーＭＯＳＦＥＴを示すことができる。本実施形態では、パワーＭＯＳＦＥＴを例示している。
【００２１】
図１および図２に示すように、半導体パッケージ１００は、厚さ方向の上下に平行配置された１対の半導体チップ１，２と、中点電極をなすＨ形状の中継部材４と、半導体チップ１，２の各々に対し、中継部材４の素子搭載部４１とは反対側に配置された放熱部材３，５とを互いに組付けて一体化したものである。中継部材４は、半導体チップ１，２が直接または導体ブロック６を介して接合される素子搭載部４１と、該素子搭載部４１に隣接する放熱部４２，４２とから構成されている。この中継部材４は、素子搭載部４１が半導体チップ１，２より取得した熱を、放熱部４２，４２より半導体パッケージ１００の外部に放出させることが可能である。以下、詳しく説明する。
【００２２】
薄板状の半導体チップ１，２は、互いに等価な回路構成を有し、一方の主面側にゲートとソース（ＩＧＢＴの場合はエミッタ）が露出し、他方の主面側にドレイン（ＩＧＢＴの場合はコレクタ）が露出するように構成されている。インバータ回路の上相をなす上相半導体チップ１と放熱部材３とは、半田や銀ロウなどの接合材１３により直接接合されおり、上相半導体チップ１のドレインと放熱部材３とが導通して同電位となっている。また、上相半導体チップ１と、中継部材４の素子搭載部４１とは、導体ブロック６を介して接合材１３，１３により接合されており、上相半導体チップ１のソースと中継部材４とが導通して同電位となっている。
【００２３】
インバータ回路の下相をなす下相半導体チップ２と放熱部材５とは、導体ブロック７を介して接合材１３，１３により接合され、下相半導体チップ２のソースと放熱部材５とが導通して同電位となっている。また、下相半導体チップ２と、中継部材４の素子搭載部４１とは、接合材１３により直接接合されており、下相半導体チップ２のドレインと中継部材４とが導通して同電位となっている。
【００２４】
また、半導体パッケージ１００には、一端がモールド樹脂部１５に埋設されて半導体チップ１，２のゲート等の電極に導通し、他端がモールド樹脂部１５の外側に引き出される制御信号リード端子群１１，１２（または端子）が設けられている。個々の制御信号リード端子は、ボンディングワイヤ１４により半導体チップ１，２に接続されている。制御信号リード端子群１１，１２は、たとえばゲート制御リード端子、温度検出リード端子（アノード側とカソード側を含む）、電流検出リード端子、電位検出リード端子などを含む。
【００２５】
各半導体チップ１，２に専用の放熱部材３，５は、それぞれ扁平状または板状の形態をなす。放熱部材３，５は、モールド樹脂部１５の外側に露出し、互いに略平行な放熱面３ｐ，５ｐを有する。各放熱部材３，５は、熱伝導性および電気伝導性の観点から、たとえばＣｕ、Ｗ、ＭｏおよびＡｌのグループから選択される１種の金属材料、もしくはそれらの金属材料を主体とする合金により構成されることが好ましい。なお、中継部材４および導体ブロック６，７についても、放熱部材３，５と同様の材料にて構成するとよい。
【００２６】
なお、樹脂バリの発生により、外観上、放熱部材３，５の放熱面３ｐ，５ｐがモールド樹脂部１５に埋没する場合がある。その場合には、研削などの加工により、放熱面３ｐ，５ｐをモールド樹脂部１５から露出させるとよい。これについては、以下に説明する中継部材４の、第一放熱面４ｐおよび第二放熱面４ｑについても同様のことが言える。
【００２７】
上相半導体チップ１側の放熱部材３には、電源正極に接続されるＰ側電極リード端子８が一体に取り付けられている。下相半導体チップ２側の放熱部材５には、電源負極に接続されるＮ側電極リード端子１０が一体に取り付けられている。中継部材４には、中点電極リード端子９が一体に取り付けられている。Ｐ側電極リード端子８、Ｎ側電極リード端子１０および中点電極リード端子９は、モールド樹脂部１５の外側に延出している。
【００２８】
本実施形態においては、上記した電流経路用の各リード端子８，９，１０と、制御信号リード端子群１１，１２とを同一方向に引き出すようにして、製造時の利便性を図っている（詳細は後述）。ただし、電流経路用のリード端子８，９，１０と、制御信号リード端子群１１，１２とを１８０°反対側方向、もしくは９０°の角度で交差する方向に引き出すことも不可能ではない。
【００２９】
モールド樹脂部１５は、半導体チップ１，２の周側面を被覆するとともに、中継部材４および放熱部材３，５により形成される空間を充填している。モールド樹脂部１５は、たとえばエポキシ樹脂により構成されるものであり、半導体パッケージ１００を構成する各部品を接合材１３で接合した後に、インサート成形法等の樹脂成形方法により形成される。
【００３０】
上相半導体チップ１と、下相半導体チップ２との中点電極（具体的にはインバータ回路の中点電極）をなす中継部材４は、素子搭載部４１と放熱部４２，４２とから構成されている。素子搭載部４１が受けた熱は、放熱部４２，４２に伝達されて、半導体パッケージ１００の外部に放出される。これにより、上相半導体チップ１のソース露出面と、下相半導体チップ２のドレイン露出面との冷却が可能となる。
【００３１】
素子搭載部４１には、中点電極リード端子９が一体に取り付けられている。中点電極リード端子９は、モータ等の負荷に接続されるものである。放熱部４２，４２は、素子搭載部４１の両側に位置している。素子搭載部４１と、放熱部４２，４２とは鋳造等の金属成形法により一体成形される。そのため、両者の間の熱伝達性は良好である。
【００３２】
半導体チップ１，２の厚さ方向を上下方向と定義する。放熱部４２，４２は、中継部材４のうち、上下方向において、素子搭載部４１よりも厚肉に形成された部分を構成している。素子搭載部４１には、半導体チップ１，２の制御信号リード端子群１１，１２、Ｐ側電極リード端子８、中点電極リード端子９およびＮ側電極リード端子１０の、モールド樹脂部１５の外側への引き出し方向に直交する方向の両側に放熱部４２，４２が位置する形となっている。これは、放熱部４２，４２の形成により、リードの引き出しが邪魔されない構造である。
【００３３】
図２に示すように、放熱部４２，４２は、モールド樹脂部１５の外側に露出する放熱面４ｐ，４ｑを形成している。放熱部４２，４２が形成する放熱面は、放熱部材３，５の放熱面３ｐ，５ｐと略平行な第一放熱面４ｐと、該第一放熱面４ｐに隣接する第二放熱面４ｑとを含む。本実施形態の半導体パッケージ１００においては、第一放熱面４ｐと、第二放熱面４ｑとが互いに略直交している。モールド樹脂部１５成形用の金型に対する微小な抜き角度を、上記第二放熱面４ｐに付与してもよい（略直交とする理由の１つ）。
【００３４】
図１〜図３に示す半導体パッケージ１００においては、各半導体チップ１，２に専用の放熱部材３，５と、放熱部４２，４２が形成する複数（半導体パッケージ１００では４面）の第一放熱面４ｐとが、上下方向において互いに重ならない位置関係となっている。具体的には、図３から明らかなように、各放熱部材３，５の放熱面３ｐ，５ｐと、中継部材４の１対の放熱部４２，４２に２面ずつ形成される第一放熱面４ｐ，４ｐとは面一である。これにより、放熱部材３，５の放熱面３ｐ，５ｐを冷却する冷却器と、中継部材４の第一放熱面４ｐ，４ｐを冷却する冷却器との兼用が容易である。また、半田リフローに先立って行なうべき、放熱部材３，５と中継部材４との組付けおよび治具固定を、中継部材４の第一放熱面４ｐ，４ｐを基準に行なえる。したがって、半田リフロー後における、放熱部材３、放熱部材５および中継部材４の、３者の組付け精度を高くできる。放熱部材３，５の放熱面３ｐ，５ｐの平行精度が高いと、図示しない冷却器との密着性も良好となり、高冷却効率を期待できる。
【００３５】
図３に示すように、半導体パッケージ１００を構成する中継部材４は、放熱部４２，４２を含む上下方向に関する断面でＨ形状を呈している。具体的には、放熱部４２，４２の第一放熱面４ｐと、第二放熱面４ｑとが略垂直に交わり、さらに、素子搭載部４１の上下面４１ｒ，４１ｒと、放熱部４２，４２の内側面４２ｒ，４２ｒとにより、半導体チップ１，２の収容凹所が形成されている。この凹所の深さは、半導体チップ１、放熱部材３、導体ブロック６および３層の接合部１３の合計厚さに等しく調整される。
【００３６】
また、図３に示すように、素子搭載部４１の厚さは一定とされ、その厚さｄ１は、各放熱部材３，５の厚さｄ２よりも大となるように調整されている。これにより、半導体チップ１，２から素子搭載部４１に付与された熱が、効率良く放熱部４２，４２に伝達される。
【００３７】
なお、図５の断面模式図に示す半導体パッケージ１０２の中継部材４ｂも、Ｈ形状の概念に含まれる。すなわち、上下方向に関する素子搭載部４３の厚さを一定とし、第一放熱面４ｐおよび第二放熱面４ｑを有する放熱部４４，４４の、上下方向に関する厚さが連続的に変化していてもよい。場合によっては、その方が（図５の形態）、素子搭載部４３の上下面４３ｒ，４３ｒと、放熱部４４，４４の内側面４４ｒ，４４ｒとにより形成された収容凹所への、モールド樹脂の流れ込み性の良化を期待できる。
【００３８】
また、図４の断面模式図に示す半導体パッケージ１０１も、好適な実施形態の１つとして示せる。半導体パッケージ１０１は、断面Ｔ字形状を呈する中継部材４ａを備えている。図１〜図３に示した中継部材４のうち、一方の放熱部４２を省略した形態が、図４に示す中継部材４ａである。断面Ｔ字形状の中継部材４ａによれば、断面Ｈ形状の中継部材４に比べ、冷却効率は若干低下するものの、以下に示す利点が得られる。すなわち、中継部材４ａのうち、素子搭載部４１の一方の端に放熱部４２を設け、その放熱部４２が設けられた側とは１８０°反対側から、制御信号リード端子１１，１２、Ｐ側電極リード端子８（図示せず）、中点電極リード端子９（図示せず）およびＮ側電極リード端子１０をモールド樹脂部１５の外側に引き出すことができる。もちろん、半導体パッケージ１０２自体もコンパクトである。
【００３９】
なお、図１〜図５に示す半導体パッケージ１００，１０１，１０２のいずれについても、上相半導体チップ１が、下相半導体チップ２の真下（または真上）に位置する配置が採用されている。つまり、両半導体チップ１，２が上下方向において並進対称である。この配置は、中継部材４，４ａ，４ｂの持つインダクタ成分をできる限り小さくするという観点において有利である。
【００４０】
半導体パッケージ１００の組立は、以下の手順にて行なうことができる。図６に示すように、まず、上相半導体チップ１を、放熱部材３に載置する。放熱部材３には、半田接合材１３がスクリーン印刷等の方法により形成されている。上相半導体チップ１のゲート等の電極と、上相制御信号リード端子群１１とをボンディングワイヤ１４で接続する。上相半導体チップ１の上に、半田接合材１３を介して導体ブロック６を載置する。その後、半田リフローを行なう。
【００４１】
なお、上記の組立工程には、リードフレームを使用した公知の方法を採用するとよい。すなわち、放熱部材３と一体形成されたＰ側電極リード端子８が、モールド樹脂部１５の形成後に切断可能な連結部により上相制御信号リード端子群１１と連結されてなる、リードフレームを使用することができる。つまり、Ｐ側電極リード端子８と上相制御信号リード端子群１１とを同一方向に引き出すのは、リードフレームを用いた製法上の要請でもある。
【００４２】
同様の手順にて、下相半導体チップ２と中継部材４とを接合する。そして、図７に示すように、上相半導体チップ１と、下相半導体チップ２とを位置決めおよび治具固定して、導体ブロック６と中継部材４、導体ブロック７と放熱部材５とを半田接合する。その後、インサート成形法等によりモールド樹脂部１５を形成し、各リード端子同士を分離させることにより、図２に示す半導体パッケージ１００が得られる。
【図面の簡単な説明】
【図１】本発明の半導体パッケージの斜視図（モールド樹脂部無し）。
【図２】本発明の半導体パッケージの斜視図（モールド樹脂部有り）。
【図３】本発明の半導体パッケージの断面模式図。
【図４】半導体パッケージの好適な別形態を示す断面模式図。
【図５】半導体パッケージの好適な別形態を示す断面模式図。
【図６】図１の半導体パッケージの組立手順を示す分解斜視図。
【図７】図６に続く半導体パッケージの分解斜視図。
【符号の説明】
１ 半導体スイッチング素子（上相）
２ 半導体スイッチング素子（下相）
３，５ 放熱部材
３ｐ，５ｐ 放熱部材の放熱面
４，４ａ，４ｂ 中継部材
４ｐ 第一放熱面
４ｑ 第二放熱面
６，７ 導体ブロック（スペーサ）
１１ 上相制御信号リード端子群
１２ 下相制御信号リード端子群
１５ モールド樹脂部
４１，４３ 素子搭載部
４２，４４ 放熱部
１００，１０１，１０２ 半導体パッケージ（半導体装置）
【発明の属する技術分野】
本発明は、半導体装置に関する。
【０００２】
【従来の技術】
モータ駆動用インバータ回路に使用される半導体パワー素子において、放熱性能を向上させるため、ボンディングワイヤが接続されている表面（ＩＧＢＴではエミッタ面）側にも放熱部材（ヒートシンク）を設けるとともに、一体に樹脂モールドしたパワー素子パッケージが考案されている。代表的なパワー素子であるＩＧＢＴ（Insulated Gate Bipolar Transistor）を例にすると、パワー素子の上下面にそれぞれ露出するエミッタとコレクタは、そのパワー素子（以下、半導体スイッチング素子ともいう）の上下に配されるヒートシンクに直接またはスペーサを介してそれぞれ半田接続される。この場合のヒートシンクは、大電流経路としての機能も有する。一方、パワー素子のゲート（制御電極）と、モールド樹脂の外に延出する制御信号リード端子とは、ボンディングワイヤにより導通接続される。
【０００３】
インバータ回路を構成する場合、上相スイッチング素子と下相スイッチング素子とが直列接続される。そのため、各スイッチング素子を１つ１つ個別に樹脂モールドするよりも、予め直列接続した形で樹脂モールドすることが提案されている。すなわち、下記特許文献１には、上相スイッチング素子と下相スイッチング素子とを一体に樹脂モールドした２ｉｎ１半導体パワーパッケージの構造が開示されている。このような半導体パワーパッケージは、部品点数の低減という観点で極めて有利である。また、各スイッチング素子に共有される放熱部材が、モータ等の負荷に接続される中点電極となるため、中点電極が持つインダクタ成分も小さくできる。インダクタ成分の低減は、サージ電圧の低減に直結するので非常に好ましい。
【０００４】
インダクタ成分の低減という点に着目すれば、上相スイッチング素子と下相スイッチング素子とを、なるべく接近させるほうがよい。すなわち、下記特許文献２には、上相スイッチング素子と下相スイッチング素子とを、縦積みして一体樹脂モールドしたパッケージ構造が開示されている。
【０００５】
【特許文献１】
特開２００１−３０８２６３号公報
【特許文献２】
特開２００２−２６２５１号公報
【０００６】
【発明が解決しようとする課題】
確かに、上記特許文献２に記載された構造によれば、上記特許文献１に記載された構造よりも中点電極のインダクタ成分を小さくできるため、サージ電圧の低減という点では有利である。しかしながら、上記特許文献２に記載された構造では、各スイッチング素子の冷却が、一方の主面側からしか行なわれないという問題がある。放熱性という点では、特許文献１に記載されているように、各スイッチング素子を面内方向に並べて配置し、両面から冷却できるようにする構造のほうが好ましい。
【０００７】
本発明の課題は、低サージ電圧と、高放熱性とを両立した半導体装置を提供することにある。
【０００８】
【課題を解決するための手段及び作用・効果】
上記課題を解決するために第１の本発明の半導体装置は、厚さ方向に所定の間隔を置いて平行配置された、１対の板状の半導体スイッチング素子と、それら半導体スイッチング素子の中点電極をなす中継部材と、半導体スイッチング素子の各々に対し、中継部材とは反対側に配置された放熱部材と、それら放熱部材と中継部材との間を充填するモールド樹脂部とを備え、半導体スイッチング素子の厚さ方向を上下方向としたとき、中継部材は、上下に配置された半導体スイッチング素子の各々に直接または間接接合された素子搭載部と、該素子搭載部に隣接して設けられ、上下方向に関して素子搭載部よりも厚肉に形成された放熱部と、を含み、前記放熱部材の各々は、互いに略平行な放熱面を有し、前記中継部材の前記放熱部は、前記放熱部材の各放熱面と略平行な第一放熱面と、該第一放熱面に隣接する第二放熱面とを形成し、前記放熱部材が有する放熱面と、前記中継部材の前記第一放熱面とが面一となるように調整されていることを特徴とする。
【０００９】
上記本発明の半導体装置は、２つの半導体スイッチング素子を、中継部材を介して縦積みし、さらに上下に放熱部材を配置したものである。１対の放熱部材は、たとえば板状の金属部材であり、電流経路に兼用することができる。各スイッチング素子の間に介挿される中継部材は、中点電極をなしている。各半導体スイッチング素子が縦積みされる構造なので、中継部材の持つインダクタ成分を小さくすることができる。この中継部材は、従来の縦積み構造（特許文献２参照）だとモールド樹脂部に埋もれて冷却機能を有していなかった。ところが本発明の半導体装置では、半導体スイッチング素子が接合される素子搭載部よりも、上下方向に厚肉な放熱部を素子搭載部に隣接して設けるようにしている。したがって、放熱部の少なくとも一部がモールド樹脂部から露出するようにすれば、半導体スイッチング素子→素子搭載部→放熱部→外気（または冷却器）という放熱経路を確保でき、中継部材自体の冷却機能を、十分に期待できる。
【００１０】
好適な態様において、放熱部材の各々は、互いに略平行な放熱面を有し、中継部材の放熱部は、放熱部材の各放熱面と略平行な第一放熱面と、該第一放熱面に隣接する第二放熱面とを形成している。このように、中継部材の持つ放熱面を、各半導体スイッチング素子の上または下に配置される放熱部材の放熱面と平行にすれば、それらの放熱面を同一方向より冷却することが可能となる。すなわち、冷却器を配置するような場合に有利である。
【００１１】
具体的に、上記好適態様において、放熱部は、素子搭載部と一体に成形されたものであるとともに、上下方向において放熱部材のいずれとも重ならない位置で上記した第一放熱面を形成している。素子搭載部と放熱部とを一体にすることにより、熱抵抗をできるだけ小さくできる。また、各半導体スイッチング素子に専用の放熱部材に、放熱部が形成する第一放熱面が上下方向で重ならないようにしているので、第一放熱面を露出させるようにモールド樹脂部を形成することも、比較的容易にできる。
【００１２】
より好適には、放熱部材が有する放熱面と、中継部材の第一放熱面とが面一となるように構成することである。これによれば、上記の両放熱面を同一方向より冷却することが一層容易になる。
【００１３】
また、本発明の半導体装置を製造するにあたって、半導体スイッチング素子と中継部材との接合、半導体スイッチング素子と放熱部材との接合は、各部品同士を治具で固定して行なうこととなる。放熱部材が有する放熱面と、中継部材の第一放熱面とが面一である場合、第一放熱面を基準に、放熱部材と中継部材との組付けおよび治具固定を、容易かつ高精度に行なえる。これにより、たとえば半田リフロー後、あるいは樹脂モールド後における、本半導体装置を構成する各部品同士の組付け精度の向上を見込める。また、放熱部材同士の平行出しが高精度に行なわれていると、各放熱部材と冷却器との密着性が高まり、冷却効率も高くなる。
【００１４】
また、本発明の半導体装置は、一端がモールド樹脂部に埋設されて半導体スイッチング素子の制御電極に導通し、他端が前記モールド樹脂部の外側に引き出される制御信号リード端子が設けられる。そして、中継部材の素子搭載部には、制御信号リード端子の引き出し方向と略直交する方向の両側に放熱部を隣接させることができる。このようにすると、放熱部を一方側にのみ設ける場合よりも、放熱面の面積を単純に２倍にできる。また、四方からの冷却が可能となる点も見逃せない。
【００１５】
また、中継部材は、上下方向に関する断面でＨ形状を呈するように構成されているとよい。つまり、アルファベットの“Ｈ”に基づく２箇所の凹所に、１対の半導体スイッチング素子をちょうど収容できるので、Ｈ形状は、極めて都合よくできた形状であるといえる。
【００１６】
また、中継部材は、放熱部の第一放熱面と第二放熱面とが略垂直に交差するように構成するとよい。そして、素子搭載部の上下面と、放熱部の内側面とにより半導体スイッチング素子の収容凹所が形成される。このような構成によれば、モールド樹脂部の成形容易性も高い。なお、成形金型との間に要求される抜き角度程度の傾きは、略垂直に含まれる。
【００１７】
また、第２の本発明の半導体装置は、厚さ方向に所定の間隔を置いて平行配置された、１対の板状の半導体スイッチング素子と、それら半導体スイッチング素子の中点電極をなす中継部材と、前記半導体スイッチング素子の各々に対し、前記中継部材とは反対側に配置された放熱部材と、それら放熱部材と前記中継部材との間を充填するモールド樹脂部とを備え、前記半導体スイッチング素子の厚さ方向を上下方向としたとき、前記中継部材は、上下に配置された前記半導体スイッチング素子の各々に直接または間接接合された素子搭載部と、該素子搭載部に隣接して設けられ、前記上下方向に関して前記素子搭載部よりも厚肉に形成された放熱部と、を含み、前記上下方向に関し、前記中継部材の前記素子搭載部は、前記放熱部材よりも厚肉であることを特徴とする。この構成によれば、半導体スイッチング素子に発生する熱を、放熱部に素早く伝達させることができる。
【００１８】
また、一方の半導体スイッチング素子が、上下方向に関し、他方の半導体スイッチング素子の真上または真下に位置している。この配置によれば、各半導体スイッチング素子の距離を最小、すなわち、中継部材が持つインダクタ成分を、できるだけ小さくできる。
【００１９】
【発明の実施の形態】
以下、添付の図面を参照しつつ本発明の実施形態について説明する。
図１および図２に示すのは、本発明にかかる２ｉｎ１両面放熱半導体パッケージ１００（場合によっては４面冷却）の斜視図である。図３に示すのは、図２中に示すＡ−Ａ’線を含む断面模式図である。ただし、図１では、モールド樹脂部１５を除去した形態を示している。
【００２０】
このような半導体パッケージ１００は、たとえばブラシレスモータ用の三相インバータ回路の一部を構成する。半導体スイッチング素子１，２（以下、単に半導体チップともいう）の種類には、たとえばＩＧＢＴやパワーＭＯＳＦＥＴを示すことができる。本実施形態では、パワーＭＯＳＦＥＴを例示している。
【００２１】
図１および図２に示すように、半導体パッケージ１００は、厚さ方向の上下に平行配置された１対の半導体チップ１，２と、中点電極をなすＨ形状の中継部材４と、半導体チップ１，２の各々に対し、中継部材４の素子搭載部４１とは反対側に配置された放熱部材３，５とを互いに組付けて一体化したものである。中継部材４は、半導体チップ１，２が直接または導体ブロック６を介して接合される素子搭載部４１と、該素子搭載部４１に隣接する放熱部４２，４２とから構成されている。この中継部材４は、素子搭載部４１が半導体チップ１，２より取得した熱を、放熱部４２，４２より半導体パッケージ１００の外部に放出させることが可能である。以下、詳しく説明する。
【００２２】
薄板状の半導体チップ１，２は、互いに等価な回路構成を有し、一方の主面側にゲートとソース（ＩＧＢＴの場合はエミッタ）が露出し、他方の主面側にドレイン（ＩＧＢＴの場合はコレクタ）が露出するように構成されている。インバータ回路の上相をなす上相半導体チップ１と放熱部材３とは、半田や銀ロウなどの接合材１３により直接接合されおり、上相半導体チップ１のドレインと放熱部材３とが導通して同電位となっている。また、上相半導体チップ１と、中継部材４の素子搭載部４１とは、導体ブロック６を介して接合材１３，１３により接合されており、上相半導体チップ１のソースと中継部材４とが導通して同電位となっている。
【００２３】
インバータ回路の下相をなす下相半導体チップ２と放熱部材５とは、導体ブロック７を介して接合材１３，１３により接合され、下相半導体チップ２のソースと放熱部材５とが導通して同電位となっている。また、下相半導体チップ２と、中継部材４の素子搭載部４１とは、接合材１３により直接接合されており、下相半導体チップ２のドレインと中継部材４とが導通して同電位となっている。
【００２４】
また、半導体パッケージ１００には、一端がモールド樹脂部１５に埋設されて半導体チップ１，２のゲート等の電極に導通し、他端がモールド樹脂部１５の外側に引き出される制御信号リード端子群１１，１２（または端子）が設けられている。個々の制御信号リード端子は、ボンディングワイヤ１４により半導体チップ１，２に接続されている。制御信号リード端子群１１，１２は、たとえばゲート制御リード端子、温度検出リード端子（アノード側とカソード側を含む）、電流検出リード端子、電位検出リード端子などを含む。
【００２５】
各半導体チップ１，２に専用の放熱部材３，５は、それぞれ扁平状または板状の形態をなす。放熱部材３，５は、モールド樹脂部１５の外側に露出し、互いに略平行な放熱面３ｐ，５ｐを有する。各放熱部材３，５は、熱伝導性および電気伝導性の観点から、たとえばＣｕ、Ｗ、ＭｏおよびＡｌのグループから選択される１種の金属材料、もしくはそれらの金属材料を主体とする合金により構成されることが好ましい。なお、中継部材４および導体ブロック６，７についても、放熱部材３，５と同様の材料にて構成するとよい。
【００２６】
なお、樹脂バリの発生により、外観上、放熱部材３，５の放熱面３ｐ，５ｐがモールド樹脂部１５に埋没する場合がある。その場合には、研削などの加工により、放熱面３ｐ，５ｐをモールド樹脂部１５から露出させるとよい。これについては、以下に説明する中継部材４の、第一放熱面４ｐおよび第二放熱面４ｑについても同様のことが言える。
【００２７】
上相半導体チップ１側の放熱部材３には、電源正極に接続されるＰ側電極リード端子８が一体に取り付けられている。下相半導体チップ２側の放熱部材５には、電源負極に接続されるＮ側電極リード端子１０が一体に取り付けられている。中継部材４には、中点電極リード端子９が一体に取り付けられている。Ｐ側電極リード端子８、Ｎ側電極リード端子１０および中点電極リード端子９は、モールド樹脂部１５の外側に延出している。
【００２８】
本実施形態においては、上記した電流経路用の各リード端子８，９，１０と、制御信号リード端子群１１，１２とを同一方向に引き出すようにして、製造時の利便性を図っている（詳細は後述）。ただし、電流経路用のリード端子８，９，１０と、制御信号リード端子群１１，１２とを１８０°反対側方向、もしくは９０°の角度で交差する方向に引き出すことも不可能ではない。
【００２９】
モールド樹脂部１５は、半導体チップ１，２の周側面を被覆するとともに、中継部材４および放熱部材３，５により形成される空間を充填している。モールド樹脂部１５は、たとえばエポキシ樹脂により構成されるものであり、半導体パッケージ１００を構成する各部品を接合材１３で接合した後に、インサート成形法等の樹脂成形方法により形成される。
【００３０】
上相半導体チップ１と、下相半導体チップ２との中点電極（具体的にはインバータ回路の中点電極）をなす中継部材４は、素子搭載部４１と放熱部４２，４２とから構成されている。素子搭載部４１が受けた熱は、放熱部４２，４２に伝達されて、半導体パッケージ１００の外部に放出される。これにより、上相半導体チップ１のソース露出面と、下相半導体チップ２のドレイン露出面との冷却が可能となる。
【００３１】
素子搭載部４１には、中点電極リード端子９が一体に取り付けられている。中点電極リード端子９は、モータ等の負荷に接続されるものである。放熱部４２，４２は、素子搭載部４１の両側に位置している。素子搭載部４１と、放熱部４２，４２とは鋳造等の金属成形法により一体成形される。そのため、両者の間の熱伝達性は良好である。
【００３２】
半導体チップ１，２の厚さ方向を上下方向と定義する。放熱部４２，４２は、中継部材４のうち、上下方向において、素子搭載部４１よりも厚肉に形成された部分を構成している。素子搭載部４１には、半導体チップ１，２の制御信号リード端子群１１，１２、Ｐ側電極リード端子８、中点電極リード端子９およびＮ側電極リード端子１０の、モールド樹脂部１５の外側への引き出し方向に直交する方向の両側に放熱部４２，４２が位置する形となっている。これは、放熱部４２，４２の形成により、リードの引き出しが邪魔されない構造である。
【００３３】
図２に示すように、放熱部４２，４２は、モールド樹脂部１５の外側に露出する放熱面４ｐ，４ｑを形成している。放熱部４２，４２が形成する放熱面は、放熱部材３，５の放熱面３ｐ，５ｐと略平行な第一放熱面４ｐと、該第一放熱面４ｐに隣接する第二放熱面４ｑとを含む。本実施形態の半導体パッケージ１００においては、第一放熱面４ｐと、第二放熱面４ｑとが互いに略直交している。モールド樹脂部１５成形用の金型に対する微小な抜き角度を、上記第二放熱面４ｐに付与してもよい（略直交とする理由の１つ）。
【００３４】
図１〜図３に示す半導体パッケージ１００においては、各半導体チップ１，２に専用の放熱部材３，５と、放熱部４２，４２が形成する複数（半導体パッケージ１００では４面）の第一放熱面４ｐとが、上下方向において互いに重ならない位置関係となっている。具体的には、図３から明らかなように、各放熱部材３，５の放熱面３ｐ，５ｐと、中継部材４の１対の放熱部４２，４２に２面ずつ形成される第一放熱面４ｐ，４ｐとは面一である。これにより、放熱部材３，５の放熱面３ｐ，５ｐを冷却する冷却器と、中継部材４の第一放熱面４ｐ，４ｐを冷却する冷却器との兼用が容易である。また、半田リフローに先立って行なうべき、放熱部材３，５と中継部材４との組付けおよび治具固定を、中継部材４の第一放熱面４ｐ，４ｐを基準に行なえる。したがって、半田リフロー後における、放熱部材３、放熱部材５および中継部材４の、３者の組付け精度を高くできる。放熱部材３，５の放熱面３ｐ，５ｐの平行精度が高いと、図示しない冷却器との密着性も良好となり、高冷却効率を期待できる。
【００３５】
図３に示すように、半導体パッケージ１００を構成する中継部材４は、放熱部４２，４２を含む上下方向に関する断面でＨ形状を呈している。具体的には、放熱部４２，４２の第一放熱面４ｐと、第二放熱面４ｑとが略垂直に交わり、さらに、素子搭載部４１の上下面４１ｒ，４１ｒと、放熱部４２，４２の内側面４２ｒ，４２ｒとにより、半導体チップ１，２の収容凹所が形成されている。この凹所の深さは、半導体チップ１、放熱部材３、導体ブロック６および３層の接合部１３の合計厚さに等しく調整される。
【００３６】
また、図３に示すように、素子搭載部４１の厚さは一定とされ、その厚さｄ１は、各放熱部材３，５の厚さｄ２よりも大となるように調整されている。これにより、半導体チップ１，２から素子搭載部４１に付与された熱が、効率良く放熱部４２，４２に伝達される。
【００３７】
なお、図５の断面模式図に示す半導体パッケージ１０２の中継部材４ｂも、Ｈ形状の概念に含まれる。すなわち、上下方向に関する素子搭載部４３の厚さを一定とし、第一放熱面４ｐおよび第二放熱面４ｑを有する放熱部４４，４４の、上下方向に関する厚さが連続的に変化していてもよい。場合によっては、その方が（図５の形態）、素子搭載部４３の上下面４３ｒ，４３ｒと、放熱部４４，４４の内側面４４ｒ，４４ｒとにより形成された収容凹所への、モールド樹脂の流れ込み性の良化を期待できる。
【００３８】
また、図４の断面模式図に示す半導体パッケージ１０１も、好適な実施形態の１つとして示せる。半導体パッケージ１０１は、断面Ｔ字形状を呈する中継部材４ａを備えている。図１〜図３に示した中継部材４のうち、一方の放熱部４２を省略した形態が、図４に示す中継部材４ａである。断面Ｔ字形状の中継部材４ａによれば、断面Ｈ形状の中継部材４に比べ、冷却効率は若干低下するものの、以下に示す利点が得られる。すなわち、中継部材４ａのうち、素子搭載部４１の一方の端に放熱部４２を設け、その放熱部４２が設けられた側とは１８０°反対側から、制御信号リード端子１１，１２、Ｐ側電極リード端子８（図示せず）、中点電極リード端子９（図示せず）およびＮ側電極リード端子１０をモールド樹脂部１５の外側に引き出すことができる。もちろん、半導体パッケージ１０２自体もコンパクトである。
【００３９】
なお、図１〜図５に示す半導体パッケージ１００，１０１，１０２のいずれについても、上相半導体チップ１が、下相半導体チップ２の真下（または真上）に位置する配置が採用されている。つまり、両半導体チップ１，２が上下方向において並進対称である。この配置は、中継部材４，４ａ，４ｂの持つインダクタ成分をできる限り小さくするという観点において有利である。
【００４０】
半導体パッケージ１００の組立は、以下の手順にて行なうことができる。図６に示すように、まず、上相半導体チップ１を、放熱部材３に載置する。放熱部材３には、半田接合材１３がスクリーン印刷等の方法により形成されている。上相半導体チップ１のゲート等の電極と、上相制御信号リード端子群１１とをボンディングワイヤ１４で接続する。上相半導体チップ１の上に、半田接合材１３を介して導体ブロック６を載置する。その後、半田リフローを行なう。
【００４１】
なお、上記の組立工程には、リードフレームを使用した公知の方法を採用するとよい。すなわち、放熱部材３と一体形成されたＰ側電極リード端子８が、モールド樹脂部１５の形成後に切断可能な連結部により上相制御信号リード端子群１１と連結されてなる、リードフレームを使用することができる。つまり、Ｐ側電極リード端子８と上相制御信号リード端子群１１とを同一方向に引き出すのは、リードフレームを用いた製法上の要請でもある。
【００４２】
同様の手順にて、下相半導体チップ２と中継部材４とを接合する。そして、図７に示すように、上相半導体チップ１と、下相半導体チップ２とを位置決めおよび治具固定して、導体ブロック６と中継部材４、導体ブロック７と放熱部材５とを半田接合する。その後、インサート成形法等によりモールド樹脂部１５を形成し、各リード端子同士を分離させることにより、図２に示す半導体パッケージ１００が得られる。
【図面の簡単な説明】
【図１】本発明の半導体パッケージの斜視図（モールド樹脂部無し）。
【図２】本発明の半導体パッケージの斜視図（モールド樹脂部有り）。
【図３】本発明の半導体パッケージの断面模式図。
【図４】半導体パッケージの好適な別形態を示す断面模式図。
【図５】半導体パッケージの好適な別形態を示す断面模式図。
【図６】図１の半導体パッケージの組立手順を示す分解斜視図。
【図７】図６に続く半導体パッケージの分解斜視図。
【符号の説明】
１ 半導体スイッチング素子（上相）
２ 半導体スイッチング素子（下相）
３，５ 放熱部材
３ｐ，５ｐ 放熱部材の放熱面
４，４ａ，４ｂ 中継部材
４ｐ 第一放熱面
４ｑ 第二放熱面
６，７ 導体ブロック（スペーサ）
１１ 上相制御信号リード端子群
１２ 下相制御信号リード端子群
１５ モールド樹脂部
４１，４３ 素子搭載部
４２，４４ 放熱部
１００，１０１，１０２ 半導体パッケージ（半導体装置）
Claims (8)
- 厚さ方向に所定の間隔を置いて平行配置された、１対の板状の半導体スイッチング素子と、それら半導体スイッチング素子の中点電極をなす中継部材と、前記半導体スイッチング素子の各々に対し、前記中継部材とは反対側に配置された放熱部材と、それら放熱部材と前記中継部材との間を充填するモールド樹脂部とを備え、
前記半導体スイッチング素子の厚さ方向を上下方向としたとき、
前記中継部材は、上下に配置された前記半導体スイッチング素子の各々に直接または間接接合された素子搭載部と、該素子搭載部に隣接して設けられ、前記上下方向に関して前記素子搭載部よりも厚肉に形成された放熱部と、を含み、
前記放熱部材の各々は、互いに略平行な放熱面を有し、前記中継部材の前記放熱部は、前記放熱部材の各放熱面と略平行な第一放熱面と、該第一放熱面に隣接する第二放熱面とを形成し、
前記放熱部材が有する放熱面と、前記中継部材の前記第一放熱面とが面一となるように調整されていることを特徴とする半導体装置。 - 前記放熱部は、前記素子搭載部と一体に成形されたものであるとともに、前記上下方向において前記放熱部材のいずれとも重ならない位置で前記第一放熱面を形成している請求項１記載の半導体装置。
- 一端が前記モールド樹脂部に埋設されて前記半導体スイッチング素子の制御電極に導通し、他端が前記モールド樹脂部の外側に引き出される制御信号リード端子を備え、
前記中継部材の前記素子搭載部には、前記制御信号リード端子の引き出し方向と略直交する方向の両側に前記放熱部が隣接している請求項１又は２に記載の半導体装置。 - 前記中継部材は、前記上下方向に関する断面でＨ形状を呈するように構成されている請求項１又は２に記載の半導体装置。
- 前記中継部材は、前記放熱部の前記第一放熱面と前記第二放熱面とが略垂直に交差するように構成され、前記素子搭載部の上下面と、前記放熱部の内側面とにより前記半導体スイッチング素子の収容凹所が形成されている請求項４記載の半導体装置。
- 前記上下方向に関し、前記中継部材の前記素子搭載部は、前記放熱部材よりも厚肉である請求項１ないし５のいずれか１項に記載の半導体装置。
- 厚さ方向に所定の間隔を置いて平行配置された、１対の板状の半導体スイッチング素子と、それら半導体スイッチング素子の中点電極をなす中継部材と、前記半導体スイッチング素子の各々に対し、前記中継部材とは反対側に配置された放熱部材と、それら放熱部材と前記中継部材との間を充填するモールド樹脂部とを備え、
前記半導体スイッチング素子の厚さ方向を上下方向としたとき、
前記中継部材は、上下に配置された前記半導体スイッチング素子の各々に直接または間接接合された素子搭載部と、該素子搭載部に隣接して設けられ、前記上下方向に関して前記素子搭載部よりも厚肉に形成された放熱部と、を含み、
前記上下方向に関し、前記中継部材の前記素子搭載部は、前記放熱部材よりも厚肉であることを特徴とする半導体装置。 - 一方の前記半導体スイッチング素子が、前記上下方向に関し、他方の前記半導体スイッチング素子の真上または真下に位置している請求項１ないし７のいずれか１項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003085504A JP4019989B2 (ja) | 2003-03-26 | 2003-03-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003085504A JP4019989B2 (ja) | 2003-03-26 | 2003-03-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004296663A JP2004296663A (ja) | 2004-10-21 |
| JP4019989B2 true JP4019989B2 (ja) | 2007-12-12 |
Family
ID=33400412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003085504A Expired - Fee Related JP4019989B2 (ja) | 2003-03-26 | 2003-03-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4019989B2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4522271B2 (ja) * | 2005-01-20 | 2010-08-11 | 富士通株式会社 | 電子装置及びこれに用いられる放熱板アセンブリ |
| JP4979909B2 (ja) | 2005-08-19 | 2012-07-18 | 株式会社日立製作所 | 電力変換装置 |
| US8094034B2 (en) | 2007-09-18 | 2012-01-10 | Georgia Tech Research Corporation | Detecting actuation of electrical devices using electrical noise over a power line |
| JP5125530B2 (ja) * | 2008-01-16 | 2013-01-23 | 日産自動車株式会社 | 電力変換装置 |
| JP5217015B2 (ja) * | 2008-01-16 | 2013-06-19 | 日産自動車株式会社 | 電力変換装置及びその製造方法 |
| JP4937951B2 (ja) * | 2008-03-25 | 2012-05-23 | 三菱電機株式会社 | 電力用半導体装置およびその製造方法 |
| JP2009283656A (ja) | 2008-05-22 | 2009-12-03 | Denso Corp | 半導体装置およびその製造方法 |
| WO2009150875A1 (ja) | 2008-06-12 | 2009-12-17 | 株式会社安川電機 | パワーモジュールおよびその制御方法 |
| JP5268660B2 (ja) * | 2009-01-08 | 2013-08-21 | 三菱電機株式会社 | パワーモジュール及びパワー半導体装置 |
| US9766277B2 (en) | 2009-09-25 | 2017-09-19 | Belkin International, Inc. | Self-calibrating contactless power consumption sensing |
| JP5213884B2 (ja) | 2010-01-27 | 2013-06-19 | 三菱電機株式会社 | 半導体装置モジュール |
| JP5242629B2 (ja) * | 2010-05-10 | 2013-07-24 | 株式会社東芝 | 電力用半導体素子 |
| US9291694B2 (en) | 2010-07-02 | 2016-03-22 | Belkin International, Inc. | System and method for monitoring electrical power usage in an electrical power infrastructure of a building |
| CA3035892C (en) | 2010-07-02 | 2021-06-29 | Belkin International, Inc. | Systems and methods for measuring electrical power usage in a structure and systems and methods of calibrating the same |
| JP5440427B2 (ja) * | 2010-07-09 | 2014-03-12 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP2013258387A (ja) * | 2012-05-15 | 2013-12-26 | Rohm Co Ltd | パワーモジュール半導体装置 |
| JP5444486B2 (ja) * | 2013-02-15 | 2014-03-19 | 株式会社東芝 | インバータ装置 |
| EP3226293B1 (en) | 2014-11-27 | 2022-05-11 | Mitsubishi Electric Corporation | Semiconductor module and semiconductor driving device |
| JP6783128B2 (ja) * | 2016-12-06 | 2020-11-11 | 三菱電機株式会社 | リード加工装置 |
| WO2018150449A1 (ja) * | 2017-02-14 | 2018-08-23 | 日本精工株式会社 | 半導体モジュールおよびその製造方法と、これを備えた駆動装置、電動パワーステアリング装置 |
| FR3073978B1 (fr) * | 2017-11-17 | 2022-10-28 | Inst Vedecom | Module electronique de puissance et systeme electronique comprenant un tel module electronique |
-
2003
- 2003-03-26 JP JP2003085504A patent/JP4019989B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004296663A (ja) | 2004-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4019989B2 (ja) | 半導体装置 | |
| JP7204770B2 (ja) | 両面冷却型パワーモジュールおよびその製造方法 | |
| US8497572B2 (en) | Semiconductor module and method of manufacturing the same | |
| JP4192396B2 (ja) | 半導体スイッチングモジュ−ル及びそれを用いた半導体装置 | |
| JP3516789B2 (ja) | 半導体パワーモジュール | |
| JP4239580B2 (ja) | 半導体装置 | |
| US9035453B2 (en) | Semiconductor device | |
| JP7159620B2 (ja) | 半導体装置、冷却モジュール、電力変換装置及び電動車両 | |
| US10811345B2 (en) | Semiconductor device and method of manufacturing the same | |
| US8610263B2 (en) | Semiconductor device module | |
| JP2000164800A (ja) | 半導体モジュール | |
| JP2015095560A (ja) | パワーモジュール | |
| US11195775B2 (en) | Semiconductor module, semiconductor device, and manufacturing method of semiconductor module | |
| JP7313413B2 (ja) | 半導体装置 | |
| US11315850B2 (en) | Semiconductor device | |
| WO2005119896A1 (ja) | インバータ装置 | |
| CN116646326B (zh) | 智能功率模块和具有其的电子设备 | |
| US10950526B2 (en) | Semiconductor device | |
| US20240021496A1 (en) | Semiconductor device | |
| JP2002050722A (ja) | 半導体パッケージおよびその応用装置 | |
| CN119517922A (zh) | 包括功率半导体模块和电流传感器的功率电子系统以及功率半导体模块 | |
| US11694948B2 (en) | Semiconductor device and semiconductor module using same | |
| JPH11220074A (ja) | 半導体装置 | |
| JP2005150419A (ja) | 半導体装置 | |
| CN116344482A (zh) | 半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050517 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060703 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070501 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070917 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |