JP4035751B2 - エンコーダの信号処理回路とその信号処理方法 - Google Patents
エンコーダの信号処理回路とその信号処理方法 Download PDFInfo
- Publication number
- JP4035751B2 JP4035751B2 JP2000073383A JP2000073383A JP4035751B2 JP 4035751 B2 JP4035751 B2 JP 4035751B2 JP 2000073383 A JP2000073383 A JP 2000073383A JP 2000073383 A JP2000073383 A JP 2000073383A JP 4035751 B2 JP4035751 B2 JP 4035751B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- input
- flip
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、検出物体の変位に対して、お互いに９０度位相の異なる２相の矩形波信号を出力するエンコーダの信号処理に関するもので、特にその矩形波信号のエッジ部に発生するジッタを除去する回路とその信号処理方法に関するものである。
【０００２】
【従来の技術】
エンコーダ信号のノイズ除去回路として、遅延フィルタを用いる方法（従来例１）がある。図３は従来のノイズ除去回路のブロック図である。入力信号はクロックの立ち上がりでサンプリングされる。３入力ＡＮＤまたは、３入力ＯＲゲート部では、連続する３クロックの間、エンコーダ信号が変化するかを検出する。すなわち、これらのゲート部出力は、３つのクロックの立ち上がり分、同じ状態を維持したときのみ出力される。これによりエッジ部に発生する瞬間的なノイズスパイクや、２クロック周期より短いジッタは除去される。
また、その他の従来例として特開平９−２５７５１６（従来例２）がある。図７はその接続図を示す。図８は動作を説明するための波形図である。エッジ部にジッタをもつ２相の矩形波信号の内一相ＰAをＤフリップフロップのＤ入力端子に供給し、他の一相ＰBをダイオードＤ1、コンデンサＣ1、抵抗Ｒ3で構成されるピークホールド回路に供給する。このピークホールド回路でエッジ部のジッタは除去され図８のＰDに示すような波形になる。この出力信号ＰDを波形整形回路を通して上記Ｄフリップフロップ回路のクロック入力に供給する。上記Ｄフリップフロップ回路の出力から変位の方向の信号Ｑcを、上記波形整形回路の出力からジッタを含まない変位量の信号ＰEが取り出せる。
【０００３】
【発明が解決しようとする課題】
エンコーダ信号の分解能を上げるため、電気的な内挿回路が使用される。この内挿回路はセンサ信号から得られた２相の正弦波信号を、あるビット数のデジタル信号に変換する。図４に内挿回路に入力される２相の正弦波信号ＳＡ、ＳＢとデジル信号出力Ｂ０〜Ｂ７との関係を示す。図５に図４に示したデジタル信号出力の最下位ビットＢ0とこの１つ上のビットＢ1を横軸方向に拡大した図を示す。センサ信号はあるＳ／Ｎを持った信号であるので、図５に示すように、デジタル信号出力は、ビットの切り替わり点において信号のＨ／Ｌが不確定部分をもつ。
一方、信号処理を容易にするため、また出力信号数を少なくするため、Ｂ0とＢ1を使って、２相の矩形波信号に変換して出力することも行われている。Ｂ0とＢ1のエクスクルーシブＯＲをとることによって２相の矩形波信号のＡ信号を、Ｂ1をつかってＡ信号と９０度位相の異なるＢ信号を生成している。図６に生成されたＡ信号、Ｂ信号を示す。デジタル信号の不確定な部分は図６に示すように、２相の矩形波信号（Ａ信号、Ｂ信号）のエッジ部に現れる。上述した原因で発生するジッタ部はセンサ信号の周期が長くなるとこれに比例して長くなるという特性をもち、従来例１の遅延型フィルタでは除去しきれないという問題があった。
また、従来例２ではピークホールド回路を使ってジッタを除去しており、この回路に使われるコンデンサの放電ための時間が必要になる。もし、放電時間を長くすると、高周波の入力信号に対応できず、放電時間を短くすると、ピークホールドの特性が悪くなり、広い周波数範囲の入力信号に対応できないという問題があった。
本発明はこのような問題点に鑑みてなされたものであり、遅延型フィルタやピークホールド回路によるジッタ除去方法では対応できなかった広い周波数範囲の入力信号に対応できるジッタ除去回路およびその信号処理方法を提供することを目的とする。
特に、エンコーダの９０度位相の異なる検出信号を電気的内挿回路を用いて高分解能にする際にこの検出信号の位相差を９０度に保ちながら、ジッタを除去することができるようにする。
【０００４】
【課題を解決するための手段】
上記問題を解決するため請求項１記載の発明は、検出物体の変位に対して、お互いに９０度位相の異なる２相の矩形波信号を出力するエンコーダの前記矩形波信号のエッジ部に発生するジッタを除去するエンコーダの信号処理回路において、前記２相の矩形波信号と該矩形波信号の反転信号を４組のＲＳフリップフロップの入力信号とし、前記４組のＲＳフリップフロップの出力の内２組のＲＳフリップフロップの出力のＡＮＤ信号とし、前記２組とは異なる別の２組のＲＳフリップフロップの出力のＡＮＤ信号をとることにより、エッジ部にジッタを持たない９０度位相の異なる２相の矩形波信号を出力する手段からなるものである。
また請求項２記載の発明は、検出物体の変位に対して、お互いに９０度位相の異なるＡ相とＢ相信号を出力するエンコーダの前記Ａ相、Ｂ相信号のエッジ部に発生するジッタを除去するエンコーダの信号処理回路において、前記Ａ相信号をＳ入力へ、前記Ｂ相信号をＲ入力される第１のＲＳフリップフロップと、前記Ｂ相の反転信号をＳ入力へ、前記Ａ相の反転信号をＲ入力される第２のＲＳフリップフロップと、前記Ａ相の反転信号をＳ入力へ、前記Ｂ相信号をＲ入力される第３のＲＳフリップフロップと、前記Ｂ相の反転信号をＳ入力へ、前記Ａ相信号をＲ入力される第４のＲＳフリップフロップと、前記第１のＲＳフリップフロップ出力信号と前記第２のＲＳフリップフロップ信号との論理積をとる第１のＡＮＤ回路と、前記第３のＲＳフリップフロップ出力信号と前記第４のＲＳフリップフロップ出力信号との論理積をとる第２のＡＮＤ回路とを備えたものである。
また請求項３記載の発明は、検出物体の変位に対して、お互いに９０度位相の異なるＡ相とＢ相信号を出力するエンコーダの前記Ａ相、Ｂ相信号のエッジ部に発生するジッタを除去するエンコーダの信号処理方法において、第１のＲＳフリップフロップのＳ入力へ、前記Ａ相信号を、前記Ｂ相信号をＲ入力へ入力し、第２のＲＳフリップフロップのＳ入力へ、前記Ｂ相の反転信号を、前記Ａ相の反転信号をＲ入力へ入力し、第３のＲＳフリップフロップのＳ入力へ、前記Ａ相の反転信号を、前記Ｂ相信号をＲ入力へ入力し、第４のＲＳフリップフロップのＳ入力へ、前記Ｂ相の反転信号を、前記Ａ相信号をＲ入力へ入力し、前記第１のＲＳフリップフロップ出力信号と前記第２のＲＳフリップフロップ信号との論理積をとった信号を真のＡ相信号とし、前記第３のＲＳフリップフロップ出力信号と前記第４のＲＳフリップフロップ出力信号との論理積をとった信号を真のＢ相信号としたものである。
【０００５】
【発明の実施の形態】
以下、本発明の実施の形態を図を用いて説明する。図１は本発明の実施の形態に係わる信号処理回路図である。図２は各部の動作を示す信号波形図である。
図１において１〜４はＮＡＮＤゲートで構成したＲＳフリップフロップである。
ＲＳフリップフロップ１のＳ入力Ｓ１には、図２のａで示したエッジ部にジッタを持つ２相の矩形波信号の内のＡ信号が、Ｒ入力Ｒ１には、図２のｂで示したＢ信号が入力される。
ＲＳフリップフロップ２のＳ入力Ｓ２には、図２のｄで示したＢ信号の反転信号であるＢ−信号が、Ｒ入力Ｒ２には図２のｃで示したＡ信号の反転信号であるＡ−信号が入力される。
さらに、ＲＳフリップフロップ３のＳ入力Ｓ３には、Ａ−信号が、Ｒ入力Ｒ３にはＢ信号が、ＲＳフリップフロップ４のＳ入力Ｓ４には、Ｂ−信号が、Ｒ入力Ｒ４にはＡ信号が入力される。
ＲＳフリップフロップ１の出力Ｑ１’には図２のｅで示した波形が出力され、ＲＳフリップフロップ２の出力Ｑ２’には図２のｆで示した波形が出力される。ＡＮＤゲート５で両者のＡＮＤ信号をとると、図２のｉで示したエッジ部にジッタを持たない出力Ａｏが得られる。
また、ＲＳフリップフロップ３の出力Ｑ３には図２のｇで示した波形が出力され、ＲＳフリップフロップ４の出力Ｑ４には図２のｈで示した波形が出力される。
ＡＮＤゲート６で両者のＡＮＤ信号をとると、図２のｊで示したエッジ部にジッタを持たない出力Ｂｏが得られる。ＡｏとＢｏはお互い９０度位相の異なる矩形波信号になる。
なお、ＲＳフリップフロップへの入力信号の組み合わせと出力信号の組み合わせは上記実施例だけとは限らない。また、ＲＳフリップフロップをＯＲゲートで構成しても、実施例と同じ機能が得られるのは明らかである。
【０００６】
【発明の効果】
本発明は、検出物体の変位に対してお互いに９０度位相の異なる２相の矩形波信号を出力するエンコーダの前記矩形波信号のエッジ部に発生するジッタを除去するエンコーダの信号処理回路において、前記２相の矩形波信号と該矩形波信号の反転信号を４組のＲＳフリップフロップの入力信号とし、前記４組のＲＳフリップフロップの出力の内２組のＲＳフリップフロップの出力のＡＮＤ信号とし、前記２組とは異なる別の２組のＲＳフリップフロップの出力のＡＮＤ信号をとることにより、エッジ部にジッタを持たない９０度位相の異なる２相の矩形波信号を出力する手段を備えたので、遅延型フィルタやピークホールド回路によるジッタ除去方法では対応できなかった広い周波数範囲の入力信号に対応できるジッタ除去回路およびその信号処理方法を提供するできる。
特に、エンコーダの９０度位相の異なる検出信号を電気的内挿回路を用いて高分解能にする際にこの検出信号の位相差を９０度に保ちながら、ジッタを確実に除去できるため高分解能エンコーダを実現できる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係わる信号処理回路図である。
【図２】本発明の信号処理回路の動作を示す各部の信号波形図である。
【図３】従来のノイズ除去回路（従来例１）のブロック図である。
【図４】内挿回路の入出力信号を示す図である。
【図５】図４に示す最下位ビットＢ0と、この１つ上のビットＢ1について横軸方向に拡大した図である。
【図６】エッジ部にジッタをもつ、２相の矩形波信号を示す図である。
【図７】従来のジッタ除去回路（従来例２）の接続図である。
【図８】従来例２動作を示す各部の信号波形図である。
【符号の説明】
１〜４ ＲＳフリップフロップ
５〜６ ＮＡＮＤゲート
ａ Ａ信号
ｂ Ｂ信号
ｃ Ａ−信号
ｄ Ｂ−信号
ｅ ＲＳフリップフロップ１の出力Ｑ１’の信号
ｆ ＲＳフリップフロップ２の出力Ｑ２’の信号
ｇ ＲＳフリップフロップ３の出力Ｑ３の信号
ｈ ＲＳフリップフロップ４の出力Ｑ４の信号
ｉ Ａo信号
ｊ Ｂo信号
【発明の属する技術分野】
本発明は、検出物体の変位に対して、お互いに９０度位相の異なる２相の矩形波信号を出力するエンコーダの信号処理に関するもので、特にその矩形波信号のエッジ部に発生するジッタを除去する回路とその信号処理方法に関するものである。
【０００２】
【従来の技術】
エンコーダ信号のノイズ除去回路として、遅延フィルタを用いる方法（従来例１）がある。図３は従来のノイズ除去回路のブロック図である。入力信号はクロックの立ち上がりでサンプリングされる。３入力ＡＮＤまたは、３入力ＯＲゲート部では、連続する３クロックの間、エンコーダ信号が変化するかを検出する。すなわち、これらのゲート部出力は、３つのクロックの立ち上がり分、同じ状態を維持したときのみ出力される。これによりエッジ部に発生する瞬間的なノイズスパイクや、２クロック周期より短いジッタは除去される。
また、その他の従来例として特開平９−２５７５１６（従来例２）がある。図７はその接続図を示す。図８は動作を説明するための波形図である。エッジ部にジッタをもつ２相の矩形波信号の内一相ＰAをＤフリップフロップのＤ入力端子に供給し、他の一相ＰBをダイオードＤ1、コンデンサＣ1、抵抗Ｒ3で構成されるピークホールド回路に供給する。このピークホールド回路でエッジ部のジッタは除去され図８のＰDに示すような波形になる。この出力信号ＰDを波形整形回路を通して上記Ｄフリップフロップ回路のクロック入力に供給する。上記Ｄフリップフロップ回路の出力から変位の方向の信号Ｑcを、上記波形整形回路の出力からジッタを含まない変位量の信号ＰEが取り出せる。
【０００３】
【発明が解決しようとする課題】
エンコーダ信号の分解能を上げるため、電気的な内挿回路が使用される。この内挿回路はセンサ信号から得られた２相の正弦波信号を、あるビット数のデジタル信号に変換する。図４に内挿回路に入力される２相の正弦波信号ＳＡ、ＳＢとデジル信号出力Ｂ０〜Ｂ７との関係を示す。図５に図４に示したデジタル信号出力の最下位ビットＢ0とこの１つ上のビットＢ1を横軸方向に拡大した図を示す。センサ信号はあるＳ／Ｎを持った信号であるので、図５に示すように、デジタル信号出力は、ビットの切り替わり点において信号のＨ／Ｌが不確定部分をもつ。
一方、信号処理を容易にするため、また出力信号数を少なくするため、Ｂ0とＢ1を使って、２相の矩形波信号に変換して出力することも行われている。Ｂ0とＢ1のエクスクルーシブＯＲをとることによって２相の矩形波信号のＡ信号を、Ｂ1をつかってＡ信号と９０度位相の異なるＢ信号を生成している。図６に生成されたＡ信号、Ｂ信号を示す。デジタル信号の不確定な部分は図６に示すように、２相の矩形波信号（Ａ信号、Ｂ信号）のエッジ部に現れる。上述した原因で発生するジッタ部はセンサ信号の周期が長くなるとこれに比例して長くなるという特性をもち、従来例１の遅延型フィルタでは除去しきれないという問題があった。
また、従来例２ではピークホールド回路を使ってジッタを除去しており、この回路に使われるコンデンサの放電ための時間が必要になる。もし、放電時間を長くすると、高周波の入力信号に対応できず、放電時間を短くすると、ピークホールドの特性が悪くなり、広い周波数範囲の入力信号に対応できないという問題があった。
本発明はこのような問題点に鑑みてなされたものであり、遅延型フィルタやピークホールド回路によるジッタ除去方法では対応できなかった広い周波数範囲の入力信号に対応できるジッタ除去回路およびその信号処理方法を提供することを目的とする。
特に、エンコーダの９０度位相の異なる検出信号を電気的内挿回路を用いて高分解能にする際にこの検出信号の位相差を９０度に保ちながら、ジッタを除去することができるようにする。
【０００４】
【課題を解決するための手段】
上記問題を解決するため請求項１記載の発明は、検出物体の変位に対して、お互いに９０度位相の異なる２相の矩形波信号を出力するエンコーダの前記矩形波信号のエッジ部に発生するジッタを除去するエンコーダの信号処理回路において、前記２相の矩形波信号と該矩形波信号の反転信号を４組のＲＳフリップフロップの入力信号とし、前記４組のＲＳフリップフロップの出力の内２組のＲＳフリップフロップの出力のＡＮＤ信号とし、前記２組とは異なる別の２組のＲＳフリップフロップの出力のＡＮＤ信号をとることにより、エッジ部にジッタを持たない９０度位相の異なる２相の矩形波信号を出力する手段からなるものである。
また請求項２記載の発明は、検出物体の変位に対して、お互いに９０度位相の異なるＡ相とＢ相信号を出力するエンコーダの前記Ａ相、Ｂ相信号のエッジ部に発生するジッタを除去するエンコーダの信号処理回路において、前記Ａ相信号をＳ入力へ、前記Ｂ相信号をＲ入力される第１のＲＳフリップフロップと、前記Ｂ相の反転信号をＳ入力へ、前記Ａ相の反転信号をＲ入力される第２のＲＳフリップフロップと、前記Ａ相の反転信号をＳ入力へ、前記Ｂ相信号をＲ入力される第３のＲＳフリップフロップと、前記Ｂ相の反転信号をＳ入力へ、前記Ａ相信号をＲ入力される第４のＲＳフリップフロップと、前記第１のＲＳフリップフロップ出力信号と前記第２のＲＳフリップフロップ信号との論理積をとる第１のＡＮＤ回路と、前記第３のＲＳフリップフロップ出力信号と前記第４のＲＳフリップフロップ出力信号との論理積をとる第２のＡＮＤ回路とを備えたものである。
また請求項３記載の発明は、検出物体の変位に対して、お互いに９０度位相の異なるＡ相とＢ相信号を出力するエンコーダの前記Ａ相、Ｂ相信号のエッジ部に発生するジッタを除去するエンコーダの信号処理方法において、第１のＲＳフリップフロップのＳ入力へ、前記Ａ相信号を、前記Ｂ相信号をＲ入力へ入力し、第２のＲＳフリップフロップのＳ入力へ、前記Ｂ相の反転信号を、前記Ａ相の反転信号をＲ入力へ入力し、第３のＲＳフリップフロップのＳ入力へ、前記Ａ相の反転信号を、前記Ｂ相信号をＲ入力へ入力し、第４のＲＳフリップフロップのＳ入力へ、前記Ｂ相の反転信号を、前記Ａ相信号をＲ入力へ入力し、前記第１のＲＳフリップフロップ出力信号と前記第２のＲＳフリップフロップ信号との論理積をとった信号を真のＡ相信号とし、前記第３のＲＳフリップフロップ出力信号と前記第４のＲＳフリップフロップ出力信号との論理積をとった信号を真のＢ相信号としたものである。
【０００５】
【発明の実施の形態】
以下、本発明の実施の形態を図を用いて説明する。図１は本発明の実施の形態に係わる信号処理回路図である。図２は各部の動作を示す信号波形図である。
図１において１〜４はＮＡＮＤゲートで構成したＲＳフリップフロップである。
ＲＳフリップフロップ１のＳ入力Ｓ１には、図２のａで示したエッジ部にジッタを持つ２相の矩形波信号の内のＡ信号が、Ｒ入力Ｒ１には、図２のｂで示したＢ信号が入力される。
ＲＳフリップフロップ２のＳ入力Ｓ２には、図２のｄで示したＢ信号の反転信号であるＢ−信号が、Ｒ入力Ｒ２には図２のｃで示したＡ信号の反転信号であるＡ−信号が入力される。
さらに、ＲＳフリップフロップ３のＳ入力Ｓ３には、Ａ−信号が、Ｒ入力Ｒ３にはＢ信号が、ＲＳフリップフロップ４のＳ入力Ｓ４には、Ｂ−信号が、Ｒ入力Ｒ４にはＡ信号が入力される。
ＲＳフリップフロップ１の出力Ｑ１’には図２のｅで示した波形が出力され、ＲＳフリップフロップ２の出力Ｑ２’には図２のｆで示した波形が出力される。ＡＮＤゲート５で両者のＡＮＤ信号をとると、図２のｉで示したエッジ部にジッタを持たない出力Ａｏが得られる。
また、ＲＳフリップフロップ３の出力Ｑ３には図２のｇで示した波形が出力され、ＲＳフリップフロップ４の出力Ｑ４には図２のｈで示した波形が出力される。
ＡＮＤゲート６で両者のＡＮＤ信号をとると、図２のｊで示したエッジ部にジッタを持たない出力Ｂｏが得られる。ＡｏとＢｏはお互い９０度位相の異なる矩形波信号になる。
なお、ＲＳフリップフロップへの入力信号の組み合わせと出力信号の組み合わせは上記実施例だけとは限らない。また、ＲＳフリップフロップをＯＲゲートで構成しても、実施例と同じ機能が得られるのは明らかである。
【０００６】
【発明の効果】
本発明は、検出物体の変位に対してお互いに９０度位相の異なる２相の矩形波信号を出力するエンコーダの前記矩形波信号のエッジ部に発生するジッタを除去するエンコーダの信号処理回路において、前記２相の矩形波信号と該矩形波信号の反転信号を４組のＲＳフリップフロップの入力信号とし、前記４組のＲＳフリップフロップの出力の内２組のＲＳフリップフロップの出力のＡＮＤ信号とし、前記２組とは異なる別の２組のＲＳフリップフロップの出力のＡＮＤ信号をとることにより、エッジ部にジッタを持たない９０度位相の異なる２相の矩形波信号を出力する手段を備えたので、遅延型フィルタやピークホールド回路によるジッタ除去方法では対応できなかった広い周波数範囲の入力信号に対応できるジッタ除去回路およびその信号処理方法を提供するできる。
特に、エンコーダの９０度位相の異なる検出信号を電気的内挿回路を用いて高分解能にする際にこの検出信号の位相差を９０度に保ちながら、ジッタを確実に除去できるため高分解能エンコーダを実現できる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係わる信号処理回路図である。
【図２】本発明の信号処理回路の動作を示す各部の信号波形図である。
【図３】従来のノイズ除去回路（従来例１）のブロック図である。
【図４】内挿回路の入出力信号を示す図である。
【図５】図４に示す最下位ビットＢ0と、この１つ上のビットＢ1について横軸方向に拡大した図である。
【図６】エッジ部にジッタをもつ、２相の矩形波信号を示す図である。
【図７】従来のジッタ除去回路（従来例２）の接続図である。
【図８】従来例２動作を示す各部の信号波形図である。
【符号の説明】
１〜４ ＲＳフリップフロップ
５〜６ ＮＡＮＤゲート
ａ Ａ信号
ｂ Ｂ信号
ｃ Ａ−信号
ｄ Ｂ−信号
ｅ ＲＳフリップフロップ１の出力Ｑ１’の信号
ｆ ＲＳフリップフロップ２の出力Ｑ２’の信号
ｇ ＲＳフリップフロップ３の出力Ｑ３の信号
ｈ ＲＳフリップフロップ４の出力Ｑ４の信号
ｉ Ａo信号
ｊ Ｂo信号
Claims (3)
- 検出物体の変位に対して、お互いに９０度位相の異なる２相の矩形波信号を出力するエンコーダの前記矩形波信号のエッジ部に発生するジッタを除去するエンコーダの信号処理回路において、前記２相の矩形波信号と該矩形波信号の反転信号を４組のＲＳフリップフロップの入力信号とし、前記４組のＲＳフリップフロップの出力の内２組のＲＳフリップフロップの出力のＡＮＤ信号とし、前記２組とは異なる別の２組のＲＳフリップフロップの出力のＡＮＤ信号をとることにより、エッジ部にジッタを持たない９０度位相の異なる２相の矩形波信号を出力する手段からなることを特徴とするエンコーダの信号処理回路。
- 検出物体の変位に対して、お互いに９０度位相の異なるＡ相とＢ相信号を出力するエンコーダの前記Ａ相、Ｂ相信号のエッジ部に発生するジッタを除去するエンコーダの信号処理回路において、
前記Ａ相信号をＳ入力へ、前記Ｂ相信号をＲ入力される第１のＲＳフリップフロップと、
前記Ｂ相の反転信号をＳ入力へ、前記Ａ相の反転信号をＲ入力される第２のＲＳフリップフロップと、
前記Ａ相の反転信号をＳ入力へ、前記Ｂ相信号をＲ入力される第３のＲＳフリップフロップと、
前記Ｂ相の反転信号をＳ入力へ、前記Ａ相信号をＲ入力される第４のＲＳフリップフロップと、
前記第１のＲＳフリップフロップ出力信号と前記第２のＲＳフリップフロップ出力信号との論理積をとる第１のＡＮＤ回路と、
前記第３のＲＳフリップフロップ出力信号と前記第４のＲＳフリップフロップ出力信号との論理積をとる第２のＡＮＤ回路とを備えたことを特徴とするエンコーダの信号処理回路。 - 検出物体の変位に対して、お互いに９０度位相の異なるＡ相とＢ相信号を出力するエンコーダの前記Ａ相、Ｂ相信号のエッジ部に発生するジッタを除去するエンコーダの信号処理方法において、
第１のＲＳフリップフロップのＳ入力へ、前記Ａ相信号を、前記Ｂ相信号をＲ入力へ入力し、
第２のＲＳフリップフロップのＳ入力へ、前記Ｂ相の反転信号を、前記Ａ相の反転信号をＲ入力へ入力し、
第３のＲＳフリップフロップのＳ入力へ、前記Ａ相の反転信号を、前記Ｂ相信号をＲ入力へ入力し、
第４のＲＳフリップフロップのＳ入力へ、前記Ｂ相の反転信号を、前記Ａ相信号をＲ入力へ入力し、
前記第１のＲＳフリップフロップ出力信号と前記第２のＲＳフリップフロップ出力信号との論理積をとった信号を真のＡ相信号とし、
前記第３のＲＳフリップフロップ出力信号と前記第４のＲＳフリップフロップ出力信号との論理積をとった信号を真のＢ相信号としたことを特徴とするエンコーダの信号処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000073383A JP4035751B2 (ja) | 2000-03-16 | 2000-03-16 | エンコーダの信号処理回路とその信号処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000073383A JP4035751B2 (ja) | 2000-03-16 | 2000-03-16 | エンコーダの信号処理回路とその信号処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001264116A JP2001264116A (ja) | 2001-09-26 |
| JP4035751B2 true JP4035751B2 (ja) | 2008-01-23 |
Family
ID=18591635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000073383A Expired - Fee Related JP4035751B2 (ja) | 2000-03-16 | 2000-03-16 | エンコーダの信号処理回路とその信号処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4035751B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009198430A (ja) * | 2008-02-25 | 2009-09-03 | Nsk Ltd | 転がり軸受ユニットの状態量測定装置 |
| JP2014238331A (ja) * | 2013-06-07 | 2014-12-18 | 株式会社リコー | 角度検出装置および角度検出方法 |
| CN105119493B (zh) * | 2015-09-21 | 2018-02-23 | 西安三馀半导体有限公司 | 一种dc‑dc转换器 |
-
2000
- 2000-03-16 JP JP2000073383A patent/JP4035751B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001264116A (ja) | 2001-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4035751B2 (ja) | エンコーダの信号処理回路とその信号処理方法 | |
| US6329861B1 (en) | Clock generator circuit | |
| US20040114469A1 (en) | Multi-phase clock time stamping | |
| JPH1188062A (ja) | ディジタル位相検出器 | |
| US6756819B2 (en) | Synchronization circuit | |
| JP3125556B2 (ja) | 多相クロック時間計測回路 | |
| JPH07162294A (ja) | パルス計数回路およびパルス切換回路 | |
| JP4365903B2 (ja) | 内挿信号の合成方法および内挿信号の合成装置 | |
| KR100607037B1 (ko) | 증분형 엔코더 출력신호의 노이즈 제거용 디지털 필터 | |
| JP2606550B2 (ja) | 位相比較回路 | |
| JPS59204769A (ja) | 移動方向検出回路 | |
| JP2955038B2 (ja) | Ｐｗｍ波形発生回路 | |
| JP2567166B2 (ja) | かけ歯センサ用回路 | |
| JP2903736B2 (ja) | パルスジェネレータの断線検出回路 | |
| JP3151865B2 (ja) | 同期検出回路 | |
| JPH0429248B2 (ja) | ||
| JPH0716974Y2 (ja) | エンコーダのノイズ除去回路 | |
| JP4385268B2 (ja) | エンコーダ信号処理回路とそのヒステレシス補償方法およびその方法を記録したコンピュータ用記録媒体 | |
| JPH04329309A (ja) | アブソリュート信号発生方法 | |
| KR930005653B1 (ko) | 클럭 가변회로 | |
| JPH06167353A (ja) | 高分解能と低分解能のインクリメンタル信号の同期方法 | |
| JP2679471B2 (ja) | クロック切替回路 | |
| JPH0529924A (ja) | ９分周回路 | |
| JPH01194709A (ja) | 位相判別回路 | |
| JPH04342310A (ja) | インタフェイス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050912 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071001 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071017 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |