JP4044552B2 - セラミック基板の製造方法及びセラミック基板を用いた電子部品モジュール - Google Patents

Description

本発明は、セラミック基板の製造方法とこの製造方法により製造したセラミック基板を用いた電子部品モジュールに関するものである。特に表面に突起部（バンプ）を有するセラミック基板の製造方法と、その電子部品モジュールに関する。

以下、従来の突起部（バンプ）付きセラミック基板の製造方法について説明する。従来のセラミック基板の製造方法は図１０に示す方法で製造されていた。即ち、低温焼成用グリーンシートにビア用の孔をあける工程１と、この工程１の後で、前記ビアに銀ペーストで形成された導体を充填する工程２と、この導体が充填されたグリーンシートの表層に内層導体を形成し、この内層導体が形成されたグリーンシートを複数枚用意する。また、この工程とは別に、グリーンシートの押圧用として、グリーンシートの焼成温度では焼成しない未焼結シートで形成された収縮拘束層にビア用の孔をあける工程４と、この工程４で形成された孔に導体を充填する工程５を実施していた。そして、工程３で形成されたグリーンシートを積層するとともに、積層体の最外層に工程５で形成された導体が充填された収縮拘束層を積層し加圧して積層体を得る工程６と、この工程６の後で、略９００℃で前記積層体を焼成する工程７と、この工程７の後で、前記工程６で積層した収縮拘束層を除去する工程８とで、図１１に示すような突起部付基板を完成させていた。

図１１は突起部付基板を用いた電子部品モジュールの具体例であり、１１は、グリーンシートの積層体が低温焼成されたセラミック基板であり、１２は、各セラミック基板１１の上面と下面を連結するインナービアであり、１３は内層パターンである。１４ａはセラミック基板１１の最下層１１ｂに形成された導体からなる突起部であり、２０は突起部１４ａに接続された表層パターンである。また、１５はセラミック基板１１の最上層１１ａに形成された導体からなる突起部であり、最上層１１ａに形成された表層パターン１６やインナービア１２に接続されている。

１７はセラミック基板１１の上面に載置されたフリップチップＩＣであり、このフリップチップＩＣ１７の底面に形成された接続層１８は前記突起部（バンプ）１５に接続されている。このようにして、面実装モジュールとしての電子モジュール１９が完成する。なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
特開平６−５３６５５号公報

しかし、このような従来の突起部付きセラミック基板の製造方法では、導体が充填された収縮拘束層を未焼成のグリーンシート積層体に積層した後に、グリーンシート積層体と同時焼成して突起部を作成する。この時、グリーンシート積層体が焼結しなければならないので、焼成条件は、最高温度９００℃で保持時間２０分である（特許文献１）。一般に、厚膜材料に使われる導体や誘電体（絶縁体）および抵抗体の材料の焼結温度は８５０±５０℃の範囲にあり、分布の中心の焼結温度は、グリーンシート積層体の焼結温度である略９００℃よりも低い。従って、従来の製造方法では、９００℃で焼結する導体材料しか使用できず、一般的な厚膜材料を自由に選んでバンプを形成することが出来ない。

例えば、特許文献１のバンプ材料は、ガラスフリットを含まない導体材料に限定した使用をしている。しかしガラスフリットは、バンプとグリーンシートとの接続強度に大きく関係するので、全くガラスフリットを含まない導体でバンプを作製すると、基板やセラミック面との接続強度の弱いバンプが出来やすい。そのため、この方法で形成されたバンプは、接続信頼性の低下という課題を有していた。

さらに、従来技術では、異種の厚膜材料が混在した突起部、すなわち、誘電体と導体が混在する突起部を形成することが出来ないため、以下のような問題が生じる。すなわち、表層パターン２０を含む突起部１４ａと１４ｂとの寸法２１には制限があった。即ち、図１２に示すように、この電子モジュール１９を親基板２２に半田固着するとき、この寸法２１が狭いと表層パターン２０を含む突起部１４ａと突起部１４ｂとの間でが半田ショートするという課題を有していた。

ここで、２３ａは親基板２２の上面に形成されたランドであり、このランド２３ａは突起部１４ａに対応した位置に設けられたものである。同様に２３ｂは突起部１４ｂに対応した位置に設けられたランドである。

本発明は、このようなセラミック基板の最外層に形成された突起部の材料をグリーンシート積層体の焼結条件に縛られずに幅広く選択出来、かつ接続信頼性が高く、さらにはバンプで形成した電極同士のショートの不具合を解決したセラミック基板の製造方法を提供する。

本発明のセラミック基板の製造方法は、基板の表面に厚膜部材で形成された凸部を有するセラミック基板の製造方法であって、未焼結シートに孔を設ける第１の工程と、前記第１の工程の後に、前記孔に厚膜部材を充填する第２の工程と、前記第２の工程の後に、前記厚膜部材が充填された複数枚の前記未焼結シートを焼成されたセラミック基板の最外層に積層して加圧し積層体を形成する第３の工程と、前記第３の工程の後に、前記積層体を焼成する第４の工程と、前記第４の工程の後に、前記未焼結シートを除去する第５の工程とを有することを特徴とする。

本発明の電子部品モジュールは、基板の表面に厚膜部材で形成された凸部を有するセラミック基板であって、未焼結シートに孔が開けられ、前記孔に厚膜部材が充填され、前記厚膜部材が充填された複数枚の前記未焼結シートを、焼成されたセラミック基板の最外層の表面と裏面に積層して加圧し積層体が形成され、前記積層体は焼成され、前記未焼結シートは除去され、得られたセラミック基板の表面及び裏面から選ばれる少なくとも一面に
電子部品を装着したことを特徴とする。

本発明によれば、セラミック基板の最外層に形成された突起部の不具合を解決することができる。即ち、未焼結シートに設けられた孔に一般の厚膜部材を充填し作成することが出来る。従って、セラミック基板の最外層に形成される突起部は絶縁材でも導電材でも形成することができる。例えば、導電材で形成された突起部の間隔を狭くしても、その間に絶縁材で形成された突起部を形成しておけば、例え、突起電極間の距離が狭くともこの突起電極間でのショートを防止することができる。また、第３の工程において、セラミック基板は既に焼成されているので、この焼成温度付近で焼結する厚膜部材を選ぶことができ、その厚膜部材選択の種類が豊富となる。更に、未焼結シートに設けられた孔に厚膜部材が充填されるので、この厚膜部材により形成される突起部の形状は精密で均一なものとなる。従って、高周波部品として用いた場合、特に高周波的に均一な性能を有するセラミック基板を実現することができる。

本発明は、未焼結シートに設けられた孔に導体のみでは無く絶縁体などの導体以外の厚膜部材を充填する工程を有したものである。これにより、セラミック基板の最外層に形成された凸部の不具合を解決することができる。即ち、例えば電極として用いる突起部間の距離が狭くとも、この突起部間に絶縁体から成る突起部を設けることでショートを防止することができる。

本発明は、未焼結シートに設けられた孔に厚膜部材を充填している。このことは、セラミック基板の最外層に形成される突起部は、絶縁材でも導電材でも形成することができることである。例えば、導体で形成された突起部（突起電極）の間隔を狭くしても、その間に絶縁材で形成された突起部を形成しておけば、例え、突起電極間の距離が狭くともこの突起電極間でのショートを防止することができる。

第２の工程において、加圧は５０〜２００ｋＰａ／ｃｍ²の範囲が好ましい。

また、第３の工程において、セラミック基板は既に焼成されているので、一般に広く用いられている概ね８５０℃の温度で焼結するする厚膜部材を選ぶことができ、その厚膜部材選択の種類が豊富となる。

更に、未焼結シートに設けられた孔に厚膜部材が充填されるので、この厚膜部材により形成される凸部の形状は精密で均一なものとなる。従って、高周波部品として用いた場合、特に高周波的に均一な性能を有するセラミック基板を実現することができる。

第３の工程におけるセラミック基板は、８００℃以上で焼成するのが好ましく、厚膜部材としては５００℃から９５０℃程度の加熱で焼結する幅広い材料の中から選ぶことができる。

前記第３の工程の後で、前記積層体を強制加熱して脱脂する脱脂工程を経た後、前記第４の工程を行ってもよい。

また、前記第４の工程における前記積層体の焼成温度を前記厚膜部材の焼結温度と同一としてもよい。

前記厚膜部材は、導体、絶縁体、誘電体及び抵抗体から選ばれる少なくとも一つであることが好ましい。セラミック基板の最外層に形成される突起部の種類として、突起電極としての導体のみならず、絶縁体、誘電体、抵抗体等を自由に選択することにより多機能でより集積度の高いセラミック基板を実現することができる。この厚膜部材は、導体、絶縁体、誘電体、抵抗体のいずれか２つ以上を組み合わせてもよい。セラミック基板の最外層に形成する突起部の種類として、突起電極としての導体のみならず、絶縁体、誘電体、抵抗体等を混在して形成することができる。従って、突起電極の間に絶縁体で形成された突起部を形成すれば、例え突起電極間の距離を短くしても突起電極間でのショート等を起こすことはない。

未焼結シートは、アルミナ粉末と有機バインダーを混合してアルミナシートとすることができる。ここでアルミナ粉末と有機バインダーの混合比率は、アルミナ粉末１００質量部に対して、有機バインダーは１０〜１５質量部の範囲が好ましい。また、アルミナ粉末の平均粒子径は１．０〜２．５μｍの範囲が好ましい。アクリル系の有機バインダーを使用している。未焼結シートはアルミナ粉末と有機バインダーで形成されているので、５００℃から９５０℃程度では焼結しない。従って、従来より厚膜ハイブリッドＩＣで使用されている豊富な厚膜部材の中から突起部形成部材を選択することができる。

第３の工程においては、厚膜部材が充填された未焼結シートを焼成されたセラミック基板最外層の表面と裏面に積層してもよい。これにより、表面と裏面に突起部を形成することができる。従って、このセラミック基板を用いれば、表面に電子部品等を実装した平面実装の電子部品モジュールを形成することができる。

第３の工程においては、厚膜部材が充填された未焼結シートを複数枚積層して、これを焼成されたセラミック基板の最外層に積層してもよい。厚膜部材が充填された未焼結シートを複数枚積層しているので、突起部の高さを高くすることができる。

本発明の電子部品モジュールは、表面に電子部品が実装されているので、裏面に形成された突起部を導体で形成すれば、面実装用の電子部品モジュールを得ることができる。

電子部品は、表面と裏面の夫々に実装してもよく、コンパクトな電子部品モジュールを得ることができる。

また、未焼結シートを複数枚積層してもよく、これにより突起部の高さを高くすることができる。従って、この突起部を絶縁物で形成すれば、電極間のショートを防止した電子部品モジュールを得ることができる。

前記セラミック基板は厚さ方向に複数の孔が開けられ、近接した孔に導電体ペーストと絶縁体ペーストが充填され、焼成されて突起部を形成していることが好ましい。前記突起部の高さは２５〜３００μｍの範囲が好ましい。前記突起部の高さは、未焼結シートの厚さに依存する。すなわち、突起部の塗布量は、未焼結シートの厚さ分塗布することができ、最終的な高さは、突起部材の焼成時の収縮量によって決まる。一般的には、導体の厚膜ペーストは、未焼結シートの約半分の高さとなる。例えば５０μｍの未焼成シートを使用した場合は、焼成シートの突起電極の高さは約２５μｍとなる。また３００μｍの未焼成シートを２枚重ねて使用した場合は、焼成シートの突起電極の高さは約３００μｍとなる。これは誘電体（絶縁体）の厚膜ペーストを用いて突起物を形成する場合も同様である。

前記突起部の直径は５０〜５００μｍの範囲が好ましい。また、前記導電体突起部と絶縁体突起部間の距離は５０μｍ以上の範囲が好ましい。

以下、図面を用いてセラミック基板の製造方法とこの製造方法により製造したセラミック基板を用いた電子部品モジュールについて説明する。

（実施の形態１）
図１は、実施の形態１におけるセラミック基板の製造方法の製造工程図である。図１において３１は準備工程であり、この準備工程３１では８００℃から１５００℃で焼成された焼成基板を形成し、このすでに焼成された焼成基板の最外層に表層パターンを形成している。３２は収縮拘束層（未焼結シートの一例として用いた）にバンプを形成するためのビア孔をあける第１の工程であり、３３は第１の工程３２の後に、収縮拘束層に形成されたビア孔に厚膜材料を充填する第２の工程である。ビア孔に厚膜材料を充填するには、多孔質板上にビア孔をあけた収縮拘束層を置き、この多孔質板を介して収縮拘束層のビア孔を吸引すると同時に、収縮拘束層の多孔質板と接する面の逆面よりメタルマスクもしくはスクリーン製版を用いて厚膜材料を供給する方法を用いれば良い。

そして、次の第３の工程３４では、準備工程３１で表面パターンが形成された焼成基板の最外層に、第２の工程３３で形成された収縮拘束層を積層加圧して積層体を形成する。この時、積層体が一体化するように加圧加温する。本実施例では、積層体の温度が、５０℃から１００℃になるように加熱しながら、１００から２００ｋｇｆ／ｃｍ²で加圧を行った。そして、次の第４の工程３５は、積層体の収縮拘束層の脱脂を行い、次にこの積層体を前記厚膜材料が焼結する温度で焼成することで収縮拘束層のビア孔に充填している厚膜材料が焼成基板と焼結する。この時の焼成温度は、一般的な厚膜材料の焼結温度８５０±５０℃の範囲であり、使用する厚膜材料に応じて決めれば良い。この第４の工程３５の後に、収縮拘束層を除去する第５の工程３６を経て突起電極を有するセラミック基板が完成する。

図２Ａは、図１の準備工程３１において形成される焼成基板の断面図であり、この焼成基板は８００℃から１５００℃で焼成されたものである。すなわち、４４ａ〜４４ｃ（まとめて４４）はグリーンシートの積層体がすでに焼成されたセラミック基板であり、４５は内層における上層と下層を連結するインナービアである。また、４６はセラミック基板４４の内層に設けられた内層導体パターンである。

図２Ｂは、セラミック基板４４の最外層に処理を施した後の断面図である。即ち、このセラミック基板４４の上面の最外層４４ａに表面パターン４７ａを形成し、その後、絶縁材４８ａを印刷したものである。また同様に、このセラミック基板４４の下面の最外層４４ｂに表面パターン４７ｂを形成し、その後、絶縁材４８ｂを印刷している。図２Ａ−Ｂは、図１における準備工程３１に対応している。

図２Ｃは、図２Ｂにおける最外層４４ａの外側に収縮拘束層４９ａを積層するとともに、最外層４４ｂの外側に収縮拘束層４９ｂを積層して積層体とした断面図である。この収縮拘束層４９ａにはバンプを形成するための直径０．３ｍｍの孔５０ａが設けられ、この孔５０ａには突起電極形成用として、金属粒子として平均粒２μｍのＡｇ粒子を９０質量％含み、少量のガラスフリット（２質量％）を含む銀ペースト５１ａが充填されている。なお、導体ペーストの材料は、前述の銀ペーストに限ることはなく、Ａｇ、Ａｕを主成分として、Ｐｄ、Ｐｄ、Ｍｏ等を添加した７０質量％以上の金属粒子と、少量のガラスフリット（２質量％）と、バインダー（５質量％）、溶剤（２０質量％）からなる導体ペーストを用いれば良い。

また、収縮拘束層４９ｂにも突起部を形成するための直径０．３ｍｍの孔５０ｂが設けられ、この孔５０ｂには絶縁部材５１ｂが充填されている。この絶縁部材は、酸化珪素を中心とした複数の誘電体ガラス（６０質量％）と、バインダー（１０質量％）、溶剤（３０質量％）からなる。なお、絶縁部材の材料は、前記酸化珪素に限るものではなく、８００℃から９００℃で焼結するように調合したガラス材と、バインダー、溶剤からなる絶縁ペーストを用いれば良い。

この収縮拘束層４９ａ、４９ｂは、無機物はアルミナのみで形成されているので、第４の工程３５、すなわち８５０℃±５０℃の焼成温度では焼結しない。また、膨張・収縮等の変形が生じないものである。収縮拘束層の厚みは０．０５ｍｍから１．０ｍｍが望ましい。本実施の形態では０．３ｍｍのものを使用している。

このように収縮拘束層と表層にパターンを有する基板を一体化した、この状態の積層基板を４００℃の温度を５時間加え、収縮拘束層の脱脂を行ったのち、８５０℃で焼成する。なお、焼成温度は、８５０℃に限定されることは無く、使用する厚膜材料の焼成温度に応じて適宜選択すれば良い。そうすると、充填した厚膜材料５１ａ、５１ｂは縦方向にのみ約０．１５ｍｍ収縮して（横方向はそのまま）、収縮拘束層４９ａ、４９ｂ中のバインダーが熱分解し、非常にもろくて剥離し易い状態になる。従って、第５の工程３６でこの収縮拘束層４９ａ、４９ｂを除去するものである。これにより、セラミック基板は完成する。

即ち、図２Ｄに示すように、セラミック基板４４の最上層４４ａにはインナービア４５に連結した突起電極（バンプ）５２が形成される。また、セラミック基板４４の最下層４４ｂには凸形状の絶縁体５３が形成される。このように、最下層４４ｂには絶縁体５３が形成されているので、親基板に装着したとき、例え、最下層４４ｂのインナービア４５や表層パターン４７ｂが露出していても、親基板の配線パターンとの間でショートするようなことはない。

なお、収縮拘束層４９ａ、４９ｂに形成するバンプ用孔の直径は、０．３ｍｍに限るものでは無く、本実施例でのビア充填方法で可能な直径、例えば、０．０５〜０．５ｍｍの範囲で自由に選択することができる。

前記突起部の高さは１５０μｍであり、前記突起部の直径は２００μｍであり、前記導電体突起部と絶縁体突起部間の距離は５０μｍ以上であった。

（実施の形態２）
図３は、実施の形態２における収縮拘束層５５の断面図である。この断面図で示すように、収縮拘束層５５に設けられた孔５６ａ、５６ｂに厚膜部材として、複数の厚膜部材を充填することができる。例えば、孔５６ａには導電材である実施の形態１で説明した導体ペースト５７を充填し、孔５６ｂには実施の形態１で説明した絶縁ペースト５８を充填する。なお、この他に、誘電材や抵抗材等を充填することもできる。誘電材は、前述したように酸化珪素のみではなく８００から９００℃で結晶化するように調合した１種類以上のガラス材であればよく、また、抵抗体は、ＲｕＯ₂を中心とした抵抗体材料とバインダーおよび溶剤からなるものを用いれば良い。

そして、このような、導体ペースト５７や絶縁材５８が充填された収縮拘束層５５を実施の形態１における収縮拘束層４９ｂの代わりに用いることにより、図４に示すような電子部品モジュール６０を得ることできる。

即ち、図４において、５７ａは焼成後のセラミック基板４４の最下層４４ｂに、第４の工程３５で焼成されて形成された突起電極である。５８ａは、この突起電極５７ａ間に形成された絶縁体である。このように突起電極５７ａ間に絶縁体５８ａが形成されている。従って、例え、突起電極５７ａ間の距離５９が狭くとも半田付けの際に従来例（図１２）に示すように、突起電極間でショートするようなことはない。

また、６２はセラミック基板４４の最上層４４ａに形成された突起電極であり、最上層４４ａに形成された表層パターン６３やインナービア４５に接続されている。１７はセラミック基板４４の上面に載置されたフリップチップＩＣであり、このフリップチップＩＣ１７の底面には接続層１８が形成されている。そして、この接続層１８は前記突起電極（バンプ）６２に接続されている。このようにして、絶縁体５８ａを形成することにより、親基板に実装したとき突起電極５７ａ間で半田付けによるショートを防止することができる。また、この電子モジュール６０は突起電極を有しているので、親基板に面実装することが可能である。

（実施の形態３）
図５ＡとＢは、実施の形態３における収縮拘束層６５の断面図である。この断面図で示すように、図５Ａに示すように一枚の収縮拘束層６５には、設けられた孔に厚膜部材として絶縁材６７ｂを充填する。そして図５Ｂに示すようにもう一枚の収縮拘束層６５には、図５Ａと同位置に絶縁材６７ｂを充填し、その他に導電ペースト６９ａを充填する。このような絶縁材６７ｂ、導電ペースト６９ａが充填された収縮拘束層６５を片側に重ねて用いることにより、図６に示すようなセラミック基板６８を得ることできる。

即ち、図６において、実施の形態２の方法を用いて、予め最上層のセラミック基板４４ａの上面に図５Ｂで示す突起電極６９ａと絶縁体６７ｂを積層し、更にその上に絶縁体６７ｂに対応した位置に、図５Ａの収縮拘束層６５を用いて絶縁体６７ａを積層する。また、同様に実施の形態２の方法を用いて、予め最下層のセラミック基板４４ｂの下面に突起電極７１と絶縁体７２を積層、更にその下に絶縁体７２に対応した位置に、収縮拘束層６５を用いて絶縁体６７ａを積層する。その後、脱脂、焼成を行い、収縮拘束層を除去する。

このように形成されたセラミック基板６８は、図７に示すような電子部品モジュール７５を形成することができる。即ち、セラミック基板４４の上面にフリップチップＩＣ７６を載置し、このフリップチップＩＣ７６のパッド７７と突起電極６９とを接続する。７８は最上層のセラミック基板４４ａとフリップチップＩＣ７６との間に挿入されたアンダーフィルである。この場合、電子部品モジュール７５の外端に絶縁材７０と６７ａで囲いが形成されるので、アンダーフィル７８が外部へ流出することはない。

また、セラミック基板４４の最下層のセラミック基板４４ｂには、絶縁材７２の下方に更に収縮拘束層（図中は省略）を積層したものであり、絶縁層７２と絶縁層６７ａが二重に形成される。７９はチップ部品であり、突起電極７１と半田８０で接続されている。

このように、チップ部品７９を囲うように絶縁体７２と６７ａが形成されるので、半田８０が外へ流れ出すことはなく、少ないスペースで強固な半田付けができる。また、美観上も良好である。

更に、突起電極７１の代わりに抵抗体を用いたり、又は誘電体を用いてチップ部品の一種であるチップ抵抗７９との間にコンデンサを形成することもできる。

（実施の形態４）
図８は、実施の形態４における電子部品モジュール８２の断面図である。この電子モジュール８２は、セラミック基板８３ａ〜８３ｃ（まとめて８３）の最上層のセラミック基板８３ａ上にフリップチップＩＣ７６が装着されていることは、実施の形態３と同じである。セラミック基板８３の最下層のセラミック基板８３ｂには突起電極８４ａ、８４ｂ、８４ｃが近接して設けられている。また、この最下層のセラミック基板８３ｂには、絶縁体６７ａが二重に設けられている。即ち、絶縁体６７ａが突起電極８４ａ、８４ｂ、８４ｃよりも高く形成されたものである。

図９は、このように形成された電子部品モジュール８２を親基板８５に装着した様子を示している。即ち、絶縁体６７ａが二重に設けられているので、突起電極８４より高くなる。

このことにより、親基板８５に装着したときに親基板８５に設けられたランド８６との間に隙間ができ、半田８７がこの隙間に侵入して突起電極８４ａとランド８６とを確実に半田８７で接続する。突起電極８４ｂ、８４ｃに付いても同様である。なお、このことにより、半田８７が横へ流れ出ることはない。また、突起電極８４ａ、８４ｂ、８４ｃの間隔が狭くともショートするようなことはない。

この突起電極８４ａ、８４ｂ、８４ｃの間に夫々絶縁体で形成された凸部を形成すれば、突起電極８４ａ，８４ｂ、８４ｃ間のショートの可能性は更に少なくなる。

［産業上の利用可能性］
本発明にかかるセラミック基板は、最外層に形成された凸部を有しているので、各種電子部品モジュール等として有用である。

本発明の実施の形態１におけるセラミック基板の製造工程図。 Ａは同準備工程における高温焼成されたセラミック基板の断面図、Ｂは同最外層の処理をした後のセラミック基板の断面図、Ｃは同第３の工程における最外層に収縮拘束層を積層した積層体の断面図、Ｄは同第５の工程において、焼成後に収縮拘束層を除去したセラミック基板の断面図。 本発明の実施の形態２における収縮拘束層の断面図。 同、実施の形態２のセラミック基板を用いた電子部品モジュールの断面図。 Ａ及びＢは本発明の実施の形態３における収縮拘束層の断面図。 同、実施の形態３によるセラミック基板の断面図。 同、実施の形態３のセラミック基板を用いた電子部品モジュールの断面図。 本発明の実施の形態４における電子モジュールの断面図。 同、電子モジュールを親基板に装着した断面図。 従来のセラミック基板の製造工程図。 同、セラミック基板を用いた電子部品モジュールの断面図。 同、電子モジュールを親基板に装着した断面図。

符号の説明

３１ 準備工程
３２ 第１の工程
３３ 第２の工程
３４ 第３の工程
３５ 第４の工程
３６ 第５の工程
４４，４４ａ〜４４ｃ セラミック基板
４５ インナービア
４６ 内層導体パターン
４７ａ，４７ｂ 表面パターン
４８ａ 絶縁材
４９ａ，４９ｂ 収縮拘束層
５０ａ，５０ｂ 孔
５１ａ 銀ペースト
５１ｂ 絶縁部材

Claims (13)

1. 基板の表面に厚膜部材で形成された凸部を有するセラミック基板の製造方法であって、
   未焼結シートに孔を設ける第１の工程と、
   前記第１の工程の後に、前記孔に厚膜部材を充填する第２の工程と、
   前記第２の工程の後に、前記厚膜部材が充填された複数枚の前記未焼結シートを焼成されたセラミック基板の最外層に積層して加圧し積層体を形成する第３の工程と、
   前記第３の工程の後に、前記積層体を焼成する第４の工程と、
   前記第４の工程の後に、前記未焼結シートを除去する第５の工程とを有することを特徴とするセラミック基板の製造方法。
2. 前記第４の工程において、前記積層体は８５０±５０℃の範囲で焼成する請求項１に記載のセラミック基板の製造方法。
3. 前記第３の工程の後で、前記積層体を加熱して脱脂する脱脂工程を経た後、前記第４の工程を行う請求項１に記載のセラミック基板の製造方法。
4. 前記第４の工程における前記積層体の焼成温度を、前記厚膜部材の焼結温度と同一とする請求項１に記載のセラミック基板の製造方法。
5. 前記厚膜部材は、導体、絶縁体、誘電体及び抵抗体から選ばれる少なくとも一つである請求項１に記載のセラミック基板の製造方法。
6. 前記厚膜部材は、導体、絶縁体、誘電体、抵抗体のいずれか２つ以上を組み合わせた請求項１に記載のセラミック基板の製造方法。
7. 前記未焼結シートは、アルミナ粉末と有機バインダーを混合してアルミナシートに成形したものである請求項１に記載のセラミック基板の製造方法。
8. 前記第３の工程において、厚膜部材が充填された未焼結シートを、焼成されたセラミック基板最外層の表面と裏面に積層した請求項１に記載のセラミック基板の製造方法。
9. 基板の表面に厚膜部材で形成された凸部を有するセラミック基板であって、
   未焼結シートに孔が開けられ、
   前記孔に厚膜部材が充填され、
   前記厚膜部材が充填された複数枚の前記未焼結シートを、焼成されたセラミック基板の最外層の表面と裏面に積層して加圧し積層体が形成され、
   前記積層体は焼成され、前記未焼結シートは除去され、
   得られたセラミック基板の表面及び裏面から選ばれる少なくとも一面に電子部品を装着したことを特徴とする電子部品モジュール。
10. 前記セラミック基板は厚さ方向に複数の孔が開けられ、近接した孔に導電体ペーストと絶縁体ペーストが充填され、焼成されて突起部を形成している請求項９に記載の電子部品モジュール。
11. 前記突起部の高さが２５〜３００μｍの範囲である請求項１０に記載の電子部品モジュール。
12. 前記突起部の直径が５０〜５００μｍの範囲である請求項１０に記載の電子部品モジュール。
13. 前記導電体突起部と絶縁体突起部間の距離が５０μｍ以上の範囲である請求項１０に記載の電子部品モジュール。
    

Images