JPH11298142A - 多層セラミック基板の実装構造と実装方法 - Google Patents

Abstract

(57)【要約】 【課題】 多層セラミック基板に素子を実装する実装工
程の簡略化及び実装設備の簡素化が可能な多層セラミッ
ク基板の実装構造とその実装方法の提供。 【解決手段】 多層セラミック基板１に内部配線パター
ンが形成され、基板１に上記配線パターンを接続する第
一のビア４が形成され、基板１にこれに実装される素子
７に形成された外部接続用電極８と対向する位置に内部
配線パターン間を接続する第二のビア５が設けられると
共に、ビア５に基板１の素子７との対向面ｆから突出す
る素子接続用突出部５ｂが設けられ、ビア５の突出部５
ｂと素子７の電極８の少なくとも一方に金属により表面
処理が施され、ビア５と素子７の電極８が電気的及び機
械的に接続されてなり、基板１が複数枚のグリーンシー
トを積層、焼結してなるものであり、ビア５は上記グリ
ーンシートの焼結時の収縮率より低い収縮率の導電性ペ
ーストからなるものである多層セラミック基板の実装構
造。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多層セラミック基
板やプリント基板などの基板に半導体素子等の半導体を
実装した多層セラミック基板の実装構造とその実装方法
に関する。

【０００２】

【従来の技術】従来、多層セラミック基板やプリント基
板に素子を実装する方法としては、まず、素子側にバン
プ（金属突起）を形成した後に多層セラミック基板やプ
リント基板の配線パターン上に素子を上記パンプを介し
て接続する方法が用いられている。図３は、従来の多層
セラミック基板の実装構造の例を示した断面図である。
このような従来の多層セラミック基板の実装構造を作製
するには、まず、素子１７の接続用電極１８にバンプ２
６をツールを使用して加熱しながら、加重することで接
合する。バンプ２６は、金ワイヤを溶融してボール状に
形成されたものである。

【０００３】一方、素子１７を実装する基板２４には、
素子１７の接続用電極１８と同じ位置に接続用の配線パ
ターン２５を形成し、さらに、この配線パターン２５の
表面に金属間接合が可能なように金メッキ２５ａを施
す。ついで、素子１７の接続用電極１８と基板２４の接
続用の配線パターン２５の位置を合わせ、その後、素子
１７と基板２４を加熱し、加重することにより、金属間
結合による電気的な接続及び機械的な接続を行うことに
より、素子１７を基板２４に実装することができる。

【０００４】しかしながら従来の多層セラミック基板の
実装構造にあっては、素子１７側に接続用部材であるバ
ンプ形成工程を要するため実装工程が煩雑であり、また
バンプ形成工程用の設備が必要であるため実装設備が複
雑となり、その結果として製造コストがかかり、安価な
製品を提供できないという問題があった。

【０００５】

【発明が解決しようとする課題】本発明は、上記事情に
鑑みてなされたもので、多層セラミック基板やプリント
基板等の基板に素子を実装する実装工程の簡略化及び実
装設備の簡素化が可能であり、製品のコストダウンが可
能な多層セラミック基板の実装構造とその実装方法を提
供することにある。

【０００６】

【課題を解決するための手段】請求項１の発明は、多層
セラミック基板に内部配線パターンが形成され、該多層
セラミック基板に前記内部配線パターン間を接続する第
一のビアが形成され、前記多層セラミック基板にこれに
実装される素子に形成された外部接続用電極と対向する
位置に前記内部配線パターン間を接続する第二のビアが
設けられるとともに、該第二のビアに前記多層セラミッ
ク基板の前記素子との対向面から突出する素子接続用突
出部が設けられ、該第二のビアの素子接続用突出部と前
記素子の外部接続用電極の少なくとも一方に金属により
表面処理が施され、前記第二のビアと前記素子の外部接
続用電極が電気的および機械的に接続されてなり、前記
第一のビアと第二のビアは、収縮率の異なる導電性ペー
ストから構成されていることを特徴とする多層セラミッ
ク基板の実装構造を上記課題の解決手段とした。

【０００７】また、請求項２の発明は、前記多層セラミ
ック基板が複数枚のグリーンシートを積層、焼結してな
るものであり、前記第二のビアは前記グリーンシートの
焼結時の収縮率より低い収縮率の導電性ペーストからな
ることを特徴とする請求項１記載の多層セラミック基板
の実装構造を上記課題の解決手段とした。また、請求項
３の発明は、前記第一のビアは前記グリーンシートの焼
結時の収縮率と同じ収縮率の導電性ペーストからなるこ
とを特徴とする請求項１又は２記載の多層セラミック基
板の実装構造を上記課題の解決手段とした。

【０００８】また、請求項４の発明は、複数枚のグリー
ンシートを積層したグリーンシート積層体に内部配線パ
ターンを形成し、前記グリーンシート積層体にこれに実
装される素子に形成された外部接続用電極と対向する位
置に第二のビア形成用の穴を形成し、該穴に前記グリー
ンシートの焼結時の収縮率より低い収縮率の導電性ペー
ストを充填、焼結して、前記内部配線パターン間を接続
する第二のビアを形成すると共に、該第二のビアに前記
多層セラミック基板の前記素子との対向面から突出する
素子接続用突出部を形成し、該第二のビアの素子接続用
突出部と前記素子の外部接続用電極の少なくとも一方に
金属により表面処理を施し、前記素子の外部接続用電極
と第二ビアの位置合わせをし、熱または熱と超音波を前
記素子に加えながら加重し、素子の外部接続用電極とビ
アを電気的および機械的に接続することを特徴とする多
層セラミック基板の実装方法を上記課題の解決手段とし
た。

【０００９】

【発明の実施の形態】以下、本発明の多層セラミック基
板の実装構造とその実装方法の一実施形態について説明
する。図１は、本発明の実施形態の多層セラミック基板
の実装構造を示す断面図である。図中、符号１は多層セ
ラミック基板である。この多層セラミック基板１は複数
枚（図面では４枚）のセラミックシート２ａ,２ｂ,２
ｃ,２ｄを積層して構成されている。これらセラミック
シート２ａないし２ｄは、後述するグリーンシート１０
ａないし１０ｄを焼結することにより得られたものであ
る。上記セラミックシート２ａないし２ｄには、所要の
回路を形成するための配線パターン３ａ,３ｂ,３ｃが形
成されている。また、これらセラミックシート２ａない
し２ｄのうち任意のセラミックシート間には、配線パタ
ーン間を電気的に接続するためのビア（第一のビア）４
やビア（第二のビア）５が形成されている。

【００１０】上記ビア４,５は、素子７と接続される多
層セラミック基板１側の部材である。 上記ビア４,５
のうちビア４は、多層セラミック基板１に形成された配
線パターン間の接続用のものであり、素子７との接続を
意図しないものである。このビア４は、焼結後にセラミ
ックシート２ａないし２ｄとなるグリーンシート１０ａ
ないし１０ｄの焼結時の収縮率とほぼ同じ収縮率の導電
性ペーストが後述する穴１４に充填、焼結されてなるも
のである。ビア４の上端部４ａは、基板１の素子７と対
向させる表面ｆから突出しておらず、また、ビア４の上
端面は平坦となっている。

【００１１】上記ビア５は、配線パターンを接続すると
ともに素子７と接続するために設けられたものであり、
その形成位置は素子７に形成された外部接続用電極８と
対向した同じ位置である。ビア５は、焼結後にセラミッ
クシート２ａないし２ｄとなるグリーンシート１０ａな
いし１０ｄの焼結時の収縮率より低い収縮率の導電性ペ
ーストが後述する穴１５に充填され、焼結されたもので
ある。ビア５の上端部は上記基板１の表面ｆから突出し
ている。このビア５の突出部（素子接続用突出部）５ｂ
には金メッキ（金属メッキ）６が施されている。

【００１２】一方、素子７には外部接続用電極８が形成
されている。この外部接続用電極８にもビア５に形成し
たものと同様の金メッキ（金属メッキ）または金との接
合可能な金属の表面処理を施す。そして、素子７の外部
接続用電極８と多層セラミック基板１に形成したビア５
は、外部接続用電極８と突出部５ｂとが上記金メッキ等
を介して当接するように位置合わせされ、素子７を加重
しながら熱を加えられるか、あるいは加重しながら熱及
び超音波を加えられることにより、ビア５と外部接続用
電極８は金属間接合による電気的、機械的に接続されて
いる。

【００１３】次に、図１に示した実施形態の多層セラミ
ック基板の実装方法は以下の工程による。図２は、多層
セラミック基板１の製造工程を説明するための図であ
り、図２中、符号９は焼結前のグリーンシート積層体で
ある。まず、数枚（図面では４枚）のグリーンシート１
０ａ,１０ｂ,１０ｃ,１０ｄを積層してグリーンシート
積層体９を作製する。これらグリーンシート１０ａない
し１０ｄの焼結後のものは上記セラミックシート２ａな
いし２ｄである。グリーンシート１０ａないし１０ｄの
うち所定のものには、配線パターン形成用の導電性ペー
ストを用いて所望の回路を形成するための配線パターン
３ａ,３ｂが印刷されている。一方、素子７に外部接続
用電極８を形成しておく。

【００１４】ついで、グリーンシート積層体９の所定の
位置に穴１４をあけ、該穴１４に導電性ペーストを充填
してビア（第一のビア）４を形成することにより、各々
のグリーンシートに印刷された配線パターン３ａ,３ｂ
をビア４により接続する。このビア４形成用の導電性ペ
ーストは、使用するグリーンシートの焼結時の収縮率と
ほぼ同じ焼結時の収縮率を有する材料が用いられてい
る。また、グリーンシート積層体９には、素子７の外部
接続用電極８と接続する位置に穴１５をあけ、該穴１５
に導電性ペーストを充填してビア（第二のビア）５を形
成する。このビア５形成用の導電性ペーストは、グリー
ンシート１０ａないし１０ｄの焼結時の収縮率より低い
値の収縮率の材料が用いられている。

【００１５】ついでこの積層体９を８００℃〜１４００
℃の高温で焼結すると、ビア５の上端部５ａが上記基板
１の表面ｆから突出して突出部５ｂが形成されるが、一
方、ビア４の上端部４ａは、基板１の素子７と対向させ
る表面ｆから突出しておらず、しかもビア４の上端面は
平坦となっている。その理由は、グリーンシート１０ａ
ないし１０ｄは、焼結時にシート固有の比率にて収縮す
るものであるので、本発明では、特に、上述のように多
層セラミック基板１の表面ｆで、素子７の外部接続用電
極８が接続される所定の位置にビア５形成用の穴１５を
形成し、さらにこの穴１５にグリーンシート１０ａない
し１０ｄの焼結時の収縮率より低い値の収縮率の導電性
ペーストを充填することにより、グリーンシート積層体
９を焼結するとき、穴１５に充填したビア５形成用の導
電性ペーストと、グリーンシート１０ａないし１０ｄと
の焼結時の収縮率の差により、焼結時にビア５の上端部
（基板１の表面ｆ近傍に位置する部分）５ａを突出させ
ることができる。一方、素子７との接続を意図しないビ
ア４形成用の穴１４には、使用するグリーンシートの焼
結時の収縮率とほぼ同じ焼結時の収縮率を有する導電性
ペーストを用いることにより、ビア４の上端面が平坦と
なるようにしている。なお、従来は、グリーンシートに
印刷する配線パターン形成用の導電性ペーストや、ビア
形成用の導電性ペーストとしては、使用するグリーンシ
ートの焼結時の収縮率にほぼ同じ焼結時の収縮率を有す
る材料を選定し、図１に示したビア４のように上端面が
平坦となるよう構成している。

【００１６】ついで、ビア５の突出部５ｂに素子７との
接続用の金メッキ６を形成する。一方、素子７の外部接
続用電極８においてもビア５に形成したものと同様の金
メッキまたは金との接合可能な金属の表面処理を施す。
ついで、多層セラミック基板１に形成されたビア５と、
素子７に形成された外部接続用電極８の位置合わせを行
った後、素子７と多層セラミック基板１を加熱し、加重
することにより、外部接続用電極８とビア５とを金属間
接合による電気的な接続および機械的な接続をおこな
う。また、ここで接続を行う際には、さらに超音波を加
えて電気的な接続および機械的な接続を行うことができ
る。

【００１７】実施形態の多層セラミック基板の実装構造
によれば、素子７を実装する多層セラミック基板１側に
素子接続用突出部５ｂが形成されたことにより、従来の
多層セラミック基板のように素子７側にバンプ等の接続
用部材を設ける必要がなく、素子７側にバンプ等の接続
用部材を形成する設備が不要であり、しかも素子７側に
バンプ等の接続部材を形成する工程も不要であり、従っ
て、多層セラミック基板１に素子７を実装する実装工程
の簡略化及び実装設備の簡素化が可能であり、製品のコ
ストダウンが可能である。また、実施形態の多層セラミ
ック基板の実装方法によれば、多層セラミック基板の製
造工程で多層セラミック基板１側に素子接続用突出部５
ｂを形成できるため、従来の実装方法のように素子７側
にバンプ等の接続部材を形成する工程がなく、多層セラ
ミック基板１に素子７を実装する実装工程の簡略化であ
り、製品のコストダウンが可能である。なお、上述の実
施形態においては、多層セラミック基板に素子を実装す
る場合について説明したが、プリント基板に素子をする
場合においても同様の作用効果を奏することができる。

【００１８】

【発明の効果】以上説明したように本発明の多層セラミ
ック基板によれば、素子を実装する多層セラミック基板
側に素子接続用突出部が形成されたことにより、従来の
多層セラミック基板のように素子側にバンプ等の接続用
部材を設ける必要がなく、素子７側にバンプ等の接続用
部材を形成する設備が不要であり、しかも素子側にバン
プ等の接続部材を形成する工程も不要であり、従って、
多層セラミック基板に素子を実装する実装工程の簡略化
及び実装設備の簡素化が可能であり、製品のコストダウ
ンが可能である。本発明の多層セラミック基板の実装方
法によれば、多層セラミック基板の製造工程で多層セラ
ミック基板側に素子接続用突出部を形成できるため、従
来の実装方法のように素子側にバンプ等の接続部材を形
成する工程がなく、多層セラミック基板１に素子を実装
する実装工程の簡略化であり、製品のコストダウンが可
能である。

【図面の簡単な説明】

【図１】 本発明の実施形態の多層セラミック基板の実
装構造を示す断面図である。

【図２】 図１の多層セラミック基板の製造工程を説明
するための断面図である。

【図３】 従来の多層セラミック基板の実装構造とその
実装方法を説明するための断面図である。

【符号の説明】

１・・・多層セラミック基板、２ａ,２ｂ,２ｃ,２ｄ・・・セ
ラミックシート、３ａ,３ｂ,３ｃ・・・配線パターン、４・
・・ビア（第一のビア）、４ａ・・・上端部、５・・・ビア（第
二のビア）、５ａ・・・上端部、５ｂ・・・突出部（素子接続
用突出部）、６・・・金メッキ（金属による表面処理）、
７・・・素子、８・・・外部接続用電極、９・・・グリーンシー
ト積層体、１０ａ,１０ｂ,１０ｃ,１０ｄ・・・グリーンシ
ート、１４・・・穴、１５・・・穴、ｆ・・・表面。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 多層セラミック基板に内部配線パターン
   が形成され、該多層セラミック基板に前記内部配線パタ
   ーン間を接続する第一のビアが形成され、前記多層セラ
   ミック基板で、これに実装される素子に形成された外部
   接続用電極と対向する位置に前記内部配線パターン間を
   接続する第二のビアが設けられるとともに、該第二のビ
   アに前記多層セラミック基板の前記素子との対向面から
   突出する素子接続用突出部が設けられ、該第二のビアの
   素子接続用突出部と前記素子の外部接続用電極の少なく
   とも一方に金属により表面処理が施され、前記第二のビ
   アと前記素子の外部接続用電極が電気的および機械的に
   接続されてなり、 前記第一のビアと第二のビアは、収縮率の異なる導電性
   ペーストから構成されていることを特徴とする多層セラ
   ミック基板の実装構造。
2. 【請求項２】 前記多層セラミック基板が複数枚のグリ
   ーンシートを積層、焼結してなるものであり、前記第二
   のビアは前記グリーンシートの焼結時の収縮率より低い
   収縮率の導電性ペーストからなることを特徴とする請求
   項１記載の多層セラミック基板の実装構造。
3. 【請求項３】 前記第一のビアは前記グリーンシートの
   焼結時の収縮率と同じ収縮率の導電性ペーストからなる
   ことを特徴とする請求項１又は２記載の多層セラミック
   基板の実装構造。
4. 【請求項４】 複数枚のグリーンシートを積層したグリ
   ーンシート積層体に内部配線パターンを形成し、前記グ
   リーンシート積層体にこれに実装される素子に形成され
   た外部接続用電極と対向する位置に第二のビア形成用の
   穴を形成し、該穴に前記グリーンシートの焼結時の収縮
   率より低い収縮率の導電性ペーストを充填、焼結して、
   前記内部配線パターン間を接続する第二のビアを形成す
   ると共に、該第二のビアに前記多層セラミック基板の前
   記素子との対向面から突出する素子接続用突出部を形成
   し、該第二のビアの素子接続用突出部と前記素子の外部
   接続用電極の少なくとも一方に金属により表面処理を施
   し、前記素子の外部接続用電極と第二ビアの位置合わせ
   をし、熱または熱と超音波を前記素子に加えながら加重
   し、素子の外部接続用電極とビアを電気的および機械的
   に接続することを特徴とする多層セラミック基板の実装
   方法。