JP4047599B2 - Ｄ／ａ変換装置 - Google Patents
Ｄ／ａ変換装置 Download PDFInfo
- Publication number
- JP4047599B2 JP4047599B2 JP2002052084A JP2002052084A JP4047599B2 JP 4047599 B2 JP4047599 B2 JP 4047599B2 JP 2002052084 A JP2002052084 A JP 2002052084A JP 2002052084 A JP2002052084 A JP 2002052084A JP 4047599 B2 JP4047599 B2 JP 4047599B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- resistor
- conversion means
- output
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、デジタル信号をアナログ信号に変換するＤ／Ａ変換装置に関するものである。
【０００２】
【従来の技術】
近年、半導体の集積技術の向上により、システムがワンチップ上に集積されるようになってきているため、半導体装置にアナログ回路を内蔵する際、回路面積と端子数の増加を抑えながら性能の向上をいかにして図るかが課題となっている。
【０００３】
アナログ回路のＤ／Ａコンバータ方式において一般的に用いられるものの中に、図１０（例として４ビット構成）に示すＲ−２Ｒラダー抵抗型Ｄ／Ａ変換装置がある。このＤ／Ａコンバータは、抵抗値がＲと２Ｒの抵抗を使い、各ビットの値によりスイッチをコントロールして抵抗を基準電圧のＶＲＥＦＨとＶＲＥＦＬとのどちらにつなぐかで電圧を分圧し、ＶＲＥＦＬから（ＶＲＥＦＨ−ＶＲＥＦＬ）×（２n−１）／２n＋ＶＲＥＦＬのダイナミックレンジのアナログ信号を出力するものである。このような単純な構成のため、小面積なＤ／Ａコンバータ回路を比較的容易に実現できる。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来のＲ−２Ｒラダー抵抗Ｄ／Ａ変換装置の構成では、Ｒ−２Ｒ抵抗網の出力がそのままアナログ出力になっているため、出力インピーダンスが高く、この従来のＤ／Ａ変換装置の出力に接続される、波形をスムーズにするためのローパスフィルタなどの負荷の影響を受けやすい。例えば、高速に変化する信号などでは、図１１に示すように波形なまりのため、アナログ出力の応答性が低下するなどの問題が発生する。
【０００５】
本発明は、上記問題点を解決するためになされたものであり、出力インピーダンス特性を改善することにより、高速に変化する信号に対する応答性を向上させたＤ／Ａ変換装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明によるＤ／Ａ変換装置は、第１の基準電圧と、該第１の基準電圧より低圧の第２の基準電圧とを用いてデジタル信号をアナログ信号に変換するＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段と、該Ｄ／Ａ変換手段から受けたアナログ信号をインピーダンス変換するインピーダンス変換手段と、を備え、第２の基準電圧は接地電圧であり、前記Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段は、該Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段の出力から直列接続された複数の第１の抵抗（各抵抗値はＲ）と、前記第１の抵抗の各接続点、及び前記直列接続された複数の第１の抵抗からなる抵抗群の両端点にそれぞれ接続された複数の第２の抵抗（各抵抗値は２Ｒ）と、前記第２の抵抗の前記第１の抵抗側でない端点にそれぞれ接続され、前記第２の抵抗に、第１の基準電圧、あるいは接地電圧を接続する複数のスイッチと、一端が前記複数のスイッチと共通に第１の基準電圧に接続され、他端が前記Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段の出力に接続された、前記第２の抵抗とは異なる第３の抵抗（抵抗値は２Ｒ）と、入力されたデジタル信号を基に、前記複数のスイッチを制御するスイッチコントロール手段と、を有し、前記インピーダンス変換手段は、前記Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段からのアナログ信号がゲートに入力されるＮ型ＭＯＳトランジスタと、該Ｎ型ＭＯＳトランジスタに接続された抵抗と、を有する、ことを特徴とするものである。
【０００７】
また、本発明によるＤ／Ａ変換装置は、前記Ｄ／Ａ変換装置において、前記Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段は、前記アナログ信号にオフセット電圧を与えることを特徴とするものである。
【００１１】
また、本発明によるＤ／Ａ変換装置は、前記Ｄ／Ａ変換装置において、前記インピーダンス変換手段は、前記Ｎ型ＭＯＳトランジスタに代えてＰ型ＭＯＳトランジスタを有することを特徴とするものである。
【００１２】
また、本発明によるＤ／Ａ変換装置は、前記Ｄ／Ａ変換装置において、前記インピーダンス変換手段は、前記抵抗に代えてＮ型ＭＯＳトランジスタ、またはＰ型ＭＯＳトランジスタを有することを特徴とするものである。
【００１３】
【発明の実施の形態】
（実施の形態１）
以下、本発明の実施の形態１によるＤ／Ａ変換装置について、図面を参照しながら説明する。本実施の形態１によるＤ／Ａ変換装置は、Ｒ−２Ｒラダー抵抗型Ｄ／Ａコンバータのアナログ出力の電流ドライブ能力を向上させ、アナログ出力信号の応答性を改善するものである。
【００１４】
図１は、本実施の形態１によるＤ／Ａ変換装置の構成を示す回路図であり、図２は、そのＤ／Ａ変換装置の作用効果を説明するための波形図である。
図１において、本実施の形態１によるＤ／Ａ変換装置１００は、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１と、インピーダンス変換手段１０２とを備える。Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１は、基準電圧ＶＲＥＦＨと、基準電圧ＶＲＥＦＬ（ただし、ＶＲＥＦＬはＶＲＥＦＨよりも低圧）とを用いて、デジタル信号をアナログ信号に変換するものであり、さらに、スイッチコントロール１０１０と、スイッチ１０１１ａ、１０１１ｂ、１０１１ｃ、１０１１ｄと、抵抗値が２Ｒ、あるいはＲの複数の抵抗とを備える。
【００１５】
スイッチコントロール１０１０は、入力されるデジタル信号に基づいてスイッチ１０１１ａなどをコントロールするものであり、入力デジタル信号の各ビットが“１”のときにはスイッチに基準電圧ＶＲＥＦＨ側を選択させ、“０”のときにはスイッチに基準電圧ＶＲＥＦＬ側を選択させる。例えば、ＬＳＢが“０”のときには、スイッチ１０１１ａにＶＲＥＦＬ側を選択させ、ＬＳＢが“１”のときには、スイッチ１０１１ａにＶＲＥＦＨ側を選択させる。このようにしてスイッチコントロール１０１０によりスイッチ１０１１ａなどがコントロールされることにより、基準電圧ＶＲＥＦＬから基準電圧ＶＲＥＦＨまでの電圧が分圧され、ＶＲＥＦＬから（ＶＲＥＦＨ−ＶＲＥＦＬ）×（２n−１）／２n＋ＶＲＥＦＬのダイナミックレンジのアナログ信号がＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１から出力される。
【００１６】
インピーダンス変換手段１０２は、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１から受けたアナログ信号をインピーダンス変換するものであり、Ｎ型ＭＯＳトランジスタ１０４と、そのＮ型ＭＯＳトランジスタ１０４のソースに接続された抵抗１０３とを備える。このソース出力（ＶＯＵＴ）が本実施の形態１によるＤ／Ａ変換装置の最終のアナログ出力となる。
【００１７】
次に、本実施の形態１によるＤ／Ａ変換装置の動作について説明する。
デジタル信号は、スイッチコントロール１０１０に入力され、そのデジタル信号の各ビットごとの値に応じて、スイッチ１０１１ａ〜１０１１ｄがコントロールされる。このスイッチ１０１１ａ〜１０１１ｄのコントロールにより基準電圧ＶＲＥＦＬから基準電圧ＶＲＥＦＨまでの電圧が分圧される。そして、ＶＲＥＦＬから（ＶＲＥＦＨ−ＶＲＥＦＬ）／２nごとに変化するアナログ信号がＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１から出力される。
【００１８】
このＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１からの出力は、Ｎ型ＭＯＳトランジスタ１０４のゲートに入力され、インピーダンス変換手段１０２によりインピーダンス変換される。したがって、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１の出力インピーダンスは高いが、インピーダンス変換手段１０２からの出力、すなわちＤ／Ａ変換装置１００からの出力（ＶＯＵＴ）は、電流能力が向上されており、低インピーダンスとなっている。そして、図２で示されるように、Ｄ／Ａ変換装置１００の出力（ＶＯＵＴ）と、その出力をローパスフィルタ１０５に通した後の出力（ＡＯＵＴ）とを比較しても、従来例（図１１）に比べて応答性が向上していることが分かる。
【００１９】
このように、本実施の形態１によるＤ／Ａ変換装置によれば、Ｎ型ＭＯＳトランジスタ１０４と抵抗１０３とから構成されるソースフォロワ回路のインピーダンス変換手段１０２を備え、そのインピーダンス変換手段１０２によりＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１からのアナログ出力をインピーダンス変換することで、Ｄ／Ａ変換装置の出力インピーダンス特性を改善し、出力電流ドライブ能力を向上させることができ、高速に変化する信号に対する応答性を向上させることができる。
【００２０】
（実施の形態２）
以下、本発明の実施の形態２によるＤ／Ａ変換装置について、図面を参照しながら説明する。
図３は、上述の実施の形態１によるＤ／Ａ変換装置において、基準電圧ＶＲＥＦＬを接地電圧としたものの構成を示す回路図であり、図４は、そのＤ／Ａ変換装置におけるインピーダンス変換手段への入力波形と出力波形を示す波形図である。なお、図３で示されるＤ／Ａ変換装置の構成、及び動作は実施の形態１と同様であり、その説明を省略する。
【００２１】
Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１の基準電圧ＶＲＥＦＨ、ＶＲＥＦＬとしては、図３で示されるように、基準電圧ＶＲＥＦＨを、Ｄ／Ａ変換装置を内蔵している半導体装置の電源電圧ＶＤＤとし、基準電圧ＶＲＥＦＬを接地電圧（グラウンド）とするのが一般的である。この場合には、上述のようにソースフォロワによるインピーダンス変換手段１０２により信号の応答性を向上させることができるが、インピーダンス変換手段１０２のＮ型ＭＯＳトランジスタ１０４が動作するためには、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１のアナログ信号出力Ｓ１１の電圧が、Ｎ型ＭＯＳトランジスタ１０４のスレッショルド電圧ＶＴ以上である必要がある。例えば、図４（ａ）で示されるように、アナログ信号出力Ｓ１１がＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１のダイナミックレンジいっぱいの信号であった場合には、インピーダンス変換手段１０２からの出力、すなわちＤ／Ａ変換装置からの出力Ｓ１２は、図４（ｂ）で示されるようになり、Ｎ型ＭＯＳトランジスタ１０４のスレッショルド電圧ＶＴ分だけ、信号欠けが発生してしまうこととなる。本実施の形態２によるＤ／Ａ変換装置は、このアナログ出力の信号欠けを改善するものである。
【００２２】
図５は、本実施の形態２によるＤ／Ａ変換装置の構成を示す回路図であり、図６は、そのＤ／Ａ変換装置におけるインピーダンス変換手段への入力波形と出力波形を示す波形図である。
【００２３】
図５において、本実施の形態２によるＤ／Ａ変換装置では、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１で用いる基準電圧ＶＲＥＦＨ、ＶＲＥＦＬとして、基準電圧ＶＲＥＦＨを電源電圧ＶＤＤ１とし、低圧側の基準電圧ＶＲＥＦＬを別の電源電圧ＶＤＤ２としている。ここで、この電圧ＶＤＤ２は、Ｎ型ＭＯＳトランジスタ１０４のスレッショルド電圧ＶＴ以上であり、電源電圧ＶＤＤ１より低圧である。なお、これ以外のＤ／Ａ変換装置の構成、及び動作は実施の形態１と同様であり、その説明を省略する。
【００２４】
本実施の形態２によるＤ／Ａ変換装置では、基準電圧ＶＲＥＦＬを接地電圧ではないＶＤＤ２としたことにより、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１のアナログ出力にオフセット電圧を与えたこととなり、その結果、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１のアナログ信号出力Ｓ２１は、図６（ａ）で示されるようになる。したがって、Ｎ型ＭＯＳトランジスタ１０４のゲートに入力される信号はスレッショルド電圧ＶＴ以上であるため、インピーダンス変換手段１０２の出力は信号欠けを発生することなく、図６（ｂ）で示されるようになる。
【００２５】
このように、本実施の形態２によるＤ／Ａ変換装置によれば、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１のアナログ出力にオフセット電圧を与えるようにしたことで、インピーダンス変換手段１０２に入力される信号の電圧値がＮ型ＭＯＳトランジスタ１０４のスレッショルド電圧ＶＴを超えることとなり、インピーダンス変換手段１０２の出力、すなわち本実施の形態２によるＤ／Ａ変換装置の出力の信号欠けを防止することができる。
【００２６】
（実施の形態３）
以下、本発明の実施の形態３によるＤ／Ａ変換装置について、図面を参照しながら説明する。本実施の形態３によるＤ／Ａ変換装置は、より簡易な構成により、実施の形態２によるＤ／Ａ変換装置と同様に、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段のアナログ出力にオフセット電圧を与えるようにしたものである。
【００２７】
図７は、本実施の形態３によるＤ／Ａ変換装置の構成を示す回路図である。なお、インピーダンス変換手段１０２の構成、及び動作は実施の形態１と同様であり、その説明を省略する。
図７において、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１０は、抵抗２０１、２０２ａ〜２０２ｃ、２０３ａ〜２０３ｄと、スイッチ１０１１ａ〜１０１１ｄと、スイッチコントロール１０１０とを備える。なお、基準電圧ＶＲＥＦＨは電源電圧ＶＤＤとし、基準電圧ＶＲＥＦＬは接地電圧としている。抵抗２０２ａ〜２０２ｃは、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１０の出力から直列接続されており、その各抵抗の接続点、及び抵抗２０２ａ〜２０２ｃからなる抵抗群の両端点に、抵抗２０３ａ〜２０３ｄがそれぞれ接続されている。ここまでは、通常のＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段と同様であるが、本実施の形態３によるＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１０では、一端が基準電圧ＶＲＥＦＨの電圧源（ＶＤＤ）に接続され、他端がＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１０の出力に接続された抵抗２０１を備えている点が通常のものと異なっている。この抵抗２０１を有していることにより、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１０のアナログ信号出力Ｓ３１にオフセットを与えたこととなり、電源ＶＤＤ２を別途用意することなく、抵抗の一端をつなぎかえるという簡単な方法により、オフセットを与えることができる。
【００２８】
図７で示されるＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１０の場合、デジタル信号が“００００”の時に、アナログ信号出力Ｓ３１が最低値となるが、その最低値は、ＶＤＤ×（４３／１２８）となり、ＶＤＤの約１／３となる。したがって、ＶＤＤの値をＮ型ＭＯＳトランジスタ１０４のスレッショルド電圧ＶＴの３倍以上とすればよい。例えば、ＶＤＤとして３．３Ｖを用い、スレッショルド電圧ＶＴが０．７Ｖである場合には、このＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１０のアナログ信号出力Ｓ３１のオフセットにより、アナログ信号出力Ｓ３１の最低値が十分スレッショルド電圧ＶＴを超えていることが分かる。
【００２９】
このように、本実施の形態３によるＤ／Ａ変換装置によれば、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１０を、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１０の出力から直列接続された複数の抵抗２０２ａ〜２０２ｃと、抵抗２０２ａ〜２０２ｃの各接続点、及び直列接続された複数の抵抗２０２ａ〜２０２ｃからなる抵抗群の両端点にそれぞれ接続された複数の抵抗２０３ａ〜２０３ｄと、抵抗２０３ａ〜２０３ｄの抵抗２０２ａ〜２０２ｃ側でない端点にそれぞれ接続され、抵抗２０３ａ〜２０３ｄに、電源電圧（ＶＤＤ）、あるいは接地電圧（グラウンド）を接続する複数のスイッチ１０１１ａ〜１０１１ｄと、一端が電源電圧（ＶＤＤ）に接続され、他端がＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１０の出力に接続された抵抗２０１と、入力されたデジタル信号を基に、複数のスイッチ１０１１ａ〜１０１１ｄを制御するスイッチコントロール１０１０とから構成したことで、実施の形態２のように電源ＶＤＤ２を別途用意することなく、抵抗２０１の端点をつなぎかえたという簡易な構成により、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１０のアナログ出力にトランジスタ１０４のスレッショルド電圧ＶＴを超えるオフセット電圧を与えることができ、インピーダンス変換手段１０２の出力、すなわちＤ／Ａ変換装置の出力の信号欠けを防止することができる。
【００３０】
（実施の形態４）
以下、本発明の実施の形態４によるＤ／Ａ変換装置について、図面を参照しながら説明する。
図８は、本実施の形態４によるＤ／Ａ変換装置の構成を示すブロック図である。なお、図８で示されるＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１の構成、及び動作は実施の形態１と同様であり、その説明を省略する。
【００３１】
本実施の形態４によるインピーダンス変換手段３００は、Ｎ型ＭＯＳトランジスタ１０４、３０１を有する。Ｎ型ＭＯＳトランジスタ１０４は、実施の形態１と同様のものであり、Ｎ型ＭＯＳトランジスタ３０１は、実施の形態１による抵抗１０３に代えて設けられたものである。
【００３２】
実施の形態１によるインピーダンス変換手段１０２では、インピーダンス変換にＮ型ＭＯＳトランジスタ１０４と抵抗１０３とを用いているが、この構成では、半導体の製造工程によりトランジスタ１０４における抵抗成分と、抵抗１０３の抵抗値との抵抗比のばらつきが大きくなり、最終的なアナログ出力（ＶＯＵＴ）の電圧にもばらつきが生じるおそれがある。しかしながら、図８で示される本実施の形態４によるインピーダンス変換手段３００のように、抵抗１０３に代えてＮ型ＭＯＳトランジスタ３０１を用いることで、半導体製造工程における抵抗比のばらつきを抑えることができ、出力電圧（ＶＯＵＴ）のばらつきも抑えることができる。
【００３３】
（実施の形態５）
以下、本発明の実施の形態５によるＤ／Ａ変換装置について、図面を参照しながら説明する。
図９は、本実施の形態５によるＤ／Ａ変換装置の構成を示すブロック図である。なお、図９で示されるＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１の構成、及び動作は実施の形態１と同様であり、その説明を省略する。
【００３４】
本実施の形態５によるインピーダンス変換手段４００は、Ｐ型ＭＯＳトランジスタ４０１と、抵抗４０２とを有する。このインピーダンス変換手段４００の動作については、実質的に実施の形態１によるインピーダンス変換手段１０２と同様であり、その説明を省略する。
【００３５】
このように、本実施の形態５によるＤ／Ａ変換装置のように、インピーダンス変換手段４００をＰ型ＭＯＳトランジスタ４０１で構成しても、実施の形態１によるＤ／Ａ変換装置と同様の効果を奏することができる。
【００３６】
なお、実施の形態４の場合と同様に、抵抗４０２に代えてＭＯＳトランジスタを用いるようにしてもよい。
【００３７】
また、インピーダンス変換手段を構成するトランジスタは、ＭＯＳトランジスタ（ＭＯＳ−ＦＥＴ）に限定されるものではなく、バイポーラトランジスタや、接合型トランジスタ（Ｊ−ＦＥＴ）であってもよい。ただし、ＭＯＳトランジスタでインピーダンス変換手段を構成した場合には、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段と一緒に半導体基板上にインピーダンス変換手段を構成することができ、Ｄ／Ａ変換装置のコストを低減させることができるというメリットがある。
【００３８】
【発明の効果】
以上の説明から明らかなように、本発明によるＤ／Ａ変換装置によれば、第１の基準電圧と、該第１の基準電圧より低圧の第２の基準電圧とを用いてデジタル信号をアナログ信号に変換するＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段と、該Ｄ／Ａ変換手段から受けたアナログ信号をインピーダンス変換するインピーダンス変換手段とを備えたことで、Ｄ／Ａ変換装置の出力インピーダンス特性を改善し、出力電流ドライブ能力を向上させることができ、高速に変化する信号に対する応答性を向上させることができる効果が得られる。
また、第２の基準電圧は接地電圧であり、前記Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段は、該Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段の出力から直列接続された複数の第１の抵抗（各抵抗値はＲ）と、前記第１の抵抗の各接続点、及び前記直列接続された複数の第１の抵抗からなる抵抗群の両端点にそれぞれ接続された複数の第２の抵抗（各抵抗値は２Ｒ）と、前記第２の抵抗の前記第１の抵抗側でない端点にそれぞれ接続され、前記第２の抵抗に、第１の基準電圧、あるいは接地電圧を接続する複数のスイッチと、一端が前記複数のスイッチと共通に第１の基準電圧に接続され、他端が前記Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段の出力に接続された、前記第２の抵抗とは異なる第３の抵抗（抵抗値は２Ｒ）と、入力されたデジタル信号を基に、前記複数のスイッチを制御するスイッチコントロール手段と、を有し、前記インピーダンス変換手段は、前記Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段からのアナログ信号がゲートに入力されるＮ型ＭＯＳトランジスタと、該Ｎ型ＭＯＳトランジスタに接続された抵抗と、を有する、という簡易な構成により、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段のアナログ出力にトランジスタのスレッショルド電圧ＶＴを超えるオフセット電圧を与えることができ、前記インピーダンス変換手段の出力、すなわちＤ／Ａ変換装置の出力の信号欠けを防止することができる効果が得られる。
【００３９】
また、本発明によるＤ／Ａ変換装置によれば、前記Ｄ／Ａ変換装置において、前記Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段が、前記アナログ信号にオフセット電圧を与えることで、前記インピーダンス変換手段の出力、すなわちＤ／Ａ変換装置の出力の信号欠けを防止することができる効果が得られる。
【００４２】
また、本発明によるＤ／Ａ変換装置によれば、前記Ｄ／Ａ変換装置において、前記インピーダンス変換手段が、前記抵抗に代えてＮ型ＭＯＳトランジスタ、またはＰ型ＭＯＳトランジスタを有することで、半導体製造工程における抵抗比のばらつきを抑えることができ、出力電圧のばらつきも抑えることができる効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるＤ／Ａ変換装置の構成を示す回路図である。
【図２】本発明の実施の形態１によるＤ／Ａ変換装置の作用効果を説明するための波形図である。
【図３】本発明の実施の形態１によるＤ／Ａ変換装置の構成を示す回路図である。
【図４】本発明の実施の形態１によるＤ／Ａ変換装置におけるインピーダンス変換手段への入力波形と出力波形を示す波形図である。
【図５】本発明の実施の形態２によるＤ／Ａ変換装置の構成を示す回路図である。
【図６】本発明の実施の形態２によるＤ／Ａ変換装置におけるインピーダンス変換手段への入力波形と出力波形を示す波形図である。
【図７】本発明の実施の形態３によるＤ／Ａ変換装置の構成を示す回路図である。
【図８】本発明の実施の形態４によるＤ／Ａ変換装置の構成を示す回路図である。
【図９】本発明の実施の形態５によるＤ／Ａ変換装置の構成を示す回路図である。
【図１０】従来のＤ／Ａ変換装置の構成を示す回路図である。
【図１１】従来のＤ／Ａ変換装置の作用効果を説明するための波形図である。
【符号の説明】
１００ Ｄ／Ａ変換装置
１０１、２１０ Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段
１０２、３００、４００ インピーダンス変換手段
１０３、２０１、２０２ａ〜２０２ｃ、２０３ａ〜２０３ｄ、４０２ 抵抗
１０４、３０１ Ｎ型ＭＯＳトランジスタ
１０５ ローパスフィルタ
４０１ Ｐ型ＭＯＳトランジスタ
１０１０ スイッチコントロール
１０１１ａ、１０１１ｂ、１０１１ｃ、１０１１ｄ スイッチ
【発明の属する技術分野】
本発明は、デジタル信号をアナログ信号に変換するＤ／Ａ変換装置に関するものである。
【０００２】
【従来の技術】
近年、半導体の集積技術の向上により、システムがワンチップ上に集積されるようになってきているため、半導体装置にアナログ回路を内蔵する際、回路面積と端子数の増加を抑えながら性能の向上をいかにして図るかが課題となっている。
【０００３】
アナログ回路のＤ／Ａコンバータ方式において一般的に用いられるものの中に、図１０（例として４ビット構成）に示すＲ−２Ｒラダー抵抗型Ｄ／Ａ変換装置がある。このＤ／Ａコンバータは、抵抗値がＲと２Ｒの抵抗を使い、各ビットの値によりスイッチをコントロールして抵抗を基準電圧のＶＲＥＦＨとＶＲＥＦＬとのどちらにつなぐかで電圧を分圧し、ＶＲＥＦＬから（ＶＲＥＦＨ−ＶＲＥＦＬ）×（２n−１）／２n＋ＶＲＥＦＬのダイナミックレンジのアナログ信号を出力するものである。このような単純な構成のため、小面積なＤ／Ａコンバータ回路を比較的容易に実現できる。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来のＲ−２Ｒラダー抵抗Ｄ／Ａ変換装置の構成では、Ｒ−２Ｒ抵抗網の出力がそのままアナログ出力になっているため、出力インピーダンスが高く、この従来のＤ／Ａ変換装置の出力に接続される、波形をスムーズにするためのローパスフィルタなどの負荷の影響を受けやすい。例えば、高速に変化する信号などでは、図１１に示すように波形なまりのため、アナログ出力の応答性が低下するなどの問題が発生する。
【０００５】
本発明は、上記問題点を解決するためになされたものであり、出力インピーダンス特性を改善することにより、高速に変化する信号に対する応答性を向上させたＤ／Ａ変換装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明によるＤ／Ａ変換装置は、第１の基準電圧と、該第１の基準電圧より低圧の第２の基準電圧とを用いてデジタル信号をアナログ信号に変換するＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段と、該Ｄ／Ａ変換手段から受けたアナログ信号をインピーダンス変換するインピーダンス変換手段と、を備え、第２の基準電圧は接地電圧であり、前記Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段は、該Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段の出力から直列接続された複数の第１の抵抗（各抵抗値はＲ）と、前記第１の抵抗の各接続点、及び前記直列接続された複数の第１の抵抗からなる抵抗群の両端点にそれぞれ接続された複数の第２の抵抗（各抵抗値は２Ｒ）と、前記第２の抵抗の前記第１の抵抗側でない端点にそれぞれ接続され、前記第２の抵抗に、第１の基準電圧、あるいは接地電圧を接続する複数のスイッチと、一端が前記複数のスイッチと共通に第１の基準電圧に接続され、他端が前記Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段の出力に接続された、前記第２の抵抗とは異なる第３の抵抗（抵抗値は２Ｒ）と、入力されたデジタル信号を基に、前記複数のスイッチを制御するスイッチコントロール手段と、を有し、前記インピーダンス変換手段は、前記Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段からのアナログ信号がゲートに入力されるＮ型ＭＯＳトランジスタと、該Ｎ型ＭＯＳトランジスタに接続された抵抗と、を有する、ことを特徴とするものである。
【０００７】
また、本発明によるＤ／Ａ変換装置は、前記Ｄ／Ａ変換装置において、前記Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段は、前記アナログ信号にオフセット電圧を与えることを特徴とするものである。
【００１１】
また、本発明によるＤ／Ａ変換装置は、前記Ｄ／Ａ変換装置において、前記インピーダンス変換手段は、前記Ｎ型ＭＯＳトランジスタに代えてＰ型ＭＯＳトランジスタを有することを特徴とするものである。
【００１２】
また、本発明によるＤ／Ａ変換装置は、前記Ｄ／Ａ変換装置において、前記インピーダンス変換手段は、前記抵抗に代えてＮ型ＭＯＳトランジスタ、またはＰ型ＭＯＳトランジスタを有することを特徴とするものである。
【００１３】
【発明の実施の形態】
（実施の形態１）
以下、本発明の実施の形態１によるＤ／Ａ変換装置について、図面を参照しながら説明する。本実施の形態１によるＤ／Ａ変換装置は、Ｒ−２Ｒラダー抵抗型Ｄ／Ａコンバータのアナログ出力の電流ドライブ能力を向上させ、アナログ出力信号の応答性を改善するものである。
【００１４】
図１は、本実施の形態１によるＤ／Ａ変換装置の構成を示す回路図であり、図２は、そのＤ／Ａ変換装置の作用効果を説明するための波形図である。
図１において、本実施の形態１によるＤ／Ａ変換装置１００は、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１と、インピーダンス変換手段１０２とを備える。Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１は、基準電圧ＶＲＥＦＨと、基準電圧ＶＲＥＦＬ（ただし、ＶＲＥＦＬはＶＲＥＦＨよりも低圧）とを用いて、デジタル信号をアナログ信号に変換するものであり、さらに、スイッチコントロール１０１０と、スイッチ１０１１ａ、１０１１ｂ、１０１１ｃ、１０１１ｄと、抵抗値が２Ｒ、あるいはＲの複数の抵抗とを備える。
【００１５】
スイッチコントロール１０１０は、入力されるデジタル信号に基づいてスイッチ１０１１ａなどをコントロールするものであり、入力デジタル信号の各ビットが“１”のときにはスイッチに基準電圧ＶＲＥＦＨ側を選択させ、“０”のときにはスイッチに基準電圧ＶＲＥＦＬ側を選択させる。例えば、ＬＳＢが“０”のときには、スイッチ１０１１ａにＶＲＥＦＬ側を選択させ、ＬＳＢが“１”のときには、スイッチ１０１１ａにＶＲＥＦＨ側を選択させる。このようにしてスイッチコントロール１０１０によりスイッチ１０１１ａなどがコントロールされることにより、基準電圧ＶＲＥＦＬから基準電圧ＶＲＥＦＨまでの電圧が分圧され、ＶＲＥＦＬから（ＶＲＥＦＨ−ＶＲＥＦＬ）×（２n−１）／２n＋ＶＲＥＦＬのダイナミックレンジのアナログ信号がＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１から出力される。
【００１６】
インピーダンス変換手段１０２は、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１から受けたアナログ信号をインピーダンス変換するものであり、Ｎ型ＭＯＳトランジスタ１０４と、そのＮ型ＭＯＳトランジスタ１０４のソースに接続された抵抗１０３とを備える。このソース出力（ＶＯＵＴ）が本実施の形態１によるＤ／Ａ変換装置の最終のアナログ出力となる。
【００１７】
次に、本実施の形態１によるＤ／Ａ変換装置の動作について説明する。
デジタル信号は、スイッチコントロール１０１０に入力され、そのデジタル信号の各ビットごとの値に応じて、スイッチ１０１１ａ〜１０１１ｄがコントロールされる。このスイッチ１０１１ａ〜１０１１ｄのコントロールにより基準電圧ＶＲＥＦＬから基準電圧ＶＲＥＦＨまでの電圧が分圧される。そして、ＶＲＥＦＬから（ＶＲＥＦＨ−ＶＲＥＦＬ）／２nごとに変化するアナログ信号がＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１から出力される。
【００１８】
このＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１からの出力は、Ｎ型ＭＯＳトランジスタ１０４のゲートに入力され、インピーダンス変換手段１０２によりインピーダンス変換される。したがって、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１の出力インピーダンスは高いが、インピーダンス変換手段１０２からの出力、すなわちＤ／Ａ変換装置１００からの出力（ＶＯＵＴ）は、電流能力が向上されており、低インピーダンスとなっている。そして、図２で示されるように、Ｄ／Ａ変換装置１００の出力（ＶＯＵＴ）と、その出力をローパスフィルタ１０５に通した後の出力（ＡＯＵＴ）とを比較しても、従来例（図１１）に比べて応答性が向上していることが分かる。
【００１９】
このように、本実施の形態１によるＤ／Ａ変換装置によれば、Ｎ型ＭＯＳトランジスタ１０４と抵抗１０３とから構成されるソースフォロワ回路のインピーダンス変換手段１０２を備え、そのインピーダンス変換手段１０２によりＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１からのアナログ出力をインピーダンス変換することで、Ｄ／Ａ変換装置の出力インピーダンス特性を改善し、出力電流ドライブ能力を向上させることができ、高速に変化する信号に対する応答性を向上させることができる。
【００２０】
（実施の形態２）
以下、本発明の実施の形態２によるＤ／Ａ変換装置について、図面を参照しながら説明する。
図３は、上述の実施の形態１によるＤ／Ａ変換装置において、基準電圧ＶＲＥＦＬを接地電圧としたものの構成を示す回路図であり、図４は、そのＤ／Ａ変換装置におけるインピーダンス変換手段への入力波形と出力波形を示す波形図である。なお、図３で示されるＤ／Ａ変換装置の構成、及び動作は実施の形態１と同様であり、その説明を省略する。
【００２１】
Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１の基準電圧ＶＲＥＦＨ、ＶＲＥＦＬとしては、図３で示されるように、基準電圧ＶＲＥＦＨを、Ｄ／Ａ変換装置を内蔵している半導体装置の電源電圧ＶＤＤとし、基準電圧ＶＲＥＦＬを接地電圧（グラウンド）とするのが一般的である。この場合には、上述のようにソースフォロワによるインピーダンス変換手段１０２により信号の応答性を向上させることができるが、インピーダンス変換手段１０２のＮ型ＭＯＳトランジスタ１０４が動作するためには、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１のアナログ信号出力Ｓ１１の電圧が、Ｎ型ＭＯＳトランジスタ１０４のスレッショルド電圧ＶＴ以上である必要がある。例えば、図４（ａ）で示されるように、アナログ信号出力Ｓ１１がＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１のダイナミックレンジいっぱいの信号であった場合には、インピーダンス変換手段１０２からの出力、すなわちＤ／Ａ変換装置からの出力Ｓ１２は、図４（ｂ）で示されるようになり、Ｎ型ＭＯＳトランジスタ１０４のスレッショルド電圧ＶＴ分だけ、信号欠けが発生してしまうこととなる。本実施の形態２によるＤ／Ａ変換装置は、このアナログ出力の信号欠けを改善するものである。
【００２２】
図５は、本実施の形態２によるＤ／Ａ変換装置の構成を示す回路図であり、図６は、そのＤ／Ａ変換装置におけるインピーダンス変換手段への入力波形と出力波形を示す波形図である。
【００２３】
図５において、本実施の形態２によるＤ／Ａ変換装置では、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１で用いる基準電圧ＶＲＥＦＨ、ＶＲＥＦＬとして、基準電圧ＶＲＥＦＨを電源電圧ＶＤＤ１とし、低圧側の基準電圧ＶＲＥＦＬを別の電源電圧ＶＤＤ２としている。ここで、この電圧ＶＤＤ２は、Ｎ型ＭＯＳトランジスタ１０４のスレッショルド電圧ＶＴ以上であり、電源電圧ＶＤＤ１より低圧である。なお、これ以外のＤ／Ａ変換装置の構成、及び動作は実施の形態１と同様であり、その説明を省略する。
【００２４】
本実施の形態２によるＤ／Ａ変換装置では、基準電圧ＶＲＥＦＬを接地電圧ではないＶＤＤ２としたことにより、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１のアナログ出力にオフセット電圧を与えたこととなり、その結果、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１のアナログ信号出力Ｓ２１は、図６（ａ）で示されるようになる。したがって、Ｎ型ＭＯＳトランジスタ１０４のゲートに入力される信号はスレッショルド電圧ＶＴ以上であるため、インピーダンス変換手段１０２の出力は信号欠けを発生することなく、図６（ｂ）で示されるようになる。
【００２５】
このように、本実施の形態２によるＤ／Ａ変換装置によれば、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１のアナログ出力にオフセット電圧を与えるようにしたことで、インピーダンス変換手段１０２に入力される信号の電圧値がＮ型ＭＯＳトランジスタ１０４のスレッショルド電圧ＶＴを超えることとなり、インピーダンス変換手段１０２の出力、すなわち本実施の形態２によるＤ／Ａ変換装置の出力の信号欠けを防止することができる。
【００２６】
（実施の形態３）
以下、本発明の実施の形態３によるＤ／Ａ変換装置について、図面を参照しながら説明する。本実施の形態３によるＤ／Ａ変換装置は、より簡易な構成により、実施の形態２によるＤ／Ａ変換装置と同様に、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段のアナログ出力にオフセット電圧を与えるようにしたものである。
【００２７】
図７は、本実施の形態３によるＤ／Ａ変換装置の構成を示す回路図である。なお、インピーダンス変換手段１０２の構成、及び動作は実施の形態１と同様であり、その説明を省略する。
図７において、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１０は、抵抗２０１、２０２ａ〜２０２ｃ、２０３ａ〜２０３ｄと、スイッチ１０１１ａ〜１０１１ｄと、スイッチコントロール１０１０とを備える。なお、基準電圧ＶＲＥＦＨは電源電圧ＶＤＤとし、基準電圧ＶＲＥＦＬは接地電圧としている。抵抗２０２ａ〜２０２ｃは、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１０の出力から直列接続されており、その各抵抗の接続点、及び抵抗２０２ａ〜２０２ｃからなる抵抗群の両端点に、抵抗２０３ａ〜２０３ｄがそれぞれ接続されている。ここまでは、通常のＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段と同様であるが、本実施の形態３によるＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１０では、一端が基準電圧ＶＲＥＦＨの電圧源（ＶＤＤ）に接続され、他端がＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１０の出力に接続された抵抗２０１を備えている点が通常のものと異なっている。この抵抗２０１を有していることにより、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１０のアナログ信号出力Ｓ３１にオフセットを与えたこととなり、電源ＶＤＤ２を別途用意することなく、抵抗の一端をつなぎかえるという簡単な方法により、オフセットを与えることができる。
【００２８】
図７で示されるＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１０の場合、デジタル信号が“００００”の時に、アナログ信号出力Ｓ３１が最低値となるが、その最低値は、ＶＤＤ×（４３／１２８）となり、ＶＤＤの約１／３となる。したがって、ＶＤＤの値をＮ型ＭＯＳトランジスタ１０４のスレッショルド電圧ＶＴの３倍以上とすればよい。例えば、ＶＤＤとして３．３Ｖを用い、スレッショルド電圧ＶＴが０．７Ｖである場合には、このＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１０のアナログ信号出力Ｓ３１のオフセットにより、アナログ信号出力Ｓ３１の最低値が十分スレッショルド電圧ＶＴを超えていることが分かる。
【００２９】
このように、本実施の形態３によるＤ／Ａ変換装置によれば、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１０を、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１０の出力から直列接続された複数の抵抗２０２ａ〜２０２ｃと、抵抗２０２ａ〜２０２ｃの各接続点、及び直列接続された複数の抵抗２０２ａ〜２０２ｃからなる抵抗群の両端点にそれぞれ接続された複数の抵抗２０３ａ〜２０３ｄと、抵抗２０３ａ〜２０３ｄの抵抗２０２ａ〜２０２ｃ側でない端点にそれぞれ接続され、抵抗２０３ａ〜２０３ｄに、電源電圧（ＶＤＤ）、あるいは接地電圧（グラウンド）を接続する複数のスイッチ１０１１ａ〜１０１１ｄと、一端が電源電圧（ＶＤＤ）に接続され、他端がＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１０の出力に接続された抵抗２０１と、入力されたデジタル信号を基に、複数のスイッチ１０１１ａ〜１０１１ｄを制御するスイッチコントロール１０１０とから構成したことで、実施の形態２のように電源ＶＤＤ２を別途用意することなく、抵抗２０１の端点をつなぎかえたという簡易な構成により、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段２１０のアナログ出力にトランジスタ１０４のスレッショルド電圧ＶＴを超えるオフセット電圧を与えることができ、インピーダンス変換手段１０２の出力、すなわちＤ／Ａ変換装置の出力の信号欠けを防止することができる。
【００３０】
（実施の形態４）
以下、本発明の実施の形態４によるＤ／Ａ変換装置について、図面を参照しながら説明する。
図８は、本実施の形態４によるＤ／Ａ変換装置の構成を示すブロック図である。なお、図８で示されるＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１の構成、及び動作は実施の形態１と同様であり、その説明を省略する。
【００３１】
本実施の形態４によるインピーダンス変換手段３００は、Ｎ型ＭＯＳトランジスタ１０４、３０１を有する。Ｎ型ＭＯＳトランジスタ１０４は、実施の形態１と同様のものであり、Ｎ型ＭＯＳトランジスタ３０１は、実施の形態１による抵抗１０３に代えて設けられたものである。
【００３２】
実施の形態１によるインピーダンス変換手段１０２では、インピーダンス変換にＮ型ＭＯＳトランジスタ１０４と抵抗１０３とを用いているが、この構成では、半導体の製造工程によりトランジスタ１０４における抵抗成分と、抵抗１０３の抵抗値との抵抗比のばらつきが大きくなり、最終的なアナログ出力（ＶＯＵＴ）の電圧にもばらつきが生じるおそれがある。しかしながら、図８で示される本実施の形態４によるインピーダンス変換手段３００のように、抵抗１０３に代えてＮ型ＭＯＳトランジスタ３０１を用いることで、半導体製造工程における抵抗比のばらつきを抑えることができ、出力電圧（ＶＯＵＴ）のばらつきも抑えることができる。
【００３３】
（実施の形態５）
以下、本発明の実施の形態５によるＤ／Ａ変換装置について、図面を参照しながら説明する。
図９は、本実施の形態５によるＤ／Ａ変換装置の構成を示すブロック図である。なお、図９で示されるＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段１０１の構成、及び動作は実施の形態１と同様であり、その説明を省略する。
【００３４】
本実施の形態５によるインピーダンス変換手段４００は、Ｐ型ＭＯＳトランジスタ４０１と、抵抗４０２とを有する。このインピーダンス変換手段４００の動作については、実質的に実施の形態１によるインピーダンス変換手段１０２と同様であり、その説明を省略する。
【００３５】
このように、本実施の形態５によるＤ／Ａ変換装置のように、インピーダンス変換手段４００をＰ型ＭＯＳトランジスタ４０１で構成しても、実施の形態１によるＤ／Ａ変換装置と同様の効果を奏することができる。
【００３６】
なお、実施の形態４の場合と同様に、抵抗４０２に代えてＭＯＳトランジスタを用いるようにしてもよい。
【００３７】
また、インピーダンス変換手段を構成するトランジスタは、ＭＯＳトランジスタ（ＭＯＳ−ＦＥＴ）に限定されるものではなく、バイポーラトランジスタや、接合型トランジスタ（Ｊ−ＦＥＴ）であってもよい。ただし、ＭＯＳトランジスタでインピーダンス変換手段を構成した場合には、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段と一緒に半導体基板上にインピーダンス変換手段を構成することができ、Ｄ／Ａ変換装置のコストを低減させることができるというメリットがある。
【００３８】
【発明の効果】
以上の説明から明らかなように、本発明によるＤ／Ａ変換装置によれば、第１の基準電圧と、該第１の基準電圧より低圧の第２の基準電圧とを用いてデジタル信号をアナログ信号に変換するＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段と、該Ｄ／Ａ変換手段から受けたアナログ信号をインピーダンス変換するインピーダンス変換手段とを備えたことで、Ｄ／Ａ変換装置の出力インピーダンス特性を改善し、出力電流ドライブ能力を向上させることができ、高速に変化する信号に対する応答性を向上させることができる効果が得られる。
また、第２の基準電圧は接地電圧であり、前記Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段は、該Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段の出力から直列接続された複数の第１の抵抗（各抵抗値はＲ）と、前記第１の抵抗の各接続点、及び前記直列接続された複数の第１の抵抗からなる抵抗群の両端点にそれぞれ接続された複数の第２の抵抗（各抵抗値は２Ｒ）と、前記第２の抵抗の前記第１の抵抗側でない端点にそれぞれ接続され、前記第２の抵抗に、第１の基準電圧、あるいは接地電圧を接続する複数のスイッチと、一端が前記複数のスイッチと共通に第１の基準電圧に接続され、他端が前記Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段の出力に接続された、前記第２の抵抗とは異なる第３の抵抗（抵抗値は２Ｒ）と、入力されたデジタル信号を基に、前記複数のスイッチを制御するスイッチコントロール手段と、を有し、前記インピーダンス変換手段は、前記Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段からのアナログ信号がゲートに入力されるＮ型ＭＯＳトランジスタと、該Ｎ型ＭＯＳトランジスタに接続された抵抗と、を有する、という簡易な構成により、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段のアナログ出力にトランジスタのスレッショルド電圧ＶＴを超えるオフセット電圧を与えることができ、前記インピーダンス変換手段の出力、すなわちＤ／Ａ変換装置の出力の信号欠けを防止することができる効果が得られる。
【００３９】
また、本発明によるＤ／Ａ変換装置によれば、前記Ｄ／Ａ変換装置において、前記Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段が、前記アナログ信号にオフセット電圧を与えることで、前記インピーダンス変換手段の出力、すなわちＤ／Ａ変換装置の出力の信号欠けを防止することができる効果が得られる。
【００４２】
また、本発明によるＤ／Ａ変換装置によれば、前記Ｄ／Ａ変換装置において、前記インピーダンス変換手段が、前記抵抗に代えてＮ型ＭＯＳトランジスタ、またはＰ型ＭＯＳトランジスタを有することで、半導体製造工程における抵抗比のばらつきを抑えることができ、出力電圧のばらつきも抑えることができる効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるＤ／Ａ変換装置の構成を示す回路図である。
【図２】本発明の実施の形態１によるＤ／Ａ変換装置の作用効果を説明するための波形図である。
【図３】本発明の実施の形態１によるＤ／Ａ変換装置の構成を示す回路図である。
【図４】本発明の実施の形態１によるＤ／Ａ変換装置におけるインピーダンス変換手段への入力波形と出力波形を示す波形図である。
【図５】本発明の実施の形態２によるＤ／Ａ変換装置の構成を示す回路図である。
【図６】本発明の実施の形態２によるＤ／Ａ変換装置におけるインピーダンス変換手段への入力波形と出力波形を示す波形図である。
【図７】本発明の実施の形態３によるＤ／Ａ変換装置の構成を示す回路図である。
【図８】本発明の実施の形態４によるＤ／Ａ変換装置の構成を示す回路図である。
【図９】本発明の実施の形態５によるＤ／Ａ変換装置の構成を示す回路図である。
【図１０】従来のＤ／Ａ変換装置の構成を示す回路図である。
【図１１】従来のＤ／Ａ変換装置の作用効果を説明するための波形図である。
【符号の説明】
１００ Ｄ／Ａ変換装置
１０１、２１０ Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段
１０２、３００、４００ インピーダンス変換手段
１０３、２０１、２０２ａ〜２０２ｃ、２０３ａ〜２０３ｄ、４０２ 抵抗
１０４、３０１ Ｎ型ＭＯＳトランジスタ
１０５ ローパスフィルタ
４０１ Ｐ型ＭＯＳトランジスタ
１０１０ スイッチコントロール
１０１１ａ、１０１１ｂ、１０１１ｃ、１０１１ｄ スイッチ
Claims (4)
- 第１の基準電圧と、該第１の基準電圧より低圧の第２の基準電圧とを用いてデジタル信号をアナログ信号に変換するＲ−２Ｒラダー抵抗型Ｄ／Ａ変換手段と、
該Ｄ／Ａ変換手段から受けたアナログ信号をインピーダンス変換するインピーダンス変換手段と、
を備え、
第２の基準電圧は接地電圧であり、
前記Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段は、
該Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段の出力から直列接続された複数の第１の抵抗（各抵抗値はＲ）と、
前記第１の抵抗の各接続点、及び前記直列接続された複数の第１の抵抗からなる抵抗群の両端点にそれぞれ接続された複数の第２の抵抗（各抵抗値は２Ｒ）と、
前記第２の抵抗の前記第１の抵抗側でない端点にそれぞれ接続され、前記第２の抵抗に、第１の基準電圧、あるいは接地電圧を接続する複数のスイッチと、
一端が前記複数のスイッチと共通に第１の基準電圧に接続され、他端が前記Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段の出力に接続された、前記第２の抵抗とは異なる第３の抵抗（抵抗値は２Ｒ）と、
入力されたデジタル信号を基に、前記複数のスイッチを制御するスイッチコントロール手段と、を有し、
前記インピーダンス変換手段は、
前記Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段からのアナログ信号がゲートに入力されるＮ型ＭＯＳトランジスタと、
該Ｎ型ＭＯＳトランジスタに接続された抵抗と、を有する、
ことを特徴とするＤ／Ａ変換装置。 - 請求項１記載のＤ／Ａ変換装置において、
前記Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換手段は、前記アナログ信号にオフセット電圧を与えることを特徴とするＤ／Ａ変換装置。 - 請求項１記載のＤ／Ａ変換装置において、
前記インピーダンス変換手段は、前記Ｎ型ＭＯＳトランジスタに代えてＰ型ＭＯＳトランジスタを有することを特徴とするＤ／Ａ変換装置。 - 請求項１または３記載のＤ／Ａ変換装置において、
前記インピーダンス変換手段は、前記抵抗に代えてＮ型ＭＯＳトランジスタ、またはＰ型ＭＯＳトランジスタを有することを特徴とするＤ／Ａ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002052084A JP4047599B2 (ja) | 2002-02-27 | 2002-02-27 | Ｄ／ａ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002052084A JP4047599B2 (ja) | 2002-02-27 | 2002-02-27 | Ｄ／ａ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003258643A JP2003258643A (ja) | 2003-09-12 |
| JP4047599B2 true JP4047599B2 (ja) | 2008-02-13 |
Family
ID=28663886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002052084A Expired - Fee Related JP4047599B2 (ja) | 2002-02-27 | 2002-02-27 | Ｄ／ａ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4047599B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5202395B2 (ja) * | 2009-03-09 | 2013-06-05 | 株式会社半導体エネルギー研究所 | タッチパネル、電子機器 |
| JP6139187B2 (ja) * | 2012-03-29 | 2017-05-31 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9595955B2 (en) | 2014-08-08 | 2017-03-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including power storage elements and switches |
-
2002
- 2002-02-27 JP JP2002052084A patent/JP4047599B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003258643A (ja) | 2003-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5625308A (en) | Two input-two output differential latch circuit | |
| US6433727B1 (en) | AD converter with a power saving circuit and its control method | |
| US6977602B1 (en) | Wide band digital to analog converters and methods, including converters with selectable impulse response | |
| US7071858B2 (en) | Method and system for a glitch-free differential current steering switch circuit for high speed, high resolution digital-to-analog conversion | |
| US20020044076A1 (en) | Current-steering D/A converter and unit cell | |
| US6215356B1 (en) | Power amplifier arrangement | |
| US5894281A (en) | Digital-to-analog converter utilizing MOS transistor switching circuit with accompanying dummy gates to set same effective gate capacitance | |
| US7248192B2 (en) | Digital to analog converter and a ground offset compensation circuit | |
| US6344815B2 (en) | Digital-to-analog converter | |
| SE507892C2 (sv) | Förfarande och anordning för att åstadkomma en konstruktion för digital-till-analogomvandling med hög prestanda | |
| US5781140A (en) | Two-segment ladder circuit and digital-to-analog converter | |
| US5136293A (en) | Differential current source type d/a converter | |
| JP2003258643A (ja) | Ｄ／ａ変換装置 | |
| US6166579A (en) | Digitally controlled signal magnitude control circuit | |
| CN1011013B (zh) | 取样-保持及其在并行模/数转换器中的应用 | |
| JP4099557B2 (ja) | ディジタル／アナログ変換回路 | |
| US20020149504A1 (en) | Analog to digital conversion device | |
| US5592166A (en) | High speed CMOS D/A converter for wave synthesis in network | |
| JPH09186595A (ja) | 電圧増幅器およびそれを用いたａ／ｄ変換器 | |
| US6218871B1 (en) | Current-switching method and circuit for digital-to-analog converters | |
| US6278393B1 (en) | Multiple output digital-to-analog converter | |
| JPH0846515A (ja) | デジタルアナログ変換装置 | |
| US5777513A (en) | Voltage amplifier having a large range of variations, and A/D converter comprising such an amplifier | |
| JPH03759Y2 (ja) | ||
| JPS59186411A (ja) | 可変利得増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050222 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070518 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070809 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070817 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071030 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071122 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |