JP4087543B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4087543B2 JP4087543B2 JP2000045998A JP2000045998A JP4087543B2 JP 4087543 B2 JP4087543 B2 JP 4087543B2 JP 2000045998 A JP2000045998 A JP 2000045998A JP 2000045998 A JP2000045998 A JP 2000045998A JP 4087543 B2 JP4087543 B2 JP 4087543B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- semiconductor
- semiconductor device
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関するものであり、特に半導体装置の発熱を低減して動作を安定化する技術に関する。
【０００２】
【従来の技術】
図６に、従来の半導体装置１０１Ｐを説明するための縦断面図を示す。図６に示すように、半導体装置１０１Ｐはシリコン等から成るＮ-型の半導体基板１Ｐを備え、半導体基板１Ｐの表面Ｓ１Ｐ内にＰ層２Ｐが形成されている。Ｐ層２Ｐは、表面Ｓ１Ｐに続くベベル加工面Ｓ２Ｐ（以下「表面Ｓ２Ｐ」とも呼ぶ）に接して形成されている。そして、表面Ｓ１Ｐ上にアノード電極３１Ｐが形成されている。他方、表面Ｓ１Ｐ，Ｓ２Ｐに対向する表面Ｓ３Ｐ内にＮ+層２５Ｐが形成されており、表面Ｓ３Ｐ上にアノード電極３１Ｐと対向してカソード電極３３Ｐが形成されている。
【０００３】
一般的に、Ｐ層２Ｐと半導体基板１Ｐとが成すＰＮ接合近傍にプロトン照射等によってキャリア再結合の中心が形成され、かかる再結合中心によってＰＮ接合近傍でのキャリアのライフタイムが制御される。また、半導体基板１Ｐ全体におけるキャリアのライフタイムは、重金属の拡散や電子線照射等によって短く制御されている。
【０００４】
図７に、半導体装置１０１Ｐにおける電流の流れを説明するための縦断面図を示す。なお、図７では、実線の矢印で以て順方向電流ないしは順電流を模式的に図示し、破線の矢印で以て逆方向電流ないしは逆電流を模式的に図示している。
【０００５】
ここで、図８に半導体装置における逆回復動作を説明するための模式図を示す。一般的に、半導体装置１０１Ｐに順電流が流れている状態から外部回路でのスイッチングにより瞬時的に逆バイアス印加状態へ遷移させた場合、少数キャリア蓄積現象に起因して過渡的に大きな逆電流が流れる。かかる逆電流は逆バイアスの値と外部回路のインダクタンスとで決まる電流減少率を有しており、所定の時間の間、流れる。
【０００６】
具体的には、ＰＮ接合近傍に残存する過剰キャリアが一定程度の濃度以下にまで減少して空乏層が確立されるまで、逆電流が流れる。空乏層が確立して逆電圧を負担し始めると、空乏層の広がりに対応して逆電圧が徐々に増加する一方で逆電流が徐々に減少する。そして、素子電圧が印加逆電圧に定常的に等しくなって逆回復動作が完了する。
【０００７】
従来の半導体装置１０１Ｐでは、上述のようにＰＮ接合近傍におけるライフタイムを短く制御することによって、順電圧及び逆電流を低減し、又、オン電流上昇率（ｄｉ／ｄｔ）耐量を向上させている。
【０００８】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置１０１Ｐでは例えば駆動周波数や逆バイアス電圧が高いほど、電力損失が、換言すれば発熱（自己発熱）がより大きくなる。このため、発熱によって半導体装置１０１Ｐの動作に不具合が生じる場合がある。このとき、半導体基板１Ｐの中央部付近、具体的にはアノード電極３１Ｐとカソード電極３３Ｐとの間の部分付近と比較して、半導体基板１Ｐの周辺部１ＡＰの方が発熱量が多い。かかる発熱量の相違の原因の一つとして、半導体基板１Ｐの周辺部１ＡＰの表面にはアノード電極３１Ｐ等の金属層が形成されていないので、上記中央部付近と比較して熱発散能力ないしは放熱性が低いことが挙げられる。
【０００９】
本発明はかかる点に鑑みてなされたものであり、発熱が抑制されて安定に動作可能な半導体装置を提供することを第１の目的とする。
【００１０】
更に、本発明は、上記第１の目的の実現と共に逆電圧を印加した際の洩れ電流を確実に抑制可能な半導体装置を提供することを第２の目的とする。
【００１１】
更に、本発明は、上記第１及び／又は第２の目的の実現と共に高い耐圧を有する半導体装置を提供することを第３の目的とする。
【００１２】
【課題を解決するための手段】
この発明の主題に係る半導体装置は、第１表面と、前記第１表面を取り囲み前記第１表面と９０度以外の角度を成して結合した第２表面と、前記第１表面及び前記第２表面に対向する第３表面と、前記第２表面及び前記第３表面に結合している第４表面とを有する、第１導電型の第１半導体層と、前記第１表面内に形成された第２導電型の第２半導体層と、前記第２半導体層に接することなく前記第２半導体層を取り囲み、前記第２表面に接して前記第１半導体層内に形成された前記第２導電型の第３半導体層と、前記第２半導体層上であって且つ前記第１表面上に配設された第１電極と、前記第３表面上に全面的に配設された第２電極と、前記第３表面の内で前記第２半導体層の直下に位置して前記第２半導体層の底面に対向した第３表面の第１領域のみから前記第１半導体層内部に向けて形成された前記第１導電型の第４半導体層とを備えており、前記第４半導体層の不純物濃度は前記第４半導体層の周囲の前記第１導電型の領域の不純物濃度よりも高いことを特徴とする。
【００１８】
【発明の実施の形態】
＜実施の形態１＞
図１に、実施の形態１に係る半導体装置１０１を説明するための縦断面図を示す。半導体装置１０１は、例えば、ＩＧＢＴ（Insu1ated Gate Bipo1ar Transistor）やＧＣＴ（Gate Commutated Turn-off Thyristor）等の高耐圧スイッチング素子に適用される還流用ダイオードや電圧クランプ用ダイオード等にあたる。
【００１９】
図１に示すように、半導体装置１０１は不純物濃度の比較的低いＮ型（第１導電型）の半導体基板（第１半導体層）１を備える。半導体基板１は例えばシリコン基板から成る。半導体基板１は表面Ｓ１〜Ｓ４を有する。詳細には、表面（第２表面）Ｓ２は表面（第１表面）Ｓ１を取り囲み表面Ｓ１と９０度以外の角度θを成して結合している。表面Ｓ２は、いわゆるベベル加工面にあたる。なお、半導体装置１０１の角度θは鈍角とする。表面（第３表面）Ｓ３は表面Ｓ１，Ｓ２に対向しており、表面Ｓ２，Ｓ３に表面ないしは側面Ｓ４が結合している。表面Ｓ１〜Ｓ４により半導体基板１の外表面が形成される。
【００２０】
そして、半導体基板１の表面Ｓ１内にＰ型（第２導電型）の半導体層（第２半導体層）２２が形成されている。更に、表面Ｓ２及び表面Ｓ１に接して半導体基板１内にＰ型の半導体層（第３半導体層）２３が形成されている。両半導体層２２，２３は例えばイオン注入法により形成される。なお、以下の説明では、半導体層２２，２３をそれぞれＰ層２２，Ｐ層２３とも呼ぶ。Ｐ層２３は、Ｐ層２２に接することなく当該Ｐ層２２を取り囲んでいるが、半導体基板１の内部においてＰ層２２と表面Ｓ３との間を横切ってはいない。ここでは、Ｐ層２３が両表面Ｓ１，Ｓ２に接する場合を説明するが、Ｐ層２３が表面Ｓ２にのみ接していても良いし、表面Ｓ２と側面Ｓ４（及び表面Ｓ１）とに接していても良い。
【００２１】
なお、半導体装置１０１を表面Ｓ１側から見た上面図において、Ｐ層２２は円形を成しておりＰ層２３は上記円形と同心のリング状を成している場合を説明するが、Ｐ層２２が楕円や４角形等の形状を有すると共にＰ層２３がＰ層２２に応じた形状を有していても構わない。
【００２２】
Ｐ層２２，２３の不純物濃度は共に半導体基板１のそれよりも高い。なお、両Ｐ層２２，２３の不純物濃度は等しくても良いし、又、いずれか一方が高くても良い。
【００２３】
ここで、図２に、両Ｐ層２２，２３が近接する部分における両Ｐ層２２，２３間の距離ないしは分離距離Ｄと、Ｐ層２２と後述のカソード電極（金属層）３３との間に逆電圧が印加された場合の洩れ電流との関係を示す。なお、分離距離Ｄは、より具体的には上記上面図においてＰ層２２の外周とＰ層２３の内周との間の距離にあたる。図２から分かるように、分離距離Ｄが５０μｍ以下では洩れ電流は非常に小さいのに対して、分離距離Ｄが５０μｍを越えると洩れ電流が急激に増加する。かかる点に鑑みて、半導体装置１０１では分離距離Ｄを５０μｍ以下に設定している。
【００２４】
更に、Ｐ層２３はＰ層２２と比較して表面Ｓ３の側に延在している。換言すれば、表面Ｓ３とＰ層２３の当該表面Ｓ３側の部分との距離Ｄ２３は、Ｐ層２２に係る同距離Ｄ２２よりも短い。
【００２５】
また、表面Ｓ１上にＰ層２２に接してアノード電極３１が形成されており、表面Ｓ３上の全面にカソード電極（金属層）３３が形成されている。即ち、カソード電極３３は、表面Ｓ３におけるＰ層２２に対向する領域Ｓ３２２を覆って、表面Ｓ３の側に形成されている。アノード電極３１及びカソード電極３３は電気抵抗の小さい金属、例えばモリブデン（Ｍｏ）から成り、蒸着法等によって形成される。
【００２６】
半導体装置１０１によれば、以下の効果を得ることができる。
まず、上述のように両Ｐ層２２，２３は互いに接していない。このため、半導体装置１０１に流れる順電流及び逆電流をＰ層２２とカソード電極３３との間に、即ち半導体基板１の中央に収束ないしは集中することができる。このため、従来の半導体装置１０１Ｐ（図６参照）と比較して、半導体基板１の周辺部での発熱を抑制することができる。従って、半導体装置１０１によれば、いわゆるベベル加工面Ｓ２を有する半導体装置において発熱に起因にした不具合が抑制されて安定な動作を実現することができる。また、ベベル加工面Ｓ２によって耐圧を確保することができる。
【００２７】
ところで、図１と図６とを比較すれば分かるように、Ｐ層２２，２３は従来の半導体装置１０１ＰのＰ層２Ｐをアノード電極３１Ｐの外側で分離して得られる２層として捉えることができる。このとき、両アノード電極３１，３１Ｐが同じ大きさの場合、半導体装置１０１は従来の半導体装置１０１Ｐと同じ電流容量を有する。即ち、Ｐ層２Ｐを２つのＰ層２２，２３に分離したことに起因して、半導体装置１０１の電流容量が従来の半導体装置１０１Ｐよりも低減することはない。なお、半導体装置１０１によれば、従来の半導体装置１０１Ｐに適用される製造プロセスや品質評価プロセスを利用することができる。
【００２８】
更に、カソード電極３３は、表面Ｓ３の側において表面Ｓ３のＰ層２２に対向する領域Ｓ３２２を覆って形成されている。即ち、カソード電極３３は、上述の電流が収束して流れる領域を表面Ｓ３側から覆って形成されている。一般的に金属は優れた熱発散能力ないしは放熱性を有するので、カソード電極３３によって、発熱を効率的に発散することができる。このとき、半導体装置１０１ではカソード電極３３は表面Ｓ３上の全面に形成されているので、上記領域Ｓ３２２付近のみにカソード電極が形成されている場合と比較して、表面Ｓ３側の熱発散能力が高い。
【００２９】
更に、Ｐ層２２，２３間の分離距離Ｄは５０μｍ以下に設定されているので、Ｐ層２２とカソード電極３３との間に逆電圧が印加された場合の洩れ電流を確実に抑制することができる（図２参照）。
【００３０】
加えて、Ｐ層２３はＰ層２２と比較して表面Ｓ３の側に延在しているので、表面Ｓ２における表面電界強度を効果的に緩和することができる。このため、距離Ｄ２３が距離Ｄ２２以上の場合と比較して、耐圧を向上することができる。
【００３１】
＜実施の形態２＞
図３に、実施の形態２に係る半導体装置１０２を説明するための縦断面図を示す。図３に示すように、半導体装置１０２は、図１の半導体装置１０１の構成に対して半導体層（第４半導体層）２４及び半導体層（第５半導体層）２５を更に備える。
【００３２】
詳細には、Ｐ層２２に対向する付近（領域Ｓ３２２参照）の表面Ｓ３内にＮ型の半導体層（第４半導体層）２４が形成されており、当該半導体層２４及び表面Ｓ３に接してＮ型の半導体層（第５半導体層）２５が形成されている。半導体層２５は半導体基板１よりも高い不純物濃度を有し、半導体層２４は当該半導体層２４の周囲よりも、即ち半導体基板１及び上記半導体層２５よりも高い不純物濃度を有する。なお、以下の説明では、各半導体層２４，２５をそれぞれＮ++層２４，Ｎ+層２５とも呼ぶ。
【００３３】
Ｎ++層２４及びＮ+層２５は共にイオン注入法によって形成される。なお、Ｎ+層２５を堆積によって表面Ｓ３上に形成することも可能である。かかる場合であってもＮ+層２５はＮ++層２４及び表面Ｓ３に接して形成される。また、カソード電極３３はＮ+層２５上に形成されるが、そのような場合においてもカソード電極３３は表面Ｓ３におけるＰ層２２に対向する領域Ｓ３２２を覆って、表面Ｓ３の側に形成される。
【００３４】
ここで、図４に半導体装置１０２における電流の流れを説明するための縦断面図を示す。なお、図４では、実線の矢印で以て順電流を模式的に図示し、破線の矢印で以て逆電流を模式的に図示している。
【００３５】
半導体装置１０２によれば、半導体装置１０１が奏する効果に加えて以下の効果を得ることができる。
【００３６】
まず、半導体装置１０２は、半導体基板１よりも電子の濃度が高い、即ち電子の供給能力が高いＮ++層２４及びＮ+層２５を備えるので、既述の半導体装置１０１と比較して逆電流を低減することができる。これにより、逆電流による発熱を抑制することができる。
【００３７】
特に、Ｎ++層２４はＰ層２２に対向する付近の表面Ｓ３内に形成されているので、逆電流をＮ++層２４とＰ層２２との間に、即ち半導体基板１の中央に収束することができる。このため、半導体基板１の周辺部において逆回復動作時に発生する発熱を抑制することができる。
【００３８】
その結果、半導体装置１０２によれば、逆電流による発熱に起因した不具合が抑制されて安定な動作が可能である。
【００３９】
また、Ｎ+層２５によって半導体基板１とカソード電極３３とのオーミック接触が得られるので、オン電圧を低減することができる。
【００４０】
＜実施の形態１及び２に共通の変形例＞
なお、図５の縦断面図に示す半導体装置１０３のように角度θが鋭角の場合にも上述の説明は妥当である。
【００４１】
また、上述の説明では第１導電型がＮ型であり第２導電型がＰ型である場合を説明したが、かかる導電型は逆であっても構わない。
【００４２】
【発明の効果】
請求項１に係る発明によれば、第３半導体層が第２半導体層に接することなく第２半導体層を取り囲み、第２表面に接して第１半導体層内に形成されている。このため、第２半導体層に、従って第１半導体層の中央に電流を収束することができるので、第１半導体層の周辺部での発熱を抑制することができる。従って、いわゆるベベル加工面にあたる第２表面を有した半導体装置において、発熱に起因した不具合が抑制されて安定な動作を実現することができる。また、第２表面によって耐圧を確保することができる。
【００４３】
請求項３に係る発明によれば、第２半導体層と第３半導体層とが近接する部分における第２半導体層と第３半導体層との距離は５０μｍ以下である。このため、第２半導体層と第３表面との間に逆電圧が印加された際の洩れ電流を確実に抑制することができる。
【００４６】
請求項１に係る発明によれば、第４半導体層は当該第４半導体層の周囲よりも高い不純物濃度を有する。このため、当該第４半導体層を有さない場合と比較して、逆回復動作時における逆電流を低減することができる。しかも、第４半導体層は第２半導体層に対向する付近の第３表面内に形成されているので、逆電流を第４半導体層に収束することができる。このため、第１半導体層の周辺部において逆回復動作時に発生する発熱を抑制することができる。従って、発熱に起因した不具合が抑制されて安定に動作可能な半導体装置を提供することができる。
【００４７】
請求項２に係る発明によれば、第５半導体層は第１半導体層の不純物濃度よりも高い不純物濃度を有する。このため、当該第５半導体層を有さない場合と比較して逆電流を低減することができるので、逆電流による発熱を抑制することができる。従って、発熱に起因した不具合が抑制されて安定に動作可能な半導体装置を提供することができる。
【００４８】
また、第５半導体層は第３表面に接して形成されているので、第３表面に接して電極を設ける場合にオン電圧を低減することができる。
【図面の簡単な説明】
【図１】 実施の形態１に係る半導体装置を説明するための縦断面図である。
【図２】 実施の形態１に係る半導体装置における、分離距離と洩れ電流との関係を説明するためのグラフである。
【図３】 実施の形態２に係る半導体装置を説明するための縦断面図である。
【図４】 実施の形態２に係る半導体装置における電流の流れを説明するための縦断面図である。
【図５】 実施の形態１及び２に共通の変形例に係る半導体装置を説明するための縦断面図である。
【図６】 従来の半導体装置を説明するための縦断面図である。
【図７】 従来の半導体装置における電流の流れを説明するための縦断面図である。
【図８】 半導体装置における逆回復動作を説明するための模式図である。
【符号の説明】
１ 半導体基板（第１半導体層）、２２ Ｐ層（第２半導体層）、２３ Ｐ層（第３半導体層）、２４ Ｎ++層（第４半導体層）、２５ Ｎ+層（第５半導体層）、３３ 電極（金属層）、１０１〜１０３ 半導体装置、Ｄ，Ｄ２２，Ｄ２３ 距離、Ｓ１ 表面（第１表面）、Ｓ２ 表面（第２表面）、Ｓ３ 表面（第３表面）、θ 角度。
【発明の属する技術分野】
本発明は半導体装置に関するものであり、特に半導体装置の発熱を低減して動作を安定化する技術に関する。
【０００２】
【従来の技術】
図６に、従来の半導体装置１０１Ｐを説明するための縦断面図を示す。図６に示すように、半導体装置１０１Ｐはシリコン等から成るＮ-型の半導体基板１Ｐを備え、半導体基板１Ｐの表面Ｓ１Ｐ内にＰ層２Ｐが形成されている。Ｐ層２Ｐは、表面Ｓ１Ｐに続くベベル加工面Ｓ２Ｐ（以下「表面Ｓ２Ｐ」とも呼ぶ）に接して形成されている。そして、表面Ｓ１Ｐ上にアノード電極３１Ｐが形成されている。他方、表面Ｓ１Ｐ，Ｓ２Ｐに対向する表面Ｓ３Ｐ内にＮ+層２５Ｐが形成されており、表面Ｓ３Ｐ上にアノード電極３１Ｐと対向してカソード電極３３Ｐが形成されている。
【０００３】
一般的に、Ｐ層２Ｐと半導体基板１Ｐとが成すＰＮ接合近傍にプロトン照射等によってキャリア再結合の中心が形成され、かかる再結合中心によってＰＮ接合近傍でのキャリアのライフタイムが制御される。また、半導体基板１Ｐ全体におけるキャリアのライフタイムは、重金属の拡散や電子線照射等によって短く制御されている。
【０００４】
図７に、半導体装置１０１Ｐにおける電流の流れを説明するための縦断面図を示す。なお、図７では、実線の矢印で以て順方向電流ないしは順電流を模式的に図示し、破線の矢印で以て逆方向電流ないしは逆電流を模式的に図示している。
【０００５】
ここで、図８に半導体装置における逆回復動作を説明するための模式図を示す。一般的に、半導体装置１０１Ｐに順電流が流れている状態から外部回路でのスイッチングにより瞬時的に逆バイアス印加状態へ遷移させた場合、少数キャリア蓄積現象に起因して過渡的に大きな逆電流が流れる。かかる逆電流は逆バイアスの値と外部回路のインダクタンスとで決まる電流減少率を有しており、所定の時間の間、流れる。
【０００６】
具体的には、ＰＮ接合近傍に残存する過剰キャリアが一定程度の濃度以下にまで減少して空乏層が確立されるまで、逆電流が流れる。空乏層が確立して逆電圧を負担し始めると、空乏層の広がりに対応して逆電圧が徐々に増加する一方で逆電流が徐々に減少する。そして、素子電圧が印加逆電圧に定常的に等しくなって逆回復動作が完了する。
【０００７】
従来の半導体装置１０１Ｐでは、上述のようにＰＮ接合近傍におけるライフタイムを短く制御することによって、順電圧及び逆電流を低減し、又、オン電流上昇率（ｄｉ／ｄｔ）耐量を向上させている。
【０００８】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置１０１Ｐでは例えば駆動周波数や逆バイアス電圧が高いほど、電力損失が、換言すれば発熱（自己発熱）がより大きくなる。このため、発熱によって半導体装置１０１Ｐの動作に不具合が生じる場合がある。このとき、半導体基板１Ｐの中央部付近、具体的にはアノード電極３１Ｐとカソード電極３３Ｐとの間の部分付近と比較して、半導体基板１Ｐの周辺部１ＡＰの方が発熱量が多い。かかる発熱量の相違の原因の一つとして、半導体基板１Ｐの周辺部１ＡＰの表面にはアノード電極３１Ｐ等の金属層が形成されていないので、上記中央部付近と比較して熱発散能力ないしは放熱性が低いことが挙げられる。
【０００９】
本発明はかかる点に鑑みてなされたものであり、発熱が抑制されて安定に動作可能な半導体装置を提供することを第１の目的とする。
【００１０】
更に、本発明は、上記第１の目的の実現と共に逆電圧を印加した際の洩れ電流を確実に抑制可能な半導体装置を提供することを第２の目的とする。
【００１１】
更に、本発明は、上記第１及び／又は第２の目的の実現と共に高い耐圧を有する半導体装置を提供することを第３の目的とする。
【００１２】
【課題を解決するための手段】
この発明の主題に係る半導体装置は、第１表面と、前記第１表面を取り囲み前記第１表面と９０度以外の角度を成して結合した第２表面と、前記第１表面及び前記第２表面に対向する第３表面と、前記第２表面及び前記第３表面に結合している第４表面とを有する、第１導電型の第１半導体層と、前記第１表面内に形成された第２導電型の第２半導体層と、前記第２半導体層に接することなく前記第２半導体層を取り囲み、前記第２表面に接して前記第１半導体層内に形成された前記第２導電型の第３半導体層と、前記第２半導体層上であって且つ前記第１表面上に配設された第１電極と、前記第３表面上に全面的に配設された第２電極と、前記第３表面の内で前記第２半導体層の直下に位置して前記第２半導体層の底面に対向した第３表面の第１領域のみから前記第１半導体層内部に向けて形成された前記第１導電型の第４半導体層とを備えており、前記第４半導体層の不純物濃度は前記第４半導体層の周囲の前記第１導電型の領域の不純物濃度よりも高いことを特徴とする。
【００１８】
【発明の実施の形態】
＜実施の形態１＞
図１に、実施の形態１に係る半導体装置１０１を説明するための縦断面図を示す。半導体装置１０１は、例えば、ＩＧＢＴ（Insu1ated Gate Bipo1ar Transistor）やＧＣＴ（Gate Commutated Turn-off Thyristor）等の高耐圧スイッチング素子に適用される還流用ダイオードや電圧クランプ用ダイオード等にあたる。
【００１９】
図１に示すように、半導体装置１０１は不純物濃度の比較的低いＮ型（第１導電型）の半導体基板（第１半導体層）１を備える。半導体基板１は例えばシリコン基板から成る。半導体基板１は表面Ｓ１〜Ｓ４を有する。詳細には、表面（第２表面）Ｓ２は表面（第１表面）Ｓ１を取り囲み表面Ｓ１と９０度以外の角度θを成して結合している。表面Ｓ２は、いわゆるベベル加工面にあたる。なお、半導体装置１０１の角度θは鈍角とする。表面（第３表面）Ｓ３は表面Ｓ１，Ｓ２に対向しており、表面Ｓ２，Ｓ３に表面ないしは側面Ｓ４が結合している。表面Ｓ１〜Ｓ４により半導体基板１の外表面が形成される。
【００２０】
そして、半導体基板１の表面Ｓ１内にＰ型（第２導電型）の半導体層（第２半導体層）２２が形成されている。更に、表面Ｓ２及び表面Ｓ１に接して半導体基板１内にＰ型の半導体層（第３半導体層）２３が形成されている。両半導体層２２，２３は例えばイオン注入法により形成される。なお、以下の説明では、半導体層２２，２３をそれぞれＰ層２２，Ｐ層２３とも呼ぶ。Ｐ層２３は、Ｐ層２２に接することなく当該Ｐ層２２を取り囲んでいるが、半導体基板１の内部においてＰ層２２と表面Ｓ３との間を横切ってはいない。ここでは、Ｐ層２３が両表面Ｓ１，Ｓ２に接する場合を説明するが、Ｐ層２３が表面Ｓ２にのみ接していても良いし、表面Ｓ２と側面Ｓ４（及び表面Ｓ１）とに接していても良い。
【００２１】
なお、半導体装置１０１を表面Ｓ１側から見た上面図において、Ｐ層２２は円形を成しておりＰ層２３は上記円形と同心のリング状を成している場合を説明するが、Ｐ層２２が楕円や４角形等の形状を有すると共にＰ層２３がＰ層２２に応じた形状を有していても構わない。
【００２２】
Ｐ層２２，２３の不純物濃度は共に半導体基板１のそれよりも高い。なお、両Ｐ層２２，２３の不純物濃度は等しくても良いし、又、いずれか一方が高くても良い。
【００２３】
ここで、図２に、両Ｐ層２２，２３が近接する部分における両Ｐ層２２，２３間の距離ないしは分離距離Ｄと、Ｐ層２２と後述のカソード電極（金属層）３３との間に逆電圧が印加された場合の洩れ電流との関係を示す。なお、分離距離Ｄは、より具体的には上記上面図においてＰ層２２の外周とＰ層２３の内周との間の距離にあたる。図２から分かるように、分離距離Ｄが５０μｍ以下では洩れ電流は非常に小さいのに対して、分離距離Ｄが５０μｍを越えると洩れ電流が急激に増加する。かかる点に鑑みて、半導体装置１０１では分離距離Ｄを５０μｍ以下に設定している。
【００２４】
更に、Ｐ層２３はＰ層２２と比較して表面Ｓ３の側に延在している。換言すれば、表面Ｓ３とＰ層２３の当該表面Ｓ３側の部分との距離Ｄ２３は、Ｐ層２２に係る同距離Ｄ２２よりも短い。
【００２５】
また、表面Ｓ１上にＰ層２２に接してアノード電極３１が形成されており、表面Ｓ３上の全面にカソード電極（金属層）３３が形成されている。即ち、カソード電極３３は、表面Ｓ３におけるＰ層２２に対向する領域Ｓ３２２を覆って、表面Ｓ３の側に形成されている。アノード電極３１及びカソード電極３３は電気抵抗の小さい金属、例えばモリブデン（Ｍｏ）から成り、蒸着法等によって形成される。
【００２６】
半導体装置１０１によれば、以下の効果を得ることができる。
まず、上述のように両Ｐ層２２，２３は互いに接していない。このため、半導体装置１０１に流れる順電流及び逆電流をＰ層２２とカソード電極３３との間に、即ち半導体基板１の中央に収束ないしは集中することができる。このため、従来の半導体装置１０１Ｐ（図６参照）と比較して、半導体基板１の周辺部での発熱を抑制することができる。従って、半導体装置１０１によれば、いわゆるベベル加工面Ｓ２を有する半導体装置において発熱に起因にした不具合が抑制されて安定な動作を実現することができる。また、ベベル加工面Ｓ２によって耐圧を確保することができる。
【００２７】
ところで、図１と図６とを比較すれば分かるように、Ｐ層２２，２３は従来の半導体装置１０１ＰのＰ層２Ｐをアノード電極３１Ｐの外側で分離して得られる２層として捉えることができる。このとき、両アノード電極３１，３１Ｐが同じ大きさの場合、半導体装置１０１は従来の半導体装置１０１Ｐと同じ電流容量を有する。即ち、Ｐ層２Ｐを２つのＰ層２２，２３に分離したことに起因して、半導体装置１０１の電流容量が従来の半導体装置１０１Ｐよりも低減することはない。なお、半導体装置１０１によれば、従来の半導体装置１０１Ｐに適用される製造プロセスや品質評価プロセスを利用することができる。
【００２８】
更に、カソード電極３３は、表面Ｓ３の側において表面Ｓ３のＰ層２２に対向する領域Ｓ３２２を覆って形成されている。即ち、カソード電極３３は、上述の電流が収束して流れる領域を表面Ｓ３側から覆って形成されている。一般的に金属は優れた熱発散能力ないしは放熱性を有するので、カソード電極３３によって、発熱を効率的に発散することができる。このとき、半導体装置１０１ではカソード電極３３は表面Ｓ３上の全面に形成されているので、上記領域Ｓ３２２付近のみにカソード電極が形成されている場合と比較して、表面Ｓ３側の熱発散能力が高い。
【００２９】
更に、Ｐ層２２，２３間の分離距離Ｄは５０μｍ以下に設定されているので、Ｐ層２２とカソード電極３３との間に逆電圧が印加された場合の洩れ電流を確実に抑制することができる（図２参照）。
【００３０】
加えて、Ｐ層２３はＰ層２２と比較して表面Ｓ３の側に延在しているので、表面Ｓ２における表面電界強度を効果的に緩和することができる。このため、距離Ｄ２３が距離Ｄ２２以上の場合と比較して、耐圧を向上することができる。
【００３１】
＜実施の形態２＞
図３に、実施の形態２に係る半導体装置１０２を説明するための縦断面図を示す。図３に示すように、半導体装置１０２は、図１の半導体装置１０１の構成に対して半導体層（第４半導体層）２４及び半導体層（第５半導体層）２５を更に備える。
【００３２】
詳細には、Ｐ層２２に対向する付近（領域Ｓ３２２参照）の表面Ｓ３内にＮ型の半導体層（第４半導体層）２４が形成されており、当該半導体層２４及び表面Ｓ３に接してＮ型の半導体層（第５半導体層）２５が形成されている。半導体層２５は半導体基板１よりも高い不純物濃度を有し、半導体層２４は当該半導体層２４の周囲よりも、即ち半導体基板１及び上記半導体層２５よりも高い不純物濃度を有する。なお、以下の説明では、各半導体層２４，２５をそれぞれＮ++層２４，Ｎ+層２５とも呼ぶ。
【００３３】
Ｎ++層２４及びＮ+層２５は共にイオン注入法によって形成される。なお、Ｎ+層２５を堆積によって表面Ｓ３上に形成することも可能である。かかる場合であってもＮ+層２５はＮ++層２４及び表面Ｓ３に接して形成される。また、カソード電極３３はＮ+層２５上に形成されるが、そのような場合においてもカソード電極３３は表面Ｓ３におけるＰ層２２に対向する領域Ｓ３２２を覆って、表面Ｓ３の側に形成される。
【００３４】
ここで、図４に半導体装置１０２における電流の流れを説明するための縦断面図を示す。なお、図４では、実線の矢印で以て順電流を模式的に図示し、破線の矢印で以て逆電流を模式的に図示している。
【００３５】
半導体装置１０２によれば、半導体装置１０１が奏する効果に加えて以下の効果を得ることができる。
【００３６】
まず、半導体装置１０２は、半導体基板１よりも電子の濃度が高い、即ち電子の供給能力が高いＮ++層２４及びＮ+層２５を備えるので、既述の半導体装置１０１と比較して逆電流を低減することができる。これにより、逆電流による発熱を抑制することができる。
【００３７】
特に、Ｎ++層２４はＰ層２２に対向する付近の表面Ｓ３内に形成されているので、逆電流をＮ++層２４とＰ層２２との間に、即ち半導体基板１の中央に収束することができる。このため、半導体基板１の周辺部において逆回復動作時に発生する発熱を抑制することができる。
【００３８】
その結果、半導体装置１０２によれば、逆電流による発熱に起因した不具合が抑制されて安定な動作が可能である。
【００３９】
また、Ｎ+層２５によって半導体基板１とカソード電極３３とのオーミック接触が得られるので、オン電圧を低減することができる。
【００４０】
＜実施の形態１及び２に共通の変形例＞
なお、図５の縦断面図に示す半導体装置１０３のように角度θが鋭角の場合にも上述の説明は妥当である。
【００４１】
また、上述の説明では第１導電型がＮ型であり第２導電型がＰ型である場合を説明したが、かかる導電型は逆であっても構わない。
【００４２】
【発明の効果】
請求項１に係る発明によれば、第３半導体層が第２半導体層に接することなく第２半導体層を取り囲み、第２表面に接して第１半導体層内に形成されている。このため、第２半導体層に、従って第１半導体層の中央に電流を収束することができるので、第１半導体層の周辺部での発熱を抑制することができる。従って、いわゆるベベル加工面にあたる第２表面を有した半導体装置において、発熱に起因した不具合が抑制されて安定な動作を実現することができる。また、第２表面によって耐圧を確保することができる。
【００４３】
請求項３に係る発明によれば、第２半導体層と第３半導体層とが近接する部分における第２半導体層と第３半導体層との距離は５０μｍ以下である。このため、第２半導体層と第３表面との間に逆電圧が印加された際の洩れ電流を確実に抑制することができる。
【００４６】
請求項１に係る発明によれば、第４半導体層は当該第４半導体層の周囲よりも高い不純物濃度を有する。このため、当該第４半導体層を有さない場合と比較して、逆回復動作時における逆電流を低減することができる。しかも、第４半導体層は第２半導体層に対向する付近の第３表面内に形成されているので、逆電流を第４半導体層に収束することができる。このため、第１半導体層の周辺部において逆回復動作時に発生する発熱を抑制することができる。従って、発熱に起因した不具合が抑制されて安定に動作可能な半導体装置を提供することができる。
【００４７】
請求項２に係る発明によれば、第５半導体層は第１半導体層の不純物濃度よりも高い不純物濃度を有する。このため、当該第５半導体層を有さない場合と比較して逆電流を低減することができるので、逆電流による発熱を抑制することができる。従って、発熱に起因した不具合が抑制されて安定に動作可能な半導体装置を提供することができる。
【００４８】
また、第５半導体層は第３表面に接して形成されているので、第３表面に接して電極を設ける場合にオン電圧を低減することができる。
【図面の簡単な説明】
【図１】 実施の形態１に係る半導体装置を説明するための縦断面図である。
【図２】 実施の形態１に係る半導体装置における、分離距離と洩れ電流との関係を説明するためのグラフである。
【図３】 実施の形態２に係る半導体装置を説明するための縦断面図である。
【図４】 実施の形態２に係る半導体装置における電流の流れを説明するための縦断面図である。
【図５】 実施の形態１及び２に共通の変形例に係る半導体装置を説明するための縦断面図である。
【図６】 従来の半導体装置を説明するための縦断面図である。
【図７】 従来の半導体装置における電流の流れを説明するための縦断面図である。
【図８】 半導体装置における逆回復動作を説明するための模式図である。
【符号の説明】
１ 半導体基板（第１半導体層）、２２ Ｐ層（第２半導体層）、２３ Ｐ層（第３半導体層）、２４ Ｎ++層（第４半導体層）、２５ Ｎ+層（第５半導体層）、３３ 電極（金属層）、１０１〜１０３ 半導体装置、Ｄ，Ｄ２２，Ｄ２３ 距離、Ｓ１ 表面（第１表面）、Ｓ２ 表面（第２表面）、Ｓ３ 表面（第３表面）、θ 角度。
Claims (3)
- 第１表面と、前記第１表面を取り囲み前記第１表面と９０度以外の角度を成して結合した第２表面と、前記第１表面及び前記第２表面に対向する第３表面と、前記第２表面及び前記第３表面に結合している第４表面とを有する、第１導電型の第１半導体層と、
前記第１表面内に形成された第２導電型の第２半導体層と、
前記第２半導体層に接することなく前記第２半導体層を取り囲み、前記第２表面に接して前記第１半導体層内に形成された前記第２導電型の第３半導体層と、
前記第２半導体層上であって且つ前記第１表面上に配設された第１電極と、
前記第３表面上に全面的に配設された第２電極と、
前記第３表面の内で前記第２半導体層の直下に位置して前記第２半導体層の底面に対向した第３表面の第１領域のみから前記第１半導体層内部に向けて形成された前記第１導電型の第４半導体層とを備えており、
前記第４半導体層の不純物濃度は前記第４半導体層の周囲の前記第１導電型の領域の不純物濃度よりも高いことを特徴とする、
半導体装置。 - 請求項１に記載の半導体装置であって、
前記第３表面の内で前記第１領域の周囲から前記第４表面との結合部に至るまでの範囲に該当する第２領域のみから前記第１半導体層内部に向けて形成されて、前記第４半導体層を取り囲む前記第１導電型の第５半導体層を更に備えており、
（前記第４半導体層の不純物濃度）＞（前記第５半導体層の不純物濃度）＞（前記第１半導体層の不純物濃度）の関係が成立することを特徴とする、
半導体装置。 - 請求項２に記載の半導体装置であって、
前記第２半導体層と前記第３半導体層とが近接する部分における前記第２半導体層と前記第３半導体層との距離は５０μｍ以下であることを特徴とする、
半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000045998A JP4087543B2 (ja) | 2000-02-23 | 2000-02-23 | 半導体装置 |
| US09/624,998 US6489666B1 (en) | 2000-02-23 | 2000-07-25 | Semiconductor device with improved heat suppression in peripheral regions |
| DE10051644A DE10051644B4 (de) | 2000-02-23 | 2000-10-18 | Halbleiterbauelement |
| CH02129/00A CH695522A5 (de) | 2000-02-23 | 2000-10-31 | Halbleitervorrichtung. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000045998A JP4087543B2 (ja) | 2000-02-23 | 2000-02-23 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001237435A JP2001237435A (ja) | 2001-08-31 |
| JP4087543B2 true JP4087543B2 (ja) | 2008-05-21 |
Family
ID=18568493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000045998A Expired - Fee Related JP4087543B2 (ja) | 2000-02-23 | 2000-02-23 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6489666B1 (ja) |
| JP (1) | JP4087543B2 (ja) |
| CH (1) | CH695522A5 (ja) |
| DE (1) | DE10051644B4 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7863784B2 (en) | 2005-08-15 | 2011-01-04 | Apex Drive Laboratories, Inc | Axial flux permanent magnet machines |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7205632B2 (en) * | 2004-04-05 | 2007-04-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Anti-scattering attenuator structure for high energy particle radiation into integrated circuits |
| CN116110945A (zh) * | 2023-04-14 | 2023-05-12 | 江西萨瑞微电子技术有限公司 | 一种tss半导体放电管及其制备方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5356972A (en) * | 1976-11-01 | 1978-05-23 | Mitsubishi Electric Corp | Mesa type semiconductor device |
| JPS5676582A (en) * | 1979-11-27 | 1981-06-24 | Mitsubishi Electric Corp | Semiconductor device |
| JPS56126968A (en) * | 1980-03-10 | 1981-10-05 | Mitsubishi Electric Corp | Semiconductor device |
| US4529994A (en) * | 1981-12-17 | 1985-07-16 | Clarion Co., Ltd. | Variable capacitor with single depletion layer |
| JPS60187063A (ja) | 1984-03-06 | 1985-09-24 | Nec Kansai Ltd | 半導体装置 |
| JPH10303436A (ja) | 1997-04-23 | 1998-11-13 | Fuji Electric Co Ltd | 半導体装置 |
| JPH1140822A (ja) | 1997-07-15 | 1999-02-12 | Nissan Motor Co Ltd | 半導体装置 |
-
2000
- 2000-02-23 JP JP2000045998A patent/JP4087543B2/ja not_active Expired - Fee Related
- 2000-07-25 US US09/624,998 patent/US6489666B1/en not_active Expired - Fee Related
- 2000-10-18 DE DE10051644A patent/DE10051644B4/de not_active Expired - Fee Related
- 2000-10-31 CH CH02129/00A patent/CH695522A5/de not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7863784B2 (en) | 2005-08-15 | 2011-01-04 | Apex Drive Laboratories, Inc | Axial flux permanent magnet machines |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10051644B4 (de) | 2004-03-25 |
| CH695522A5 (de) | 2006-06-15 |
| US6489666B1 (en) | 2002-12-03 |
| JP2001237435A (ja) | 2001-08-31 |
| DE10051644A1 (de) | 2001-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4843253B2 (ja) | 電力用半導体装置 | |
| CN100585858C (zh) | 半导体装置及其制造方法 | |
| CN100414713C (zh) | 半导体器件 | |
| US10840238B2 (en) | Semiconductor device | |
| JP5106604B2 (ja) | 半導体装置およびその製造方法 | |
| US9171914B2 (en) | Semiconductor device | |
| JP5044117B2 (ja) | 炭化珪素バイポーラ型半導体装置 | |
| JP5865860B2 (ja) | 半導体装置 | |
| JP2009123914A (ja) | 逆耐圧を有するスイッチング用半導体装置 | |
| JP4282972B2 (ja) | 高耐圧ダイオード | |
| JP5655932B2 (ja) | 半導体装置 | |
| CN113632238B (zh) | 半导体装置 | |
| JP2017168561A (ja) | 半導体装置及びその製造方法 | |
| CN104838504B (zh) | 半导体装置的制造方法 | |
| JP7296907B2 (ja) | 半導体装置 | |
| WO2020129186A1 (ja) | 半導体装置 | |
| JP4087543B2 (ja) | 半導体装置 | |
| TWI844711B (zh) | 蕭特基障壁二極體 | |
| JP2012227419A (ja) | ワイドギャップ半導体装置 | |
| JP2008166639A (ja) | 整流素子およびそれを用いた電力変換装置 | |
| US8969959B2 (en) | Semiconductor device and method of manufacturing the same | |
| US12113126B2 (en) | Semiconductor device | |
| US20220367641A1 (en) | Silicon carbide semiconductor device | |
| JP7524589B2 (ja) | 半導体装置 | |
| JP2019175984A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050721 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080107 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080221 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |