JP4138211B2 - 電子部品およびその製造方法、集合電子部品、電子部品の実装構造、ならびに電子装置 - Google Patents

電子部品およびその製造方法、集合電子部品、電子部品の実装構造、ならびに電子装置 Download PDF

Info

Publication number
JP4138211B2
JP4138211B2 JP2000204994A JP2000204994A JP4138211B2 JP 4138211 B2 JP4138211 B2 JP 4138211B2 JP 2000204994 A JP2000204994 A JP 2000204994A JP 2000204994 A JP2000204994 A JP 2000204994A JP 4138211 B2 JP4138211 B2 JP 4138211B2
Authority
JP
Japan
Prior art keywords
electronic component
external terminal
hole
terminal electrode
collective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000204994A
Other languages
English (en)
Other versions
JP2002026513A (ja
Inventor
範夫 酒井
和浩 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2000204994A priority Critical patent/JP4138211B2/ja
Priority to US09/863,130 priority patent/US6576999B2/en
Priority to EP01113269A priority patent/EP1170795A3/en
Priority to EP08019004A priority patent/EP2015360A3/en
Publication of JP2002026513A publication Critical patent/JP2002026513A/ja
Priority to US10/400,026 priority patent/US6682953B2/en
Application granted granted Critical
Publication of JP4138211B2 publication Critical patent/JP4138211B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H10W42/281—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons characterised by their materials
    • H10W42/284—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons characterised by their materials shielding resins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/657—Shapes or dispositions of interconnections on sidewalls or bottom surfaces of the package substrates, interposers or redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/60—Seals
    • H10W76/63—Seals characterised by their shape or disposition, e.g. between cap and walls of a container
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、電子部品およびその製造方法、集合電子部品、電子部品の実装構造、ならびに電子装置に関するもので、特に、電子部品の外部端子電極の形成態様および形成方法における改良に関するものである。
【０００２】
【従来の技術】
この発明にとって興味ある従来技術として、特開平８−３７２５１号公報に記載されたもの（以下、「第１の従来技術」）がある。
【０００３】
この第１の従来技術は、積層電子部品およびその製造方法に関するもので、基本的に、集合電子部品を作製した上で、これを所定の分割線に沿って分割することによって複数個の電子部品を取り出すようにしている。
【０００４】
より詳細には、ビアホール導体を形成している複数枚の絶縁性シートを積層して、積層体を作製し、この積層体のビアホール導体が位置する部分に、積層体を貫通する貫通孔を形成し、それによって、ビアホール導体を分割するとともに、ビアホール導体の一部を貫通孔の内面上に露出させ、次いで、積層体を、貫通孔を通る分割線に沿って分割することによって、貫通孔の内面上に露出したビアホール導体の一部をもって外部端子電極が与えられている電子部品を取り出すことが行なわれる。
【０００５】
この第１の従来技術によれば、その配置ピッチが細かくなっても、外部端子電極を容易に形成することができ、また、製造途中の集合電子部品の状態にある積層体の段階で個々の電子部品の特性測定を行なうことができる。
【０００６】
この発明にとって興味ある他の従来技術として、特開平６−９６９９２号公報に記載されたもの（以下、「第２の従来技術」）がある。
【０００７】
この第２の従来技術も、積層電子部品およびその製造方法に関するもので、基本的には、上述した第１の従来技術の場合と同様、集合電子部品を作製した上で、これを所定の分割線に沿って分割することによって複数個の電子部品を取り出すようにしたものである。
【０００８】
より詳細には、外部端子電極となるビアホール導体を形成している第１の絶縁性シートとこのようなビアホール導体を形成していない第２の絶縁性シートとを積層することによって、積層体を作製し、ビアホール導体を分割するように、積層体に溝を形成し、それによって、ビアホール導体の一部を溝の内面上に露出させ、その後、溝に沿って分割することによって、ビアホール導体の一部をもって外部端子電極が与えられた電子部品を取り出すことが行なわれる。
【０００９】
この第２の従来技術によれば、前述した第１の従来技術の場合と同様、その配置ピッチを細かくしても、外部端子電極を容易に形成することができ、溝に沿う分割前の集合電子部品の状態にある積層体の段階で、個々の電子部品の特性測定を行なうことができる。
【００１０】
なお、第１の従来技術の場合には、積層体に形成される貫通孔の長さ寸法と同等の長さ寸法を有する外部端子電極が設けられ、他方、第２の従来技術では、外部端子電極は、積層体の厚みの一部に相当する溝の深さの範囲内の長さ寸法をもって設けられる。
【００１１】
【発明が解決しようとする課題】
しかしながら、第１および第２の従来技術には、それぞれ、解決されるべき問題がある。
【００１２】
まず、第１の従来技術では、外部端子電極が、積層体に形成される貫通孔の長さ寸法と同等の長さ寸法を有しているので、積層体の第１および第２の主面の双方にまで届くように設けられることになる。したがって、たとえば、第１の主面を、搭載部品が実装される実装面としたとき、搭載部品の半田付け等に際して、外部端子電極と不所望な電気的短絡が生じないようにするため、外部端子電極と搭載部品のための接続端子との間に所定の間隔を設けておかなければならず、そのため、搭載部品を実装できる面積が狭められる。
【００１３】
同様に、この電子部品をマザー基板上に実装する場合にも、第２の主面がマザー基板に向くようにされると、外部端子電極とマザー基板との接続のための半田等が第２の主面上の配線導体と外部端子電極との間で不所望な電気的短絡を生じさせないようにする必要があり、そのために、この配線導体と外部端子電極との間に所定の間隔を設けなければならず、その結果、第２の主面上での配線導体の配置可能面積も狭められる。
【００１４】
また、電子部品が焼成工程を経て製造されるセラミック電子部品である場合、ビアホール導体とセラミックとの焼成時の収縮挙動の不一致により、電子部品の主面における外部端子電極の近傍で凹凸ないしはうねりが生じやすい。そのため、通常、２０μｍ以下のコプラナリティが求められているワイヤボンディングやフリップチップ実装の場合には、これらの実装を外部端子電極の近傍で適正に行なうことが不可能であり、このことによっても、搭載部品の実装可能な面積が狭められる。
【００１５】
また、電子部品をマザー基板上に半田を介して実装した状態にすると、電子部品の外部端子電極とマザー基板の接続端子との間に半田フィレットが形成される。電子部品が高周波用途に向けられる場合、この半田フィレットは、無視できないインダクタンス成分として作用し、そのため、半田フィレットの高さの制御が重要である。しかしながら、この半田フィレットの高さは、付与される半田量や半田の外部端子電極表面との濡れ性によって決定されるが、電子部品の厚み方向に貫通して外部端子電極が設けられていると、このような半田フィレットの高さの制御が困難であり、そのため、高周波用途に向けられるとき、半田フィレットによるインダクタンス成分がばらつきやすい。
【００１６】
第１の従来技術において遭遇し得る上述のような問題は、第２の従来技術を採用したときには、ある程度解消される。なぜなら、第２の従来技術によれば、前述したように、外部端子電極は、電子部品の厚み方向に貫通するように設けられず、一方の主面にのみ届くように設けられているからである。
【００１７】
しかしながら、第２の従来技術による場合には、次のような問題に遭遇することがある。
【００１８】
すなわち、集合電子部品の状態にある積層体の段階においても、個々の電子部品の特性測定を可能とするため、ビアホール導体を分割することによって、個々の電子部品のための外部端子電極を互いに独立した状態とすることが行なわれるが、このようなビアホール導体の分割は、個々の電子部品を取り出すように分割するための分割線に沿って溝を形成することによって達成される。
【００１９】
しかしながら、このような溝は、集合電子部品において不用意に破断されやすい箇所を与えてしまうことにもなり、特性測定などの工程を実施するために集合電子部品を取り扱う途中で、集合電子部品が不所望にも破断されてしまうことがある。このような破断は、電子部品の低背化が進む中、厚み寸法がたとえば０. ８ｍｍ程度にまで小さくされたとき、より生じやすくなる。
【００２０】
そこで、この発明の目的は、上述したような問題を解決し得る、電子部品およびその製造方法ならびに集合電子部品を提供しようとすることである。
【００２１】
この発明の他の目的は、上述したような電子部品の実装構造および電子部品を用いて構成される電子装置を提供しようとすることである。
【００２２】
【課題を解決するための手段】
この発明は、まず、電子部品の製造方法に向けられる。この電子部品の製造方法は、上述した技術的課題を解決するため、外部端子電極となるビアホール導体を形成している第１の厚み寸法を有する第１の絶縁性シート部と外部端子電極となるビアホール導体を形成していない第２の厚み寸法を有する第２の絶縁性シート部とを積層することによって、積層体を作製する工程と、積層体のビアホール導体が位置する部分に、積層体の互いに対向する第１および第２の主面間を貫通しかつ当該貫通の方向に段差がない貫通孔を形成することによって、ビアホール導体の一部を貫通孔の内面上に露出させる工程と、積層体を、貫通孔を通る分割線に沿って分割することによって、貫通孔の内面上に露出したビアホール導体の一部をもって外部端子電極が与えられている電子部品を取り出す工程とを備えることを特徴としている。
【００２３】
上述した電子部品の製造方法において、好ましくは、積層体は、これを分割線に沿って分割することによって複数個の電子部品を取り出せるようにされている、集合電子部品である。この場合、上述した貫通孔を形成する工程および積層体を分割する工程は、この集合電子部品に対して実施され、貫通孔を形成する工程では、ビアホール導体を分割するように貫通孔が形成される。そして、この集合電子部品を分割することによって、集合電子部品から複数個の電子部品が取り出される。
【００２４】
上述した好ましい実施態様において、集合電子部品を分割する工程の前に、集合電子部品の状態で各電子部品の特性を測定する工程が実施されることが好ましい。
【００２５】
前述した第１および第２の絶縁性シート部が、セラミックグリーンシートから構成されるとき、この電子部品の製造方法は、積層体を焼成する工程をさらに備えている。
【００２６】
また、この発明に係る電子部品の製造方法において、第１の絶縁性シート部の厚み寸法である第１の厚み寸法は、積層体の厚み寸法に相当する、第１および第２の絶縁性シート部のそれぞれの第１および第２の厚み寸法の合計の０．９倍以下であることが好ましい。
【００２７】
また、好ましくは、前述した貫通孔を形成する工程は、電子部品を取り出すための分割線の長さの５０％以上の長さの部分において、電子部品がその周囲部分と連結されている状態が残されるように実施される。
また、積層体において、外部端子電極となるべきビアホール導体が、積層体の第２の主面にまで届くように形成されているとき、第２の主面上に外部端子電極に接続されるべき裏面電極を形成する工程がさらに実施されることが好ましい。
【００２８】
この発明は、また、上述したような製造方法によって得られた電子部品にも向けられる。
【００２９】
また、この発明は、次のような構成を有する電子部品にも向けられる。すなわち、この電子部品は、互いに対向する第１および第２の主面とこれら第１および第２の主面間を連結する側面とを有する電子部品本体を備え、側面には、第１の主面から第２の主面にまで貫通する第１の長さ寸法を有する溝が形成され、この溝内には、溝の底面上に開口を形成しかつ第１の長さ寸法より短い第２の長さ寸法を有する凹部が溝の長さ方向に沿って設けられ、この凹部内には、第２の長さ寸法を有する外部端子電極が設けられ、この外部端子電極の、上記凹部の開口に沿って延びる露出面は、上記溝の底面と同一面上に位置している。
【００３０】
上述した電子部品において、第２の長さ寸法は、第１の長さ寸法の０．９倍以下であることが好ましい。
【００３１】
また、電子部品本体の側面の周方向に関して、溝が形成されない部分の長さは、側面の全周長さの５０％以上であることが好ましい。
【００３２】
また、この発明に係る電子部品において、外部端子電極は、第２の主面にまで届くように設けられていても、第１および第２の主面のいずれにも届かないように設けられていてもよい。外部端子電極が第２の主面にまで届くように設けられている場合、外部端子電極に接続されるように、第２の主面上に形成される裏面電極をさらに備えることが好ましい。
【００３３】
また、この発明に係る電子部品において、電子部品本体は、積層構造を有し、かつ内部回路要素を備えていてもよい。
【００３４】
また、この発明に係る電子部品は、第１および第２の主面の少なくとも一方上に実装される搭載部品をさらに備えていてもよい。
【００３５】
また、この発明に係る電子部品は、第１の主面を覆うように設けられる金属カバーをさらに備えていてもよい。この場合、金属カバーは、溝内に配置される爪を形成しており、この爪が、外部端子電極に接続されていることが好ましい。
【００３６】
また、この発明に係る電子部品は、好ましくは、高周波用途に向けられる。
【００３８】
この発明は、また、互いに対向する第１および第２の主面を有し、所定の分割線に沿って主面と直交する方向に分割することによって複数個の電子部品を取り出せるようにされている、集合電子部品にも向けられる。
【００３９】
この発明に係る集合電子部品においては、分割線を跨るように、第１および第２の主面間の厚み寸法より短い軸線方向寸法をもってビアホール導体が設けられるとともに、このビアホール導体を分割するように、第１および第２の主面間を貫通しかつ当該貫通の方向に段差がない貫通孔が設けられ、この貫通孔によって分割されたビアホール導体の各分割部分をもって外部端子電極が与えられている。
【００４０】
上述した集合電子部品において、好ましくは、ビアホール導体の軸線方向寸法は、第１および第２の主面間の厚み寸法の０．９倍以下である。
【００４１】
また、この集合電子部品において、電子部品を取り出すための分割線の貫通孔が設けられない部分の長さは、電子部品を取り出すための分割線の全長さの５０％以上であることが好ましい。
【００４２】
また、集合電子部品は、第１および第２の主面の少なくとも一方上に実装される搭載部品をさらに備えていてもよい。
また、集合電子部品の場合であっても、外部端子電極が第２の主面にまで届くように設けられるとき、外部端子電極に接続されるように、第２の主面上に形成される裏面電極をさらに備えることが好ましい。
【００４３】
この発明は、また、前述したような電子部品を、接続端子を有するマザー基板上に実装した、電子部品の実装構造にも向けられる。
【００４４】
この発明に係る電子部品の実装構造においては、電子部品の外部端子電極とマザー基板の接続端子とが半田フィレットを介して接続され、半田フィレットの高さは、外部端子電極の第２の長さ寸法によって規定されている。
【００４５】
また、この発明は、前述したような電子部品を備える電子装置にも向けられる。
【００４６】
【発明の実施の形態】
図１は、この発明の一実施形態による電子部品１の外観を示す斜視図であり、（Ａ）および（Ｂ）は、互いに逆の方向から電子部品１を示したものである。
【００４７】
電子部品１は、互いに対向する第１および第２の主面２および３とこれら第１および第２の主面２および３間を連結する側面４とを有する電子部品本体５を備えている。電子部品本体５は、この実施形態では、概略的に直方体ないしは四角柱の形状をなしている。
【００４８】
電子部品本体５の側面４には、第１の主面２から第２の主面３にまで貫通する溝６が形成されている。溝６は、この実施形態では、側面４の長辺部分には、各々３個、短辺部分には各々１個配置されている。溝６は、電子部品本体５の厚み寸法に相当する第１の長さ寸法７を有している。
【００４９】
溝６内には、溝６の底面上に開口を形成しかつ第１の長さ寸法７より短い第２の長さ寸法８を有する凹部９が溝６の長さ方向に沿って設けられ、この凹部９内は、同じく第２の長さ寸法８を有する外部端子電極１０が設けられている。外部端子電極１０の、凹部９の開口に沿って延びる露出面は、溝６の底面と同一面上に位置している。この実施形態では、第２の外部端子電極１０は、第１の主面２には届かないが、第２の主面３にまで届くように設けられている。
【００５０】
好ましくは、第２の長さ寸法８は、第１の長さ寸法７の０．９倍以下となるようにされる。典型的な一例では、第１の長さ寸法７は０．８ｍｍとされ、第２の長さ寸法８は０．７ｍｍとされる。
【００５１】
また、好ましくは、電子部品本体５の側面４の周方向に関して、溝６が形成されない部分の長さは、側面４の全周長さの５０％以上とされる。
【００５２】
また、電子部品１は、この実施形態では、積層電子部品であり、そのため、電子部品本体５は、積層構造を有し、かつ、図１では図示しないが、内部回路要素を備えている。
【００５３】
図２ないし図６は、上述した電子部品１の製造方法を説明するためのものである。なお、図２ないし図６に示した製造方法では、電子部品１を得るため、図６に示すような集合電子部品１１が作製され、この集合電子部品１１を所定の分割線１２に沿って分割することによって複数個の電子部品１を取り出すようにしている。
【００５４】
図２を参照して、集合電子部品１１を得るため、まず、外部端子電極１０となるビアホール導体１３を形成している第１の絶縁性シート１４とこのようなビアホール導体を形成していない第２の絶縁性シート１５とが用意される。この実施形態では、これら絶縁性シート１４および１５は、それぞれ、複数枚のセラミックグリーンシートから構成される。また、ビアホール導体１３を形成するため、第１の絶縁性シート１４には貫通孔が設けられ、そこに導電性ペーストを充填することが行なわれる。
【００５５】
上述した所定の枚数の第１の絶縁性シート１４からなる第１の絶縁性シート部１６と所定の枚数の第２の絶縁性シート１５からなる第２の絶縁性シート部１７とが積層され、プレスされることによって、図３に示すような積層体１８が作製される。図４は、積層体１８の特定のビアホール導体１３が設けられた部分を拡大して示すもので、（Ａ）は、ビアホール導体１３の縦断面図であり、（Ｂ）は、ビアホール導体１３の横断面図である。
【００５６】
積層体１８を作製するにあたって、図４（Ａ）に示されるように、第１の絶縁性シート部１６が所定の第１の厚み寸法１９を有するように設定され、また、第２の絶縁性シート部１７は、所定の第２の厚み寸法２０を有するように設定されるが、これら厚み寸法１９および２０は、第１の絶縁性シート部１６を構成する第１の絶縁性シート１４の枚数および第２の絶縁性シート部１７を構成する第２の絶縁性シート１５の枚数によって決定される。前述したように、得られた電子部品１において、第２の長さ寸法８が、第１の長さ寸法７の０．９倍以下にされる場合には、第１の厚み寸法１９は、第１および第２の厚み寸法１９および２０の合計の０．９倍以下に設定される。
【００５７】
図４（Ａ）には、電子部品１に関連して設けられる配線導体の一部であって、内部回路要素としての内部導体膜２１が図示されている。内部導体膜２１は、導電性ペーストから形成されるものであって、ビアホール導体１３に接続されている。
【００５８】
なお、図４（Ａ）に示した内部導体膜２１は、内部回路要素あるいは配線導体の代表的なものとして図示したものであり、その他の内部回路要素あるいは配線導体については、図１ないし図６において、図示が省略されていると理解すべきである。
【００５９】
次に、図５に示すように、積層体１８のビアホール導体１３が位置する部分に、積層体１８の互いに対向する第１および第２の主面２２および２３間を貫通しかつ当該貫通の方向に段差がない貫通孔２４が形成される。これによって、ビアホール導体１３は分割され、かつビアホール導体１３の一部が貫通孔２４の内面上に露出した状態となる。図２ないし図５において、図６に示した分割線１２が図示されているが、図５からわかるように、分割線１２は、貫通孔２４を通っている。
【００６０】
なお、図示した貫通孔２４は、その断面が四角形であったが、たとえば円形等の他の形状に変更されてもよい。同様に、ビアホール導体１３の断面形状についても、図示のものでは四角形であったが、たとえば円形等の他の形状に変更されてもよい。
【００６１】
貫通孔２４は、得られた電子部品１の電子部品本体５の側面４に設けられた溝６を与え、また、貫通孔２４によって分割されたビアホール導体１３の各分割部分は、外部端子電極１０となるものである。
【００６２】
前述したように、電子部品本体５の側面４の周方向に関して、溝６が形成されない部分の長さが、側面４の全周長さの５０％以上となるようにするため、貫通孔２４を形成するにあたって、電子部品本体５を取り出すための分割線１２の長さの５０％以上の長さの部分において、個々の電子部品１がその周囲部分と連結されている状態が残されるようにされる。
【００６３】
次に、積層体１８は焼成される。なお、焼成に先立って、後での分割を容易にするための溝が、図５（Ａ）の主面２２もしくは２３またはこれら主面２２および２３の双方に形成されてもよい。なお、この溝の深さを決定するにあたっては、積層体１８の焼成後の取り扱いにおいて、溝に沿って不用意に破断しないように配慮される。
【００６４】
上述のような焼成の結果、積層体１８が焼結し、図６に示すような集合電子部品１１が得られる。この集合電子部品１１に対しては、必要に応じて、外部導体膜および抵抗膜が形成されたり、オーバーコートが施されたり、ソルダーレジストが付与されたり、めっきが施されたりする。
【００６５】
図４（Ａ）を参照しながら前述したように、第１の厚み寸法１９が第１および第２の厚み寸法１９および２０の合計の０．９倍以下とし、言い換えると、ビアホール導体１３の軸線方向寸法が、積層体１８の第１および第２の主面２２および２３間の厚み寸法の０．９倍以下とすることにより、ビアホール導体１３に含まれる導電成分と絶縁性シート部１６および１７に含まれるセラミック成分との焼成時における収縮挙動に不一致が生じても、焼成後の集合電子部品１１のビアホール導体１３の近傍において、凹凸が生じたり、うねりが生じたりすることを抑制することができる。
【００６６】
以上の工程を終えたとき、集合電子部品１１に含まれる複数個の電子部品１は、互いに他のものに対して電気的に独立しているので、貫通孔２４によって分断されたビアホール導体１３の各分割部分によって与えられた外部端子電極１０を介して、個々の電子部品１の特性を測定することができる。
【００６７】
このように、特性が測定された後、良品と判定された集合電子部品１１について、必要に応じて、そこに備える電子部品１の第１および第２の主面２および３の少なくとも一方上に搭載部品が実装される。
【００６８】
ここまで述べた工程は、集合電子部品１１の状態で能率的に実施することができる。
【００６９】
前述したように、電子部品１を取り出すための分割線１２の貫通孔２４が設けられない部分の長さが、電子部品１を取り出すための分割線１２の全長さの５０％以上とされることにより、たとえば、上述した特性測定のための取り扱い等において、集合電子部品１１が不用意にも破断されにくくすることができる。
【００７０】
次に、集合電子部品１１が分割線１２に沿って分割される。これによって、図１に示すような複数個の電子部品１が取り出される。
【００７１】
図７は、図１に示した電子部品を用いて構成された高周波モジュール２５を図解的に断面図で示している。
【００７２】
図７を参照して、電子部品１をもって高周波モジュール２５を構成するため、電子部品本体５の第１の主面２上には、いくつかの搭載部品２６および２７が実装される。これら搭載部品２６および２７の実装を可能とするため、図示しないが、電子部品本体５の第１の主面２上には、適当な外部導体膜が形成されている。搭載部品２６は、バンプ電極２８を介して実装されるもので、搭載部品２７は、面状の電極２９を介して実装されるものである。
【００７３】
図８は、図７に示した高周波モジュール２５がマザー基板３０上に実装された状態を図解的に断面図で示している。
【００７４】
図８を参照して、マザー基板３０上には接続端子３１が設けられている。高周波モジュール２５に備える電子部品１の外部端子電極１０とマザー基板３０の接続端子３１とは、半田フィレット３２を介して接続されている。このとき、外部端子電極１０は、電子部品本体５の第１の主面２にまで届かないように設けられているので、半田フィレット３２の高さ３３は、外部端子電極１０の第２の長さ寸法８（図１参照）によって確実に規定されることができる。したがって、半田フィレット３２によって与えられるインダクタンス成分が、この半田フィレット３２の高さによって制御され、この高さ３３のばらつきによるインダクタンス成分のばらつきを生じにくくすることができる。
【００７５】
図９は、図７に示した高周波モジュール２５に金属カバー３４を取り付けた状態を図解的に示す断面図である。
【００７６】
図９を参照して、金属カバー３４は、電子部品１に備える電子部品本体５の第１の主面２を覆うように設けられる。金属カバー３４には、溝６内に配置される爪３５が形成されており、爪３５は、外部端子電極１０に接続されている。
【００７７】
上述のような構成を採用することにより、金属カバー３４の電子部品本体５に対する位置決めが容易になるとともに、金属カバー３４に対する接地を、外部端子電極１０を介して容易に行なうことができる。
【００７８】
なお、電子部品本体５の第１の主面２上には、そこに実装されている部品のシールドを目的として、樹脂をコーティングしてもよい。樹脂コーティングによるシールド構造は、電子部品１のさらなる低背化に有利である。
【００７９】
図１０は、この発明の他の実施形態による電子部品１ａをもって構成した高周波モジュール２５ａをマザー基板３０上に実装した状態を図解的に示す、図８に相当する断面図である。図１０において、図８に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００８０】
図１０に示した電子部品１ａは、外部端子電極１０に接続された裏面電極４５が、電子部品本体５の第２の主面３上に形成されていることを特徴としている。このような構造を採用すれば、マザー基板３０に対する電子部品１の接合強度を著しく向上させることができる。
【００８１】
なお、裏面電極４５は、積層前の絶縁性シート１４の段階で形成しても、図５に示す貫通孔２４を形成した後に形成しても、図６に示す焼成後の段階で形成してもよい。
【００８２】
図１１は、この発明のさらに他の実施形態による電子部品３６の一部を図解的に示す断面図である。図１１において、図１ないし図６に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００８３】
図１１を参照して、電子部品３６においては、外部端子電極１０が、電子部品本体５の第１および第２の主面２および３のいずれにも届かないように設けられている。
【００８４】
図１１に示した電子部品３６によれば、第１および第２の主面２および３の双方において、搭載部品の実装可能な面積が外部端子電極１０の存在によって狭められることがない。また、第１および第２の主面２および３のいずれの側についても、焼成時の収縮挙動の差によって凹凸やうねりが生じにくいようにすることができる。
【００８５】
図１２は、この発明のさらに他の実施形態による電子部品３７の一部を図解的に示す断面図である。図１２において、図１ないし図６に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００８６】
図１２に示す電子部品３７においては、外部端子電極１０は、第２の主面３にまで届くように設けられるが、図１等に示した電子部品１の場合に比べて、その軸線方向寸法がより短くされる。
【００８７】
また、この電子部品３７では、外部端子電極１０と同様の形成方法によって、接続導体３８が設けられている。接続導体３８は、通常の接続用のビアホール導体と同様の機能を有するもので、たとえば、図示の実施形態では、内部導体膜３９と外部導体膜４０とを接続するように機能している。外部導体膜４０は、外部導体膜４１とともに、搭載部品４２を第１の主面２上に実装する際に用いられるものである。
【００８８】
以上、この発明を図示したいくつかの実施形態に関連して説明したが、この発明の範囲内において、その他、いくつかの変形例が可能である。
【００８９】
たとえば、図示の実施形態では、電子部品１を製造するため、集合電子部品１１を作製し、これを分割することによって複数個の電子部品１を取り出すようにしたが、単に１個の電子部品１を得るための積層体を作製し、この積層体に形成されたビアホール導体が位置する部分に、貫通孔を形成し、貫通孔を通る分割線に沿って分割することによって、積層体の周囲部分を除去し、その結果、１個の電子部品を取り出すようにしてもよい。この場合には、貫通孔は、ビアホール導体を分割するように形成される必要はなく、単に、貫通孔の内面上にビアホール導体の一部が露出するように形成されればよい。
【００９０】
また、図示した実施形態では、電子部品本体５は、積層構造を有し、かつ内部導体膜２１等の内部回路要素を備えるものであったが、積層構造を有しない電子部品本体を備える電子部品に対しても、この発明を適用することができる。
【００９２】
また、図示した実施形態では、絶縁性シート部１６および１７は、セラミックグリーンシートから構成されたが、他の絶縁性材料からなるシートによって構成されてもよい。
【００９３】
【発明の効果】
以上のように、この発明によれば、互いに対向する第１および第２の主面とこれら第１および第２の主面間を連結する側面とを有する電子部品本体を備え、側面には、第１の主面から第２の主面にまで貫通する第１の長さ寸法を有する溝が形成され、この溝内には、第１の長さ寸法より短い第２の長さ寸法を有する外部端子電極が設けられている、電子部品を得ることができるので、この電子部品において、電子部品本体の第１および第２の主面の少なくとも一方については、外部端子電極が届かないようにすることができる。
【００９４】
したがって、外部端子電極との不所望な電気的短絡を防止するために、主面上での搭載部品の実装可能な面積が狭められることを防止できる。
【００９５】
また、電子部品本体が、セラミックをもって構成される場合には、焼成時における外部端子電極の導電成分とセラミック成分との収縮挙動の不一致が、得られた電子部品本体の主面上での凹凸またはうねりとなって現れることを防止することができる。
【００９６】
特に、外部端子電極の第２の長さ寸法が、溝の第１の長さ寸法の０．９倍以下にされるとき、上述のような主面上での凹凸やうねりがより確実に生じにくくすることができる。
【００９７】
また、この発明に係る電子部品をマザー基板上に実装するため、電子部品の外部端子電極とマザー基板の接続端子とが、半田フィレットを介して接続されるとき、この半田フィレットの高さを、外部端子電極の長さ方向寸法によって規定することができる。したがって、この電子部品が高周波用途に向けられるとき、半田フィレットによって与えられるインダクタンス成分のばらつきを低減することができる。
【００９８】
また、外部端子電極は溝内に形成されるので、外部端子電極に対してめっきを施したとき、めっき膜の異常析出が生じても、隣り合う外部端子電極間で電気的短絡がもたらされにくくすることができる。
【００９９】
この発明に係る電子部品の製造方法によれば、外部端子電極となるビアホール導体を形成している第１の絶縁性シート部とこのようなビアホール導体を形成していない第２の絶縁性シート部とを積層することによって、積層体を作製し、この積層体のビアホール導体が位置する部分に、長手の溝ではなく、積層体を貫通する貫通孔を形成することによって、ビアホール導体の一部を貫通孔の内面上に露出させて、外部端子電極を与えるようにしている。
【０１００】
したがって、電子部品が低背化され、そのため、積層体が薄型化されても、貫通孔を通る分割線に沿って分割する前の段階で、積層体が不所望にも破断される事態を招きにくくすることができる。
【０１０１】
特に、積層体から電子部品を取り出すための分割線の長さの５０％以上の長さの部分において、電子部品がその周囲部分と連結されている状態が残されるように貫通孔が形成されると、上述したような破断をより確実に生じにくくすることができる。
【０１０２】
この発明に係る電子部品の製造方法において、上述した積層体が、これを分割線に沿って分割することによって複数個の電子部品を取り出せるようにされている、集合電子部品であるとき、多数の電子部品を能率的に製造することができる。
【０１０３】
上述の場合、貫通孔を形成するにあたって、ビアホール導体を分割するように貫通孔を形成するようにすれば、１つの貫通孔の形成によって、隣り合う２個の電子部品の各々の外部端子電極を同時に形成することができる。
【０１０４】
また、上述のように、集合電子部品において、ビアホール導体を分割するように貫通孔を形成して、外部端子電極を与えるようにすれば、この貫通孔を形成した段階で、複数個の電子部品は、互いに他のものに対して電気的に独立した状態とすることができる。したがって、集合電子部品を分割する前に、この集合電子部品の状態で各電子部品の特性を測定するようにすれば、特性測定工程を能率的に実施することができる。
【図面の簡単な説明】
【図１】この発明の一実施形態による電子部品１の外観を示す斜視図であり、（Ａ）は、第１の主面２側から示し、（Ｂ）は、第２の主面３側から示すものである。
【図２】図１に示した電子部品１を製造するために実施される絶縁性シート１４および１５の積層工程を示す斜視図である。
【図３】図２に示した積層工程を経て得られた積層体１８を示す斜視図である。
【図４】図３に示した積層体１８のビアホール導体１３が設けられた部分を拡大して示すもので、（Ａ）は、ビアホール導体１３の縦断面図であり、（Ｂ）は、ビアホール導体１３の横断面図である。
【図５】図４に対応する図であって、ビアホール導体１３を分割するように貫通孔２４を形成した状態を示す図である。
【図６】図５に示した工程を経た後、積層体１８を焼成して得られた集合電子部品１１を示す斜視図である。
【図７】図１に示した電子部品１上に搭載部品２６および２７を実装して構成した高周波モジュール２５を図解的に示す断面図である。
【図８】図７に示した高周波モジュール２５をマザー基板３０上に実装した状態を図解的に示す断面図である。
【図９】図１に示した電子部品１に金属カバー３４を取り付けた状態を図解的に示す断面図である。
【図１０】この発明の他の実施形態による電子部品１ａをもって構成した高周波モジュール２５ａをマザー基板３０上に実装した状態を図解的に示す、図８に相当する断面図である。
【図１１】この発明のさらに他の実施形態による電子部品３６の一部を図解的に示す断面図である。
【図１２】この発明のさらに他の実施形態による電子部品３７の一部を図解的に示す断面図である。
【符号の説明】
２，２２ 第１の主面
３，２３ 第２の主面
４ 側面
５ 電子部品本体
６ 溝
７ 第１の長さ寸法
８ 第２の長さ寸法
９ 凹部
１０ 外部端子電極
１１ 集合電子部品
１２ 分割線
１３ ビアホール導体
１６ 第１の絶縁性シート部
１７ 第２の絶縁性シート部
１８ 積層体
１９ 第１の厚み寸法
２０ 第２の厚み寸法
２１，３９ 内部導体膜
２４ 貫通孔
２６，２７，４２ 搭載部品
３０ マザー基板
３１ 接続端子
３２ 半田フィレット
３３ 高さ
３４ 金属カバー
３５ 爪

Claims (25)

  1. 外部端子電極となるビアホール導体を形成している第１の厚み寸法を有する第１の絶縁性シート部と外部端子電極となるビアホール導体を形成していない第２の厚み寸法を有する第２の絶縁性シート部とを積層することによって、積層体を作製する工程と、
    前記積層体の前記ビアホール導体が位置する部分に、前記積層体の互いに対向する第１および第２の主面間を貫通しかつ当該貫通の方向に段差がない貫通孔を形成することによって、前記ビアホール導体の一部を前記貫通孔の内面上に露出させる工程と、
    前記積層体を、前記貫通孔を通る分割線に沿って分割することによって、前記貫通孔の内面上に露出した前記ビアホール導体の一部をもって外部端子電極が与えられている電子部品を取り出す工程と
    を備える、電子部品の製造方法。
  2. 前記積層体は、これを前記分割線に沿って分割することによって複数個の電子部品を取り出せるようにされている、集合電子部品であり、
    前記貫通孔を形成する工程および前記積層体を分割する工程は、前記集合電子部品に対して実施され、
    前記貫通孔を形成する工程は、前記ビアホール導体を分割するように前記貫通孔を形成する工程を備え、
    前記集合電子部品を分割する工程において、前記集合電子部品から複数個の前記電子部品が取り出される、
    請求項１に記載の電子部品の製造方法。
  3. 前記集合電子部品を分割する工程の前に、前記集合電子部品の状態で各前記電子部品の特性を測定する工程をさらに備える、請求項２に記載の電子部品の製造方法。
  4. 前記第１および第２の絶縁性シート部は、セラミックグリーンシートから構成され、前記積層体を焼成する工程をさらに備える、請求項１ないし３のいずれかに記載の電子部品の製造方法。
  5. 前記第１の厚み寸法は、前記第１および第２の厚み寸法の合計の０．９倍以下である、請求項１ないし４のいずれかに記載の電子部品の製造方法。
  6. 前記貫通孔を形成する工程は、前記電子部品を取り出すための前記分割線の長さの５０％以上の長さの部分において、前記電子部品がその周囲部分と連結されている状態が残されるように実施される、請求項１ないし５のいずれかに記載の電子部品の製造方法。
  7. 前記積層体において、前記外部端子電極となるべき前記ビアホール導体は、前記第２の主面にまで届くように形成されていて、前記第２の主面上に前記外部端子電極に接続されるべき裏面電極を形成する工程をさらに備える、請求項１ないし６のいずれかに記載の電子部品の製造方法。
  8. 請求項１ないし７のいずれかに記載の製造方法によって得られた、電子部品。
  9. 互いに対向する第１および第２の主面とこれら第１および第２の主面間を連結する側面とを有する電子部品本体を備え、前記側面には、前記第１の主面から前記第２の主面にまで貫通する第１の長さ寸法を有する溝が形成され、前記溝内には、前記溝の底面上に開口を形成しかつ前記第１の長さ寸法より短い第２の長さ寸法を有する凹部が前記溝の長さ方向に沿って設けられ、前記凹部内には、前記第２の長さ寸法を有する外部端子電極が設けられ、前記外部端子電極の、前記凹部の前記開口に沿って延びる露出面は、前記溝の前記底面と同一面上に位置している、電子部品。
  10. 前記第２の長さ寸法は、前記第１の長さ寸法の０．９倍以下である、請求項９に記載の電子部品。
  11. 前記電子部品本体の前記側面の周方向に関して、前記溝が形成されない部分の長さは、前記側面の全周長さの５０％以上である、請求項９または１０に記載の電子部品。
  12. 前記外部端子電極は、前記第２の主面にまで届くように設けられている、請求項９ないし１１のいずれかに記載の電子部品。
  13. 前記外部端子電極に接続されるように、前記第２の主面上に形成される裏面電極をさらに備える、請求項９ないし１２のいずれかに記載の電子部品。
  14. 前記外部端子電極は、前記第１および第２の主面のいずれにも届かないように設けられている、請求項９ないし１１のいずれかに記載の電子部品。
  15. 前記電子部品本体は、積層構造を有し、かつ内部回路要素を備える、請求項９ないし１４のいずれかに記載の電子部品。
  16. 前記第１および第２の主面の少なくとも一方上に実装される搭載部品をさらに備える、請求項９ないし１５のいずれかに記載の電子部品。
  17. 前記第１の主面を覆うように設けられる金属カバーをさらに備え、前記金属カバーは、前記溝内に配置される爪を形成しており、前記爪は、前記外部端子電極に接続されている、請求項９ないし１６のいずれかに記載の電子部品。
  18. 高周波用途に向けられる、請求項９ないし１７のいずれかに記載の電子部品。
  19. 互いに対向する第１および第２の主面を有し、所定の分割線に沿って前記主面と直交する方向に分割することによって複数個の電子部品を取り出せるようにされている、集合電子部品であって、
    前記分割線を跨がるように、前記第１および第２の主面間の厚み寸法より短い軸線方向寸法をもってビアホール導体が設けられるとともに、前記ビアホール導体を分割するように、前記第１および第２の主面間を貫通しかつ当該貫通の方向に段差がない貫通孔が設けられ、前記貫通孔によって分割された前記ビアホール導体の各分割部分をもって外部端子電極が与えられている、集合電子部品。
  20. 前記ビアホール導体の軸線方向寸法は、前記第１および第２の主面間の厚み寸法の０．９倍以下である、請求項１９に記載の集合電子部品。
  21. 前記電子部品を取り出すための前記分割線の前記貫通孔が設けられない部分の長さは、前記電子部品を取り出すための前記分割線の全長さの５０％以上である、請求項１９または２０に記載の集合電子部品。
  22. 前記第１および第２の主面の少なくとも一方上に実装される搭載部品をさらに備える、請求項１９ないし２１のいずれかに記載の集合電子部品。
  23. 前記外部端子電極は、前記第２の主面にまで届くように設けられ、前記外部端子電極に接続されるように、前記第２の主面上に形成される裏面電極をさらに備える、請求項１９ないし２２のいずれかに記載の集合電子部品。
  24. 請求項９ないし１８のいずれかに記載の電子部品を、接続端子を有するマザー基板上に実装した、電子部品の実装構造であって、
    前記電子部品の前記外部端子電極と前記マザー基板の前記接続端子とが、半田フィレットを介して接続され、前記半田フィレットの高さは、前記外部端子電極の前記第２の長さ寸法によって規定されている、電子部品の実装構造。
  25. 請求項９ないし１８のいずれかに記載の電子部品を備える、電子装置。
JP2000204994A 2000-07-06 2000-07-06 電子部品およびその製造方法、集合電子部品、電子部品の実装構造、ならびに電子装置 Expired - Lifetime JP4138211B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000204994A JP4138211B2 (ja) 2000-07-06 2000-07-06 電子部品およびその製造方法、集合電子部品、電子部品の実装構造、ならびに電子装置
US09/863,130 US6576999B2 (en) 2000-07-06 2001-05-23 Mounting structure for an electronic component having an external terminal electrode
EP01113269A EP1170795A3 (en) 2000-07-06 2001-05-31 Electronic component with side contacts and associated method of fabrication
EP08019004A EP2015360A3 (en) 2000-07-06 2001-05-31 Electronic component with side contacts
US10/400,026 US6682953B2 (en) 2000-07-06 2003-03-26 Method for making a mounting structure for an electronic component having an external terminal electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000204994A JP4138211B2 (ja) 2000-07-06 2000-07-06 電子部品およびその製造方法、集合電子部品、電子部品の実装構造、ならびに電子装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005329839A Division JP4140631B2 (ja) 2005-11-15 2005-11-15 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2002026513A JP2002026513A (ja) 2002-01-25
JP4138211B2 true JP4138211B2 (ja) 2008-08-27

Family

ID=18702159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000204994A Expired - Lifetime JP4138211B2 (ja) 2000-07-06 2000-07-06 電子部品およびその製造方法、集合電子部品、電子部品の実装構造、ならびに電子装置

Country Status (3)

Country Link
US (2) US6576999B2 (ja)
EP (2) EP2015360A3 (ja)
JP (1) JP4138211B2 (ja)

Families Citing this family (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6760227B2 (en) * 2000-11-02 2004-07-06 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
JP2002141248A (ja) * 2000-11-02 2002-05-17 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
KR100489820B1 (ko) * 2002-11-19 2005-05-16 삼성전기주식회사 세라믹 다층기판 및 그 제조방법
US7612443B1 (en) 2003-09-04 2009-11-03 University Of Notre Dame Du Lac Inter-chip communication
JP4696443B2 (ja) * 2003-09-19 2011-06-08 株式会社村田製作所 多層セラミック基板の製造方法
KR20060003491A (ko) * 2004-07-06 2006-01-11 엘지이노텍 주식회사 저온 동시소성 세라믹 다층 기판 모듈 제조방법 및 저온동시소성 세라믹 다층 기판 모듈
US7135415B2 (en) * 2004-07-23 2006-11-14 Inpaq Technology Co., Ltd. Insulated structure of a chip array component and fabrication method of the same
WO2006035528A1 (ja) 2004-09-29 2006-04-06 Murata Manufacturing Co., Ltd. スタックモジュール及びその製造方法
US7519328B2 (en) 2006-01-19 2009-04-14 Murata Manufacturing Co., Ltd. Wireless IC device and component for wireless IC device
TWM295791U (en) * 2006-02-22 2006-08-11 Walsin Technology Corp Chip-type passive element substrate
EP3168932B1 (en) 2006-04-14 2021-06-02 Murata Manufacturing Co., Ltd. Antenna
US9064198B2 (en) 2006-04-26 2015-06-23 Murata Manufacturing Co., Ltd. Electromagnetic-coupling-module-attached article
KR20090023487A (ko) * 2006-06-16 2009-03-04 이 아이 듀폰 디 네모아 앤드 캄파니 표면 회로 패턴이 있는 저온 동시-소성 세라믹의 무압력 구속 소결을 위한 개선된 방법
JP4281850B2 (ja) 2006-06-30 2009-06-17 株式会社村田製作所 光ディスク
JP4775442B2 (ja) 2006-09-26 2011-09-21 株式会社村田製作所 電磁結合モジュール付き物品
WO2008096576A1 (ja) 2007-02-06 2008-08-14 Murata Manufacturing Co., Ltd. 電磁結合モジュール付き包装材
ATE555453T1 (de) 2007-04-06 2012-05-15 Murata Manufacturing Co Funk-ic-vorrichtung
JP4697332B2 (ja) 2007-04-09 2011-06-08 株式会社村田製作所 無線ｉｃデバイス
US8235299B2 (en) 2007-07-04 2012-08-07 Murata Manufacturing Co., Ltd. Wireless IC device and component for wireless IC device
JP4930586B2 (ja) 2007-04-26 2012-05-16 株式会社村田製作所 無線ｉｃデバイス
JP4433097B2 (ja) 2007-04-27 2010-03-17 株式会社村田製作所 無線ｉｃデバイス
WO2008136220A1 (ja) 2007-04-27 2008-11-13 Murata Manufacturing Co., Ltd. 無線ｉｃデバイス
JP4666102B2 (ja) 2007-05-11 2011-04-06 株式会社村田製作所 無線ｉｃデバイス
CN101542831B (zh) 2007-07-09 2014-06-25 株式会社村田制作所 无线ic器件
CN101578616A (zh) 2007-07-17 2009-11-11 株式会社村田制作所 无线ic器件及电子设备
US20090021352A1 (en) 2007-07-18 2009-01-22 Murata Manufacturing Co., Ltd. Radio frequency ic device and electronic apparatus
CN101682113B (zh) 2007-07-18 2013-02-13 株式会社村田制作所 无线ic器件
EP2169594B1 (en) 2007-07-18 2018-03-07 Murata Manufacturing Co., Ltd. Wireless ic device and method for manufacturing the same
US8279610B2 (en) * 2007-08-23 2012-10-02 Daishinku Corporation Electronic component package, base of electronic component package, and junction structure of electronic component package and circuit substrate
KR101047189B1 (ko) 2007-12-20 2011-07-06 가부시키가이샤 무라타 세이사쿠쇼 무선 ｉｃ 디바이스
WO2009081683A1 (ja) 2007-12-26 2009-07-02 Murata Manufacturing Co., Ltd. アンテナ装置および無線ｉｃデバイス
JP5267463B2 (ja) 2008-03-03 2013-08-21 株式会社村田製作所 無線ｉｃデバイス及び無線通信システム
WO2009110382A1 (ja) 2008-03-03 2009-09-11 株式会社村田製作所 複合アンテナ
WO2009119548A1 (ja) 2008-03-26 2009-10-01 株式会社村田製作所 無線ｉｃデバイス
CN101953025A (zh) 2008-04-14 2011-01-19 株式会社村田制作所 无线ic器件、电子设备以及无线ic器件的谐振频率调整方法
JP4609604B2 (ja) 2008-05-21 2011-01-12 株式会社村田製作所 無線ｉｃデバイス
WO2009142068A1 (ja) 2008-05-22 2009-11-26 株式会社村田製作所 無線ｉｃデバイス及びその製造方法
WO2009145007A1 (ja) 2008-05-26 2009-12-03 株式会社村田製作所 無線ｉｃデバイスシステム及び無線ｉｃデバイスの真贋判定方法
CN102047500B (zh) 2008-05-28 2014-05-28 株式会社村田制作所 无线ic器件用部件及无线ic器件
JP4557186B2 (ja) 2008-06-25 2010-10-06 株式会社村田製作所 無線ｉｃデバイスとその製造方法
JP4671001B2 (ja) 2008-07-04 2011-04-13 株式会社村田製作所 無線ｉｃデバイス
CN102124605A (zh) 2008-08-19 2011-07-13 株式会社村田制作所 无线ic器件及其制造方法
JP5429182B2 (ja) 2008-10-24 2014-02-26 株式会社村田製作所 無線ｉｃデバイス
JP4525869B2 (ja) 2008-10-29 2010-08-18 株式会社村田製作所 無線ｉｃデバイス
JP4605318B2 (ja) 2008-11-17 2011-01-05 株式会社村田製作所 アンテナ及び無線ｉｃデバイス
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation
CN102273012B (zh) 2009-01-09 2013-11-20 株式会社村田制作所 无线ic器件及无线ic模块
JP5041077B2 (ja) 2009-01-16 2012-10-03 株式会社村田製作所 高周波デバイス及び無線ｉｃデバイス
JPWO2010087336A1 (ja) 2009-01-27 2012-08-02 パナソニック株式会社 半導体チップの実装方法、該方法を用いて得られた半導体装置及び半導体チップの接続方法、並びに、表面に配線が設けられた立体構造物及びその製法
US9070393B2 (en) 2009-01-27 2015-06-30 Panasonic Corporation Three-dimensional structure in which wiring is provided on its surface
EP2385580B1 (en) 2009-01-30 2014-04-09 Murata Manufacturing Co., Ltd. Antenna and wireless ic device
KR101609597B1 (ko) * 2009-02-16 2016-04-07 삼성디스플레이 주식회사 회로기판 및 이를 갖는 표시패널 어셈블리
US8928602B1 (en) 2009-03-03 2015-01-06 MCube Inc. Methods and apparatus for object tracking on a hand-held device
US8797279B2 (en) 2010-05-25 2014-08-05 MCube Inc. Analog touchscreen methods and apparatus
JP5510450B2 (ja) 2009-04-14 2014-06-04 株式会社村田製作所 無線ｉｃデバイス
EP2568534A3 (en) 2009-04-21 2014-05-14 Murata Manufacturing Co., Ltd. Antenna devie and method of setting resonant frequency of antenna device
WO2010140429A1 (ja) 2009-06-03 2010-12-09 株式会社村田製作所 無線ｉｃデバイス及びその製造方法
JP5516580B2 (ja) 2009-06-19 2014-06-11 株式会社村田製作所 無線ｉｃデバイス及び給電回路と放射板との結合方法
US8476129B1 (en) 2010-05-24 2013-07-02 MCube Inc. Method and structure of sensors and MEMS devices using vertical mounting with interconnections
US8553389B1 (en) 2010-08-19 2013-10-08 MCube Inc. Anchor design and method for MEMS transducer apparatuses
US8477473B1 (en) 2010-08-19 2013-07-02 MCube Inc. Transducer structure and method for MEMS devices
US8710597B1 (en) 2010-04-21 2014-04-29 MCube Inc. Method and structure for adding mass with stress isolation to MEMS structures
US8421082B1 (en) 2010-01-19 2013-04-16 Mcube, Inc. Integrated CMOS and MEMS with air dielectric method and system
JP5182431B2 (ja) 2009-09-28 2013-04-17 株式会社村田製作所 無線ｉｃデバイスおよびそれを用いた環境状態検出方法
JP5201270B2 (ja) 2009-09-30 2013-06-05 株式会社村田製作所 回路基板及びその製造方法
JP5304580B2 (ja) 2009-10-02 2013-10-02 株式会社村田製作所 無線ｉｃデバイス
WO2011045970A1 (ja) 2009-10-16 2011-04-21 株式会社村田製作所 アンテナ及び無線ｉｃデバイス
CN102598413A (zh) 2009-10-27 2012-07-18 株式会社村田制作所 收发装置及无线标签读取装置
JP5327334B2 (ja) 2009-11-04 2013-10-30 株式会社村田製作所 通信端末及び情報処理システム
GB2487315B (en) 2009-11-04 2014-09-24 Murata Manufacturing Co Communication terminal and information processing system
EP2498207B1 (en) 2009-11-04 2014-12-31 Murata Manufacturing Co., Ltd. Wireless ic tag, reader/writer, and information processing system
GB2487491B (en) 2009-11-20 2014-09-03 Murata Manufacturing Co Antenna device and mobile communication terminal
WO2011077877A1 (ja) 2009-12-24 2011-06-30 株式会社村田製作所 アンテナ及び携帯端末
US8936959B1 (en) 2010-02-27 2015-01-20 MCube Inc. Integrated rf MEMS, control systems and methods
US8794065B1 (en) 2010-02-27 2014-08-05 MCube Inc. Integrated inertial sensing apparatus using MEMS and quartz configured on crystallographic planes
CN102792520B (zh) 2010-03-03 2017-08-25 株式会社村田制作所 无线通信模块以及无线通信设备
WO2011108341A1 (ja) 2010-03-03 2011-09-09 株式会社村田製作所 無線通信デバイス及び無線通信端末
CN102576940B (zh) 2010-03-12 2016-05-04 株式会社村田制作所 无线通信器件及金属制物品
WO2011118379A1 (ja) 2010-03-24 2011-09-29 株式会社村田製作所 Ｒｆｉｄシステム
WO2011122163A1 (ja) 2010-03-31 2011-10-06 株式会社村田製作所 アンテナ装置及び無線通信デバイス
US8367522B1 (en) * 2010-04-08 2013-02-05 MCube Inc. Method and structure of integrated micro electro-mechanical systems and electronic devices using edge bond pads
JP5600474B2 (ja) * 2010-05-12 2014-10-01 日本特殊陶業株式会社 セラミック多層配線基板の製造方法
JP5299351B2 (ja) 2010-05-14 2013-09-25 株式会社村田製作所 無線ｉｃデバイス
JP5170156B2 (ja) 2010-05-14 2013-03-27 株式会社村田製作所 無線ｉｃデバイス
US8869616B1 (en) 2010-06-18 2014-10-28 MCube Inc. Method and structure of an inertial sensor using tilt conversion
JP5376060B2 (ja) 2010-07-08 2013-12-25 株式会社村田製作所 アンテナ及びｒｆｉｄデバイス
GB2537773A (en) 2010-07-28 2016-10-26 Murata Manufacturing Co Antenna apparatus and communication terminal instrument
JP5423897B2 (ja) 2010-08-10 2014-02-19 株式会社村田製作所 プリント配線板及び無線通信システム
JP5234071B2 (ja) 2010-09-03 2013-07-10 株式会社村田製作所 Ｒｆｉｃモジュール
CN103038939B (zh) 2010-09-30 2015-11-25 株式会社村田制作所 无线ic器件
CN103053074B (zh) 2010-10-12 2015-10-21 株式会社村田制作所 天线装置及通信终端装置
CN102971909B (zh) 2010-10-21 2014-10-15 株式会社村田制作所 通信终端装置
CN105048058B (zh) 2011-01-05 2017-10-27 株式会社村田制作所 无线通信器件
CN103299325B (zh) 2011-01-14 2016-03-02 株式会社村田制作所 Rfid芯片封装以及rfid标签
CN104899639B (zh) 2011-02-28 2018-08-07 株式会社村田制作所 无线通信器件
WO2012121185A1 (ja) 2011-03-08 2012-09-13 株式会社村田製作所 アンテナ装置及び通信端末機器
CN103081221B (zh) 2011-04-05 2016-06-08 株式会社村田制作所 无线通信器件
JP5482964B2 (ja) 2011-04-13 2014-05-07 株式会社村田製作所 無線ｉｃデバイス及び無線通信端末
WO2012157596A1 (ja) 2011-05-16 2012-11-22 株式会社村田製作所 無線ｉｃデバイス
JP5753734B2 (ja) * 2011-05-19 2015-07-22 日本特殊陶業株式会社 配線基板、多数個取り配線基板、およびその製造方法
EP3041087B1 (en) 2011-07-14 2022-09-07 Murata Manufacturing Co., Ltd. Wireless communication device
JP5333707B2 (ja) 2011-07-15 2013-11-06 株式会社村田製作所 無線通信デバイス
WO2013011865A1 (ja) 2011-07-19 2013-01-24 株式会社村田製作所 アンテナモジュール、アンテナ装置、ｒｆｉｄタグおよび通信端末装置
US8969101B1 (en) 2011-08-17 2015-03-03 MCube Inc. Three axis magnetic sensor device and method using flex cables
WO2013035821A1 (ja) 2011-09-09 2013-03-14 株式会社村田製作所 アンテナ装置および無線デバイス
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
WO2013080991A1 (ja) 2011-12-01 2013-06-06 株式会社村田製作所 無線ｉｃデバイス及びその製造方法
WO2013115019A1 (ja) 2012-01-30 2013-08-08 株式会社村田製作所 無線ｉｃデバイス
WO2013125610A1 (ja) 2012-02-24 2013-08-29 株式会社村田製作所 アンテナ装置および無線通信装置
JP5304975B1 (ja) 2012-04-13 2013-10-02 株式会社村田製作所 Ｒｆｉｄタグの検査方法及び検査装置
US9620473B1 (en) 2013-01-18 2017-04-11 University Of Notre Dame Du Lac Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment
JP6325346B2 (ja) * 2014-05-28 2018-05-16 京セラ株式会社 配線基板、電子装置および電子モジュール
JP6495701B2 (ja) * 2015-03-17 2019-04-03 京セラ株式会社 電子部品収納用パッケージおよびその製造方法
JP6195085B2 (ja) * 2015-08-24 2017-09-13 株式会社村田製作所 積層電子部品
JP2017199761A (ja) 2016-04-26 2017-11-02 キヤノン株式会社 セラミックパッケージ、その製造方法、電子部品及びモジュール
JP6830424B2 (ja) 2017-10-12 2021-02-17 株式会社村田製作所 巻線用コアおよびその製造方法ならびに巻線付き電子部品
CN108777251B (zh) * 2018-06-07 2021-09-21 京东方科技集团股份有限公司 柔性基底、显示基板母板的切割方法、显示基板、装置
CN109192881B (zh) * 2018-09-21 2021-02-23 武汉华星光电半导体显示技术有限公司 有机发光二极管显示面板及其切割方法
US11445935B2 (en) 2018-11-26 2022-09-20 Biosense Webster (Israel) Ltd. Finding the origin of an arrythmia
JP7428962B2 (ja) * 2019-10-28 2024-02-07 Tdk株式会社 セラミック電子部品
JP2022042865A (ja) * 2020-09-03 2022-03-15 株式会社村田製作所 電子部品
DE102023210495A1 (de) 2023-10-24 2025-04-24 Robert Bosch Gesellschaft mit beschränkter Haftung Schaltungsträger zur Aufnahme von elektronischen Bauelementen

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE631489A (ja) * 1962-04-27
JPS5615059U (ja) * 1979-07-11 1981-02-09
US4543715A (en) * 1983-02-28 1985-10-01 Allied Corporation Method of forming vertical traces on printed circuit board
JPH05218653A (ja) * 1992-01-31 1993-08-27 Sumitomo Metal Ind Ltd セラミック多層回路基板
SG48955A1 (en) * 1992-07-27 1998-05-18 Murata Manufacturing Co Multilayer electronic component method of manufacturing the same and method of measuring characteristics thereof
JP2976049B2 (ja) 1992-07-27 1999-11-10 株式会社村田製作所 積層電子部品
US5635669A (en) * 1992-07-27 1997-06-03 Murata Manufacturing Co., Ltd. Multilayer electronic component
JP2870371B2 (ja) * 1993-08-05 1999-03-17 株式会社村田製作所 積層電子部品、その製造方法およびその特性測定方法
JP3301188B2 (ja) * 1993-12-27 2002-07-15 株式会社村田製作所 積層電子部品、その製造方法およびその特性測定方法
JP3223708B2 (ja) 1994-07-21 2001-10-29 株式会社村田製作所 積層電子部品およびその製造方法
US5500628A (en) * 1995-01-24 1996-03-19 Motorola, Inc. Double-sided oscillator package and method of coupling components thereto
JP2974622B2 (ja) * 1996-09-20 1999-11-10 松下電器産業株式会社 発振器
US6380619B2 (en) * 1998-03-31 2002-04-30 Tdk Corporation Chip-type electronic component having external electrodes that are spaced at predetermined distances from side surfaces of a ceramic substrate
WO2000019532A1 (en) * 1998-09-30 2000-04-06 Conexant Systems, Inc. Package for providing improved electrical contact and methods for forming the same

Also Published As

Publication number Publication date
US20020005567A1 (en) 2002-01-17
US6682953B2 (en) 2004-01-27
US6576999B2 (en) 2003-06-10
JP2002026513A (ja) 2002-01-25
EP1170795A3 (en) 2004-12-08
EP1170795A2 (en) 2002-01-09
US20030157749A1 (en) 2003-08-21
EP2015360A3 (en) 2011-03-02
EP2015360A2 (en) 2009-01-14

Similar Documents

Publication Publication Date Title
US6682953B2 (en) Method for making a mounting structure for an electronic component having an external terminal electrode
CN101752084B (zh) 电子部件以及电子部件内置基板
JP4677991B2 (ja) 電子部品及びその製造方法
US6760227B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP2976049B2 (ja) 積層電子部品
CN103141164B (zh) 元器件内置基板及其制造方法
TWI446847B (zh) 佈線板，其製造方法及半導體封裝
KR100489820B1 (ko) 세라믹 다층기판 및 그 제조방법
US11510315B2 (en) Multilayer substrate, interposer, and electronic device
JP3888263B2 (ja) 積層セラミック電子部品の製造方法
US9523709B2 (en) Method of manufacturing multilayer wiring board, probe card including multilayer wiring board manufactured by the method, and multilayer wiring board
JP6531845B2 (ja) 多層配線基板およびこれを備えるプローブカード
JP3991658B2 (ja) 電子部品および集合電子部品ならびに電子部品の製造方法
US8059420B2 (en) Surface mountable device
JP2715934B2 (ja) 多層印刷配線基板装置及びその製造方法
JP4140631B2 (ja) 電子部品の製造方法
JP3855798B2 (ja) 積層セラミック電子部品およびその製造方法
JP3257531B2 (ja) 積層電子部品
JPH10200008A (ja) 多層回路基板及びその製造方法
JP4341576B2 (ja) セラミック電子部品およびその製造方法
JPH0722730A (ja) 複合電子部品
JPH01183196A (ja) 多層印刷配線板装置の製造方法
JP4335393B2 (ja) 配線基板およびその製造方法
WO2024024945A1 (ja) 回路基板、半導体装置及び電子モジュール
WO2024262157A1 (ja) 積層電子部品

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051115

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051221

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060127

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080605

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4138211

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

EXPY Cancellation because of completion of term