JP4170463B2 - 変換モジュール - Google Patents

変換モジュール Download PDF

Info

Publication number
JP4170463B2
JP4170463B2 JP24858798A JP24858798A JP4170463B2 JP 4170463 B2 JP4170463 B2 JP 4170463B2 JP 24858798 A JP24858798 A JP 24858798A JP 24858798 A JP24858798 A JP 24858798A JP 4170463 B2 JP4170463 B2 JP 4170463B2
Authority
JP
Japan
Prior art keywords
pin
conversion
board
external connection
conversion module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24858798A
Other languages
English (en)
Other versions
JP2000077577A (ja
Inventor
邦男 長屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP24858798A priority Critical patent/JP4170463B2/ja
Publication of JP2000077577A publication Critical patent/JP2000077577A/ja
Application granted granted Critical
Publication of JP4170463B2 publication Critical patent/JP4170463B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Connecting Device With Holders (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、変換モジュールに関するものである。
【0002】
【従来の技術】
パーソナルコンピュータ内のマザーボードには、CPU(中央処理装置)としての機能を有する半導体パッケージが専用のPGA用ソケットを介して搭載されている。このような半導体パッケージとしては、現在のところ、片側面に多数のI/Oピンが立設されたPGA(ピングリッドアレイ)タイプが主流を占めている。
【0003】
ところで、パーソナルコンピュータのユーザーは、処理の高速化を目的としたアップグレードを望む場合がある。この場合、PGA用ソケットから既存の半導体パッケージを取り外し、より高機能な半導体パッケージを新たに搭載することが必要になる。その際、高機能な半導体パッケージを変換モジュールに装着したうえでマザーボードのPGA用ソケットに間接的に実装することがよいと提唱されている。ここで、図8に従来の変換モジュール61の一例を示す。
【0004】
従来例の変換モジュール61は、ソケット基板62及び変換基板63をその主要な構成要素としている。変換基板62には複数のめっきスルーホールが設けられており、それらの裏面側開口部には外部接続用ピン64の基端部が挿入されている。なお、これらの外部接続用ピン64はマザーボードMB上のPGA用ソケット65に対して挿抜される。ソケット基板62は複数のI/Oピン66を備えている。これらのI/Oピン66は、ソケット基板62の裏面側において前記複数のめっきスルーホールに対応した箇所に突設されている。各I/Oピン66は各めっきスルーホールに挿入されかつはんだ付けされ、これによりソケット基板62側と変換基板63側との電気的な導通が図られる。また、ソケット基板62のI/Oピン66は自身の上端面に挿通穴を持つソケット状ピンであるため、そこには半導体パッケージ67のI/Oピン68が嵌合される。従って、このような変換モジュール61を用いれば、半導体パッケージ67をマザーボードMB側に適合させることができ、そのパッケージ本来の性能が発揮されやすくなると考えられている。
【0005】
また、半導体パッケージ67や変換モジュール61をマザーボードMB上に搭載するために用いられるPGA用ソケット65は、一般的には図8のような構造を有している。即ち、この種のPGA用ソケット65は、固定部材と可動部材とからなるソケット本体69を備えている。ソケット本体69を構成する固定部材の下面側には、複数のピン70が突設されている。外部接続用ピン64が挿抜可能な複数のピン挿抜穴71を有する可動部材は、固定部材の上面側に配置されている。このような可動部材は、操作レバー72の回動により固定部材に対してスライドする。その結果、各ピン挿抜穴71が狭窄し、各外部接続用ピン64がPGA用ソケット65に抜け出し不能に固定されるようになっている。
【0006】
【発明が解決しようとする課題】
ところで、最近ではより大幅なアップグレードのための変換モジュール構造として、めっきスルーホール群によって包囲される領域に半導体パッケージ等の信号変換素子74を実装し、同素子74により信号変換を行わせるものが提案されている。しかしながら、この構造を採用した場合、特定のI/Oピン66Aについて入替接続を行う必要が生じる。
【0007】
つまり、当該特定のI/Oピン66Aについては、対応するめっきスルーホールを介して外部接続用ピン64に直接導通させずに、いったん信号変換素子74の入力側に接続してその出力側から変換信号を得るためである。
【0008】
このような入替接続を実現するための手段として、本発明者らは下記のようなものを既に提案している。即ち、導体パターンを有する子基板75を変換基板63とソケット基板62との間に設けることである(図8の一点鎖線を参照)。そして、この導体パターンを介し、特定のI/Oピン66Aと信号変換素子74の入力側とを電気的に接続するというものである。
【0009】
しかしながらこの手法であると、子基板75を変換基板63−ソケット基板62間の狭いスペースに設ける必要があるので、はんだ付け作業が困難になるおそれがある。従って、より製造の容易な変換モジュール構造が望まれていた。
【0010】
また、PGA用ソケット65への抜き差しを行うときには、外部接続用ピン64に外力が加わりやすい。このため、ピン曲がりが生じる結果、ピン64同士の相対位置関係が崩れてしまう場合がある。特に図8のものにおいては、変換基板63の裏面とPGA用ソケット65の上側面との隙間が大きいことから、いわゆるロングピンが採用されている。ゆえに、構造的にみても、通常のものに比べてピン曲がりが生じやすくなっている。
【0011】
また、一般的にPGA用ソケット65の上面側には段差部73が存在しているため、図8のような状態で変換モジュール61を搭載した場合、段差部73から遠い側にある端部が重みによって下がり、変換モジュール61が傾いてしまう(図8の二点鎖線参照)。これを回避するためには、例えば図9のような状態で変換モジュール61を搭載すればよいとも考えられる。
【0012】
しかし、このような方法ではPGA用ソケット65から水平方向に張り出した部分ができるため、当該部分がマザーボードMB側に実装されている電子部品にとって邪魔になり好ましくない。
【0013】
本発明は上記の課題を解決するためなされたものであり、その第1の目的は、比較的簡単に入替接続を行うことができるため製造が容易な変換モジュールを提供することにある。
【0014】
本発明の第2の目的は、外部接続用ピンの曲がりや、PGA用ソケット搭載時におけるモジュール全体の傾きが生じにくい変換モジュールを提供することにある。
【0015】
【課題を解決するための手段】
上記の課題を解決するために、請求項1に記載の発明では、信号変換素子等を有しかつ裏面側に複数の外部接続用ピンが突設された変換基板と、複数のI/Oピンが突設されるとともにそれらを用いて前記変換基板の表面側に搭載されるパッケージ装着用ソケット基板とを備え、上面側に段差部を有するPGA用ソケットに前記外部接続用ピンを挿入することによりマザーボードとの電気的な接続が図られるPGAタイプの変換モジュールにおいて、入替接続を要する特定のI/Oピンに対応する位置に設けられる第1のピンと、その第1のピンに一端が電気的に接続された導体パターンとを有する子基板を前記変換基板の裏面側に配置しかつ当該子基板の下面が前記PGA用ソケットの上面に当接した状態で支持され、前記変換基板に前記外部接続用ピンよりも短い第2のピンを突設し、その第2のピンを前記導体パターンの他端に電気的に接続し、かつ前記特定のI/Oピンと前記第2のピンとをつなぐ経路上に前記信号変換素子等を設けたことを特徴とする変換モジュールをその要旨とする。
【0016】
請求項2に記載の発明は、請求項1において、前記子基板は前記外部接続用ピンを貫挿するためのピン貫挿孔を有し、前記複数の外部接続用ピンは前記ピン貫挿孔に貫挿された状態で相互に固定されているとともに、前記変換基板の裏面から前記子基板の下面までの長さは、前記段差部の高さよりも大きく設定されているとした。
【0017】
請求項3に記載の発明は、請求項1または2において、前記子基板の面積は前記変換基板におけるピン形成エリアの面積よりも大きいとした。
以下、本発明の「作用」を説明する。
【0018】
請求項1に記載の発明によると、特定のI/Oピン、信号変換素子等、第2のピン、導体パターン及び第2のピンが電気的に接続される結果、その特定のI/Oピンについての入替接続を比較的簡単に行うことができる。また、導体パターンを有する子基板を変換基板の裏面側に配置したことで、はんだ付け等の作業を困難なく行うことが可能となり、製造が容易なものとすることができる。
【0019】
請求項2に記載の発明によると、複数のピンが貫挿状態で相互に固定されているため、例えば曲げをもたらすような外力が1つのピンに加わったとしても、その外力はサブ基板を介して各ピンに分散されてしまう。従って、ピン曲がりが生じにくい好適な変換モジュールとすることができる。
【0020】
また、PGA用ソケット搭載時においてサブ基板の下面は、同ソケットの上面に当接した状態で支持される。基板の裏面からサブ基板の下面までの長さは段差部の高さよりも大きいので、段差部から遠い側にある端部がこのとき下がってしまうことはない。よって、重みが加わったときでも、変換モジュールに傾きが生じにくくなる。さらに、以上のことから変換モジュールをPGA用ソケットから張り出さずに搭載することが可能となる。
【0021】
請求項3に記載の発明によると、子基板の面積が変換基板におけるピン形成エリアの面積よりも大きいため、複数の導体パターンや、複雑かつ長い導体パターン等の形成のためのスペースが確保されている。従って、入替接続を行うべき箇所が複数ある場合や、入替接続の経路が複雑かつ長くなる場合等に適した構造となっている。しかも、この構成であるとPGA用ソケットの上面によって支持される面積が広くなるので、大きな重みに耐えうる変換モジュールとすることができる。
【0022】
【発明の実施の形態】
以下、本発明を具体化した一実施形態のPGA用信号変換モジュール1を図1〜図6に基づき詳細に説明する。
【0023】
図1,図5に示されるように、この実施形態の変換モジュール1は、CPU用のPGA2を信号変換を行なったうえでマザーボードMBに搭載するための装置である。変換モジュール1は複数の基板、即ち変換基板3及びソケット基板4をその主要な構成要素としている。
【0024】
変換基板3は、矩形状をしたリジッドな両面板である。同変換基板3は、多数(本実施形態では321個)のめっきスルーホール5を略ロ字状に配置してなるめっきスルーホール群を備えている。各めっきスルーホール5は一定のピッチで格子状または千鳥状に配置される。図5に示されるように、各々のめっきスルーホール5の裏面側開口部には、外部接続用ピン6,6Aの基端部が挿入(圧入)されている。これらのピン6,6Aははんだ付けにより接合されていてもよい。各コーナー部に位置する4つの外部接続用ピン6Aには、従来からある鍔部18に加えて、スタンドオフと呼ばれる別の鍔部17がさらに設けられている。それに対し、大多数を占める外部接続用ピン6は、鍔部18を1つのみ備えた一般的な形状となっている。
【0025】
変換基板3の表面側においてめっきスルーホール群によって包囲される略正方形状の領域には、1つのダイパッド7とそれを取り囲む複数のパッド8とが形成されている。ダイパッド7上には、信号変換素子としての信号変換用QFP(クアッドフラットパッケージ)9が表面実装されている。QFP9の各リードは、各パッド8に対して導電性材料であるはんだS1 を用いて接合されている。なお、複数あるパッド8のうちの1つは、入替接続用の入力側パッド8aとして割り当てられ、別の1つは入替接続用の出力側パッド8bとして割り当てられている。
【0026】
図1,図5に示されるように、複数あるめっきスルーホール5のうちの1つ(5Aで示す。)の表面側開口部に対しては、入替接続を要する特定のソケット状I/Oピン24Aが挿通されかつはんだ付けされている。このめっきスルーホール5Aの表面側ランド5Aaと入力側パッド8aとは、変換基板3に設けられた導体パターン16を介して電気的に接続されている。このめっきスルーホール5Aの裏面側開口部には、外部接続用ピン6,6Aは特に設けられていない。
【0027】
変換基板3におけるピン形成エリア外の領域、より具体的にいうとめっきスルーホール群によって包囲される略正方形状の領域には、上記のめっきスルーホール5,5Aとは異なる、さらに別のめっきスルーホール5Bが設けられている。このめっきスルーホール5Bの表面側開口部には、ソケット状I/Oピン24,24Aは挿入されていない。一方、その裏面側開口部には、第2のピン31の基端部が挿入されかつはんだ付けされている。このピン31は、外部接続用ピン6,6Aよりもいくぶん短めに形成されている。
【0028】
変換基板3においてめっきスルーホール群によって包囲される略正方形状の領域には、さらにミニバイアホール14が設けられている。ミニバイアホール14とは、ピン挿通及び表裏の導通を目的とした通常のめっきスルーホール5よりも小径(数10μmφ)であって、表裏の導通のみを目的とするものを指す。ミニバイアホール14の上端には、上記の出力側パッド8bが電気的に接続されている。ミニバイアホール14の下端とめっきスルーホール5Bの裏面側ランド5Bbとは、変換基板3に設けられた導体パターン15を介して電気的に接続されている。
【0029】
変換基板3の表面側においてスルーホール群により包囲されていない領域には、電子部品接続用のパッド10が形成されている。かかるパッド10にはDIP(デュアルインラインパッケージ)11が表面実装されている。変換基板3の裏面側にも電子部品接続用パッド12が形成されていて、そこにはチップ抵抗13が表面実装されている。これらの電子部品11,13も、各パッド10,12に対していずれもはんだS1 を用いて接合されている。
【0030】
もっとも、変換基板3の裏面側には、その他に図示しない導体パターンがいくつか形成されている。かかる導体パターンは、めっきスルーホール5のランド5b及び電子部品13のためのパッド12の相互間を電気的に接続している。変換基板3の表面側にも、図示しない同様の導体パターンがいくつか形成されている。かかる導体パターンは、めっきスルーホール5のランド5a、QFP9のパッド8及び電子部品11のためのパッド10の相互間を電気的に接続している。
【0031】
次に、ソケット基板4の構成について説明する。図1,図5に示されるように、ソケット基板4を構成する絶縁基材21は正方形状かつ枠状をしていて、その外形の大きさは被搭載物であるPGA2の大きさにほぼ等しい。絶縁基材21は正方形状の中央孔22を備えている。このような中央孔22を設けた理由は、QFP9の収容スペースを確保するため、及びQFP9の発する熱を効率よく放散するためである。従って、前記中央孔22は、QFP9に対応する位置において当該QFP9よりも若干大きめに形成されることがよい。
【0032】
中央孔22の周囲には、断面円形状であってその中央孔22よりも遙かに小径のピン挿通孔23が多数形成されている。各ピン挿通孔23にはソケット状I/Oピン24,24Aがそれぞれ挿通されている。ソケット状I/Oピン24,24Aの数は、本実施形態では321個である。同I/Oピン24,24Aの下端部は、絶縁基材21の下面側から突出している。各ソケット状I/Oピン24,24Aには、軸線方向に沿って延びる挿通穴25が形成されている。この挿通穴25にはPGA2側のI/Oピン26が挿抜可能である。即ち、同ソケット基板4はPGA2が着脱可能な構造を上面側に有している。
【0033】
本実施形態の変換モジュール1は、変換基板3及びソケット基板4に加えて、さらに子基板32をその構成要素としている。以下、その子基板32の構造について説明する。
【0034】
子基板32は、変換基板3の裏面側において変換基板3と所定間隔を隔てた状態で配置されている。子基板32の構成部材である絶縁基材33は、矩形状かつリジッドなものであって、五角形状の中央孔35を備えている。絶縁基材33の外形形状及び外形寸法は、被搭載物である信号変換用QFP9のそれにほぼ等しくなっている。中央孔35の周囲には、断面円形状のピン貫挿孔36が多数形成されている。各ピン貫挿孔36には、対応する外部接続用ピン6,6Aがそれぞれ貫挿されている。つまり、各々の外部接続用ピン6,6Aの下端部は、絶縁基材33の下面側から突出している。
【0035】
絶縁基材33の上面側における複数箇所(同図では合計6箇所)には、ランド状パターン38,39,40が形成されている。ランド状パターン38は、外部接続用ピン6Aが貫挿されるべきピン貫挿孔36の上面側開口部に対応して設けられている。従って、前記4つのランド状パターン38は、絶縁基材33における各コーナー部に位置している。ランド状パターン39は、第1のピン37が挿入されるべきピン貫挿孔36の上面側開口部に対応して設けられている。ランド状パターン40は、第2のピン31が挿入されるべきピン貫挿孔36の上面側開口部に対応して設けられている。これらのランド状パターン39,40は、絶縁基材33における中央孔35の周縁部に位置している。
【0036】
図5に示されるように、ランド状パターン39,40同士は比較的近接していて、導体パターン34を介して電気的に接続されている。ランド状パターン38,39,40及び導体パターン34は、例えば従来公知のサブトラクティブ法によって形成されることができる。このように本実施形態の子基板32は、絶縁基材33の上側面のみに導体パターン34を備えた、いわゆる片面板となっている。なお、図5では図面作成の便宜上、ピン貫挿孔36の数が実際のものよりも少なく描かれている。
【0037】
第1のピン37の上端部は、めっきスルーホール5Aに対応する位置(即ち入替接続を要する特定のI/Oピン24Aに対応する位置)にあるピン貫挿孔36に挿入され、かつランド状パターン39に対してはんだ付けされている。
【0038】
第2のピン31の下端部は、めっきスルーホール5Bに対応する位置にあるピン貫挿孔36に挿入され、かつランド状パターン40に対してはんだ付けされている。その結果、第2のピン31と第1のピン37とが、導体パターン34を介して電気的に接続された状態となっている。
【0039】
コーナー部にある4つの外部接続用ピン6Aをピン貫挿孔36に挿入したとき、鍔部17の下端面はランド状パターン38の上面に当接することで支持される。そして、この状態で外部接続用ピン6Aの鍔部17とランド状パターン38とがはんだ付けされている。
【0040】
図5に示されるように、変換基板3の裏面から子基板32の下面までの長さは、基本的には鍔部17と鍔部18との離間距離によってほぼ決定される。この離間距離に絶縁基材33の厚さを足した値が、変換基板3の裏面から子基板32の下面までの長さL2 にほぼ相当する。
【0041】
次に、PGA用ソケット41の構造について説明する。
図2,図3に示されるように、PGA用ソケット41は、固定部材42aと可動部材42bとからなるソケット本体42を備えている。ソケット本体42を構成する固定部材42aの下面側には、複数のピン43が突設されている。これらのピン43は、マザーボードMB側のめっきスルーホールに対してはんだ付けされている。
【0042】
固定部材42aの上面側には、可動部材42bが覆い被さるように配置されている。この可動部材42aは、外部接続用ピン6,6Aを挿抜可能な複数のピン挿抜穴44を備えている。これらのピン挿抜穴44は、外部接続用ピン6,6A及び第1のピン37と対応する位置関係にある。
【0043】
可動部材42bの上面側には、高さL1 の段差部46が存在している。段差部46を水平方向に貫通する貫通孔には、操作手段としての操作レバー45が約90°ほど回動可能に挿通されている。この操作レバー45は、図3において実線で示すロック位置と、二点鎖線で示すロック解除位置との間を移動する。操作レバー45を回動操作した場合、可動部材42bは水平方向(図2,図3の矢印A1 )に沿って僅かにスライドする。各外部接続用ピン6,6Aは、操作レバー45をロック解除位置に回動させた状態で各ピン挿抜穴44内に挿入される。操作レバー45をロック位置まで回動させると、各ピン挿抜穴44が狭窄し、各外部接続用ピン6,6AがPGA用ソケット41に抜け出し不能に固定される。このとき、各ピン挿抜穴44内にあるコンタクトが各ピン6,6A,37に対して接触する結果、マザーボードMB側との電気的な導通が図られる。
【0044】
本実施形態では、PGA用ソケット41としてトーマス・アンド・ベッツ社製の「Socket5」または「Socket7」(いずれもZIFシリーズ)を用いている。また、変換基板3の裏面から子基板32の下面までの長さL2 は、段差部46の高さL1 よりも大きく設定されている。
【0045】
このように構成された変換モジュール1にPGA2を搭載し、さらにそれをマザーボードMBのPGA用ソケット41に搭載した場合、下記のようになる。
特定のI/Oピン24Aを流れるPGA2の信号は、めっきスルーホール5Aのランド5Aa→導体パターン16→入力側パッド8aというルートを経て、QFP9に入力される。そこで変換された信号は、QFP9から出力された後、出力側パッド8b→ミニバイアホール14→導体パターン15→めっきスルーホール5Bのランド5Bbというルートを経て、第2のピン31に到る。第2のピン31に到った前記変換信号は、さらにランド状パターン40→導体パターン34→ランド状パターン39→第1のピン37→PGA用ソケット41のピン43というルートを経て、マザーボードMB側に供給される。即ち、特定のI/Oピン24Aは、対応するめっきスルーホール5Aを介して外部接続用ピン6に直接導通されてはいない。そして、このように子基板32を利用した入替接続が行なわれる結果、主としてQFP9による信号変換が図られ、PGA2本来の機能が充分に発揮されるようになっている。
【0046】
従って、本実施形態によれば以下のような効果を得ることができる。
(1)この実施形態の変換モジュール1では、導体パターン34を有する子基板32を変換基板3の裏面側に配置したことを特徴としている。従って、子基板32を変換基板3−ソケット基板4間に設けた構成とは異なり、周囲の部材が邪魔になることもなく、はんだ付け等の作業を困難なく行うことが可能となる。そのため、製造が容易な変換モジュール1とすることができる。
【0047】
(2)本実施形態の変換モジュール1は、ピン貫挿孔36を有する子基板32を備えている。そして、全ての外部接続用ピン6,6Aがピン貫挿孔36に貫挿された状態で相互に固定されている。ゆえに、曲げをもたらすような外力が1つの外部接続用ピン6,6Aに加わったとしても、その外力は子基板32を介して各ピン6,6Aに分散されてしまう。従って、ピン曲がりが生じにくい好適な変換モジュール1を実現することができる。このため、外部接続用ピン6,6Aの相対位置関係の崩れが防止され、ピン6,6Aの抜き差しに支障を来たすようなこともなくなる。
【0048】
(3)本実施形態では、変換モジュール1の搭載時において子基板32の下面は、PGA用ソケット41の上面に全体的に当接した状態で支持されている。ここで、変換基板3の裏面から子基板32の下面までの長さL2 は、段差部46の高さL1 よりも大きく設定されている。従って、段差部46から遠い側にある端部がこのとき下がってしまうことはない。よって、PGA2の搭載によって重みが加わったときでもそれに耐えることができるようになり、変換モジュール1に傾きが生じにくくなる。また、以上のことから変換モジュール1をPGA用ソケット41から張り出さずに搭載可能となり、マザーボードMBに実装されている電子部品の邪魔になることがないという利点がある。
【0049】
(4)この変換モジュール1では、鍔部17を備える4つの外部接続用ピン6Aが設けられている。これらの鍔部17は子基板32の上面により支持されることができるため、変換基板3の裏面から子基板32の下面までの好適な長さを確実に保持することができる。特にこの実施形態では各コーナー部に、言い換えると互いに離間した複数の箇所に、外部接続用ピン6Aが配置されている。その結果、変換基板3と子基板32との平行関係、ひいては変換基板3とPGA用ソケット41との平行関係が確保されている。
【0050】
(5)本実施形態において用いた子基板32は単純な構造を有する片面板であるので、それを設けたとしても全体のコスト増にはつながらない。
また、子基板32には絶縁基材33が用いられていることから、外部接続用ピン6,6Aをピン貫挿孔36内に貫挿したとしても、それら6,6Aの間でショートすることもない。
【0051】
(6)この変換モジュール1では、子基板32の面積が変換基板3におけるピン形成エリアの面積よりも大きくなるように設定されている。このため、複数の導体パターン34や、複雑かつ長い導体パターン34等の形成のためのスペースが確保されている。従って、入替接続を行うべき箇所が複数ある場合や、入替接続の経路が複雑かつ長くなる場合等に適した構造となっている。ゆえに、複数のI/Oピン24Aにつき入替接続が可能となり、超高性能CPUであるPGA2を搭載したときでも、それをマザーボードMB側に確実に適合させることができる。なお、図6には導体パターン34を2つ形成した子基板32Aが一例として示されている。
【0052】
しかも、このような構成であると、PGA用ソケット41の上面によって支持される面積が広くなるので、大きな重みに耐えうる変換モジュール1とすることができる。
【0053】
なお、本発明の実施形態は以下のように変更してもよい。
・ 実施形態の子基板32,32Aは、ランド状パターン38,39,40を備える片面板であった。このようにする代わりに、図7に示す別例における変換モジュール51のような子基板52を用いてもよい。即ち、この別例の子基板52は両面板であって、ランド状パターン38,39,40が形成されるべき箇所にめっきスルーホールTHを備えている。この場合、各めっきスルーホールTHにおける上面側ランドが、ランド状パターン38,39,40と同じ役割を果たすようになっている。
【0054】
・ また、図6に示される前記別例の変換モジュール51のように、第2のピン31をさらに短く形成するとともに、それに対応するピン貫挿孔36を省略した構成とすることもできる。
【0055】
・ 子基板32,32Aの導体パターン34は3本以上であってもよい。
・ 鍔部17を有する外部接続用ピン6Aの設置位置や設置数は、任意に変更することが可能である。また、外部接続用ピン6Aを使用することなく、それに代えて通常の外部接続用ピン6を用いてもよい。
【0056】
・ 導体パターン34を子基板32,32Aの下面側に形成してもよい。
・ 導電体としての導体パターン34やランド状パターン38,39,40は、サブトラクティブ法以外の手法、例えば印刷法などにより形成されたものでもよい。
【0057】
・ 実施形態では比較的大面積の子基板32,32Aを1枚のみ用いていた。これに限定されることはなく、比較的小面積かつ複数枚の子基板を用いることとしてもよい。かかる構成であっても、特定のI/Oピン24Aについての入替接続を実現できる。勿論、ピン曲がり及びPGA用ソケット41搭載時の傾きを回避することもできる。
【0058】
・ 信号変換素子であるQFP9は、変換基板3の表面側に実装されていてもよいほか、裏面側に実装されていてもよい。
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想をその効果とともに以下に列挙する。
【0059】
(1) 請求項1〜3のいずれか1つにおいて、前記子基板は、前記第1のピンと前記第2のピンとをつなぐ前記導体パターンを複数備えていること。従って、この技術的思想1に記載の発明によれば、複数ピンにつき入替接続がなされる結果、超高性能CPUの半導体パッケージを搭載したときでも、同パッケージをマザーボード側に確実に適合させることができる。
【0060】
(2) 請求項1〜3、技術的思想1のいずれか1つにおいて、前記第1及び第2のピンは、前記導体パターンの両端に設けられたランド状パターンに対してはんだ付けにより接合されていること。
【0061】
(3) 請求項1〜3、技術的思想1,2のいずれか1つにおいて、前記変換基板は、サブトラクティブ法により形成された導体パターンをその両面に有するとともに、ミニバイアホールを有する両面板であること。この構成であると、変換基板が廉価なものとなり、全体の高コスト化を防止できる。
【0062】
(4) 請求項1〜3、技術的思想1〜3のいずれか1つにおいて、前記絶縁基材は、片側面のみに前記導体パターン及び前記ランド状パターンを有し、前記各ピン貫挿孔の内壁面にめっき層を持たない片面板であることを特徴とする変換モジュール。この構成であると、子基板が廉価なものとなり、全体の高コスト化を防止できる。
【0063】
(5) 請求項1〜3、技術的思想1〜3のいずれか1つにおいて、前記PGA用ソケットは、固定部材と可動部材とからなるソケット本体と、前記固定部材は下面側に複数のピンを有することと、前記可動部材は複数のピン挿抜穴を有するとともに前記固定部材に対してスライド可能に設けられることと、前記可動部材をスライドさせるための駆動力を与える操作手段とを備え、前記操作手段の操作により前記各ピン挿抜穴を狭窄することで、前記変換モジュール側の各ピンが抜け出し不能に固定されるものであること。
【0064】
【発明の効果】
以上詳述したように、請求項1〜3に記載の発明によれば、比較的簡単に入替接続を行うことができるため製造が容易な変換モジュールを提供することできる。
【0065】
請求項2に記載の発明によれば、外部接続用ピンの曲がりや、PGA用ソケット搭載時におけるモジュール全体の傾きが生じにくい変換モジュールを提供することができる。
【0066】
請求項3に記載の発明によれば、入替接続を行うべき箇所が複数ある場合や、入替接続の経路が複雑かつ長くなる場合等に適した変換モジュール構造とすることができる。
【図面の簡単な説明】
【図1】本発明を具体化した実施形態の変換モジュールの使用状態を示す概略側面図。
【図2】実施形態において使用されるPGA用ソケットの概略平面図。
【図3】同じくPGA用ソケットの概略側面図。
【図4】同じく1つの導体パターンを備える子基板の平面図。
【図5】同じく変換モジュールの部分拡大断面図。
【図6】同じく複数の導体パターンを備える子基板の平面図。
【図7】別例の変換モジュールの使用状態を示す概略側面図。
【図8】従来の電子部品搭載モジュールの使用状態を示す概略側面図。
【図9】図8とは異なる搭載の仕方を採った場合の使用状態を示す概略側面図。
【符号の説明】
1,51…PGAタイプの変換モジュール、6,6A…外部接続用ピン、3…変換基板、4…パッケージ装着用ソケット基板、9…信号変換素子としてのQFP、24…I/Oピン、24A…入替接続を要する特定のI/Oピン、31…第2のピン、32,32A,52…子基板、34…導体パターン、36…ピン貫挿孔、37…第1のピン、41…PGA用ソケット、46…段差部、L1 …段差部の高さ、L2 …変換基板の裏面から子基板の下面までの長さ、MB…マザーボード。

Claims (3)

  1. 信号変換素子等を有しかつ裏面側に複数の外部接続用ピンが突設された変換基板と、複数のI/Oピンが突設されるとともにそれらを用いて前記変換基板の表面側に搭載されるパッケージ装着用ソケット基板とを備え、上面側に段差部を有するPGA用ソケットに前記外部接続用ピンを挿入することによりマザーボードとの電気的な接続が図られるPGAタイプの変換モジュールにおいて、
    入替接続を要する特定のI/Oピンに対応する位置に設けられる第1のピンと、その第1のピンに一端が電気的に接続された導体パターンとを有する子基板を前記変換基板の裏面側に配置しかつ当該子基板の下面が前記PGA用ソケットの上面に当接した状態で支持され、前記変換基板に前記外部接続用ピンよりも短い第2のピンを突設し、その第2のピンを前記導体パターンの他端に電気的に接続し、かつ前記特定のI/Oピンと前記第2のピンとをつなぐ経路上に前記信号変換素子等を設けたことを特徴とする変換モジュール。
  2. 前記子基板は前記外部接続用ピンを貫挿するためのピン貫挿孔を有し、前記複数の外部接続用ピンは前記ピン貫挿孔に貫挿された状態で相互に固定されているとともに、前記変換基板の裏面から前記子基板の下面までの長さは、前記段差部の高さよりも大きく設定されていることを特徴とする請求項1に記載の変換モジュール。
  3. 前記子基板の面積は前記変換基板におけるピン形成エリアの面積よりも大きいことを特徴とする請求項1または2に記載の変換モジュール。
JP24858798A 1998-09-02 1998-09-02 変換モジュール Expired - Fee Related JP4170463B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24858798A JP4170463B2 (ja) 1998-09-02 1998-09-02 変換モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24858798A JP4170463B2 (ja) 1998-09-02 1998-09-02 変換モジュール

Publications (2)

Publication Number Publication Date
JP2000077577A JP2000077577A (ja) 2000-03-14
JP4170463B2 true JP4170463B2 (ja) 2008-10-22

Family

ID=17180348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24858798A Expired - Fee Related JP4170463B2 (ja) 1998-09-02 1998-09-02 変換モジュール

Country Status (1)

Country Link
JP (1) JP4170463B2 (ja)

Also Published As

Publication number Publication date
JP2000077577A (ja) 2000-03-14

Similar Documents

Publication Publication Date Title
JP5185885B2 (ja) 配線基板および半導体装置
JP2003188508A (ja) プリント配線板、面実装形回路部品および回路モジュール
JP4341552B2 (ja) プリント配線板
JP5184115B2 (ja) 配線回路基板およびその製造方法
JP5479638B2 (ja) 配線基板
JP2002009449A (ja) プリント配線基板装置
WO2001005201A1 (en) Printed wiring board unit, hierarchical mounting auxiliary substrate and electronic apparatus
EP2086295B1 (en) Printed circuit board and method of manufacturing the same
JP3610262B2 (ja) 多層回路基板及び半導体装置
JP4170463B2 (ja) 変換モジュール
JP4146002B2 (ja) 電子部品搭載モジュール
JP2007035400A (ja) 半導体デバイス用ソケット
JP2001257445A (ja) プリント配線板
JP2935356B2 (ja) 半導体装置および基板ならびに半導体装置の実装構造
JP2000004086A (ja) 回路モジュール及び回路モジュールを内蔵した電子機器
JP3593249B2 (ja) 変換モジュール
JP3008887U (ja) Icピッチ変換基板
JPH1167396A (ja) 端子ピッチ変換基板
JP2985836B2 (ja) 電子回路部品
JP2000138330A (ja) 変換モジュール
JP3510475B2 (ja) 変換モジュール
JP3701242B2 (ja) 接続システム
JP3184090B2 (ja) 集積回路搭載用基板
JP2007149737A (ja) 配線基板及びその製造方法
JPH04356955A (ja) 電子部品搭載用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080807

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees