JP4172092B2 - 光応答型トランジスタ - Google Patents
光応答型トランジスタ Download PDFInfo
- Publication number
- JP4172092B2 JP4172092B2 JP15044699A JP15044699A JP4172092B2 JP 4172092 B2 JP4172092 B2 JP 4172092B2 JP 15044699 A JP15044699 A JP 15044699A JP 15044699 A JP15044699 A JP 15044699A JP 4172092 B2 JP4172092 B2 JP 4172092B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- light
- transistor according
- light absorption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、光信号を電気信号に変換するための光応答型トランジスタに関するものである。
【０００２】
【従来の技術】
光信号を電気信号に変換する半導体受光能動素子として、従来よりＩｎＰ系のへテロ接合フォトトランジスタが提案されている（特開平５一２７５７３０号公報、特開平５一３０４１６５号公報、特開平５一９５１３０号公報等）。この構造の一例を図１５に示す。図１５において、ＩｎＰ基板１０１上に、ｎ型のＩｎＰまたはｎ型のＩｎＧａＡｓ層１０２、ｎ型のＩｎＧａＡｓ層１０３、ｐ型のＩｎＧａＡｓ層１０４、ｎ型のＩｎＰもしくはＩｎＧａＡｓ層１０５が順に積層されている。ｎ型のＩｎＧａＡｓ層１０３がトランジスタのコレクタ部となり、ＩｎＧａＡｓ層１０３の上面の一部にコレクタ電極１０６が配置されている。また、ｐ型のＩｎＧａＡｓ層１０４がトランジスタのべース部となり、ＩｎＧａＡｓ層１０４の上面の一部にベース電極１０７が配置されている。さらに、ｎ型のＩｎＰもしくはＩｎＧａＡｓ層１０５がトランジスタのエミッタ部となり、ＩｎＰもしくはＩｎＧａＡｓ層１０５の上面にエミッタ電極１０８が配置されている。各電極１０６，１０７，１０８はオーミック接触している。
【０００３】
【発明が解決しようとする課題】
しかしながら、このようなバイポーラ型のフォトトランジスタではｐ型とｎ型領域を形成するために、電子が走行する層における電子の不純物散乱が大きく、バルク結晶の物性で決定されるキャリアの移動度が非常に小さくなってしまう。すなわち、高速動作が制限されるという問題がある。さらに、光吸収によって生じた電子とホールを光電流として外部に取り出すために、その感度が小さいという問題があった。
【０００４】
そこで、この発明の目的は、新規な構成にて光に対して高速動作させるとともに感度性能を向上させることができる光応答型トランジスタを提供することにある。
【０００５】
【課題を解決するための手段】
請求項１に記載の発明は、基板の上に、電子移動度が高い半導体による電子蓄積層および電子供給層が配置されるとともに、ゲートコンタクト層にショットキー接合するゲート電極が配置され、ゲート電極への印加電圧によって前記電子蓄積層中の電子数を制御する光応答型トランジスタであって、ゲートコンタクト層の内部に、所定の光を吸収する光吸収用半導体層を配置したことを特徴としている。また、請求項４に記載の発明は、電子移動度が高い半導体による電子蓄積層および電子供給層が配置されるとともに、ゲートコンタクト層にショットキー接合するゲート電極が配置され、ゲート電極への印加電圧によって前記電子蓄積層中の電子数を制御する光応答型トランジスタであって、ゲートコンタクト層の内部に、所定の光を吸収するための多重量子井戸構造の光吸収用多層膜を配置したことを特徴としている。
【０００６】
この請求項１または４に記載のようなへテロ接合型フォトトランジスタは、電子供給層と電子蓄積層が分離した高電子移動度トランジスタを受光素子として用いており、電子蓄積層での不純物によるキャリアの散乱が少ない。一般的に高電子移動度トランジスタではゲート金属とのショットキー接合により生じる空乏層容量をゲート電極に印加する電圧によって制御し、ドレイン電流の変化として外部に電波信号を取り出しているが、例えば、ゲート電極に、ある周波数を持った電波信号を入射するとゲート直下の空乏層容量はその周期にしたがって変化する。すると、その空乏層変化がドレイン電流の振動として外部に取り出せる。
【０００７】
つまり、光照射によってゲート電極に印加されている電圧を変調させることができれば外部に電波を取り出すフォトトランジスタ効果を生じさせることが可能となる。
【０００８】
それには、光応答型トランジスタのゲートコンタクト層に所定の光を吸収するような光吸収層を挿入すれば、高速フォトトランジスタが実現できる。
光吸収層を挿入したトランジスタは、光を入射すると、例えば図２に示すように、光吸収用半導体層または光吸収用多層膜に吸収され、同領域において電子とホールを生成する。生成した電子とホールは直ちにショットキー接合によるエネルギーバンドの傾きおよびゲート印加電圧によって、電子は電子蓄積層側、ホールはゲート電極側へ移動する。しかし、電子とホールの双方ともゲートコンタクト層と光吸収用半導体層または光吸収用多層膜による井戸型ポテンシャルによって、それぞれ電子蓄積層、ゲート電極に達することができず、光吸収用半導体層または光吸収用多層膜のゲート電極側と電子蓄積層側に局在する。すると、電子とホールはそれらの領域に電子は負の空間電荷を、また、ホールは正の空間電荷を形成し、ゲート電極に正電圧を印加した際と同様な効果を生む。つまり、電子蓄積層の電子の数を制御することができ、例えば、強度変調された光信号を照射した際には、電流振動が生じ、外部に電波を取り出すことができる。
【０００９】
また、感度の小さい光電流を直接外部に取り出しているのではなく、光強度によってゲートのショットキーレベルを調整できるため、従来のバイポーラ型フォトトランジスタに比べ、大きい感度が期待できる。
【００１０】
また、移動度の高い電子の伝導を利用するため高速度な光変調に対してその応答性が高い。
ここで、請求項２に記載のように、請求項１に記載の光応答型トランジスタにおいて前記光吸収用半導体層は、ゲート電極側ほど禁制帯幅が広くなっているものとしたり、請求項３に記載のように、前記光吸収用半導体層は、Ｉｎ1-x Ｇａx Ａｓ（ｘ＜０．７）で形成され、ゲート電極側ほどｘ値が大きくなっているものとすると、実用上好ましい。
【００１１】
また、請求項５に記載のように、請求項４に記載の光応答型トランジスタにおいて前記光吸収用多層膜は、ゲート電極側の光吸収層ほど禁制帯幅が広くなっているものとしたり、請求項６に記載のように、前記光吸収用多層膜は、Ｉｎ0.52Ａｌ0.48Ａｓ／Ｉｎ1-x Ｇａx Ａｓ（ｘ＜０．７）で形成され、ゲート電極側の層ほどｘ値が大きくなっているものとすると、実用上好ましい。
【００１２】
また、請求項７，８に記載のように、前記光吸収用半導体層または光吸収用多層膜におけるゲート電極側界面部と基板側界面部の少なくともいずれか一方に、ゲートコンタクト層および光吸収用半導体層または光吸収用多層膜より禁制帯幅が広いバリア層を配置すると、キャリアの拡散を防止できるため実用上好ましい。
【００１３】
請求項９に記載のように、前記バリア層は、Ｉｎ1-x Ａｌx Ａｓ（ｘ＞０．４８）よりなるものとしてもよい。
請求項１０，１１に記載のように、前記電子蓄積層よりも上で、かつ、前記光吸収用半導体層または光吸収用多層膜よりも下に、反射層を設けたることもでき、さらに、請求項１２のように、前記反射層は、多層膜よりなるものとしたり、請求項１３のように、前記多層膜は、ＩｎＡｓ／ＡｌＡｓのへテロ接合を有するものとすることができる。あるいは、請求項１４に記載のように、前記反射層は、超格子であるとしてもよい。
【００１４】
また、請求項１５に記載のように、電子蓄積層の下に不純物ドープ層を配置することもできる。
また、請求項１６，１７のように、前記ゲート電極とソース電極の間、および、ゲート電極とドレイン電極の間において前記光吸収用半導体層または光吸収用多層膜を電気的に遮断するもできる。このとき、請求項１８のように、溝により電気的に遮断することができる。
【００１５】
請求項１９に記載のように、ゲート電極に受光回路形成用高周波伝送線路が接続され、ドレイン電極側に、受光回路形成用のスタブおよび高周波伝送線路からなる整合回路を接続してもよい。このようにすることにより、例えば強度変調された光を照射した場合に、所望の周波数を有する信号だけを感度よく取り出すことができる。
【００１６】
【発明の実施の形態】
（第１の実施の形態）
以下、この発明を具体化した第１の実施の形態を図面に従って説明する。
【００１７】
図１には、本実施の形態における光応答型トランジスタの断面図を示す。
半絶縁性ＩｎＰ基板１１の上に、ｉ−Ｉｎ0.52Ａｌ0.48Ａｓバッファ層１２が積層され、その上に電子移動度が高い半導体によるｉ−Ｉｎ0.80Ｇａ0.20Ａｓ電子蓄積層１３が積層されている。なお、電子蓄積層１３はＩｎ0.53Ｇａ0.47Ａｓでもよい。電子蓄積層１３の上にはｉ−Ｉｎ0.52Ａｌ0.48Ａｓ層１５が積層されている。ただし、ｉ−Ｉｎ0.52Ａｌ0.48Ａｓ層１５の中にはＳｉによってδドープされた電子供給層（δドープ層）１４が配置されている。なお、δドープ層１４は電子蓄積層１３の下層に形成してもよい。さらに、ｉ−Ｉｎ0.52Ａｌ0.48Ａｓ層１５の上には、例えば波長が１．５５μｍの赤外光に対する光吸収層となるｉ−Ｉｎ0.53Ｇａ0.47Ａｓ層１６が積層されている。この光吸収用半導体層１６の上には、ｉ−Ｉｎ0.52Ａｌ0.48Ａｓ層１７が積層されている。
【００１８】
このように、本実施形態では、ｉ−Ｉｎ0.52Ａｌ0.48Ａｓ層１５とｉ−Ｉｎ0.52Ａｌ0.48Ａｓ層１７によりゲートコンタクト層を構成しており、ゲートコンタクト層１５，１７の内部に、所定の光を吸収する光吸収用半導体層１６を配置している。
【００１９】
ｉ−Ｉｎ0.52Ａｌ0.48Ａｓ層１７上には、ｎ型のＩｎ0.53Ｇａ0.47Ａｓからなるキャップ層１８が積層されている。キャップ層１８の上面にはソース電極２０およびドレイン電極２２がオーム特性を示すように形成されている。また、ゲート電極１９はショットキー接合をするようにキャップ層１８をエッチングによって削り、Ｉｎ0.52Ａｌ0.48Ａｓゲートコンタクト層１７と接触させている。このゲート電極１９への印加電圧によって電子蓄積層１３中の電子数を制御することができる。
【００２０】
なお、電極部以外は窒化シリコンや酸化シリコンなどの絶縁膜２１によって被覆されている。
図１５に示したＩｎＰ系のへテロ接合フォトトランジスタに対し、図１のへテロ接合型フォトトランジスタ（受光素子としての光応答型トランジスタ）は、電子供給層１４と電子蓄積層１３が分離しており、電子蓄積層１３での不純物によるキャリアの散乱が少なく、光に対する高速動作が可能である。
【００２１】
ここで、本例では、光応答型トランジスタのゲートコンタクト層１５，１７間に所定の光を吸収するような、例えば、光通信で用いられる１．５５μｍの赤外光を吸収させる場合には、Ｉｎ0.53Ｇａ0.47Ａｓ光吸収用半導体層１６を挿入して、高速フォトトランジスタとしている。
【００２２】
本発明第１の実施形態である光応答型トランジスタの伝導帯および価電子帯のバンドダイヤグラムを図２に示す。
この光応答型トランジスタにゲート表面側から波長１．５５μｍの赤外光を入射すると、そのフォトンエネルギーがおよそ０．８ｅＶであるため、積層した半導体の中で、禁制帯幅が０．８ｅＶ以下であるｎ型のＩｎ0.53Ｇａ0.47Ａｓ光吸収用半導体層１６およびｉ−Ｉｎ0.80Ｇａ0.20Ａｓ電子蓄積層１３で吸収されるようとする。ここで、ｉ−Ｉｎ0.80Ｇａ0.20Ａｓ電子蓄積層１３において光が吸収されると、電子蓄積層１３に、電子と共に移動度の遅いホールが生成され、高速動作性が低下する。そのため、本例では、電子蓄積層１３で光がほとんど吸収されないように、ｎ型のＩｎ0.53Ｇａ0.47Ａｓ光吸収用半導体層１６の厚さが入射光の強度に応じて調整されている。
【００２３】
光吸収用半導体層１６において光が吸収されると、光吸収用半導体層１６において電子とホールが生成される。生成した電子とホールは直ちにショットキー接合による伝導帯および価電子帯のエネルギーバンドの傾き、及び、ゲート印加電圧によって、電子は光吸収用半導体層１６での電子蓄積層１３側に、ホールは光吸収用半導体層１６でのゲート電極１９側に移動する。しかし、電子とホールの双方とも光吸収用半導体層１６とゲートコンタクト層１７の間のバンド不連続および光吸収用半導体層１６とゲートコンタクト層１５の間のバンド不連続によって、それぞれ電子蓄積層１３、ゲート電極１９に達することができず、光吸収用半導体層１６でのゲート電極１９側、電子蓄積層１３側に局在する。
【００２４】
すると、電子とホールはそれらの領域に、電子は負の空間電荷を、また、ホールは正の空間電荷を形成する。そのために、図２で破線で示すように、伝導帯および価電子帯の傾斜が緩和する方向に変化する。
【００２５】
これによって、ゲート電極１９の直下の空乏層容量は大きくなり、電子蓄積層１３の電子の数が増加する。つまり、ゲート電極１９に正電圧を印加した際と同様な効果を生み、ドレイン・ソース間の電流が増加する。つまり、電子蓄積層１３の電子の数を制御することができ、例えば、強度変調された赤外光信号を照射した際には、電流振動が生じ、外部に電波を取り出すことができる。
【００２６】
この場合、電子蓄積層１３における電子移動度が同領域の電子の有効質量を反映して極めて高いために、高速動作が可能となる。つまり、感度の小さい光電流を直接外部に取り出しているのではなく、光強度によってゲートのショットキーレベルを調整できるため、従来のバイポーラ型フォトトランジスタに比べ、大きい感度が期待できる。
【００２７】
このように、本実施の形態は下記の特徴を有する。
（イ）高電子移動度トランジスタを光応答型トランジスタとし、かつ、ゲートコンタクト層１５，１７の内部に、所定の光を吸収する光吸収用半導体層１６を配置した。よって、電子蓄積層１３での不純物によるキャリアの散乱が少なく、ゲートコンタクト層１５，１７に所定の光を吸収するような光吸収用半導体層１６を挿入することにより、電子とホールを光吸収用半導体層１６のゲート電極１９側と電子蓄積層１３側に局在させ、正負の空間電荷を形成し、電子蓄積層１３の電子の数を制御することができ、強度変調された光信号を電流振動として外部に電波を取り出すことができる。さらに、感度の小さい光電流を直接外部に取り出しているのではなく、光強度によってゲートのショットキーレベルを調整できるため、従来のバイポーラフォトトランジスタに比べ、大きい感度が得られる。このようにして、光に対して高速動作させるとともに感度性能を向上させることができる。
（第２の実施の形態）
次に、第２の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００２８】
図３には、本実施の形態による光応答型トランジスタ（高電子移動度フォトトランジスタ）の断面図を示す。図１と同一機能・構成をなす部材については同一の符号を付すことによりその説明は省略する。
【００２９】
本実施形態においては、図１のｉ−Ｉｎ0.53Ｇａ0.47Ａｓ光吸収用半導体層１６の代わりに、光吸収用半導体層２５を用いている。この光吸収用半導体層２５は、図４に示すように、ゲート電極１９側ほど禁制帯幅Ｅｇが広くなっている。具体的には、光吸収用半導体層２５は、図５に示すように、Ｉｎ1-x Ｇａx Ａｓ（ｘ＜０．７）で形成され、ゲート電極１９側ほどｘ値が大きくなっている。
【００３０】
詳しくは、光吸収用半導体層であるＩｎ1-x Ｇａx Ａｓ層の組成ｘを表面のゲート電極１９側に向かうに従って、ｘ＝０．２０から０．７０まで変化させている。つまり、Ｉｎ1-x Ｇａx Ａｓ層２５の組成ｘを表面側に向かうに従って、ｘ＝０．２０から０．７０まで変化させ、伝導帯のバンド傾斜を大きくしている。
【００３１】
電子蓄積層１３の移動度は前述のように移動度が極めて高いため、入射する変調光に対する応答性を左右するのはゲートコンタクト層１５，１７に誘起される空間電荷が形成される速さである。本発明第２の実施形態では、伝導帯のバンド傾斜を大きくすることによって、ｉ−Ｉｎ0.52Ａｌ0.48Ａｓ層１５の上層に生じさせる負の空間電荷が形成する時間を短縮することができる。
【００３２】
このように、本実施の形態は下記の特徴を有する。
（イ）光吸収用半導体層２５をＩｎ1-x Ｇａx Ａｓ（ｘ＜０．７）で形成し、ゲート電極１９側ほどｘ値を大きくすることにより、ゲート電極１９側ほど禁制帯幅Ｅｇが広くなっているので、応答性を向上することができる。
（第３の実施の形態）
次に、第３の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００３３】
図６には、本実施の形態による光応答型トランジスタ（高電子移動度フォトトランジスタ）の断面図を示す。図１と同一機能・構成をなす部材については同一の符号を付すことによりその説明は省略する。
【００３４】
本実施形態においては、図１の光吸収用半導体層１６の代わりに、多重量子井戸構造の光吸収用多層膜３１を用いている。つまり、ゲートコンタクト層１５，１７の内部に、所定の光を吸収するための多重量子井戸構造の光吸収用多層膜３１を配置している。
【００３５】
詳しくは、光吸収用多層膜３１は、ゲートコンタクト層をなすｉ−Ｉｎ0.52Ａｌ0.48Ａｓ層１５，１７の中において、図７に示すように、ｉ−Ｉｎ0.53Ｇａ0.47Ａｓ層３１ａ，３１ｂ，３１ｃ，３１ｄとｉ−Ｉｎ0.52Ａｌ0.48Ａｓ層３１ｅ，３１ｆ，３１ｇを交互に積層することにより多重量井戸構造（ＭＱＷ）としたものである。
【００３６】
ところで、高速強度変調された光に応じて、高周波信号を出力するためには、ｉ−Ｉｎ0.52Ａｌ0.48Ａｓゲートコンタクト層１７の下層およびｉ−Ｉｎ0.52Ａｌ0.48Ａｓゲートコンタクト層１５の上層側に引き寄せられている電子やホールによる空間電荷が高速で誘起され、消滅しなければならない。そのためには、電子とホールの再結合速度をある程度速くしなければならない。ここで、本実施の形態では、光吸収用多層膜３１をＭＱＷ構造にすることで、電子とホールの再結合速度を向上している。
【００３７】
図７で示すように、光吸収用多層膜３１で生成した電子とホールは伝導帯や価電子帯の傾きにより、それぞれ空間的に反対側に引き寄せられる。しかし、光吸収用多層膜３１がＭＱＷ構造となっているため、電子とホールの再結合速度が速く、高速に強度変調された光を照射した際に、それに追従した出力信号が得られる。
【００３８】
このように、本実施の形態は下記の特徴を有する。
（イ）ゲートコンタクト層１５，１７の内部に、所定の光を吸収するための多重量子井戸構造の光吸収用多層膜３１を配置したので、第１の実施の形態と同様な作用・効果により、光に対して高速動作させるとともに感度性能を向上させることができる。
【００３９】
なお、本実施形態においても、第２の実施の形態で説明したように、光吸収用多層膜３１（ｉ−Ｉｎ0.53Ｇａ0.47Ａｓ層３１ａ〜３１ｄおよびｉ−Ｉｎ0.52Ａｌ0.48Ａｓ層３１ｅ〜３１ｇ）は、ゲート電極側の光吸収層３１ａ〜３１ｄほど禁制帯幅Ｅｇが広くなっており、具体的には、Ｉｎ0.52Ａｌ0.48Ａｓ／Ｉｎ1-x Ｇａx Ａｓ（ｘ＜０．７）で形成され、ゲート電極１９側の層ほどｘ値が大きくなっているものとすることができる。
（第４の実施の形態）
次に、第４の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００４０】
図８には、本実施の形態による光応答型トランジスタ（高電子移動度フォトトランジスタ）の断面図を示す。図１と同一機能・構成をなす部材については同一の符号を付すことによりその説明は省略する。
【００４１】
本実施形態においては、図１の光吸収用半導体層１６におけるゲート電極１９側界面部と基板１１側界面部に、ゲートコンタクト層１５，１７および光吸収用半導体層１６より禁制帯幅Ｅｇが広いバリア層４１，４２を配置している（図９参照）。
【００４２】
詳しくは、ｉ−Ｉｎ0.52Ａｌ0.48Ａｓゲートコンタクト層１５の上にはＡｌＡｓバリア層４１が積層されている。ＡｌＡｓはｉ−Ｉｎ0.53Ｇａ0.47Ａｓと比較すると禁制帯幅Ｅｇが大きい。バリア層４１の上には、ｉ−Ｉｎ0.53Ｇａ0.47Ａｓ光吸収用半導体層１６が積層されている。さらに、光吸収用半導体層１６の上にはＡｌＡｓバリア層４２が積層されている。バリア層４２上にｉ−Ｉｎ0.52Ａｌ0.48Ａｓゲートコンタクト層１７が積層されている。
【００４３】
図９に示すように、ＡｌＡｓバリア層４１，４２により、電子およびホールがそれぞれ電子蓄積層１３、ゲート電極１９に熱拡散やトンネル現象によって流れ込まないようなポテンシャルバリアを形成している。そのため、電子、ホールによる空間電荷が大きくなり、電子蓄積層１３中の電流に対する変調感度が高い。さらに、ｉ- Ｉｎ0.52Ａｌ0.48Ａｓゲートコンタクト層１５，１７中を走行するキャリアが少なくなり、トランジスタの耐圧が向上するというメリットが得られる。
【００４４】
なお、バリア層４１，４２はいずれか一方のみ設けてもよい。
このように、本実施の形態は下記の特徴を有する。
（イ）光吸収用半導体層１６におけるゲート電極１９側界面部と基板１１側界面部の少なくともいずれか一方に、ゲートコンタクト層１５，１７および光吸収用半導体層１６より禁制帯幅が広いバリア層４１，４２を配置したので、変調感度を高くすることができる。
【００４５】
なお、バリア層４１，４２は、Ｉｎ1-x Ａｌx Ａｓ（ｘ＞０．４８）よりなるものとしてもよい。
また、この構成を第３の実施の形態において適用してもよい。つまり、図６，７の光吸収用多層膜３１におけるゲート電極１９側界面部と基板１１側界面部の少なくともいずれか一方に、ゲートコンタクト層１５，１７および光吸収用多層膜３１より禁制帯幅が広いバリア層を配置してもよい。
（第５の実施の形態）
次に、第５の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００４６】
図１０は、本実施の形態による光応答型トランジスタ（高電子移動度フォトトランジスタ）の断面図を示している。図１と同一機能・構成をなす部材については同一の符号を付すことによりその説明は省略する。
【００４７】
本実施形態においては、図１の電子蓄積層１３よりも上で、かつ、光吸収用半導体層１６よりも下に、反射層５１を設けている。
詳しくは、電子蓄積層１３上にＩｎＡｓ／ＡｌＡｓヘテロ接合の超格子層５１が積層されている。つまり、反射層５１は多層膜であって、ＩｎＡｓ／ＡｌＡｓヘテロ接合を有し、かつ超格子である。その上にはＩｎ0.52Ａｌ0.48Ａｓゲートコンタクト層１５、さらには、ｉ−Ｉｎ0.53Ｇａ0.47Ａｓ光吸収用半導体層１６が積層されている。
【００４８】
そして、例えばフォトンエネルギーが０．８ｅＶである波長１．５５μｍの赤外光を表面から照射した際に、電子蓄積層１３では、禁制帯幅がそれより小さいために光を吸収する。しかし、電子蓄積層１３において光吸収が起こると、電子とともに移動度が小さいホールが生成してしまい、高速性が低下してしまう。ここで、本実施の形態では、電子蓄積層１３の上層に配置したＩｎＡｓ／ＡｌＡｓヘテロ接合である多層膜（超格子）層５１によってゲート表面から入射した光が反射され、電子蓄積層１３で吸収されないようになる。つまり、ＩｎＡｓとＡｌＡｓの屈折率の違いにより、ゲート表面から入射した光が多層膜（超格子）層５１で反射し、光吸収用半導体層１６以外での光吸収を抑制している。
【００４９】
このように、本実施の形態は下記の特徴を有する。
（イ）電子蓄積層１３よりも上で、かつ、光吸収用半導体層１６よりも下に、反射層５１を設けたので、ホールを生成しにくくできる。
【００５０】
なお、この構成を第３の実施の形態において適用してもよい。つまり、図６の電子蓄積層１３よりも上で、かつ、光吸収用多層膜３１よりも下に、反射層を設けてもよい。
（第６の実施の形態）
次に、第６の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００５１】
図１１は、本実施の形態による光応答型トランジスタ（高電子移動度フォトトランジスタ）を示す断面図を示している。図１と同一機能・構成をなす部材については同一の符号を付すことによりその説明は省略する。
【００５２】
図１１，１２に示すように、ｉ−Ｉｎ0.52Ａｌ0.48Ａｓバッファ層１２の内部にＳｉによってδドープされた不純物ドープ層６１が配置されている。このように、電子蓄積層１３の下にδドープされた不純物ドープ層６１を配置すると、電子蓄積層１３に電子を容易に供給することができるようになる。
【００５３】
これは、他の実施の形態（例えば、第３の実施の形態）でも適用できる。
（第７の実施の形態）
次に、第７の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００５４】
図１３には、本実施の形態による光応答型トランジスタ（高電子移動度フォトトランジスタ）の断面図を示す。図１と同一機能・構成をなす部材については同一の符号を付すことによりその説明は省略する。
【００５５】
本実施形態においては、ゲート電極１９とソース電極２０の間、および、ゲート電極１９とドレイン電極２２の間において深い溝７１を形成することにより光吸収用半導体層１６を電気的に遮断している。
【００５６】
詳しくは、ゲート電極１９とソース電極２０、およびゲート電極１９とドレイン電極２２の間の半導体層１６，１７，１８はエッチングによって削られ、ｉ−Ｉｎ0.53Ｇａ0.47Ａｓ光吸収用半導体層１６で発生した電子がドレイン・ソース間、ゲート・ソース間等に流れて、その領域がサブチャネルとならないようにしている。
【００５７】
なお、この構成を第３の実施の形態において適用してもよい。つまり、図６のゲート電極１９とソース電極２０の間、および、ゲート電極１９とドレイン電極２２の間において光吸収用多層膜３１を電気的に遮断してもよい。
（第８の実施の形態）
次に、第８の実施の形態を、第１〜７の実施の形態との相違点を中心に説明する。
【００５８】
図１４は、本実施の形態における半導体受光回路を示している。第１〜７の実施の形態で説明してきた光応答型トランジスタ（高電子移動度フォトトランジスタ）８０に対し、ゲート電極に例えばコプレナー型高周波伝送線路８１が接続されている。また、ドレイン電極には、コプレナー型高周波伝送線路８２およびスタブ８３から構成される出力整合回路８４が接続されている。さらに、スタブ８３および伝送線路８１にはコンデンサ８５，８６が高周波信号の接地用として接続されている。これらの各素子８０，８１，８２，８３，８５，８６は同一基板の上に形成されている。
【００５９】
なお、各素子８０，８１，８２，８３，８５，８６を各チップに形成し、ハイブリッドタイプとしてもよい。
このように、ゲート側に伝送線路８１を接続すると、出力ポートから取り出される電波信号の感度を高くすることができる。また、例えば入射する光の強度変調を行った場合、ドレイン側に出力整合回路８４を接続することによって所望の周波数信号を感度よく取り出すことができる。
【００６０】
また、図１５においては、ベース電極１０７およびコレクタ電極１０６を形成するために半導体膜を複雑な形にしなければならず、他のデバイスとの集積化が困難という問題があった。これに対し、本実施形態では、フォトトランジスタの他のデバイスへの整合性を確保することができる。つまり、従来のフォトトランジスタのようにｐ型不純物領域を形成する必要がなく、他のデバイスとの整合性がよく、集積化し易いというメリットも有している。
【００６１】
このように、本実施の形態は下記の特徴を有する。
（イ）ゲート電極に受光回路形成用高周波伝送線路８１を接続し、ドレイン電極側に、受光回路形成用のスタブ８３および高周波伝送線路８２からなる整合回路８４を接続した。よって、例えば強度変調された光を照射した場合に、所望の周波数を有する信号だけを感度よく取り出すことができる。
【図面の簡単な説明】
【図１】 第１の実施の形態における光応答型トランジスタを示す概略断面図。
【図２】 第１の実施の形態における光応答型トランジスタのバンドダイアグラム。
【図３】 第２の実施の形態における光応答型トランジスタを示す概略断面図。
【図４】 第２の実施の形態における光応答型トランジスタのバンドダイアグラム。
【図５】 膜の組成分布を説明するための図。
【図６】 第３の実施の形態における光応答型トランジスタを示す概略断面図。
【図７】 第３の実施の形態における光応答型トランジスタのバンドダイアグラム。
【図８】 第４の実施の形態における光応答型トランジスタを示す概略断面図。
【図９】 第４の実施の形態における光応答型トランジスタのバンドダイアグラム。
【図１０】 第５の実施の形態における光応答型トランジスタを示す概略断面図。
【図１１】 第６の実施の形態における光応答型トランジスタを示す概略断面図。
【図１２】 第６の実施の形態における光応答型トランジスタのバンドダイアグラム。
【図１３】 第７の実施の形態における光応答型トランジスタを示す概略断面図。
【図１４】 第８の実施の形態における光応答型トランジスタを示す概略断面図。
【図１５】 従来技術を説明するための図。
【符号の説明】
１１…半絶縁性ＩｎＰ基板、１３…ｉ−Ｉｎ0.80Ｇａ0.20Ａｓ電子蓄積層、１４…電子供給層（δドープ層）、１５…ｉ−Ｉｎ0.52Ａｌ0.48Ａｓゲートコンタクト層、１６…光吸収用半導体層、１７…Ｉｎ0.53Ｇａ0.47Ａｓゲートコンタクト層、１９…ゲート電極、２５…光吸収用半導体層、３１…光吸収用多層膜、４１，４２…バリア層、５１…反射層、６１…不純物ドープ層、８１，８２…コプレナー型高周波伝送線路、８３…スタブ、８４…出力整合回路。
【発明の属する技術分野】
この発明は、光信号を電気信号に変換するための光応答型トランジスタに関するものである。
【０００２】
【従来の技術】
光信号を電気信号に変換する半導体受光能動素子として、従来よりＩｎＰ系のへテロ接合フォトトランジスタが提案されている（特開平５一２７５７３０号公報、特開平５一３０４１６５号公報、特開平５一９５１３０号公報等）。この構造の一例を図１５に示す。図１５において、ＩｎＰ基板１０１上に、ｎ型のＩｎＰまたはｎ型のＩｎＧａＡｓ層１０２、ｎ型のＩｎＧａＡｓ層１０３、ｐ型のＩｎＧａＡｓ層１０４、ｎ型のＩｎＰもしくはＩｎＧａＡｓ層１０５が順に積層されている。ｎ型のＩｎＧａＡｓ層１０３がトランジスタのコレクタ部となり、ＩｎＧａＡｓ層１０３の上面の一部にコレクタ電極１０６が配置されている。また、ｐ型のＩｎＧａＡｓ層１０４がトランジスタのべース部となり、ＩｎＧａＡｓ層１０４の上面の一部にベース電極１０７が配置されている。さらに、ｎ型のＩｎＰもしくはＩｎＧａＡｓ層１０５がトランジスタのエミッタ部となり、ＩｎＰもしくはＩｎＧａＡｓ層１０５の上面にエミッタ電極１０８が配置されている。各電極１０６，１０７，１０８はオーミック接触している。
【０００３】
【発明が解決しようとする課題】
しかしながら、このようなバイポーラ型のフォトトランジスタではｐ型とｎ型領域を形成するために、電子が走行する層における電子の不純物散乱が大きく、バルク結晶の物性で決定されるキャリアの移動度が非常に小さくなってしまう。すなわち、高速動作が制限されるという問題がある。さらに、光吸収によって生じた電子とホールを光電流として外部に取り出すために、その感度が小さいという問題があった。
【０００４】
そこで、この発明の目的は、新規な構成にて光に対して高速動作させるとともに感度性能を向上させることができる光応答型トランジスタを提供することにある。
【０００５】
【課題を解決するための手段】
請求項１に記載の発明は、基板の上に、電子移動度が高い半導体による電子蓄積層および電子供給層が配置されるとともに、ゲートコンタクト層にショットキー接合するゲート電極が配置され、ゲート電極への印加電圧によって前記電子蓄積層中の電子数を制御する光応答型トランジスタであって、ゲートコンタクト層の内部に、所定の光を吸収する光吸収用半導体層を配置したことを特徴としている。また、請求項４に記載の発明は、電子移動度が高い半導体による電子蓄積層および電子供給層が配置されるとともに、ゲートコンタクト層にショットキー接合するゲート電極が配置され、ゲート電極への印加電圧によって前記電子蓄積層中の電子数を制御する光応答型トランジスタであって、ゲートコンタクト層の内部に、所定の光を吸収するための多重量子井戸構造の光吸収用多層膜を配置したことを特徴としている。
【０００６】
この請求項１または４に記載のようなへテロ接合型フォトトランジスタは、電子供給層と電子蓄積層が分離した高電子移動度トランジスタを受光素子として用いており、電子蓄積層での不純物によるキャリアの散乱が少ない。一般的に高電子移動度トランジスタではゲート金属とのショットキー接合により生じる空乏層容量をゲート電極に印加する電圧によって制御し、ドレイン電流の変化として外部に電波信号を取り出しているが、例えば、ゲート電極に、ある周波数を持った電波信号を入射するとゲート直下の空乏層容量はその周期にしたがって変化する。すると、その空乏層変化がドレイン電流の振動として外部に取り出せる。
【０００７】
つまり、光照射によってゲート電極に印加されている電圧を変調させることができれば外部に電波を取り出すフォトトランジスタ効果を生じさせることが可能となる。
【０００８】
それには、光応答型トランジスタのゲートコンタクト層に所定の光を吸収するような光吸収層を挿入すれば、高速フォトトランジスタが実現できる。
光吸収層を挿入したトランジスタは、光を入射すると、例えば図２に示すように、光吸収用半導体層または光吸収用多層膜に吸収され、同領域において電子とホールを生成する。生成した電子とホールは直ちにショットキー接合によるエネルギーバンドの傾きおよびゲート印加電圧によって、電子は電子蓄積層側、ホールはゲート電極側へ移動する。しかし、電子とホールの双方ともゲートコンタクト層と光吸収用半導体層または光吸収用多層膜による井戸型ポテンシャルによって、それぞれ電子蓄積層、ゲート電極に達することができず、光吸収用半導体層または光吸収用多層膜のゲート電極側と電子蓄積層側に局在する。すると、電子とホールはそれらの領域に電子は負の空間電荷を、また、ホールは正の空間電荷を形成し、ゲート電極に正電圧を印加した際と同様な効果を生む。つまり、電子蓄積層の電子の数を制御することができ、例えば、強度変調された光信号を照射した際には、電流振動が生じ、外部に電波を取り出すことができる。
【０００９】
また、感度の小さい光電流を直接外部に取り出しているのではなく、光強度によってゲートのショットキーレベルを調整できるため、従来のバイポーラ型フォトトランジスタに比べ、大きい感度が期待できる。
【００１０】
また、移動度の高い電子の伝導を利用するため高速度な光変調に対してその応答性が高い。
ここで、請求項２に記載のように、請求項１に記載の光応答型トランジスタにおいて前記光吸収用半導体層は、ゲート電極側ほど禁制帯幅が広くなっているものとしたり、請求項３に記載のように、前記光吸収用半導体層は、Ｉｎ1-x Ｇａx Ａｓ（ｘ＜０．７）で形成され、ゲート電極側ほどｘ値が大きくなっているものとすると、実用上好ましい。
【００１１】
また、請求項５に記載のように、請求項４に記載の光応答型トランジスタにおいて前記光吸収用多層膜は、ゲート電極側の光吸収層ほど禁制帯幅が広くなっているものとしたり、請求項６に記載のように、前記光吸収用多層膜は、Ｉｎ0.52Ａｌ0.48Ａｓ／Ｉｎ1-x Ｇａx Ａｓ（ｘ＜０．７）で形成され、ゲート電極側の層ほどｘ値が大きくなっているものとすると、実用上好ましい。
【００１２】
また、請求項７，８に記載のように、前記光吸収用半導体層または光吸収用多層膜におけるゲート電極側界面部と基板側界面部の少なくともいずれか一方に、ゲートコンタクト層および光吸収用半導体層または光吸収用多層膜より禁制帯幅が広いバリア層を配置すると、キャリアの拡散を防止できるため実用上好ましい。
【００１３】
請求項９に記載のように、前記バリア層は、Ｉｎ1-x Ａｌx Ａｓ（ｘ＞０．４８）よりなるものとしてもよい。
請求項１０，１１に記載のように、前記電子蓄積層よりも上で、かつ、前記光吸収用半導体層または光吸収用多層膜よりも下に、反射層を設けたることもでき、さらに、請求項１２のように、前記反射層は、多層膜よりなるものとしたり、請求項１３のように、前記多層膜は、ＩｎＡｓ／ＡｌＡｓのへテロ接合を有するものとすることができる。あるいは、請求項１４に記載のように、前記反射層は、超格子であるとしてもよい。
【００１４】
また、請求項１５に記載のように、電子蓄積層の下に不純物ドープ層を配置することもできる。
また、請求項１６，１７のように、前記ゲート電極とソース電極の間、および、ゲート電極とドレイン電極の間において前記光吸収用半導体層または光吸収用多層膜を電気的に遮断するもできる。このとき、請求項１８のように、溝により電気的に遮断することができる。
【００１５】
請求項１９に記載のように、ゲート電極に受光回路形成用高周波伝送線路が接続され、ドレイン電極側に、受光回路形成用のスタブおよび高周波伝送線路からなる整合回路を接続してもよい。このようにすることにより、例えば強度変調された光を照射した場合に、所望の周波数を有する信号だけを感度よく取り出すことができる。
【００１６】
【発明の実施の形態】
（第１の実施の形態）
以下、この発明を具体化した第１の実施の形態を図面に従って説明する。
【００１７】
図１には、本実施の形態における光応答型トランジスタの断面図を示す。
半絶縁性ＩｎＰ基板１１の上に、ｉ−Ｉｎ0.52Ａｌ0.48Ａｓバッファ層１２が積層され、その上に電子移動度が高い半導体によるｉ−Ｉｎ0.80Ｇａ0.20Ａｓ電子蓄積層１３が積層されている。なお、電子蓄積層１３はＩｎ0.53Ｇａ0.47Ａｓでもよい。電子蓄積層１３の上にはｉ−Ｉｎ0.52Ａｌ0.48Ａｓ層１５が積層されている。ただし、ｉ−Ｉｎ0.52Ａｌ0.48Ａｓ層１５の中にはＳｉによってδドープされた電子供給層（δドープ層）１４が配置されている。なお、δドープ層１４は電子蓄積層１３の下層に形成してもよい。さらに、ｉ−Ｉｎ0.52Ａｌ0.48Ａｓ層１５の上には、例えば波長が１．５５μｍの赤外光に対する光吸収層となるｉ−Ｉｎ0.53Ｇａ0.47Ａｓ層１６が積層されている。この光吸収用半導体層１６の上には、ｉ−Ｉｎ0.52Ａｌ0.48Ａｓ層１７が積層されている。
【００１８】
このように、本実施形態では、ｉ−Ｉｎ0.52Ａｌ0.48Ａｓ層１５とｉ−Ｉｎ0.52Ａｌ0.48Ａｓ層１７によりゲートコンタクト層を構成しており、ゲートコンタクト層１５，１７の内部に、所定の光を吸収する光吸収用半導体層１６を配置している。
【００１９】
ｉ−Ｉｎ0.52Ａｌ0.48Ａｓ層１７上には、ｎ型のＩｎ0.53Ｇａ0.47Ａｓからなるキャップ層１８が積層されている。キャップ層１８の上面にはソース電極２０およびドレイン電極２２がオーム特性を示すように形成されている。また、ゲート電極１９はショットキー接合をするようにキャップ層１８をエッチングによって削り、Ｉｎ0.52Ａｌ0.48Ａｓゲートコンタクト層１７と接触させている。このゲート電極１９への印加電圧によって電子蓄積層１３中の電子数を制御することができる。
【００２０】
なお、電極部以外は窒化シリコンや酸化シリコンなどの絶縁膜２１によって被覆されている。
図１５に示したＩｎＰ系のへテロ接合フォトトランジスタに対し、図１のへテロ接合型フォトトランジスタ（受光素子としての光応答型トランジスタ）は、電子供給層１４と電子蓄積層１３が分離しており、電子蓄積層１３での不純物によるキャリアの散乱が少なく、光に対する高速動作が可能である。
【００２１】
ここで、本例では、光応答型トランジスタのゲートコンタクト層１５，１７間に所定の光を吸収するような、例えば、光通信で用いられる１．５５μｍの赤外光を吸収させる場合には、Ｉｎ0.53Ｇａ0.47Ａｓ光吸収用半導体層１６を挿入して、高速フォトトランジスタとしている。
【００２２】
本発明第１の実施形態である光応答型トランジスタの伝導帯および価電子帯のバンドダイヤグラムを図２に示す。
この光応答型トランジスタにゲート表面側から波長１．５５μｍの赤外光を入射すると、そのフォトンエネルギーがおよそ０．８ｅＶであるため、積層した半導体の中で、禁制帯幅が０．８ｅＶ以下であるｎ型のＩｎ0.53Ｇａ0.47Ａｓ光吸収用半導体層１６およびｉ−Ｉｎ0.80Ｇａ0.20Ａｓ電子蓄積層１３で吸収されるようとする。ここで、ｉ−Ｉｎ0.80Ｇａ0.20Ａｓ電子蓄積層１３において光が吸収されると、電子蓄積層１３に、電子と共に移動度の遅いホールが生成され、高速動作性が低下する。そのため、本例では、電子蓄積層１３で光がほとんど吸収されないように、ｎ型のＩｎ0.53Ｇａ0.47Ａｓ光吸収用半導体層１６の厚さが入射光の強度に応じて調整されている。
【００２３】
光吸収用半導体層１６において光が吸収されると、光吸収用半導体層１６において電子とホールが生成される。生成した電子とホールは直ちにショットキー接合による伝導帯および価電子帯のエネルギーバンドの傾き、及び、ゲート印加電圧によって、電子は光吸収用半導体層１６での電子蓄積層１３側に、ホールは光吸収用半導体層１６でのゲート電極１９側に移動する。しかし、電子とホールの双方とも光吸収用半導体層１６とゲートコンタクト層１７の間のバンド不連続および光吸収用半導体層１６とゲートコンタクト層１５の間のバンド不連続によって、それぞれ電子蓄積層１３、ゲート電極１９に達することができず、光吸収用半導体層１６でのゲート電極１９側、電子蓄積層１３側に局在する。
【００２４】
すると、電子とホールはそれらの領域に、電子は負の空間電荷を、また、ホールは正の空間電荷を形成する。そのために、図２で破線で示すように、伝導帯および価電子帯の傾斜が緩和する方向に変化する。
【００２５】
これによって、ゲート電極１９の直下の空乏層容量は大きくなり、電子蓄積層１３の電子の数が増加する。つまり、ゲート電極１９に正電圧を印加した際と同様な効果を生み、ドレイン・ソース間の電流が増加する。つまり、電子蓄積層１３の電子の数を制御することができ、例えば、強度変調された赤外光信号を照射した際には、電流振動が生じ、外部に電波を取り出すことができる。
【００２６】
この場合、電子蓄積層１３における電子移動度が同領域の電子の有効質量を反映して極めて高いために、高速動作が可能となる。つまり、感度の小さい光電流を直接外部に取り出しているのではなく、光強度によってゲートのショットキーレベルを調整できるため、従来のバイポーラ型フォトトランジスタに比べ、大きい感度が期待できる。
【００２７】
このように、本実施の形態は下記の特徴を有する。
（イ）高電子移動度トランジスタを光応答型トランジスタとし、かつ、ゲートコンタクト層１５，１７の内部に、所定の光を吸収する光吸収用半導体層１６を配置した。よって、電子蓄積層１３での不純物によるキャリアの散乱が少なく、ゲートコンタクト層１５，１７に所定の光を吸収するような光吸収用半導体層１６を挿入することにより、電子とホールを光吸収用半導体層１６のゲート電極１９側と電子蓄積層１３側に局在させ、正負の空間電荷を形成し、電子蓄積層１３の電子の数を制御することができ、強度変調された光信号を電流振動として外部に電波を取り出すことができる。さらに、感度の小さい光電流を直接外部に取り出しているのではなく、光強度によってゲートのショットキーレベルを調整できるため、従来のバイポーラフォトトランジスタに比べ、大きい感度が得られる。このようにして、光に対して高速動作させるとともに感度性能を向上させることができる。
（第２の実施の形態）
次に、第２の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００２８】
図３には、本実施の形態による光応答型トランジスタ（高電子移動度フォトトランジスタ）の断面図を示す。図１と同一機能・構成をなす部材については同一の符号を付すことによりその説明は省略する。
【００２９】
本実施形態においては、図１のｉ−Ｉｎ0.53Ｇａ0.47Ａｓ光吸収用半導体層１６の代わりに、光吸収用半導体層２５を用いている。この光吸収用半導体層２５は、図４に示すように、ゲート電極１９側ほど禁制帯幅Ｅｇが広くなっている。具体的には、光吸収用半導体層２５は、図５に示すように、Ｉｎ1-x Ｇａx Ａｓ（ｘ＜０．７）で形成され、ゲート電極１９側ほどｘ値が大きくなっている。
【００３０】
詳しくは、光吸収用半導体層であるＩｎ1-x Ｇａx Ａｓ層の組成ｘを表面のゲート電極１９側に向かうに従って、ｘ＝０．２０から０．７０まで変化させている。つまり、Ｉｎ1-x Ｇａx Ａｓ層２５の組成ｘを表面側に向かうに従って、ｘ＝０．２０から０．７０まで変化させ、伝導帯のバンド傾斜を大きくしている。
【００３１】
電子蓄積層１３の移動度は前述のように移動度が極めて高いため、入射する変調光に対する応答性を左右するのはゲートコンタクト層１５，１７に誘起される空間電荷が形成される速さである。本発明第２の実施形態では、伝導帯のバンド傾斜を大きくすることによって、ｉ−Ｉｎ0.52Ａｌ0.48Ａｓ層１５の上層に生じさせる負の空間電荷が形成する時間を短縮することができる。
【００３２】
このように、本実施の形態は下記の特徴を有する。
（イ）光吸収用半導体層２５をＩｎ1-x Ｇａx Ａｓ（ｘ＜０．７）で形成し、ゲート電極１９側ほどｘ値を大きくすることにより、ゲート電極１９側ほど禁制帯幅Ｅｇが広くなっているので、応答性を向上することができる。
（第３の実施の形態）
次に、第３の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００３３】
図６には、本実施の形態による光応答型トランジスタ（高電子移動度フォトトランジスタ）の断面図を示す。図１と同一機能・構成をなす部材については同一の符号を付すことによりその説明は省略する。
【００３４】
本実施形態においては、図１の光吸収用半導体層１６の代わりに、多重量子井戸構造の光吸収用多層膜３１を用いている。つまり、ゲートコンタクト層１５，１７の内部に、所定の光を吸収するための多重量子井戸構造の光吸収用多層膜３１を配置している。
【００３５】
詳しくは、光吸収用多層膜３１は、ゲートコンタクト層をなすｉ−Ｉｎ0.52Ａｌ0.48Ａｓ層１５，１７の中において、図７に示すように、ｉ−Ｉｎ0.53Ｇａ0.47Ａｓ層３１ａ，３１ｂ，３１ｃ，３１ｄとｉ−Ｉｎ0.52Ａｌ0.48Ａｓ層３１ｅ，３１ｆ，３１ｇを交互に積層することにより多重量井戸構造（ＭＱＷ）としたものである。
【００３６】
ところで、高速強度変調された光に応じて、高周波信号を出力するためには、ｉ−Ｉｎ0.52Ａｌ0.48Ａｓゲートコンタクト層１７の下層およびｉ−Ｉｎ0.52Ａｌ0.48Ａｓゲートコンタクト層１５の上層側に引き寄せられている電子やホールによる空間電荷が高速で誘起され、消滅しなければならない。そのためには、電子とホールの再結合速度をある程度速くしなければならない。ここで、本実施の形態では、光吸収用多層膜３１をＭＱＷ構造にすることで、電子とホールの再結合速度を向上している。
【００３７】
図７で示すように、光吸収用多層膜３１で生成した電子とホールは伝導帯や価電子帯の傾きにより、それぞれ空間的に反対側に引き寄せられる。しかし、光吸収用多層膜３１がＭＱＷ構造となっているため、電子とホールの再結合速度が速く、高速に強度変調された光を照射した際に、それに追従した出力信号が得られる。
【００３８】
このように、本実施の形態は下記の特徴を有する。
（イ）ゲートコンタクト層１５，１７の内部に、所定の光を吸収するための多重量子井戸構造の光吸収用多層膜３１を配置したので、第１の実施の形態と同様な作用・効果により、光に対して高速動作させるとともに感度性能を向上させることができる。
【００３９】
なお、本実施形態においても、第２の実施の形態で説明したように、光吸収用多層膜３１（ｉ−Ｉｎ0.53Ｇａ0.47Ａｓ層３１ａ〜３１ｄおよびｉ−Ｉｎ0.52Ａｌ0.48Ａｓ層３１ｅ〜３１ｇ）は、ゲート電極側の光吸収層３１ａ〜３１ｄほど禁制帯幅Ｅｇが広くなっており、具体的には、Ｉｎ0.52Ａｌ0.48Ａｓ／Ｉｎ1-x Ｇａx Ａｓ（ｘ＜０．７）で形成され、ゲート電極１９側の層ほどｘ値が大きくなっているものとすることができる。
（第４の実施の形態）
次に、第４の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００４０】
図８には、本実施の形態による光応答型トランジスタ（高電子移動度フォトトランジスタ）の断面図を示す。図１と同一機能・構成をなす部材については同一の符号を付すことによりその説明は省略する。
【００４１】
本実施形態においては、図１の光吸収用半導体層１６におけるゲート電極１９側界面部と基板１１側界面部に、ゲートコンタクト層１５，１７および光吸収用半導体層１６より禁制帯幅Ｅｇが広いバリア層４１，４２を配置している（図９参照）。
【００４２】
詳しくは、ｉ−Ｉｎ0.52Ａｌ0.48Ａｓゲートコンタクト層１５の上にはＡｌＡｓバリア層４１が積層されている。ＡｌＡｓはｉ−Ｉｎ0.53Ｇａ0.47Ａｓと比較すると禁制帯幅Ｅｇが大きい。バリア層４１の上には、ｉ−Ｉｎ0.53Ｇａ0.47Ａｓ光吸収用半導体層１６が積層されている。さらに、光吸収用半導体層１６の上にはＡｌＡｓバリア層４２が積層されている。バリア層４２上にｉ−Ｉｎ0.52Ａｌ0.48Ａｓゲートコンタクト層１７が積層されている。
【００４３】
図９に示すように、ＡｌＡｓバリア層４１，４２により、電子およびホールがそれぞれ電子蓄積層１３、ゲート電極１９に熱拡散やトンネル現象によって流れ込まないようなポテンシャルバリアを形成している。そのため、電子、ホールによる空間電荷が大きくなり、電子蓄積層１３中の電流に対する変調感度が高い。さらに、ｉ- Ｉｎ0.52Ａｌ0.48Ａｓゲートコンタクト層１５，１７中を走行するキャリアが少なくなり、トランジスタの耐圧が向上するというメリットが得られる。
【００４４】
なお、バリア層４１，４２はいずれか一方のみ設けてもよい。
このように、本実施の形態は下記の特徴を有する。
（イ）光吸収用半導体層１６におけるゲート電極１９側界面部と基板１１側界面部の少なくともいずれか一方に、ゲートコンタクト層１５，１７および光吸収用半導体層１６より禁制帯幅が広いバリア層４１，４２を配置したので、変調感度を高くすることができる。
【００４５】
なお、バリア層４１，４２は、Ｉｎ1-x Ａｌx Ａｓ（ｘ＞０．４８）よりなるものとしてもよい。
また、この構成を第３の実施の形態において適用してもよい。つまり、図６，７の光吸収用多層膜３１におけるゲート電極１９側界面部と基板１１側界面部の少なくともいずれか一方に、ゲートコンタクト層１５，１７および光吸収用多層膜３１より禁制帯幅が広いバリア層を配置してもよい。
（第５の実施の形態）
次に、第５の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００４６】
図１０は、本実施の形態による光応答型トランジスタ（高電子移動度フォトトランジスタ）の断面図を示している。図１と同一機能・構成をなす部材については同一の符号を付すことによりその説明は省略する。
【００４７】
本実施形態においては、図１の電子蓄積層１３よりも上で、かつ、光吸収用半導体層１６よりも下に、反射層５１を設けている。
詳しくは、電子蓄積層１３上にＩｎＡｓ／ＡｌＡｓヘテロ接合の超格子層５１が積層されている。つまり、反射層５１は多層膜であって、ＩｎＡｓ／ＡｌＡｓヘテロ接合を有し、かつ超格子である。その上にはＩｎ0.52Ａｌ0.48Ａｓゲートコンタクト層１５、さらには、ｉ−Ｉｎ0.53Ｇａ0.47Ａｓ光吸収用半導体層１６が積層されている。
【００４８】
そして、例えばフォトンエネルギーが０．８ｅＶである波長１．５５μｍの赤外光を表面から照射した際に、電子蓄積層１３では、禁制帯幅がそれより小さいために光を吸収する。しかし、電子蓄積層１３において光吸収が起こると、電子とともに移動度が小さいホールが生成してしまい、高速性が低下してしまう。ここで、本実施の形態では、電子蓄積層１３の上層に配置したＩｎＡｓ／ＡｌＡｓヘテロ接合である多層膜（超格子）層５１によってゲート表面から入射した光が反射され、電子蓄積層１３で吸収されないようになる。つまり、ＩｎＡｓとＡｌＡｓの屈折率の違いにより、ゲート表面から入射した光が多層膜（超格子）層５１で反射し、光吸収用半導体層１６以外での光吸収を抑制している。
【００４９】
このように、本実施の形態は下記の特徴を有する。
（イ）電子蓄積層１３よりも上で、かつ、光吸収用半導体層１６よりも下に、反射層５１を設けたので、ホールを生成しにくくできる。
【００５０】
なお、この構成を第３の実施の形態において適用してもよい。つまり、図６の電子蓄積層１３よりも上で、かつ、光吸収用多層膜３１よりも下に、反射層を設けてもよい。
（第６の実施の形態）
次に、第６の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００５１】
図１１は、本実施の形態による光応答型トランジスタ（高電子移動度フォトトランジスタ）を示す断面図を示している。図１と同一機能・構成をなす部材については同一の符号を付すことによりその説明は省略する。
【００５２】
図１１，１２に示すように、ｉ−Ｉｎ0.52Ａｌ0.48Ａｓバッファ層１２の内部にＳｉによってδドープされた不純物ドープ層６１が配置されている。このように、電子蓄積層１３の下にδドープされた不純物ドープ層６１を配置すると、電子蓄積層１３に電子を容易に供給することができるようになる。
【００５３】
これは、他の実施の形態（例えば、第３の実施の形態）でも適用できる。
（第７の実施の形態）
次に、第７の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００５４】
図１３には、本実施の形態による光応答型トランジスタ（高電子移動度フォトトランジスタ）の断面図を示す。図１と同一機能・構成をなす部材については同一の符号を付すことによりその説明は省略する。
【００５５】
本実施形態においては、ゲート電極１９とソース電極２０の間、および、ゲート電極１９とドレイン電極２２の間において深い溝７１を形成することにより光吸収用半導体層１６を電気的に遮断している。
【００５６】
詳しくは、ゲート電極１９とソース電極２０、およびゲート電極１９とドレイン電極２２の間の半導体層１６，１７，１８はエッチングによって削られ、ｉ−Ｉｎ0.53Ｇａ0.47Ａｓ光吸収用半導体層１６で発生した電子がドレイン・ソース間、ゲート・ソース間等に流れて、その領域がサブチャネルとならないようにしている。
【００５７】
なお、この構成を第３の実施の形態において適用してもよい。つまり、図６のゲート電極１９とソース電極２０の間、および、ゲート電極１９とドレイン電極２２の間において光吸収用多層膜３１を電気的に遮断してもよい。
（第８の実施の形態）
次に、第８の実施の形態を、第１〜７の実施の形態との相違点を中心に説明する。
【００５８】
図１４は、本実施の形態における半導体受光回路を示している。第１〜７の実施の形態で説明してきた光応答型トランジスタ（高電子移動度フォトトランジスタ）８０に対し、ゲート電極に例えばコプレナー型高周波伝送線路８１が接続されている。また、ドレイン電極には、コプレナー型高周波伝送線路８２およびスタブ８３から構成される出力整合回路８４が接続されている。さらに、スタブ８３および伝送線路８１にはコンデンサ８５，８６が高周波信号の接地用として接続されている。これらの各素子８０，８１，８２，８３，８５，８６は同一基板の上に形成されている。
【００５９】
なお、各素子８０，８１，８２，８３，８５，８６を各チップに形成し、ハイブリッドタイプとしてもよい。
このように、ゲート側に伝送線路８１を接続すると、出力ポートから取り出される電波信号の感度を高くすることができる。また、例えば入射する光の強度変調を行った場合、ドレイン側に出力整合回路８４を接続することによって所望の周波数信号を感度よく取り出すことができる。
【００６０】
また、図１５においては、ベース電極１０７およびコレクタ電極１０６を形成するために半導体膜を複雑な形にしなければならず、他のデバイスとの集積化が困難という問題があった。これに対し、本実施形態では、フォトトランジスタの他のデバイスへの整合性を確保することができる。つまり、従来のフォトトランジスタのようにｐ型不純物領域を形成する必要がなく、他のデバイスとの整合性がよく、集積化し易いというメリットも有している。
【００６１】
このように、本実施の形態は下記の特徴を有する。
（イ）ゲート電極に受光回路形成用高周波伝送線路８１を接続し、ドレイン電極側に、受光回路形成用のスタブ８３および高周波伝送線路８２からなる整合回路８４を接続した。よって、例えば強度変調された光を照射した場合に、所望の周波数を有する信号だけを感度よく取り出すことができる。
【図面の簡単な説明】
【図１】 第１の実施の形態における光応答型トランジスタを示す概略断面図。
【図２】 第１の実施の形態における光応答型トランジスタのバンドダイアグラム。
【図３】 第２の実施の形態における光応答型トランジスタを示す概略断面図。
【図４】 第２の実施の形態における光応答型トランジスタのバンドダイアグラム。
【図５】 膜の組成分布を説明するための図。
【図６】 第３の実施の形態における光応答型トランジスタを示す概略断面図。
【図７】 第３の実施の形態における光応答型トランジスタのバンドダイアグラム。
【図８】 第４の実施の形態における光応答型トランジスタを示す概略断面図。
【図９】 第４の実施の形態における光応答型トランジスタのバンドダイアグラム。
【図１０】 第５の実施の形態における光応答型トランジスタを示す概略断面図。
【図１１】 第６の実施の形態における光応答型トランジスタを示す概略断面図。
【図１２】 第６の実施の形態における光応答型トランジスタのバンドダイアグラム。
【図１３】 第７の実施の形態における光応答型トランジスタを示す概略断面図。
【図１４】 第８の実施の形態における光応答型トランジスタを示す概略断面図。
【図１５】 従来技術を説明するための図。
【符号の説明】
１１…半絶縁性ＩｎＰ基板、１３…ｉ−Ｉｎ0.80Ｇａ0.20Ａｓ電子蓄積層、１４…電子供給層（δドープ層）、１５…ｉ−Ｉｎ0.52Ａｌ0.48Ａｓゲートコンタクト層、１６…光吸収用半導体層、１７…Ｉｎ0.53Ｇａ0.47Ａｓゲートコンタクト層、１９…ゲート電極、２５…光吸収用半導体層、３１…光吸収用多層膜、４１，４２…バリア層、５１…反射層、６１…不純物ドープ層、８１，８２…コプレナー型高周波伝送線路、８３…スタブ、８４…出力整合回路。
Claims (19)
- 基板の上に、電子移動度が高い半導体による電子蓄積層および電子供給層が配置されるとともに、ゲートコンタクト層にショットキー接合するゲート電極が配置され、ゲート電極への印加電圧によって前記電子蓄積層中の電子数を制御する光応答型トランジスタであって、
前記ゲートコンタクト層の内部に、所定の光を吸収する光吸収用半導体層を配置したことを特徴とする光応答型トランジスタ。 - 前記光吸収用半導体層は、ゲート電極側ほど禁制帯幅が広くなっていることを特徴とする請求項１に記載の光応答型トランジスタ。
- 前記光吸収用半導体層は、Ｉｎ1-x Ｇａx Ａｓ（ｘ＜０．７）で形成され、ゲート電極側ほどｘ値が大きくなっていることを特徴とする請求項２に記載の光応答型トランジスタ。
- 基板の上に、電子移動度が高い半導体による電子蓄積層および電子供給層が配置されるとともに、ゲートコンタクト層にショットキー接合するゲート電極が配置され、ゲート電極への印加電圧によって前記電子蓄積層中の電子数を制御する光応答型トランジスタであって、
前記ゲートコンタクト層の内部に、所定の光を吸収するための多重量子井戸構造の光吸収用多層膜を配置したことを特徴とする光応答型トランジスタ。 - 前記光吸収用多層膜は、ゲート電極側の光吸収層ほど禁制帯幅が広くなっていることを特徴とする請求項４に記載の光応答型トランジスタ。
- 前記光吸収用多層膜は、Ｉｎ0.52Ａｌ0.48Ａｓ／Ｉｎ1-x Ｇａx Ａｓ（ｘ＜０．７）で形成され、ゲート電極側の層ほどｘ値が大きくなっていることを特徴とする請求項５に記載の光応答型トランジスタ。
- 前記光吸収用半導体層におけるゲート電極側界面部と基板側界面部の少なくともいずれか一方に、ゲートコンタクト層および光吸収用半導体層より禁制帯幅が広いバリア層を配置したことを特徴とする請求項１に記載の光応答型トランジスタ。
- 前記光吸収用多層膜におけるゲート電極側界面部と基板側界面部の少なくともいずれか一方に、ゲートコンタクト層および光吸収用多層膜より禁制帯幅が広いバリア層を配置したことを特徴とする請求項４に記載の光応答型トランジスタ。
- 前記バリア層は、Ｉｎ1-x Ａｌx Ａｓ（ｘ＞０．４８）よりなることを特徴とする請求項７または８に記載の光応答型トランジスタ。
- 前記電子蓄積層よりも上で、かつ、前記光吸収用半導体層よりも下に、反射層を設けたことを特徴とする請求項１に記載の光応答型トランジスタ。
- 前記電子蓄積層よりも上で、かつ、前記光吸収用多層膜よりも下に、反射層を設けたことを特徴とする請求項４に記載の光応答型トランジスタ。
- 前記反射層は、多層膜よりなる請求項１０または１１に記載の光応答型トランジスタ。
- 前記多層膜は、ＩｎＡｓ／ＡｌＡｓのへテロ接合を有するものであることを特徴とする請求項１２に記載の光応答型トランジスタ。
- 前記反射層は、超格子である請求項１２に記載の光応答型トランジスタ。
- 電子蓄積層の下に不純物ドープ層を配置したことを特徴とする請求項１〜１４のいずれか１項に記載の光応答型トランジスタ。
- 前記ゲート電極とソース電極の間、および、ゲート電極とドレイン電極の間において前記光吸収用半導体層を電気的に遮断したことを特徴とする請求項１に記載の光応答型トランジスタ。
- 前記ゲート電極とソース電極の間、および、ゲート電極とドレイン電極の間において前記光吸収用多層膜を電気的に遮断したことを特徴とする請求項４に記載の光応答型トランジスタ。
- 溝により電気的に遮断したことを特徴とする請求項１６または１７に記載の光応答型トランジスタ。
- ゲート電極に受光回路形成用高周波伝送線路が接続され、ドレイン電極側に、受光回路形成用のスタブおよび高周波伝送線路からなる整合回路を接続したことを特徴とする請求項１〜１８のいずれか１項に記載の光応答型トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15044699A JP4172092B2 (ja) | 1999-05-28 | 1999-05-28 | 光応答型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15044699A JP4172092B2 (ja) | 1999-05-28 | 1999-05-28 | 光応答型トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000340827A JP2000340827A (ja) | 2000-12-08 |
| JP4172092B2 true JP4172092B2 (ja) | 2008-10-29 |
Family
ID=15497122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15044699A Expired - Fee Related JP4172092B2 (ja) | 1999-05-28 | 1999-05-28 | 光応答型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4172092B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4963120B2 (ja) | 2006-02-14 | 2012-06-27 | 独立行政法人産業技術総合研究所 | 光電界効果トランジスタ，及びそれを用いた集積型フォトディテクタ |
-
1999
- 1999-05-28 JP JP15044699A patent/JP4172092B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000340827A (ja) | 2000-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114041210B (zh) | 电磁波检测器 | |
| JP2934294B2 (ja) | アバランシェフォトダイオード | |
| WO2006046276A1 (ja) | アバランシェフォトダイオード | |
| US5185272A (en) | Method of producing semiconductor device having light receiving element with capacitance | |
| JP3477147B2 (ja) | 高パワーで大きいバンド幅の進行波光検出噐 | |
| US5107318A (en) | Semiconductor device having light receiving diode element with capacitance | |
| US20090026967A1 (en) | Optically-triggered multi-stage power system and devices | |
| EP0530942B1 (en) | Novel quantum well optoelectric switching device with stimulated emission | |
| US5939729A (en) | Optical controlled resonant tunneling diode | |
| JP4172092B2 (ja) | 光応答型トランジスタ | |
| JP2002231992A (ja) | 半導体受光素子 | |
| JP3589390B2 (ja) | 光電気集積回路およびヘテロ接合ホトトランジスタ | |
| US20090283664A1 (en) | Optically-Triggered Power System and Devices | |
| TWI720124B (zh) | 光學裝置 | |
| JP2025510354A (ja) | 全周ゲートエピタキシャル構造を使用する半導体光電子集積回路及びその製造方法 | |
| US9793430B1 (en) | Heterojunction schottky gate bipolar transistor | |
| JP4284781B2 (ja) | Ｍｓｍ型フォトダイオード | |
| JP3030394B2 (ja) | 半導体受光素子 | |
| US20230253516A1 (en) | Photodetector | |
| CN120390482A (zh) | 光电探测器及光电通信系统 | |
| JP3286034B2 (ja) | 半導体受光素子 | |
| JP2002141547A (ja) | 半導体光検出器 | |
| JP2001111096A (ja) | 光応答型高電子移動度トランジスタ及び半導体受光素子 | |
| TWI919943B (zh) | 光學裝置及光學感測系統 | |
| JPH0697490A (ja) | 面型光半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050729 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080722 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080804 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130822 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |