JP4200321B2

JP4200321B2 - 画像信号処理装置

Info

Publication number: JP4200321B2
Application number: JP2004152805A
Authority: JP
Inventors: 朋浩瓜生; 秀昭川村
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2004-05-24
Filing date: 2004-05-24
Publication date: 2008-12-24
Anticipated expiration: 2024-05-24
Also published as: KR100868128B1; KR20080028515A; CN1806271A; WO2005114625A1; KR20060032639A; KR20070096061A; CN100476913C; JP2005338123A; US20060165278A1

Description

本発明はプラズマディスプレイなどの画像信号処理装置に関する。

プラズマディスプレイパネル（以下、パネルと略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、１対の走査電極と維持電極とからなる表示電極が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁がそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。ここで表示電極とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線でＲＧＢ各色の蛍光体を励起発光させてカラー表示を行っている。

パネルを駆動する方法としてはサブフィールド法、すなわち、１フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般的である。また、サブフィールド法の中でも、階調表現に関係しない発光を極力減らして黒輝度の上昇を抑え、コントラスト比を向上した新規な駆動方法が特許文献１に開示されている。
特開２０００−２４２２２４号公報

一般に、この種のプラズマディスプレイの駆動制御に用いる画像信号処理装置には、映像信号処理用の半導体集積回路装置（ＬＳＩ）と、このＬＳＩの外部に設けられ、ＬＳＩの動作を制御するデータを保持する外部メモリとしてのフラッシュＲＯＭとが使用され、ＬＳＩ内部のＲＯＭアクセス制御回路とフラッシュＲＯＭとの間でデータ通信を行っている。すなわち、ＬＳＩ内部のＲＯＭアクセス制御回路で、ＲＯＭアドレス、ＲＯＭイネーブル信号を作成し、フラッシュＲＯＭに対してそれらの信号を転送し、その信号を受けてフラッシュＲＯＭは、ＲＯＭアクセス制御回路に対して、あらかじめ保持している動作制御用のデータであるＲＯＭデータの転送を行っている。

近年、表示装置に対して高画質化の要求が強くなるに伴い、ＬＳＩの動作を制御するフラッシュＲＯＭのデータ量が多くなってきている。また、表示装置に対して、様々なフォーマットの信号入力が要求され、これにより垂直ブランキング期間が短くなる場合があり、この場合にはＬＳＩの動作を制御するために必要なデータを垂直ブランキング期間中に全て転送できないという課題が発生していた。

本発明はこのような画像信号処理装置において、高画質化および様々なフォーマット信号入力に伴う課題を解決することを目的とするものである。

本発明は、１フィールド期間を複数のサブフィールドに分割するとともに、発光させるサブフィールドの組み合わせによって階調表示を行う表示装置の画像信号処理装置であって、
表示装置に映像出力データを出力する映像信号処理部およびこの映像信号処理部の動作を制御するデータを保持する制御部とを備えた半導体集積回路装置と、この半導体集積回路装置の外部に設けられかつ前記制御部に送るための制御データを保持するとともに前記制御部によりデータの読み出しが制御可能な外部メモリとを有し、
前記半導体集積回路装置の映像信号処理部は、前記映像信号処理部に入力される映像信号データの画質補正のための信号処理を行う画質補正回路と、前記画質補正回路の出力データに基づいてサブフィールド毎の信号を生成するサブフィールド変換回路と、前記外部メモリと前記制御部との間で転送されるとともに毎フィールド更新しなければならないデータである前記画質補正回路が要求するデータを保持するメモリと、前記外部メモリと前記制御部との間で転送されるとともに毎フィ一ルド更新する必要のないデータである前記サブフィールド変換回路が要求するデータを保持するメモリとを有し、
かつ前記半導体集積回路装置は、前記映像信号処理部からの映像出力データを出力するための端子として使用するとともに、制御部と外部メモリとの間でデータを転送するための端子として使用する入出力端子を備え、
かつ前記外部メモリと前記制御部との間で転送されるデータは、前記映像出力データの垂直ブランキング期間にデータを転送するように構成するとともに前記毎フィールド更新する必要のないデータは複数に分割して複数のフィールドに分けて転送するように構成したものである。

本発明によれば、外部メモリと制御部との間で転送されるデータは毎フィールド更新しなければならないデータと毎フィールド更新する必要のないデータとを有するとともに、前記映像出力データの垂直ブランキング期間にデータを転送するように構成し、かつ前記毎フィールド更新する必要のないデータは複数に分割するとともに、複数のフィールドに分けて転送するように構成したもので、表示装置を駆動させるための制御データが増えても、より短い垂直ブランキング期間に外部メモリと制御部との間でデータを転送することができる。

以下、本発明の一実施の形態における画像信号処理装置について、プラズマディスプレイを例にして、図面を用いて説明する。

図１は本発明の一実施の形態によるプラズマディスプレイに用いるパネルの要部を示す斜視図である。パネル１は、ガラス製の前面基板２と背面基板３とを対向配置して、その間に放電空間を形成するように構成されている。前面基板２上には表示電極を構成する走査電極４と維持電極５とが互いに平行に対をなして複数形成されている。そして、走査電極４および維持電極５を覆うように誘電体層６が形成され、誘電体層６上には保護層７が形成されている。また、背面基板３上には絶縁体層８で覆われた複数のデータ電極９が付設され、データ電極９の間の絶縁体層８上にデータ電極９と平行して隔壁１０が設けられている。また、絶縁体層８の表面および隔壁１０の側面に蛍光体層１１が設けられている。そして、走査電極４および維持電極５とデータ電極９とが交差する方向に前面基板２と背面基板３とを対向配置しており、その間に形成される放電空間には、放電ガスとして、たとえばネオンとキセノンの混合ガスが封入されている。

図２はパネルの電極配列図である。行方向にｎ本の走査電極ＳＣＮ１〜ＳＣＮｎ（図１の走査電極４）およびｎ本の維持電極ＳＵＳ１〜ＳＵＳｎ（図１の維持電極５）が交互に配列され、列方向にｍ本のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極９）が配列されている。そして、１対の走査電極ＳＣＮｉおよび維持電極ＳＵＳｉ（ｉ＝１〜ｎ）と１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。

図３はプラズマディスプレイの全体構成図である。このプラズマディスプレイは、パネル１、データ電極駆動回路１２、走査電極駆動回路１３、維持電極駆動回路１４、タイミング発生回路１５、ＡＤ（アナログ・デジタル）変換器１８、フォーマット変換部１９、サブフィールド変換部２０および電源回路（図示せず）を備えている。

図３において、画像信号ｓｉｇはＡＤ変換器１８に入力される。また、水平同期信号Ｈおよび垂直同期信号Ｖはタイミング発生回路１５、ＡＤ変換器１８、フォーマット変換部１９、サブフィールド変換部２０に与えられる。ＡＤ変換器１８は、画像信号ｓｉｇをデジタル信号の画像データに変換し、その画像データをフォーマット変換部１９に与える。フォーマット変換部１９は、画像データをパネル１の画素数に応じた画像データに変換し、サブフィールド変換部２０に与える。サブフィールド変換部２０は、各画素の画像データを複数のサブフィールドに対応する複数のビットに分割し、サブフィールド毎の画像データをデータ電極駆動回路１２に出力する。データ電極駆動回路１２は、サブフィールド毎の画像データを各データ電極Ｄ１〜Ｄｍに対応する信号に変換し各データ電極を駆動する。

タイミング発生回路１５は、水平同期信号Ｈおよび垂直同期信号Ｖをもとにしてタイミング信号を発生し、各々走査電極駆動回路１３および維持電極駆動回路１４に与える。走査電極駆動回路１３は、タイミング信号に基づいて走査電極ＳＣＮ１〜ＳＣＮｎに駆動波形を供給し、維持電極駆動回路１４は、タイミング信号に基づいて維持電極ＳＵＳ１〜ＳＵＳｎに駆動波形を供給する。

図４は本発明の一実施の形態におけるプラズマディスプレイの駆動回路部分の詳細を示すブロック図である。図４に示すように、表示装置であるパネルのデータ電極駆動回路１２に映像出力データを出力する半導体集積回路装置である映像信号処理用のＬＳＩ２１と、このＬＳＩ２１に接続されこのＬＳＩ２１内部の制御部としてのＲＯＭアクセス制御回路２２と制御データをやり取りするための外部メモリであるフラッシュＲＯＭ２３とから構成されている。前記ＬＳＩ２１内部には、前記フォーマット変換部１９から送られてくる映像入力データを受けて画質補正の信号処理を行う画質補正回路２４と、この画質補正回路２４の出力データに基づきサブフィールド毎の信号を生成するサブフィールド変換回路２５と、このサブフィールド変換回路２５から送られてくる信号に基づき映像出力データを生成する映像信号出力回路２６とからなる映像信号処理部が設けられている。

また、この映像信号処理部の画質補正回路２４およびサブフィールド変換回路２５は、ＲＯＭアクセス制御回路２２により読み出されたフラッシュＲＯＭ内に保持されているＲＯＭデータに基づいて動作が制御されるように構成されている。この映像信号処理部の画質補正回路２４およびサブフィールド変換回路２５それぞれには、それぞれの回路動作制御のために送られてくるＲＯＭデータを保持するためのメモリであるＳＲＡＭ２４ａおよびＳＲＡＭ２５ａが設けられている。

すなわち、ＬＳＩ２１外部のフラッシュＲＯＭ２３には、画質補正回路２４およびサブフィールド変換回路２５で必要となるデータが格納されており、垂直ブランキング期間中にＬＳＩ２１内部にフィールド毎に取り込まれる。ＲＯＭアクセス制御回路２２では、ＲＯＭアドレス、ＲＯＭイネーブルの信号を作成し、フラッシュＲＯＭ２３に対してそれらの信号を転送し、その信号を受けてフラッシュＲＯＭ２３は、ＲＯＭアクセス制御回路２２に対してＲＯＭデータの信号を転送する。この転送されてきたＲＯＭデータは、前記画質補正回路２４およびサブフィールド変換回路２５のそれぞれのＳＲＡＭ２４ａ、２５ａに保持され、このデータに基づき画質補正回路２４およびサブフィールド変換回路２５の動作が制御される。

また、前記ＬＳＩ２１は、ＬＳＩ２１へのデータの入力用の入力端子２７ａ、データの出力用の出力端子２７ｂ、データの入出力用の入出力端子２７ｃを備えており、映像信号出力回路２６から出力される映像出力データは、出力端子２７ｂおよび入出力端子２７ｃを通して表示装置のデータ電極駆動回路１２に送られる。また、ＲＯＭアクセス制御回路２２とＬＳＩ２１外部のフラッシュＲＯＭ２３とは、入出力端子２７ｃを通して接続されており、一部の入出力端子２７ｃは、前記表示装置のデータ電極駆動回路１２およびフラッシュＲＯＭ２３に共通に接続されている。

そして、ＬＳＩ２１内部において、ＬＳＩ２１のＲＯＭアクセス制御回路２２からフラッシュＲＯＭ２３にＲＯＭアドレス、ＲＯＭイネーブルの信号を転送するライン上には、ＬＳＩ２１の入力端子２７ａから送られる非同期リセット信号により制御されるバッファ２８、２９が挿入配置されている。このバッファ２８、２９は、非同期リセット信号がイネーブルになっている期間中、ＲＯＭアドレス、ＲＯＭイネーブルの信号を開放するように構成されており、このため非同期リセット信号をイネーブル状態にすることにより、その期間中、他のＲＯＭデータ書き込み装置３０により、フラッシュＲＯＭ２３のデータ内容を更新することが可能である。

また、ＬＳＩ２１において、映像信号出力回路２６から出力される映像出力データは、出力端子２７ｂから表示装置のデータ電極駆動回路１２に転送するラインと、ＲＯＭアクセス制御回路２２からのＲＯＭアドレスの信号と共通のラインで、セレクタ３１、バッファ２８を通して入出力端子２７ｃから表示装置のデータ電極駆動回路１２に転送するラインと、フラッシュＲＯＭ２３からＲＯＭアクセス制御回路２２に転送されるＲＯＭデータの信号と共通のラインで、入出力制御手段であるＩ／Ｏ制御部３２を通して入出力端子２７ｃから表示装置のデータ電極駆動回路１２に転送するラインを通して、表示装置のデータ電極駆動回路１２に送られる。すなわち、ＬＳＩ２１の入出力端子２７ｃは、映像信号出力回路２６からの映像出力データを出力するための端子として使用するとともに、ＲＯＭアクセス制御回路２２とフラッシュＲＯＭ２３との間でＲＯＭアドレス、ＲＯＭデータを転送するための端子として使用するように構成しており、前記各データは時間軸上で多重化して送られるように構成されている。

ここで、ＬＳＩ２１のＲＯＭアドレス端子、ＲＯＭデータ端子をそれぞれＬＳＩ２１の映像出力データの出力端子と共用し、各データを時間軸上で多重化して送信する場合の例を図５〜図７を用いて説明する。

図５（ａ）は垂直同期信号、図５（ｂ）はＬＳＩ２１と表示装置およびフラッシュＲＯＭ２３との間の転送データ、図５（ｃ）は転送データにおけるＲＯＭデータの一例によるデータパターンを示している。図５において、有効映像期間Ａ中は、ＬＳＩ２１内部の映像信号出力回路２６から出力される映像出力データがＬＳＩ２１外部のデータ電極駆動回路１２に対して転送される。一方、垂直ブランキング期間Ｂ中は、ＬＳＩ２１内部のＲＯＭアクセス制御回路２２からＲＯＭアドレス、ＲＯＭイネーブルの信号がＬＳＩ２１外部のフラッシュＲＯＭ２３に対して転送される。そして、このＲＯＭアドレス、ＲＯＭイネーブルの信号を受けて、フラッシュＲＯＭ２３からＬＳＩ２１に対して、図５（ｃ）に示すように、毎フィールド更新しなければならないデータｄ１−Ａ、ｄ１−Ｂ・・と、毎フィールド更新する必要のないデータｄ２からなるＲＯＭデータが転送される。

ここで、垂直ブランキング期間Ｂ内にすべてのＲＯＭデータをＬＳＩ２１に転送する必要がある。そこで、毎フィールド同一のデータｄ２については、複数のフィールドに分けて転送するようにすれば、より短い垂直ブランキング期間でもＲＯＭデータをＬＳＩ２１に転送することができる。図６および図７に、毎フィールド更新する必要のないデータｄ２を複数に分割するとともに、複数のフィールドに分けて転送する場合の概念を説明するための図を示している。

図６は毎フィールド同一のデータｄ２について、２分割して２つのフィールドに分けて転送する場合の概念を説明するための図で、図６（ａ）に示すようなＲＯＭデータについて、図６（ｂ）のようにフィールド毎に、可変データｄ１−Ａ、ｄ１−Ｂ・・と同一データｄ２からなるデータを転送するのではなく、図６（ｃ）、（ｄ）に示すように、同一のデータｄ２を２分割してデータｄ２−ａ、ｄ２−ｂとし、可変データｄ１−ＡをＳＲＡＭ２４ａに転送するときに分割したデータｄ２−ａをＳＲＡＭ２５ａに転送し、次のフィールドで可変データｄ１−ＢをＳＲＡＭ２４ａに転送するときに、分割した残りのデータｄ２−ｂをＳＲＡＭ２５ａに転送するものである。なお、最初のフィールドで可変データｄ１−Ａを転送する際にＳＲＡＭ２５ａに転送したデータｄ２−ａは、次のフィールドで可変データｄ１−Ｂを転送する際には更新しないでそのままＳＲＡＭ２５ａに保持させた状態として、データｄ２−ｂのみを転送してＳＲＡＭ２５ａに保持させ、次のフィールドで可変データｄ１−Ｃを転送する際に更新する。このデータ転送を交互に繰り返すことにより、フィールド毎に同一データｄ２を分割してＳＲＡＭ２５ａに転送する。

図７はフィールド毎に同一データｄ２を４分割して転送する場合の例を示す図で、図７（ａ）にＲＯＭデータを示し、図７（ｂ）〜（ｅ）にフィールド毎に転送するデータを示しており、データ転送の動作は上記図６の２分割する場合と同様な動作を行う。

このように毎フィールド同一のデータｄ２については、複数のフィールドに分けて転送するようにすれば、より短い垂直ブランキング期間でもＲＯＭデータをＬＳＩ２１に転送することができる。

以上のように本発明によれば、プラズマディスプレイなどのデジタル表示装置の高画質化および様々なフォーマットの信号入力に適する画像信号処理装置を提供することができる。

プラズマディスプレイのパネルの要部を示す斜視図同プラズマディスプレイパネルの電極配列図プラズマディスプレイの全体構成図本発明の一実施の形態における画像信号処理装置を示すブロック図同装置において、データ転送を説明するための説明図同装置において、２分割してデータ転送する場合の一例を説明するための説明図同装置において、４分割してデータ転送する場合の一例を説明するための説明図

符号の説明

２１ＬＳＩ
２２ＲＯＭアクセス制御回路
２３フラッシュＲＯＭ
２４ａ、２５ａＳＲＡＭ
２６映像信号出力回路
２７ｃ入出力端子
２８、２９バッファ
３１セレクタ
３２Ｉ／Ｏ制御部

Claims

１フィールド期間を複数のサブフィールドに分割するとともに、発光させるサブフィールドの組み合わせによって階調表示を行う表示装置の画像信号処理装置であって、
表示装置に映像出力データを出力する映像信号処理部およびこの映像信号処理部の動作を制御するデータを保持する制御部とを備えた半導体集積回路装置と、この半導体集積回路装置の外部に設けられかつ前記制御部に送るための制御データを保持するとともに前記制御部によりデータの読み出しが制御可能な外部メモリとを有し、
前記半導体集積回路装置の映像信号処理部は、前記映像信号処理部に入力される映像信号データの画質補正のための信号処理を行う画質補正回路と、前記画質補正回路の出力データに基づいてサブフィールド毎の信号を生成するサブフィールド変換回路と、前記外部メモリと前記制御部との間で転送されるとともに毎フィールド更新しなければならないデータである前記画質補正回路が要求するデータを保持するメモリと、前記外部メモリと前記制御部との間で転送されるとともに毎フィ一ルド更新する必要のないデータである前記サブフィールド変換回路が要求するデータを保持するメモリとを有し、
かつ前記半導体集積回路装置は、前記映像信号処理部からの映像出力データを出力するための端子として使用するとともに、制御部と外部メモリとの間でデータを転送するための端子として使用する入出力端子を備え、
かつ前記外部メモリと前記制御部との間で転送されるデータは、前記映像出力データの垂直ブランキング期間にデータを転送するように構成するとともに前記毎フィールド更新する必要のないデータは複数に分割して複数のフィールドに分けて転送するように構成したことを特徴とする画像信号処理装置。