JP4208559B2 - 光電変換装置 - Google Patents
光電変換装置 Download PDFInfo
- Publication number
- JP4208559B2 JP4208559B2 JP2002351290A JP2002351290A JP4208559B2 JP 4208559 B2 JP4208559 B2 JP 4208559B2 JP 2002351290 A JP2002351290 A JP 2002351290A JP 2002351290 A JP2002351290 A JP 2002351290A JP 4208559 B2 JP4208559 B2 JP 4208559B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- photoelectric conversion
- conversion device
- conductivity type
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
- H10F39/186—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors having arrangements for blooming suppression
- H10F39/1865—Overflow drain structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/803—Pixels having integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/807—Pixel isolation structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/10—Semiconductor bodies
- H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は光電変換装置に係わり、特に入射光に対応する電荷を蓄積する光電変換領域と、該光電変換領域からの信号電荷が増幅用の電界効果トランジスタに入力される光電変換装置に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
図１０（ａ）は従来のＣＭＯＳセンサーの構成を示す平面図、図１０（ｂ）は図１０（ａ）の線Ｘ−Ｘ'における模式的断面図である。図１０（ａ）、（ｂ）に示すように、ｐウェル１００４中にフォトダイオード１００３を形成し、フォトダイオード１００３に蓄積された電荷は転送電極１００６の電位をハイレベルとすることで、浮遊拡散（フローティングディフュージョン）領域１０１１及び浮遊拡散領域１０１１に接続されるＭＯＳトランジスタ１００７のゲートに転送され、このＭＯＳトランジスタ１００７により増幅されて信号が出力される。ここで、図１０（ｂ）に示すように、フォトダイオード１００３には選択酸化膜１００１を隔てて、それぞれ隣接する画素のフォトダイオード１０１０とＭＯＳトランジスタ１００７のドレイン領域１００５とが配置される。なおフォトダイオード１０１０に蓄積された電荷を読み出すためのＭＯＳトランジスタはここでは省略されている。フォトダイオード１００３はｐウェル１００４との間で接合部を構成し、光照射で生じた電子、正孔のうち電子はフォトダイオード１００３に蓄積され、正孔は基板１００８側に排出される。フォトダイオード１００３はｐウェル１００４と、表面側に設けられたｐ+領域とで挟まれた埋込型フォトダイオードを構成する。
【０００３】
このような選択酸化膜１００１を用いた素子構造では、フォトダイオード１００３で飽和に至った際に電子がドレイン領域へもれ込まずに隣接画素（本件でいうところのフォトダイオード１０１０）へもれ込む確率が大きいため、クロストークの原因となっていた。
尚、１００２は選択酸化膜１００１下のチャネルストッパー、１００８は基板である。
【０００４】
これに対し、特許文献１のごとく周囲に電源につながる拡散等を配置し、これをラテラルオーバーフロードレイン（ＬＯＤ）と共用するという例がある。しかし、これでは収集しようと思ったキャリアまでドレイン領域部分に取り込まれることになり効率が悪かった。
【０００５】
【特許文献１】
特開２０００−２６０９７１
【０００６】
【課題を解決するための手段】
本発明の光電変換装置は、入射光に対応する信号電荷を蓄積する第１導電型の第１の半導体領域を含む光電変換領域と、少なくとも一方の主電極領域に固定電位が供給される第１導電型の電界効果トランジスタと、を含む画素を複数有する光電変換装置において、
第１の光電変換領域と該第１の光電変換領域に隣接する第２の光電変換領域の間に前記信号電荷に対するポテンシャルバリアとなる領域が配され、
前記第１の光電変換領域と前記電界効果トランジスタの固定電位が供給される前記主電極領域との間の領域の少なくとも一部は、前記ポテンシャルバリアに比べて前記信号電荷に対するポテンシャルが低くなっており、
前記ポテンシャルバリアとなる領域は、少なくとも、選択酸化膜と、該選択酸化膜の直下のチャネルストップ層と、前記チャネルストップ層下の第２導電型の埋込分離領域とを含み、
前記第１の光電変換領域と前記主電極領域との間の前記ポテンシャルの低い前記少なくとも一部の領域には、前記選択酸化膜及び前記チャネルストップ層が配され、前記第２導電型の埋込分離領域が配されないことを特徴とする。
上記本発明は、発生キャリア（電荷）の収集効率を上げるために画素周囲をポテンシャルバリア（障壁）にて囲み、又、ポテンシャルバリアは光電変換領域に蓄積するキャリアが電子であるならばｐ型不純物等を用いて形成する。これにより隣接画素などにもれ込むことを抑圧することができる。
【０００７】
しかし、飽和以上のキャリアを所望の個所に逃がすことが求められる場合がある。そのために前記ポテンシャルバリア（障壁）を一部除去し、その対面に電界効果トランジスタの主電極領域（例えば、ドレイン領域）を配置する。その際、ポテンシャルの近接効果が有効な距離においては障壁形成用の不純物を除去するだけでその効果が得られる。そして除去した間隙を調整することで障壁高さを制御することも可能である。
【０００８】
また、除去した領域によりバリアを低くするための不純物を導入する。これはバリア用不純物より低濃度のドーパント導入する、もしくは該領域に逆導電型のドーパントをカウンタードープして該領域の実効不純物濃度を低下することにより得られる。これにより、飽和付近になると安定してラテラルオーバーフロードレイン（ＬＯＤ）にむけて過剰キャリアが流れることができる。
【０００９】
上記のように、ＬＯＤ（ラテラルオーバーフロードレイン）形成において光電変換領域をポテンシャルバリアで囲むこと、そのバリアを一部除去し意図的にバリアの低い部分を形成し、その先に主電極領域（ドレイン領域或いはソース領域）部分を配置する、ことにより、飽和付近において、過剰なキャリアが隣接画素もしくは他のフローティングディフュージョンに流れ込まないため、スメア、クロストークなどが発生しない。これにより、より高感度、低クロストークの光電変換装置が形成できる。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて詳細に説明する。
【００１１】
（実施形態１）
図１（ａ）は本発明の第１実施形態の光電変換装置の構成を示す平面図、図１（ｂ）は図１（ａ）の線Ａ−Ａ'における模式的断面図である。図１（ａ）、（ｂ）に示すように、ｐウェル４中にフォトダイオード（光電変換領域となる）３を形成し、フォトダイオード３に蓄積された電荷は転送電極６の電位をハイレベルとすることで、浮遊拡散（フローティングディフュージョン）領域１３及び浮遊拡散領域１３に接続されるＭＯＳトランジスタ７のゲートに転送され、このＭＯＳトランジスタ７により増幅されて信号が出力される。ここで、図１（ｂ）に示すように、フォトダイオード３には選択酸化膜１（フォトダイオード３及び１０の周囲を囲っている）を隔てて、隣接する画素のフォトダイオード（光電変換領域となる）１０が配置されている。２は選択酸化膜１下のチャネルストッパー（チャネルストップ層）、５はＭＯＳトランジスタ７の主電極領域としてのドレイン領域、８は基板、１４は浮遊拡散領域１３を所定の電位にリセットするためのリセット用のＭＯＳトランジスタのゲートである。なお、主電極領域として本実施形態ではドレイン領域を用いているが、電界効果トランジスタのソース領域であっても良い。又、フォトダイオード１０に蓄積された電荷を読み出すためのＭＯＳトランジスタはここでは省略されている。フォトダイオード３は光照射で生じた電子、正孔のうち電子を蓄積し、正孔は基板８側に排出される。フォトダイオード３はｐウェル４と、表面側に設けられたｐ+領域とで挟まれており、いわゆる埋込型フォトダイオードを構成する。なお、本実施形態ではフォトダイオード３はPウェル４内に形成されているが、半導体基板、エピタキシャル層に形成されてもよい。また、ドレイン領域５は固定電位もしくはそれに準じた電位に接続されていることが望ましい。又、９は図１０に示した光電変換装置において設けられていた、フォトダイオードとドレイン領域との間にあったポテンシャルバリア（ここでは、選択酸化膜１およびその直下のチャネルストップ層２）が形成されていない欠損領域（オーバーフロー用チャネル領域）である。すなわち、欠損領域（オーバーフロー用チャネル領域）９を形成することでその領域において意図的に障壁を低くする。なお、フォトダイオード３、１０の周囲を囲う選択酸化膜１およびその直下のチャネルストップ層２は、欠損領域９の他に、フォトダイオード３から浮遊拡散領域１３へ電荷を転送するために転送電極６の一部直下も形成されていない。
【００１２】
これによりフォトダイオード３が飽和付近に達した時にバリアの低いオーバーフロー用チャネル領域９を通ってドレイン領域５に過剰キャリアが流れることになり、過剰キャリアが隣接画素のフォトダイオード１０には漏れこまずクロストークが発生しにくくなる。
【００１３】
なお図１（ｂ）では不純物分布のみ記述しているが、ポテンシャルの分布はチャネルストップ層２よりひとまわり大きな領域（ポテンシャルバリア）１２に分布し、隣接画素のフォトダイオード１０への漏れこみを阻止している。
【００１４】
（実施形態２）
図２（ａ）は本発明の第２実施形態の光電変換装置の構成を示す平面図、図２（ｂ）は図２（ａ）の線Ｂ−Ｂ'のおける模式的断面図である。なお、図２において、図１の構成部材と同一構成部材については同一符号を付して説明を省略する。
【００１５】
本実施形態は、第１の実施形態に比べてチャネルストップ層２の下にｐ型で形成された埋め込みポテンシャルバリア層（埋込分離領域となる）１１を設け、フォトダイオード３，１０を囲んでいる。第１実施形態のオーバーフロー用チャネル領域９と同様に、２９は欠損領域としてのオーバーフロー用チャネル領域である。具体的には。選択酸化膜１およびチャネルストップ層２がない領域である。図２（ｂ）では不純物分布をおもに図示しているが、ポテンシャルの分布はチャネルストップ層２及びポテンシャルバリア層１１よりひとまわり大きな領域に分布しチャネルストップ層２，ポテンシャルバリア層１１につながる一点鎖線で示す領域（ポテンシャルバリア）１２のような縦方向の壁を形成している。この構成によりフォトダイオード３でオーバーフローしたキャリア（電子）は、よりドレイン領域５にオーバーフローしやすくなるので、隣接画素のフォトダイオード１０へのクロストークを更に低減できる。
【００１６】
尚、本実施形態及び以下の実施形態において、フォトダイオード３及び１０の転送トランジスタのゲートが同一の層で形成されている点で実施形態１と異なるが、実施形態１の様に別々に形成されてあっても良い。尚、リセットＭＯＳトランジスタのゲートについても同様である。
【００１７】
（実施形態３）
図３（ａ）は本発明の第３実施形態の光電変換装置の構成を示す平面図、図３（ｂ）は図３（ａ）の線Ｃ−Ｃ'における模式的断面図である。なお、図３において、図２の構成部材と同一構成部材については同一符号を付して説明を省略する。
【００１８】
本実施形態は、実施形態２と同様に埋め込み型のポテンシャルバリア層１１および表面のチャネルストップ層２でフォトダイオード３，１０を囲んでいるが、フォトダイオード３とドレイン領域５との間の欠損領域３９のみポテンシャルバリア層１１が配置されていない。
【００１９】
図３（ｂ）ではポテンシャルの分布はチャネルストップ層２及びポテンシャルバリア層１１よりひとまわり大きな領域に分布しチャネルストップ層２，ポテンシャルバリア層１１の各々周囲、もしくはチャネルストップ層２，ポテンシャルバリア層１１につながる一点鎖線で示す領域（ポテンシャルバリア）１２のような縦方向の壁を形成している。欠損領域３９のみポテンシャルバリア層１１を配置しないことにより、基板内部を通じて過剰キャリアがドレイン領域５に到達し、画素間クロストークを抑圧する。
【００２０】
（実施形態４）
図４（ａ）は本発明の第４実施形態の光電変換装置の構成を示す平面図、図４（ｂ）は図４（ａ）の線Ｄ−Ｄ'における模式的断面図である。
【００２１】
本実施形態は、第３実施形態に対しウェルと基板との極性を反対、すなわち、ｎウェル１０４、ｐ基板１０８としている点で異なる。
【００２２】
図４（ａ）、（ｂ）に示すように、ｎウェル１０４中にフォトダイオード（光電変換領域となる）１０３を形成し、フォトダイオード１０３に蓄積された電荷は転送電極１０６の電位をハイレベルとすることで、浮遊拡散（フローティングディフュージョン）領域１１３及び浮遊拡散領域１１３に接続されるＭＯＳトランジスタ１０７のゲートに転送され、このＭＯＳトランジスタ１０７により増幅されて信号が出力される。ここで、図４（ｂ）に示すように、フォトダイオード１０３には選択酸化膜１０１を隔てて、隣接する画素のフォトダイオード（光電変換領域となる）１１０が配置される。１０２は選択酸化膜１０１下のチャネルストッパー、１０５はＭＯＳトランジスタ１０７のドレイン領域（主電極領域となる）、１０８はｐ基板、１１４は浮遊拡散領域１１３を所定の電位にリセットするためのリセット用のＭＯＳトランジスタのゲートである。である。なおフォトダイオード１１０に蓄積された電荷を読み出すためのＭＯＳトランジスタはここでは省略されている。なおここではフォトダイオードはウェル内に形成されているが、半導体基板、エピタキシャル層に形成されてもよい。ドレイン領域は固定電位もしくはそれに準じた電位に接続されていることが望ましい。フォトダイオード１０３下にはフォトダイオード１０３と導電型の異なるｐ基板が配置されているが、フォトダイオード１０３と導電型の異なる埋込層、半導体基板等の半導体領域が配置されていればよい。
【００２３】
本実施形態では、チャネルストップ層１０２、ポテンシャル障壁層１１１、基板１０８にてフォトダイオード１０３、１１０を三次元的に囲む障壁を形成するため、画素ごとの分離が可能である。これにより、より多くのキャリアを収集することが可能となる。図４（ｂ）においては、ポテンシャルの分布はｐ基板１０８、チャネルストップ層１０２及びポテンシャルバリア層１１１よりひとまわり大きな領域に分布し、ｐ基板１０８、チャネルストップ層１０２，ポテンシャルバリア層１１１の各々周囲もしくはｐ基板１０８、チャネルストップ層１０２，ポテンシャルバリア層１１１につながる図中の一点鎖線で示すような三次元的なポテンシャルの壁１１２を形成する。それにより画素毎に電気的な分離が可能となる。この際にもオーバーフロー機能を持たせるために欠損領域（オーバーフロー用チャネル）１０９のみポテンシャル障壁層１１１がない領域を設け、飽和電荷を確実にドレイン領域１０５に運ぶことができる。尚、ｐ+領域１１１（埋込分離領域となる）はＭＯＳトランジスタ１０７に深さ方向からのキャリアが浸入しないように配置されている。すなわち、ｐ+領域１１１がＭＯＳトランジスタ１０７直下に配置されている。このｐ+領域１１１は転送電極１０６及びリセット電極１１４の下に形成されている。また、浮遊拡散領域１１３下にも形成されてあっても良い。
【００２４】
（実施形態５）
図５（ａ）は本発明の第５実施形態の光電変換装置の構成を示す平面図、図５（ｂ）は図５（ａ）の線Ｅ−Ｅ'における模式的断面図である。尚、図５において、図４の構成部材と同一構成部材については同一符号を付して説明を省略する。
【００２５】
本実施形態は欠損領域としてのオーバーフロー用チャネル１０９の幅を制御しチャネルバリアの高さを制御している点で実施形態４と異なる。
【００２６】
本実施形態ではオーバーフロー用チャネル１０９の幅を図５（ａ）中に示したものよりもその間隙を狭くしオーバーフローしにくくしたものである。これはポテンシャルバリアが不純物分布に加えてその近接効果にも依存することを利用したものである。具体的には、オーバーフロー用チャネル１０９の間隙を２μｍ以下にすることによりその効果が得られ、０．８μｍ程度にすることでＬＯＤ（ラテラルオーバーフロードレイン）として適度なバリアを形成することができる。画素の分離に関しては実施形態４と同様にポテンシャルの壁１１２があるために、画素毎の分離が可能となっていることは言うまでもない。
【００２７】
（実施形態６）
図６（ａ）は本発明の第６実施形態の光電変換装置の構成を示す平面図、図６（ｂ）は図６（ａ）の線Ｆ−Ｆ'における模式的断面図である。なお、図６において、図５の構成部材と同一構成部材については同一符号を付して説明を省略する。
【００２８】
本実施形態は、第５実施形態において示したオーバーフロー用チャネル１０９に意図的にドーピングを行い通常のバリア層１１１よりも低濃度の不純物分布を形成することでＬＯＤを構成する例である。オーバーフロー用チャネル（不純物拡散領域となる）１０９の領域のみ低濃度のドーピングを行うか、もしくはオーバーフロー用チャネル１０９の領域にバリア層１１１の逆導電型の不純物をカウンタードープしても良い。画素の分離に関しては実施形態４と同様にポテンシャルの壁１１２があるために、画素毎の分離が可能となっていることは言うまでもない。
【００２９】
（実施形態７）
図７（ａ）は本発明の第７実施形態の光電変換装置の構成を示す平面図、図７（ｂ）は図７（ａ）の線Ｇ−Ｇ'における模式的断面図である。なお、図７において、図４の構成部材と同一構成部材については同一符号を付して説明を省略する。
【００３０】
本実施形態は、第４実施形態において基板方向の障壁を緩和させオーバーフローチャネルを形成したものである。ポテンシャル障壁層１１１をドレイン領域１０５の下部のみ（欠損領域１０９）排除し（ポテンシャル障壁層１１１がドレイン領域１０５の下部まで延在しないようにし）、欠損領域１０９を通じてフォトダイオード１０３からドレイン領域１０５へ過剰キャリアを運ぶことができる。本実施形態においても第５実施形態と同様に欠損領域１０９の幅を調節することでＬＯＤのオーバーフローの度合いを制御することが可能である。画素の分離に関しては実施形態４と同様にポテンシャルの壁１１２があるために、画素毎の分離が可能となっていることは言うまでもない。
【００３１】
（実施形態８）
図８（ａ）は本発明の第８実施形態の光電変換装置の構成を示す平面図、図８（ｂ）は図８（ａ）の線Ｈ−Ｈ'における模式的断面図である。なお、図８において、図７の構成部材と同一構成部材については同一符号を付して説明を省略する。
【００３２】
本実施形態は、第７実施形態に示した欠損領域としてのオーバーフロー用チャネル１０９に意図的にドーピングを行い通常のバリア層１１１よりも低濃度の不純物分布を形成することでＬＯＤを構成する例である。欠損領域１０９のみ低濃度のドーピングを行うか、もしくは欠損領域１０９にバリア層１１１の逆導電型の不純物をカウンタードープしても良い。画素の分離に関しては実施形態４と同様にポテンシャルの壁１１２があるために、画素毎の分離が可能となっていることは言うまでもない。
【００３３】
以上説明した各実施形態は理解を容易にするために、不純物の導電型をｐ、ｎと表記しているがこの極性を全て逆にしても同様の効果が得られることは言うまでもない。
【００３４】
次に上記各実施形態の光電変換装置を用いた撮像システムについて説明する。図９に基づいて、本発明の光電変換装置をスチルカメラに適用した場合の一実施例について詳述する。
【００３５】
図９は本発明の光電変換装置を“スチルビデオカメラ”に適用した場合を示すブロック図である。
【００３６】
図９において、２０１はレンズのプロテクトとメインスイッチを兼ねるバリア、２０２は被写体の光学像を固体撮像素子（光電変換装置）２０４に結像させるレンズ、２０３はレンズ２０２を通った光量を可変するための絞り、２０４はレンズ２０２で結像された被写体を画像信号として取り込むための固体撮像素子、２０６は固体撮像素子２０４より出力される画像信号のアナログ−ディジタル変換を行うＡ／Ｄ変換器、２０７はＡ／Ｄ変換器２０６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、２０８は固体撮像素子２０４、撮像信号処理回路２０５、Ａ／Ｄ変換器２０６、信号処理部２０７に、各種タイミング信号を出力するタイミング発生部、２０９は各種演算とスチルビデオカメラ全体を制御する全体制御・演算部、２１０は画像データを一時的に記憶するためのメモリ部、１１１は記録媒体に記録または読み出しを行うためのインターフェース部、１１２は画像データの記録または読み出しを行うための半導体メモリ等の着脱可能な記録媒体、１１３は外部コンピュータ等と通信するためのインターフェース部である。
【００３７】
次に、前述の構成における撮影時のスチルビデオカメラの動作について、説明する。
【００３８】
バリア２０１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、さらに、Ａ／Ｄ変換器２０６などの撮像系回路の電源がオンされる。
【００３９】
それから、露光量を制御するために、全体制御・演算部２０９は絞り２０３を開放にし、固体撮像素子２０４から出力された信号はＡ／Ｄ変換器２０６で変換された後、信号処理部２０７に入力される。そのデータを基に露出の演算を全体制御・演算部２０９で行う。
【００４０】
この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部２０９は絞りを制御する。
【００４１】
次に、固体撮像素子２０４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部２０９で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断したときは、再びレンズを駆動し測距を行う。
【００４２】
そして、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像素子２０４から出力された画像信号はＡ／Ｄ変換器２０６でＡ−Ｄ変換され、信号処理部２０７を通り全体制御・演算２０９によりメモリ部に書き込まれる。その後、メモリ部２１０に蓄積されたデータは、全体制御・演算部２０９の制御により記録媒体制御Ｉ／Ｆ部を通り半導体メモリ等の着脱可能な記録媒体２１２に記録される。又外部Ｉ／Ｆ部２１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
【００４３】
以上本発明の実施形態について説明したが、本発明の好適な実施の態様は以下に説明する態様である。
【００４４】
（実施態様１） 入射光に対応する電荷を蓄積する光電変換領域と、該光電変換領域からの信号電荷が増幅用の電界効果トランジスタに入力される光電変換装置において、
前記光電変換領域はその周囲をポテンシャルバリア領域で囲み、
前記ポテンシャルバリア領域の一部に欠損領域を生じさせ、
前記欠損領域に隣接して、前記電界効果トランジスタの、前記光電変換領域の導電型と同一導電型の一方の主電極領域を配置したことを特徴とする光電変換装置。
【００４５】
（実施態様２） 実施態様１に記載の光電変換装置において、前記ポテンシャルバリア領域は、少なくとも選択酸化膜およびその直下のチャネルストップ層を含むことを特徴とする光電変換装置。
【００４６】
（実施態様３） 実施態様１に記載の光電変換装置において、前記ポテンシャルバリア領域は、少なくとも前記光電変換領域の導電型と反対導電型の埋込分離領域を含むことを特徴とする光電変換装置。
【００４７】
（実施態様４） 実施態様１〜３のいずれかに記載の光電変換装置において、前記光電変換領域は、前記光電変換領域の導電型と同一の導電型であって、前記光電変換領域の不純物濃度よりも低い不純物濃度の低不純物濃度領域内に形成されていることを特徴とする光電変換装置。
【００４８】
（実施態様５） 実施態様４に記載の光電変換装置において、前記電界効果型トランジスタの下に前記光電変換領域の導電型と反対導電型の埋込分離領域を設けたことを特徴とする光電変換装置。
【００４９】
（実施態様６） 実施態様５に記載の光電変換装置において、前記電界効果型トランジスタの下に設けられた前記埋込分離領域は、前記光電変換領域よりも広い領域を囲っており、前記埋込分離領域により囲われた領域は感光領域として機能することを特徴とする光電変換装置。
【００５０】
（実施態様７） 実施態様１〜６のいずれかに記載の光電変換装置において、前記欠損領域に前記光電変換領域の導電型と反対導電型の不純物拡散領域を設けたことを特徴とする光電変換装置。
【００５１】
（実施態様８） 実施態様５に記載の光電変換装置において、前記埋込分離領域は前記電界効果トランジスタの前記一方の主電極領域下の少なくとも一部に設けられていないことを特徴とする光電変換装置。
【００５２】
（実施態様９） 実施態様１に記載の光電変換装置において、前記ポテンシャルバリア領域は、少なくとも前記光電変換領域の導電型と反対導電型の半導体領域を含み、前記欠損領域に、前記半導体領域の導電型と同一の導電型であって、前記半導体領域の不純物濃度よりも低い不純物濃度の埋込領域を配置したことを特徴とする光電変換装置。
【００５３】
（実施態様１０） 実施態様４に記載の光電変換装置において、前記低不純物濃度領域は、半導体基板、エピタキシャル層もしくはウェルであることを特徴とする光電変換装置。
【００５４】
（実施態様１１） 実施態様１〜１０のいずれかに記載の光電変換装置において、前記一方の主電極領域は固定電位もしくはそれに準じた電位に接続されていることを特徴とする光電変換装置。
【００５５】
（実施態様１２） 実施態様１〜１１のいずれかに記載の光電変換装置において、前記光電変換領域と反対導電型の半導体領域を前記光電変換領域の下方に有することを特徴とする光電変換装置。
【００５６】
（実施態様１３） 実施態様１〜１２のいずれかに記載の固体撮像装置と、該固体撮像装置へ光を結像する光学系と、該固体撮像装置からの出力信号を処理する信号処理回路とを有することを特徴とする撮像システム。
【００５７】
【発明の効果】
以上説明したように、本発明によれば、ＬＯＤ（ラテラルオーバーフロードレイン）形成において、光電変換領域をポテンシャルバリアで囲むこと、そのバリアを一部除去し意図的にバリアの低い部分を形成し、その先に電界効果トランジスタの主電極領域部分を配置する、ことにより、飽和付近において、過剰なキャリアが隣接画素もしくは他のフローティング端子に流れ込まないため、スメア、クロストークなどが発生しない。したがって、より高感度、低クロストークの光電変換装置が形成できる。
【図面の簡単な説明】
【図１】（ａ）は本発明の第１実施形態の光電変換装置の構成を示す平面図、（ｂ）は線Ａ−Ａ'における模式的断面図である。
【図２】（ａ）は本発明の第２実施形態の光電変換装置の構成を示す平面図、（ｂ）は線Ｂ−Ｂ'における模式的断面図である。
【図３】（ａ）は本発明の第３実施形態の光電変換装置の構成を示す平面図、（ｂ）は線Ｃ−Ｃ'における模式的断面図である。
【図４】（ａ）は本発明の第４実施形態の光電変換装置の構成を示す平面図、（ｂ）は線Ｄ−Ｄ'における模式的断面図である。
【図５】（ａ）は本発明の第５実施形態の光電変換装置の構成を示す平面図、（ｂ）は線Ｅ−Ｅ'における模式的断面図である。
【図６】（ａ）は本発明の第６実施形態の光電変換装置の構成を示す平面図、（ｂ）は線Ｆ−Ｆ'における模式的断面図である。
【図７】（ａ）は本発明の第７実施形態の光電変換装置の構成を示す平面図、（ｂ）は線Ｇ−Ｇ'における模式的断面図である。
【図８】（ａ）は本発明の第８実施形態の光電変換装置の構成を示す平面図、（ｂ）は線Ｈ−Ｈ'における模式的断面図である。
【図９】本発明の光電変換装置をスチルビデオカメラに適用した場合を示すブロック図である。
【図１０】（ａ）は従来の光電変換装置の構成を示す平面図、（ｂ）は線Ｘ−Ｘ'における模式的断面図である。
【符号の説明】
１ 選択酸化膜
２ チャネルストッパー（チャネルストップ層）
３ フォトダイオード（光電変換領域）
４ ｐウェル
５ ドレイン領域（主電極領域）
６ 転送電極
７ ＭＯＳトランジスタ
８ 基板
９ オーバーフロー用チャネル領域
１０ フォトダイオード（光電変換領域）
１３ 浮遊拡散（フローティングディフュージョン）領域
１０１ 選択酸化膜
１０２ チャネルストッパー（チャネルストップ層）
１０３ フォトダイオード（光電変換領域）
１０４ ｎウェル
１０５ ドレイン領域（主電極領域）
１０６ 転送電極
１０７ ＭＯＳトランジスタ
１０８ ｐ基板
１１０ フォトダイオード（光電変換領域）
１１１ ポテンシャル障壁層
１１３ 浮遊拡散（フローティングディフュージョン）領域
【発明の属する技術分野】
本発明は光電変換装置に係わり、特に入射光に対応する電荷を蓄積する光電変換領域と、該光電変換領域からの信号電荷が増幅用の電界効果トランジスタに入力される光電変換装置に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
図１０（ａ）は従来のＣＭＯＳセンサーの構成を示す平面図、図１０（ｂ）は図１０（ａ）の線Ｘ−Ｘ'における模式的断面図である。図１０（ａ）、（ｂ）に示すように、ｐウェル１００４中にフォトダイオード１００３を形成し、フォトダイオード１００３に蓄積された電荷は転送電極１００６の電位をハイレベルとすることで、浮遊拡散（フローティングディフュージョン）領域１０１１及び浮遊拡散領域１０１１に接続されるＭＯＳトランジスタ１００７のゲートに転送され、このＭＯＳトランジスタ１００７により増幅されて信号が出力される。ここで、図１０（ｂ）に示すように、フォトダイオード１００３には選択酸化膜１００１を隔てて、それぞれ隣接する画素のフォトダイオード１０１０とＭＯＳトランジスタ１００７のドレイン領域１００５とが配置される。なおフォトダイオード１０１０に蓄積された電荷を読み出すためのＭＯＳトランジスタはここでは省略されている。フォトダイオード１００３はｐウェル１００４との間で接合部を構成し、光照射で生じた電子、正孔のうち電子はフォトダイオード１００３に蓄積され、正孔は基板１００８側に排出される。フォトダイオード１００３はｐウェル１００４と、表面側に設けられたｐ+領域とで挟まれた埋込型フォトダイオードを構成する。
【０００３】
このような選択酸化膜１００１を用いた素子構造では、フォトダイオード１００３で飽和に至った際に電子がドレイン領域へもれ込まずに隣接画素（本件でいうところのフォトダイオード１０１０）へもれ込む確率が大きいため、クロストークの原因となっていた。
尚、１００２は選択酸化膜１００１下のチャネルストッパー、１００８は基板である。
【０００４】
これに対し、特許文献１のごとく周囲に電源につながる拡散等を配置し、これをラテラルオーバーフロードレイン（ＬＯＤ）と共用するという例がある。しかし、これでは収集しようと思ったキャリアまでドレイン領域部分に取り込まれることになり効率が悪かった。
【０００５】
【特許文献１】
特開２０００−２６０９７１
【０００６】
【課題を解決するための手段】
本発明の光電変換装置は、入射光に対応する信号電荷を蓄積する第１導電型の第１の半導体領域を含む光電変換領域と、少なくとも一方の主電極領域に固定電位が供給される第１導電型の電界効果トランジスタと、を含む画素を複数有する光電変換装置において、
第１の光電変換領域と該第１の光電変換領域に隣接する第２の光電変換領域の間に前記信号電荷に対するポテンシャルバリアとなる領域が配され、
前記第１の光電変換領域と前記電界効果トランジスタの固定電位が供給される前記主電極領域との間の領域の少なくとも一部は、前記ポテンシャルバリアに比べて前記信号電荷に対するポテンシャルが低くなっており、
前記ポテンシャルバリアとなる領域は、少なくとも、選択酸化膜と、該選択酸化膜の直下のチャネルストップ層と、前記チャネルストップ層下の第２導電型の埋込分離領域とを含み、
前記第１の光電変換領域と前記主電極領域との間の前記ポテンシャルの低い前記少なくとも一部の領域には、前記選択酸化膜及び前記チャネルストップ層が配され、前記第２導電型の埋込分離領域が配されないことを特徴とする。
上記本発明は、発生キャリア（電荷）の収集効率を上げるために画素周囲をポテンシャルバリア（障壁）にて囲み、又、ポテンシャルバリアは光電変換領域に蓄積するキャリアが電子であるならばｐ型不純物等を用いて形成する。これにより隣接画素などにもれ込むことを抑圧することができる。
【０００７】
しかし、飽和以上のキャリアを所望の個所に逃がすことが求められる場合がある。そのために前記ポテンシャルバリア（障壁）を一部除去し、その対面に電界効果トランジスタの主電極領域（例えば、ドレイン領域）を配置する。その際、ポテンシャルの近接効果が有効な距離においては障壁形成用の不純物を除去するだけでその効果が得られる。そして除去した間隙を調整することで障壁高さを制御することも可能である。
【０００８】
また、除去した領域によりバリアを低くするための不純物を導入する。これはバリア用不純物より低濃度のドーパント導入する、もしくは該領域に逆導電型のドーパントをカウンタードープして該領域の実効不純物濃度を低下することにより得られる。これにより、飽和付近になると安定してラテラルオーバーフロードレイン（ＬＯＤ）にむけて過剰キャリアが流れることができる。
【０００９】
上記のように、ＬＯＤ（ラテラルオーバーフロードレイン）形成において光電変換領域をポテンシャルバリアで囲むこと、そのバリアを一部除去し意図的にバリアの低い部分を形成し、その先に主電極領域（ドレイン領域或いはソース領域）部分を配置する、ことにより、飽和付近において、過剰なキャリアが隣接画素もしくは他のフローティングディフュージョンに流れ込まないため、スメア、クロストークなどが発生しない。これにより、より高感度、低クロストークの光電変換装置が形成できる。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて詳細に説明する。
【００１１】
（実施形態１）
図１（ａ）は本発明の第１実施形態の光電変換装置の構成を示す平面図、図１（ｂ）は図１（ａ）の線Ａ−Ａ'における模式的断面図である。図１（ａ）、（ｂ）に示すように、ｐウェル４中にフォトダイオード（光電変換領域となる）３を形成し、フォトダイオード３に蓄積された電荷は転送電極６の電位をハイレベルとすることで、浮遊拡散（フローティングディフュージョン）領域１３及び浮遊拡散領域１３に接続されるＭＯＳトランジスタ７のゲートに転送され、このＭＯＳトランジスタ７により増幅されて信号が出力される。ここで、図１（ｂ）に示すように、フォトダイオード３には選択酸化膜１（フォトダイオード３及び１０の周囲を囲っている）を隔てて、隣接する画素のフォトダイオード（光電変換領域となる）１０が配置されている。２は選択酸化膜１下のチャネルストッパー（チャネルストップ層）、５はＭＯＳトランジスタ７の主電極領域としてのドレイン領域、８は基板、１４は浮遊拡散領域１３を所定の電位にリセットするためのリセット用のＭＯＳトランジスタのゲートである。なお、主電極領域として本実施形態ではドレイン領域を用いているが、電界効果トランジスタのソース領域であっても良い。又、フォトダイオード１０に蓄積された電荷を読み出すためのＭＯＳトランジスタはここでは省略されている。フォトダイオード３は光照射で生じた電子、正孔のうち電子を蓄積し、正孔は基板８側に排出される。フォトダイオード３はｐウェル４と、表面側に設けられたｐ+領域とで挟まれており、いわゆる埋込型フォトダイオードを構成する。なお、本実施形態ではフォトダイオード３はPウェル４内に形成されているが、半導体基板、エピタキシャル層に形成されてもよい。また、ドレイン領域５は固定電位もしくはそれに準じた電位に接続されていることが望ましい。又、９は図１０に示した光電変換装置において設けられていた、フォトダイオードとドレイン領域との間にあったポテンシャルバリア（ここでは、選択酸化膜１およびその直下のチャネルストップ層２）が形成されていない欠損領域（オーバーフロー用チャネル領域）である。すなわち、欠損領域（オーバーフロー用チャネル領域）９を形成することでその領域において意図的に障壁を低くする。なお、フォトダイオード３、１０の周囲を囲う選択酸化膜１およびその直下のチャネルストップ層２は、欠損領域９の他に、フォトダイオード３から浮遊拡散領域１３へ電荷を転送するために転送電極６の一部直下も形成されていない。
【００１２】
これによりフォトダイオード３が飽和付近に達した時にバリアの低いオーバーフロー用チャネル領域９を通ってドレイン領域５に過剰キャリアが流れることになり、過剰キャリアが隣接画素のフォトダイオード１０には漏れこまずクロストークが発生しにくくなる。
【００１３】
なお図１（ｂ）では不純物分布のみ記述しているが、ポテンシャルの分布はチャネルストップ層２よりひとまわり大きな領域（ポテンシャルバリア）１２に分布し、隣接画素のフォトダイオード１０への漏れこみを阻止している。
【００１４】
（実施形態２）
図２（ａ）は本発明の第２実施形態の光電変換装置の構成を示す平面図、図２（ｂ）は図２（ａ）の線Ｂ−Ｂ'のおける模式的断面図である。なお、図２において、図１の構成部材と同一構成部材については同一符号を付して説明を省略する。
【００１５】
本実施形態は、第１の実施形態に比べてチャネルストップ層２の下にｐ型で形成された埋め込みポテンシャルバリア層（埋込分離領域となる）１１を設け、フォトダイオード３，１０を囲んでいる。第１実施形態のオーバーフロー用チャネル領域９と同様に、２９は欠損領域としてのオーバーフロー用チャネル領域である。具体的には。選択酸化膜１およびチャネルストップ層２がない領域である。図２（ｂ）では不純物分布をおもに図示しているが、ポテンシャルの分布はチャネルストップ層２及びポテンシャルバリア層１１よりひとまわり大きな領域に分布しチャネルストップ層２，ポテンシャルバリア層１１につながる一点鎖線で示す領域（ポテンシャルバリア）１２のような縦方向の壁を形成している。この構成によりフォトダイオード３でオーバーフローしたキャリア（電子）は、よりドレイン領域５にオーバーフローしやすくなるので、隣接画素のフォトダイオード１０へのクロストークを更に低減できる。
【００１６】
尚、本実施形態及び以下の実施形態において、フォトダイオード３及び１０の転送トランジスタのゲートが同一の層で形成されている点で実施形態１と異なるが、実施形態１の様に別々に形成されてあっても良い。尚、リセットＭＯＳトランジスタのゲートについても同様である。
【００１７】
（実施形態３）
図３（ａ）は本発明の第３実施形態の光電変換装置の構成を示す平面図、図３（ｂ）は図３（ａ）の線Ｃ−Ｃ'における模式的断面図である。なお、図３において、図２の構成部材と同一構成部材については同一符号を付して説明を省略する。
【００１８】
本実施形態は、実施形態２と同様に埋め込み型のポテンシャルバリア層１１および表面のチャネルストップ層２でフォトダイオード３，１０を囲んでいるが、フォトダイオード３とドレイン領域５との間の欠損領域３９のみポテンシャルバリア層１１が配置されていない。
【００１９】
図３（ｂ）ではポテンシャルの分布はチャネルストップ層２及びポテンシャルバリア層１１よりひとまわり大きな領域に分布しチャネルストップ層２，ポテンシャルバリア層１１の各々周囲、もしくはチャネルストップ層２，ポテンシャルバリア層１１につながる一点鎖線で示す領域（ポテンシャルバリア）１２のような縦方向の壁を形成している。欠損領域３９のみポテンシャルバリア層１１を配置しないことにより、基板内部を通じて過剰キャリアがドレイン領域５に到達し、画素間クロストークを抑圧する。
【００２０】
（実施形態４）
図４（ａ）は本発明の第４実施形態の光電変換装置の構成を示す平面図、図４（ｂ）は図４（ａ）の線Ｄ−Ｄ'における模式的断面図である。
【００２１】
本実施形態は、第３実施形態に対しウェルと基板との極性を反対、すなわち、ｎウェル１０４、ｐ基板１０８としている点で異なる。
【００２２】
図４（ａ）、（ｂ）に示すように、ｎウェル１０４中にフォトダイオード（光電変換領域となる）１０３を形成し、フォトダイオード１０３に蓄積された電荷は転送電極１０６の電位をハイレベルとすることで、浮遊拡散（フローティングディフュージョン）領域１１３及び浮遊拡散領域１１３に接続されるＭＯＳトランジスタ１０７のゲートに転送され、このＭＯＳトランジスタ１０７により増幅されて信号が出力される。ここで、図４（ｂ）に示すように、フォトダイオード１０３には選択酸化膜１０１を隔てて、隣接する画素のフォトダイオード（光電変換領域となる）１１０が配置される。１０２は選択酸化膜１０１下のチャネルストッパー、１０５はＭＯＳトランジスタ１０７のドレイン領域（主電極領域となる）、１０８はｐ基板、１１４は浮遊拡散領域１１３を所定の電位にリセットするためのリセット用のＭＯＳトランジスタのゲートである。である。なおフォトダイオード１１０に蓄積された電荷を読み出すためのＭＯＳトランジスタはここでは省略されている。なおここではフォトダイオードはウェル内に形成されているが、半導体基板、エピタキシャル層に形成されてもよい。ドレイン領域は固定電位もしくはそれに準じた電位に接続されていることが望ましい。フォトダイオード１０３下にはフォトダイオード１０３と導電型の異なるｐ基板が配置されているが、フォトダイオード１０３と導電型の異なる埋込層、半導体基板等の半導体領域が配置されていればよい。
【００２３】
本実施形態では、チャネルストップ層１０２、ポテンシャル障壁層１１１、基板１０８にてフォトダイオード１０３、１１０を三次元的に囲む障壁を形成するため、画素ごとの分離が可能である。これにより、より多くのキャリアを収集することが可能となる。図４（ｂ）においては、ポテンシャルの分布はｐ基板１０８、チャネルストップ層１０２及びポテンシャルバリア層１１１よりひとまわり大きな領域に分布し、ｐ基板１０８、チャネルストップ層１０２，ポテンシャルバリア層１１１の各々周囲もしくはｐ基板１０８、チャネルストップ層１０２，ポテンシャルバリア層１１１につながる図中の一点鎖線で示すような三次元的なポテンシャルの壁１１２を形成する。それにより画素毎に電気的な分離が可能となる。この際にもオーバーフロー機能を持たせるために欠損領域（オーバーフロー用チャネル）１０９のみポテンシャル障壁層１１１がない領域を設け、飽和電荷を確実にドレイン領域１０５に運ぶことができる。尚、ｐ+領域１１１（埋込分離領域となる）はＭＯＳトランジスタ１０７に深さ方向からのキャリアが浸入しないように配置されている。すなわち、ｐ+領域１１１がＭＯＳトランジスタ１０７直下に配置されている。このｐ+領域１１１は転送電極１０６及びリセット電極１１４の下に形成されている。また、浮遊拡散領域１１３下にも形成されてあっても良い。
【００２４】
（実施形態５）
図５（ａ）は本発明の第５実施形態の光電変換装置の構成を示す平面図、図５（ｂ）は図５（ａ）の線Ｅ−Ｅ'における模式的断面図である。尚、図５において、図４の構成部材と同一構成部材については同一符号を付して説明を省略する。
【００２５】
本実施形態は欠損領域としてのオーバーフロー用チャネル１０９の幅を制御しチャネルバリアの高さを制御している点で実施形態４と異なる。
【００２６】
本実施形態ではオーバーフロー用チャネル１０９の幅を図５（ａ）中に示したものよりもその間隙を狭くしオーバーフローしにくくしたものである。これはポテンシャルバリアが不純物分布に加えてその近接効果にも依存することを利用したものである。具体的には、オーバーフロー用チャネル１０９の間隙を２μｍ以下にすることによりその効果が得られ、０．８μｍ程度にすることでＬＯＤ（ラテラルオーバーフロードレイン）として適度なバリアを形成することができる。画素の分離に関しては実施形態４と同様にポテンシャルの壁１１２があるために、画素毎の分離が可能となっていることは言うまでもない。
【００２７】
（実施形態６）
図６（ａ）は本発明の第６実施形態の光電変換装置の構成を示す平面図、図６（ｂ）は図６（ａ）の線Ｆ−Ｆ'における模式的断面図である。なお、図６において、図５の構成部材と同一構成部材については同一符号を付して説明を省略する。
【００２８】
本実施形態は、第５実施形態において示したオーバーフロー用チャネル１０９に意図的にドーピングを行い通常のバリア層１１１よりも低濃度の不純物分布を形成することでＬＯＤを構成する例である。オーバーフロー用チャネル（不純物拡散領域となる）１０９の領域のみ低濃度のドーピングを行うか、もしくはオーバーフロー用チャネル１０９の領域にバリア層１１１の逆導電型の不純物をカウンタードープしても良い。画素の分離に関しては実施形態４と同様にポテンシャルの壁１１２があるために、画素毎の分離が可能となっていることは言うまでもない。
【００２９】
（実施形態７）
図７（ａ）は本発明の第７実施形態の光電変換装置の構成を示す平面図、図７（ｂ）は図７（ａ）の線Ｇ−Ｇ'における模式的断面図である。なお、図７において、図４の構成部材と同一構成部材については同一符号を付して説明を省略する。
【００３０】
本実施形態は、第４実施形態において基板方向の障壁を緩和させオーバーフローチャネルを形成したものである。ポテンシャル障壁層１１１をドレイン領域１０５の下部のみ（欠損領域１０９）排除し（ポテンシャル障壁層１１１がドレイン領域１０５の下部まで延在しないようにし）、欠損領域１０９を通じてフォトダイオード１０３からドレイン領域１０５へ過剰キャリアを運ぶことができる。本実施形態においても第５実施形態と同様に欠損領域１０９の幅を調節することでＬＯＤのオーバーフローの度合いを制御することが可能である。画素の分離に関しては実施形態４と同様にポテンシャルの壁１１２があるために、画素毎の分離が可能となっていることは言うまでもない。
【００３１】
（実施形態８）
図８（ａ）は本発明の第８実施形態の光電変換装置の構成を示す平面図、図８（ｂ）は図８（ａ）の線Ｈ−Ｈ'における模式的断面図である。なお、図８において、図７の構成部材と同一構成部材については同一符号を付して説明を省略する。
【００３２】
本実施形態は、第７実施形態に示した欠損領域としてのオーバーフロー用チャネル１０９に意図的にドーピングを行い通常のバリア層１１１よりも低濃度の不純物分布を形成することでＬＯＤを構成する例である。欠損領域１０９のみ低濃度のドーピングを行うか、もしくは欠損領域１０９にバリア層１１１の逆導電型の不純物をカウンタードープしても良い。画素の分離に関しては実施形態４と同様にポテンシャルの壁１１２があるために、画素毎の分離が可能となっていることは言うまでもない。
【００３３】
以上説明した各実施形態は理解を容易にするために、不純物の導電型をｐ、ｎと表記しているがこの極性を全て逆にしても同様の効果が得られることは言うまでもない。
【００３４】
次に上記各実施形態の光電変換装置を用いた撮像システムについて説明する。図９に基づいて、本発明の光電変換装置をスチルカメラに適用した場合の一実施例について詳述する。
【００３５】
図９は本発明の光電変換装置を“スチルビデオカメラ”に適用した場合を示すブロック図である。
【００３６】
図９において、２０１はレンズのプロテクトとメインスイッチを兼ねるバリア、２０２は被写体の光学像を固体撮像素子（光電変換装置）２０４に結像させるレンズ、２０３はレンズ２０２を通った光量を可変するための絞り、２０４はレンズ２０２で結像された被写体を画像信号として取り込むための固体撮像素子、２０６は固体撮像素子２０４より出力される画像信号のアナログ−ディジタル変換を行うＡ／Ｄ変換器、２０７はＡ／Ｄ変換器２０６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、２０８は固体撮像素子２０４、撮像信号処理回路２０５、Ａ／Ｄ変換器２０６、信号処理部２０７に、各種タイミング信号を出力するタイミング発生部、２０９は各種演算とスチルビデオカメラ全体を制御する全体制御・演算部、２１０は画像データを一時的に記憶するためのメモリ部、１１１は記録媒体に記録または読み出しを行うためのインターフェース部、１１２は画像データの記録または読み出しを行うための半導体メモリ等の着脱可能な記録媒体、１１３は外部コンピュータ等と通信するためのインターフェース部である。
【００３７】
次に、前述の構成における撮影時のスチルビデオカメラの動作について、説明する。
【００３８】
バリア２０１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、さらに、Ａ／Ｄ変換器２０６などの撮像系回路の電源がオンされる。
【００３９】
それから、露光量を制御するために、全体制御・演算部２０９は絞り２０３を開放にし、固体撮像素子２０４から出力された信号はＡ／Ｄ変換器２０６で変換された後、信号処理部２０７に入力される。そのデータを基に露出の演算を全体制御・演算部２０９で行う。
【００４０】
この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部２０９は絞りを制御する。
【００４１】
次に、固体撮像素子２０４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部２０９で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断したときは、再びレンズを駆動し測距を行う。
【００４２】
そして、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像素子２０４から出力された画像信号はＡ／Ｄ変換器２０６でＡ−Ｄ変換され、信号処理部２０７を通り全体制御・演算２０９によりメモリ部に書き込まれる。その後、メモリ部２１０に蓄積されたデータは、全体制御・演算部２０９の制御により記録媒体制御Ｉ／Ｆ部を通り半導体メモリ等の着脱可能な記録媒体２１２に記録される。又外部Ｉ／Ｆ部２１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
【００４３】
以上本発明の実施形態について説明したが、本発明の好適な実施の態様は以下に説明する態様である。
【００４４】
（実施態様１） 入射光に対応する電荷を蓄積する光電変換領域と、該光電変換領域からの信号電荷が増幅用の電界効果トランジスタに入力される光電変換装置において、
前記光電変換領域はその周囲をポテンシャルバリア領域で囲み、
前記ポテンシャルバリア領域の一部に欠損領域を生じさせ、
前記欠損領域に隣接して、前記電界効果トランジスタの、前記光電変換領域の導電型と同一導電型の一方の主電極領域を配置したことを特徴とする光電変換装置。
【００４５】
（実施態様２） 実施態様１に記載の光電変換装置において、前記ポテンシャルバリア領域は、少なくとも選択酸化膜およびその直下のチャネルストップ層を含むことを特徴とする光電変換装置。
【００４６】
（実施態様３） 実施態様１に記載の光電変換装置において、前記ポテンシャルバリア領域は、少なくとも前記光電変換領域の導電型と反対導電型の埋込分離領域を含むことを特徴とする光電変換装置。
【００４７】
（実施態様４） 実施態様１〜３のいずれかに記載の光電変換装置において、前記光電変換領域は、前記光電変換領域の導電型と同一の導電型であって、前記光電変換領域の不純物濃度よりも低い不純物濃度の低不純物濃度領域内に形成されていることを特徴とする光電変換装置。
【００４８】
（実施態様５） 実施態様４に記載の光電変換装置において、前記電界効果型トランジスタの下に前記光電変換領域の導電型と反対導電型の埋込分離領域を設けたことを特徴とする光電変換装置。
【００４９】
（実施態様６） 実施態様５に記載の光電変換装置において、前記電界効果型トランジスタの下に設けられた前記埋込分離領域は、前記光電変換領域よりも広い領域を囲っており、前記埋込分離領域により囲われた領域は感光領域として機能することを特徴とする光電変換装置。
【００５０】
（実施態様７） 実施態様１〜６のいずれかに記載の光電変換装置において、前記欠損領域に前記光電変換領域の導電型と反対導電型の不純物拡散領域を設けたことを特徴とする光電変換装置。
【００５１】
（実施態様８） 実施態様５に記載の光電変換装置において、前記埋込分離領域は前記電界効果トランジスタの前記一方の主電極領域下の少なくとも一部に設けられていないことを特徴とする光電変換装置。
【００５２】
（実施態様９） 実施態様１に記載の光電変換装置において、前記ポテンシャルバリア領域は、少なくとも前記光電変換領域の導電型と反対導電型の半導体領域を含み、前記欠損領域に、前記半導体領域の導電型と同一の導電型であって、前記半導体領域の不純物濃度よりも低い不純物濃度の埋込領域を配置したことを特徴とする光電変換装置。
【００５３】
（実施態様１０） 実施態様４に記載の光電変換装置において、前記低不純物濃度領域は、半導体基板、エピタキシャル層もしくはウェルであることを特徴とする光電変換装置。
【００５４】
（実施態様１１） 実施態様１〜１０のいずれかに記載の光電変換装置において、前記一方の主電極領域は固定電位もしくはそれに準じた電位に接続されていることを特徴とする光電変換装置。
【００５５】
（実施態様１２） 実施態様１〜１１のいずれかに記載の光電変換装置において、前記光電変換領域と反対導電型の半導体領域を前記光電変換領域の下方に有することを特徴とする光電変換装置。
【００５６】
（実施態様１３） 実施態様１〜１２のいずれかに記載の固体撮像装置と、該固体撮像装置へ光を結像する光学系と、該固体撮像装置からの出力信号を処理する信号処理回路とを有することを特徴とする撮像システム。
【００５７】
【発明の効果】
以上説明したように、本発明によれば、ＬＯＤ（ラテラルオーバーフロードレイン）形成において、光電変換領域をポテンシャルバリアで囲むこと、そのバリアを一部除去し意図的にバリアの低い部分を形成し、その先に電界効果トランジスタの主電極領域部分を配置する、ことにより、飽和付近において、過剰なキャリアが隣接画素もしくは他のフローティング端子に流れ込まないため、スメア、クロストークなどが発生しない。したがって、より高感度、低クロストークの光電変換装置が形成できる。
【図面の簡単な説明】
【図１】（ａ）は本発明の第１実施形態の光電変換装置の構成を示す平面図、（ｂ）は線Ａ−Ａ'における模式的断面図である。
【図２】（ａ）は本発明の第２実施形態の光電変換装置の構成を示す平面図、（ｂ）は線Ｂ−Ｂ'における模式的断面図である。
【図３】（ａ）は本発明の第３実施形態の光電変換装置の構成を示す平面図、（ｂ）は線Ｃ−Ｃ'における模式的断面図である。
【図４】（ａ）は本発明の第４実施形態の光電変換装置の構成を示す平面図、（ｂ）は線Ｄ−Ｄ'における模式的断面図である。
【図５】（ａ）は本発明の第５実施形態の光電変換装置の構成を示す平面図、（ｂ）は線Ｅ−Ｅ'における模式的断面図である。
【図６】（ａ）は本発明の第６実施形態の光電変換装置の構成を示す平面図、（ｂ）は線Ｆ−Ｆ'における模式的断面図である。
【図７】（ａ）は本発明の第７実施形態の光電変換装置の構成を示す平面図、（ｂ）は線Ｇ−Ｇ'における模式的断面図である。
【図８】（ａ）は本発明の第８実施形態の光電変換装置の構成を示す平面図、（ｂ）は線Ｈ−Ｈ'における模式的断面図である。
【図９】本発明の光電変換装置をスチルビデオカメラに適用した場合を示すブロック図である。
【図１０】（ａ）は従来の光電変換装置の構成を示す平面図、（ｂ）は線Ｘ−Ｘ'における模式的断面図である。
【符号の説明】
１ 選択酸化膜
２ チャネルストッパー（チャネルストップ層）
３ フォトダイオード（光電変換領域）
４ ｐウェル
５ ドレイン領域（主電極領域）
６ 転送電極
７ ＭＯＳトランジスタ
８ 基板
９ オーバーフロー用チャネル領域
１０ フォトダイオード（光電変換領域）
１３ 浮遊拡散（フローティングディフュージョン）領域
１０１ 選択酸化膜
１０２ チャネルストッパー（チャネルストップ層）
１０３ フォトダイオード（光電変換領域）
１０４ ｎウェル
１０５ ドレイン領域（主電極領域）
１０６ 転送電極
１０７ ＭＯＳトランジスタ
１０８ ｐ基板
１１０ フォトダイオード（光電変換領域）
１１１ ポテンシャル障壁層
１１３ 浮遊拡散（フローティングディフュージョン）領域
Claims (4)
- 入射光に対応する信号電荷を蓄積する第１導電型の第１の半導体領域を含む光電変換領域と、少なくとも一方の主電極領域に固定電位が供給される第１導電型の電界効果トランジスタと、を含む画素を複数有する光電変換装置において、
第１の光電変換領域と該第１の光電変換領域に隣接する第２の光電変換領域の間に前記信号電荷に対するポテンシャルバリアとなる領域が配され、
前記第１の光電変換領域と前記電界効果トランジスタの固定電位が供給される前記主電極領域との間の領域の少なくとも一部は、前記ポテンシャルバリアに比べて前記信号電荷に対するポテンシャルが低くなっており、
前記ポテンシャルバリアとなる領域は、少なくとも、選択酸化膜と、該選択酸化膜の直下のチャネルストップ層と、前記チャネルストップ層下の第２導電型の埋込分離領域とを含み、
前記第１の光電変換領域と前記主電極領域との間の前記ポテンシャルの低い前記少なくとも一部の領域には、前記選択酸化膜及び前記チャネルストップ層が配され、前記第２導電型の埋込分離領域が配されないことを特徴とする光電変換装置。 - 前記第１の半導体領域は、第１導電型で前記第１の半導体領域の不純物濃度よりも低い不純物濃度を有する第２の半導体領域内に配され、
前記主電極領域の下を除く前記電界効果型トランジスタの下に、第２導電型の第３の半導体領域を設けたことを特徴とする請求項１に記載の光電変換装置。 - 前記主電極領域の下に、前記第３の半導体領域の不純物濃度よりも低い不純物濃度の第２導電型の第４の半導体領域を有することを特徴とする請求項２に記載の光電変換装置。
- 請求項１〜３のいずれか１項に記載の光電変換装置と、該光電変換装置へ光を結像する光学系と、該光電変換装置からの出力信号を処理する信号処理回路とを有することを特徴とする撮像システム。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002351290A JP4208559B2 (ja) | 2002-12-03 | 2002-12-03 | 光電変換装置 |
| EP03027647A EP1427023A3 (en) | 2002-12-03 | 2003-12-02 | Photoelectric conversion device and image pick-up system using the photoelectric conversion device |
| US10/724,763 US7456888B2 (en) | 2002-12-03 | 2003-12-02 | Photoelectric conversion device and image pick-up system using the photoelectric conversion device |
| CNB2003101197292A CN100379007C (zh) | 2002-12-03 | 2003-12-03 | 光电转换器件和使用光电转换器件的摄像系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002351290A JP4208559B2 (ja) | 2002-12-03 | 2002-12-03 | 光電変換装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004186408A JP2004186408A (ja) | 2004-07-02 |
| JP2004186408A5 JP2004186408A5 (ja) | 2006-02-02 |
| JP4208559B2 true JP4208559B2 (ja) | 2009-01-14 |
Family
ID=32310699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002351290A Expired - Fee Related JP4208559B2 (ja) | 2002-12-03 | 2002-12-03 | 光電変換装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7456888B2 (ja) |
| EP (1) | EP1427023A3 (ja) |
| JP (1) | JP4208559B2 (ja) |
| CN (1) | CN100379007C (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4416668B2 (ja) * | 2005-01-14 | 2010-02-17 | キヤノン株式会社 | 固体撮像装置、その制御方法及びカメラ |
| JP4459099B2 (ja) | 2005-03-18 | 2010-04-28 | キヤノン株式会社 | 固体撮像装置及びカメラ |
| JP4459098B2 (ja) | 2005-03-18 | 2010-04-28 | キヤノン株式会社 | 固体撮像装置及びカメラ |
| JP4794877B2 (ja) * | 2005-03-18 | 2011-10-19 | キヤノン株式会社 | 固体撮像装置及びカメラ |
| JP4677258B2 (ja) | 2005-03-18 | 2011-04-27 | キヤノン株式会社 | 固体撮像装置及びカメラ |
| US7800146B2 (en) | 2005-08-26 | 2010-09-21 | Aptina Imaging Corporation | Implanted isolation region for imager pixels |
| JP5272281B2 (ja) * | 2005-09-22 | 2013-08-28 | ソニー株式会社 | 固体撮像装置およびその製造方法、並びにカメラ |
| JP4960058B2 (ja) * | 2006-10-04 | 2012-06-27 | 株式会社東芝 | 増幅型固体撮像素子 |
| JP2008091840A (ja) * | 2006-10-05 | 2008-04-17 | Sony Corp | 固体撮像装置及び電子機器 |
| JP4054839B1 (ja) * | 2007-03-02 | 2008-03-05 | キヤノン株式会社 | 光電変換装置およびそれを用いた撮像システム |
| EP2037667B1 (en) * | 2007-09-14 | 2017-08-23 | Canon Kabushiki Kaisha | Image sensing apparatus and imaging system |
| JP5161676B2 (ja) * | 2008-07-07 | 2013-03-13 | キヤノン株式会社 | 撮像装置及び撮像システム |
| EP2320460B1 (en) | 2008-08-11 | 2013-03-13 | Honda Motor Co., Ltd. | Pixel, pixel forming method, imaging device and image forming method |
| KR20100054540A (ko) * | 2008-11-14 | 2010-05-25 | 삼성전자주식회사 | 픽셀 회로, 광전 변환장치, 및 이를 포함하는 이미지 센싱 시스템 |
| JP5558857B2 (ja) | 2009-03-09 | 2014-07-23 | キヤノン株式会社 | 光電変換装置およびそれを用いた撮像システム |
| JP5489570B2 (ja) * | 2009-07-27 | 2014-05-14 | キヤノン株式会社 | 光電変換装置及び撮像システム |
| JP5235814B2 (ja) * | 2009-08-04 | 2013-07-10 | キヤノン株式会社 | 固体撮像装置 |
| JP5539104B2 (ja) * | 2009-09-24 | 2014-07-02 | キヤノン株式会社 | 光電変換装置およびそれを用いた撮像システム |
| JP5539105B2 (ja) * | 2009-09-24 | 2014-07-02 | キヤノン株式会社 | 光電変換装置およびそれを用いた撮像システム |
| JP5546222B2 (ja) * | 2009-12-04 | 2014-07-09 | キヤノン株式会社 | 固体撮像装置及び製造方法 |
| JP5656484B2 (ja) | 2010-07-07 | 2015-01-21 | キヤノン株式会社 | 固体撮像装置および撮像システム |
| JP5885401B2 (ja) | 2010-07-07 | 2016-03-15 | キヤノン株式会社 | 固体撮像装置および撮像システム |
| JP5645513B2 (ja) | 2010-07-07 | 2014-12-24 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| JP5751766B2 (ja) | 2010-07-07 | 2015-07-22 | キヤノン株式会社 | 固体撮像装置および撮像システム |
| JP5643555B2 (ja) | 2010-07-07 | 2014-12-17 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| JP5697371B2 (ja) | 2010-07-07 | 2015-04-08 | キヤノン株式会社 | 固体撮像装置および撮像システム |
| JP2012124299A (ja) * | 2010-12-08 | 2012-06-28 | Toshiba Corp | 裏面照射型固体撮像装置及びその製造方法 |
| TWI505453B (zh) * | 2011-07-12 | 2015-10-21 | Sony Corp | 固態成像裝置，用於驅動其之方法，用於製造其之方法，及電子裝置 |
| JP5967912B2 (ja) | 2011-12-02 | 2016-08-10 | キヤノン株式会社 | 固体撮像装置 |
| JP6172888B2 (ja) * | 2012-01-18 | 2017-08-02 | キヤノン株式会社 | 撮像装置および撮像システム |
| JP5956840B2 (ja) | 2012-06-20 | 2016-07-27 | キヤノン株式会社 | 固体撮像装置及びカメラ |
| JP5501503B2 (ja) * | 2013-03-28 | 2014-05-21 | キヤノン株式会社 | 光電変換装置及びそれを用いた撮像システム |
| JP6351789B2 (ja) * | 2017-04-27 | 2018-07-04 | キヤノン株式会社 | 光電変換装置 |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5352920A (en) * | 1988-06-06 | 1994-10-04 | Canon Kabushiki Kaisha | Photoelectric converter with light shielding sections |
| JPH05251684A (ja) | 1991-11-25 | 1993-09-28 | Eastman Kodak Co | ブルーミング防止特性を向上させたｃｃｄ画像センサ |
| JPH0689998A (ja) * | 1992-09-07 | 1994-03-29 | Sony Corp | 固体撮像装置 |
| JP3635681B2 (ja) * | 1994-07-15 | 2005-04-06 | ソニー株式会社 | バイアス回路の調整方法、電荷転送装置、及び電荷検出装置とその調整方法 |
| US5614744A (en) * | 1995-08-04 | 1997-03-25 | National Semiconductor Corporation | CMOS-based, low leakage active pixel array with anti-blooming isolation |
| JPH1098176A (ja) * | 1996-09-19 | 1998-04-14 | Toshiba Corp | 固体撮像装置 |
| JP2845216B2 (ja) * | 1996-09-27 | 1999-01-13 | 日本電気株式会社 | 固体撮像装置およびその製造方法 |
| US6160281A (en) | 1997-02-28 | 2000-12-12 | Eastman Kodak Company | Active pixel sensor with inter-pixel function sharing |
| WO1998057375A1 (en) * | 1997-06-11 | 1998-12-17 | Seiko Epson Corporation | Semiconductor device, liquid crystal display, and electronic apparatus including the same |
| JPH1174499A (ja) * | 1997-07-04 | 1999-03-16 | Toshiba Corp | 固体撮像装置及びその製造方法並びにその固体撮像装置を用いたシステム |
| KR100278285B1 (ko) * | 1998-02-28 | 2001-01-15 | 김영환 | 씨모스 이미지센서 및 그 제조방법 |
| US6778214B1 (en) * | 1998-03-04 | 2004-08-17 | Fuji Photo Film Co., Ltd. | Charge generation of solid state image pickup device |
| US6690423B1 (en) * | 1998-03-19 | 2004-02-10 | Kabushiki Kaisha Toshiba | Solid-state image pickup apparatus |
| JP3403062B2 (ja) | 1998-03-31 | 2003-05-06 | 株式会社東芝 | 固体撮像装置 |
| JP4200545B2 (ja) | 1998-06-08 | 2008-12-24 | ソニー株式会社 | 固体撮像素子およびその駆動方法、並びにカメラシステム |
| US6259124B1 (en) * | 1998-08-07 | 2001-07-10 | Eastman Kodak Company | Active pixel sensor with high fill factor blooming protection |
| JP3457551B2 (ja) * | 1998-11-09 | 2003-10-20 | 株式会社東芝 | 固体撮像装置 |
| US6326230B1 (en) * | 1999-01-06 | 2001-12-04 | California Institute Of Technology | High speed CMOS imager with motion artifact supression and anti-blooming |
| JP2000260971A (ja) | 1999-03-09 | 2000-09-22 | Canon Inc | 撮像装置 |
| JP3934827B2 (ja) * | 1999-06-30 | 2007-06-20 | 株式会社東芝 | 固体撮像装置 |
| JP2001024041A (ja) * | 1999-07-13 | 2001-01-26 | Oki Electric Ind Co Ltd | キャリアプロファイル検出方法 |
| KR100312974B1 (ko) * | 1999-10-22 | 2001-11-07 | 박종섭 | 이미지센서의 단위 화소 |
| TW494574B (en) | 1999-12-01 | 2002-07-11 | Innotech Corp | Solid state imaging device, method of manufacturing the same, and solid state imaging system |
| US6710804B1 (en) * | 2000-01-18 | 2004-03-23 | Eastman Kodak Company | CMOS active pixel image sensor with extended dynamic range and sensitivity |
| JP2002203954A (ja) | 2000-10-31 | 2002-07-19 | Sharp Corp | 回路内蔵受光素子 |
| JP3530159B2 (ja) * | 2001-08-22 | 2004-05-24 | 松下電器産業株式会社 | 固体撮像装置およびその製造方法 |
| JP3840203B2 (ja) * | 2002-06-27 | 2006-11-01 | キヤノン株式会社 | 固体撮像装置及び固体撮像装置を用いたカメラシステム |
| US6586789B1 (en) * | 2002-10-07 | 2003-07-01 | Lixin Zhao | Pixel image sensor |
-
2002
- 2002-12-03 JP JP2002351290A patent/JP4208559B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-02 EP EP03027647A patent/EP1427023A3/en not_active Withdrawn
- 2003-12-02 US US10/724,763 patent/US7456888B2/en not_active Expired - Fee Related
- 2003-12-03 CN CNB2003101197292A patent/CN100379007C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004186408A (ja) | 2004-07-02 |
| US20040119864A1 (en) | 2004-06-24 |
| EP1427023A2 (en) | 2004-06-09 |
| CN100379007C (zh) | 2008-04-02 |
| EP1427023A3 (en) | 2008-07-16 |
| US7456888B2 (en) | 2008-11-25 |
| CN1505162A (zh) | 2004-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4208559B2 (ja) | 光電変換装置 | |
| US12137294B2 (en) | Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus | |
| JP4514188B2 (ja) | 光電変換装置及び撮像装置 | |
| US11315976B2 (en) | Solid-state imaging device, manufacturing method of solid-state imaging device and electronic apparatus | |
| US20210335875A1 (en) | Solid-state imaging element, manufacturing method, and electronic device | |
| US8716719B2 (en) | Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus | |
| CN102208423B (zh) | 固体摄像装置、制造固体摄像装置的方法和电子设备 | |
| JP5671830B2 (ja) | 固体撮像素子、固体撮像素子の製造方法、および電子機器 | |
| JP5335271B2 (ja) | 光電変換装置及びそれを用いた撮像システム | |
| JP5531580B2 (ja) | 固体撮像装置、および、その製造方法、電子機器 | |
| US8482646B2 (en) | Image sensing device and camera | |
| JP5326507B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び電子機器 | |
| US8399914B2 (en) | Method for making solid-state imaging device | |
| JP4155568B2 (ja) | 固体撮像装置及びカメラ | |
| JP5453968B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
| CN103179357A (zh) | 固态摄像装置、固态摄像装置的制造方法以及电子装置 | |
| JPH02278874A (ja) | 固体撮像素子及びその製造方法 | |
| JP5701344B2 (ja) | 光電変換装置及びそれを用いた撮像システム | |
| JP2006344888A (ja) | 撮像装置 | |
| JP6029698B2 (ja) | 光電変換装置及びそれを用いた撮像システム | |
| JP2005136279A (ja) | 固体撮像装置の製造方法 | |
| JP2008153677A (ja) | 固体撮像装置及びカメラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051205 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080722 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080929 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081021 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4208559 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |