JP4300635B2 - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP4300635B2 JP4300635B2 JP20741199A JP20741199A JP4300635B2 JP 4300635 B2 JP4300635 B2 JP 4300635B2 JP 20741199 A JP20741199 A JP 20741199A JP 20741199 A JP20741199 A JP 20741199A JP 4300635 B2 JP4300635 B2 JP 4300635B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- mos transistor
- transistor
- voltage
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/803—Pixels having integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/571—Control of the dynamic range involving a non-linear response
- H04N25/573—Control of the dynamic range involving a non-linear response the logarithmic type
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は固体撮像装置に関するものであり、特に複数の画素を配置した固体撮像装置に関する。
【０００２】
【従来の技術】
固体撮像装置は、小型、軽量で低消費電力であるのみならず、画像歪や焼き付きが無く、振動や磁界などの環境条件に強い。又、ＬＳＩ（Large Scale Integrated circuit）と共通の工程又は類似の工程で製造できるので、信頼性が高く、量産にも適している。このため、ライン状に画素が配された固体撮像装置がファクシミリやフラットベッドスキャナに、マトリクス状に画素が配された固体撮像装置がビデオカメラやデジタルカメラなどに幅広く使用されている。ところで、このような固体撮像装置は光電変換素子で発生した光電荷を読み出す（取り出す）手段によってＣＣＤ型とＭＯＳ型に大きく分けられる。ＣＣＤ型は光電荷をポテンシャルの井戸に蓄積しつつ、転送するようになっており、ダイナミックレンジが狭いという欠点がある。一方、ＭＯＳ型はフォトダイオードのｐｎ接合容量に蓄積した電荷をＭＯＳトランジスタを通して読み出すようになっている。
【０００３】
ここで、従来のＭＯＳ型固体撮像装置の１画素当りの構成を図２０に示し説明する。同図において、ＰＤはフォトダイオードであり、そのカソードがＭＯＳトランジスタＴ１のゲートとＭＯＳトランジスタＴ２のドレインに接続されている。ＭＯＳトランジスタＴ１のソースはＭＯＳトランジスタＴ３のドレインに接続され、ＭＯＳトランジスタＴ３のソースは出力信号線Ｖoutへ接続されている。またＭＯＳトランジスタＴ１のドレインには直流電圧ＶPDが印加され、ＭＯＳトランジスタＴ２のソースとフォトダイオードのアノードには直流電圧ＶPSが印加されている。
【０００４】
フォトダイオードＰＤに光が入射すると、光電荷が発生し、その電荷はＭＯＳトランジスタＴ１のゲートに蓄積される。ここで、ＭＯＳトランジスタＴ３のゲートにパルスφＶを与えてＭＯＳトランジスタＴ３をＯＮすると、ＭＯＳトランジスタＴ１のゲートの電荷に比例した電流がＭＯＳトランジスタＴ１、Ｔ３を通って出力信号線Ｖoutへ導出される。このようにして入射光量に比例した出力電流を読み出すことができる。信号読み出し後はＭＯＳトランジスタＴ３をＯＦＦにするとともに、ＭＯＳトランジスタＴ２のゲートに信号φＲＳを与えてＭＯＳトランジスタＴ２をＯＮすることでＭＯＳトランジスタＴ１のゲート電圧を初期化させることができる。
【０００５】
【発明が解決しようとする課題】
このように、従来のＭＯＳ型の固体撮像装置は各画素においてフォトダイオードで発生しＭＯＳトランジスタのゲートに蓄積された光電荷をそのまま読み出すものであったからダイナミックレンジが狭く、そのため露光量を精密に制御しなければならず、しかも露光量を精密に制御しても暗い部分が黒くつぶれたり、明るい部分が飽和したりしていた。一方、本出願人は、入射した光量に応じた光電流を発生しうる感光手段と、光電流を入力するＭＯＳトランジスタと、このＭＯＳトランジスタをサブスレッショルド電流が流れうる状態にバイアスするバイアス手段とを備え、光電流を対数変換するようにした固体撮像装置を提案した（特開平３−１９２７６４号公報参照）。このような固体撮像装置は、広いダイナミックレンジを有しているものの、画素毎に設けられたＭＯＳトランジスタの閾値特性が異なることがあり、画素毎に感度が異なる場合がある。よって、予め輝度が一様な明るい光（一様光）を照射することによって得られた出力を、被写体の撮像時の各画素の出力を補正する補正データとして保持する必要がある。
【０００６】
しかしながら、操作者が外部光源を用いて各画素を照射するのは煩雑であったり、又、うまく一様に露光できないなどの問題がある。又、一様光の照射機構を撮像装置に設けると撮像装置の構成が煩雑になるという問題があった。本発明はこのような点に鑑みなされたものであって、予め一様光を照射することなく、被写体の撮像時における各画素の出力を補正する補正データを獲得することができる固体撮像装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記の目的を達成するため請求項１に記載の固体撮像装置は、入射した光量に応じた電気信号を発生する感光素子を有するとともに該電気信号を自然対数的に変換する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた複数の画素を有する固体撮像装置において、前記光電変換手段内に電荷を注入することによって、各画素の前記光電変換手段の感度のバラツキを検出する検出手段を有し、前記光電変換手段が、第１電極に直流電圧が印加された光電変換素子と、第１電極と第２電極と制御電極とを備え、第１電極が光電変換素子の第２電極に接続され、光電変換素子からの出力電流が流れ込む第１のトランジスタと、第１電極と第２電極と制御電極とを備え、第１電極に直流電圧が印加されるとともに制御電極が前記第１のトランジスタの第１電極に接続され、第２電極から電気信号を出力する第２のトランジスタとから構成され、前記第１のトランジスタの制御電極に直流電圧を印加するための第１のスイッチ手段と、前記第１のトランジスタの制御電極と前記第２のトランジスタの制御電極との間に設けられた第２のスイッチ手段と、を有し、前記各画素の感度のバラツキを検出するとき、前記第１のスイッチ手段をＯＮするとともに、前記第２のスイッチ手段をＯＦＦすることによって、前記第１のトランジスタの制御電極に一定の直流電圧を印加するとともに、前記第１のトランジスタの制御電極と前記第２のトランジスタの制御電極とを切断状態にし、前記各画素に撮像動作をさせるとき、前記第１のスイッチ手段をＯＦＦするとともに、前記第２のスイッチ手段をＯＮすることによって、前記 第１のトランジスタの制御電極と前記第２のトランジスタの制御電極を接続状態にすることを特徴とする。
【０００８】
このような固体撮像装置において、請求項２に記載するように、前記画素をマトリクス状に配設することによって、エリアセンサとしてビデオカメラやデジタルカメラなどの撮像装置に用いられる。
【０００９】
請求項３に記載の固体撮像装置は、請求項１又は請求項２に記載の固体撮像装置において、前記光電変換手段から出力される電気信号を積分する積分回路を有し、該積分回路で積分した信号を前記導出路を介して前記出力信号線へ導出することを特徴とする。
【００１０】
このような構成によると、各画素からの出力信号は積分回路で積分されるので、この出力信号に含まれる光源の変動成分や高周波のノイズは、積分回路で吸収され除去される。又、請求項４に記載するように、前記積分した信号を前記出力信号線へ出力した後に、前記積分回路の電荷を放出するリセット手段を設けることによって、各画素が出力を行った後に、初期化することができる。このリセット手段は、請求項５に記載するように、第１電極と第２電極と制御電極とを備え、前記積分回路に第１電極が接続されたトランジスタとすることによって、該トランジスタの制御電極に印加する電圧のレベルを変化して該トランジスタを導通させて、前記積分回路に蓄積された電荷を放出することができる。
【００１１】
請求項６に記載の固体撮像装置は、請求項１〜請求項５に記載の固体撮像装置において、前記各画素が、前記光電変換手段の出力信号を増幅する増幅用トランジスタを有しており、該増幅用トランジスタの出力信号を前記導出路を介して前記出力信号線へ出力することを特徴とする。
【００１２】
このような固体撮像装置によると、増幅用トランジスタによって、出力信号が増幅されて充分な大きさとなって出力されるので、感度の良い撮像信号となる。このような固体撮像装置において、請求項７に記載するように、前記出力信号線に接続されたその総数が全画素数より少ない負荷抵抗又は定電流源を設けても良い。
【００１３】
負荷抵抗又は定電流源として請求項８に記載するように、前記出力信号線に接続された第１電極と、直流電圧に接続された第２電極と、直流電圧に接続された制御電極とを有する抵抗用トランジスタとしても良い。又、増幅用トランジスタをＮチャネルのＭＯＳトランジスタとする場合、請求項９に記載するように、前記増幅用トランジスタの第１電極に印加される直流電圧を、前記抵抗用トランジスタの第２電極に接続される直流電圧よりも高電位とすればよい。又、増幅用トランジスタをＰチャネルのＭＯＳトランジスタとする場合、請求項１０に記載するように、前記増幅用トランジスタの第１電極に印加される直流電圧を、前記抵抗用トランジスタの第２電極に接続される直流電圧よりも低電位とすればよい。更に、導出路としては、請求項１１に記載するように、全画素の中から所定のものを順次選択し、選択された画素からの出力信号を出力信号線に導出するスイッチを含むものを用いても良い。
【００１５】
このような固体撮像装置において、請求項１２に記載するように、前記第１のスイッチ手段を、第１電極と第２電極と制御電極とを備え、第１電極が前記第１のトランジスタの制御電極に接続されるとともに第２電極に直流電圧が印加された第３のトランジスタとし、前記第２のスイッチ手段を、第１電極と第２電極と制御電極とを備え、第１電極が前記第１のトランジスタの制御電極に接続されるとともに第２電極が前記第２のトランジスタの制御電極に接続された第４のトランジスタとすることで、前記第３のトランジスタの制御電極に信号を与えて前記第３のトランジスタをＯＮするとともに、前記第４のトランジスタをＯＦＦすることによって、前記第１のトランジスタの制御電極に一定の直流電圧を印加するとともに、前記第１のトランジスタの制御電極と前記第２のトランジスタの制御電極とを切断状態にして前記各画素の感度のバラツキを検出し、前記第３のトランジスタをＯＦＦするとともに、前記第４のトランジスタの制御電極に信号を与えて前記第４のトランジスタをＯＮすることによって、前記第１のトランジスタの制御電極と前記第２のトランジスタの制御電極を接続状態にして前記各画素に撮像動作をさせることができる。
【００１６】
請求項１３に記載の固体撮像装置は、請求項１〜請求項１２のいずれかに記載の固体撮像装置において、前記各画素が撮像動作を行うときの前記光電変換手段の動作状態を、前記電気信号を線形的に変換する第１状態と、前記電気信号を自然対数的に変換する第２状態とに切換可能としたことを特徴とする。
【００１７】
このような構成の固体撮像装置によると、被写体の輝度状態及び撮像時の環境に応じて、ダイナミックレンジを変更することができる。例えば、フォトダイオードで発生した光電荷をＭＯＳトランジスタを用いて変換する場合、このＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させると、対数変換状態（第２状態）となり、ダイナミックレンジが大きくとれる。しかしながら、低輝度で動く被写体を撮像すると、対数変換動作では、残像が目立ちやすい。
【００１８】
それは、対数変換動作では、ＭＯＳトランジスタがＯＮ状態となっていてフォトダイオードの発生する電気信号をリアルタイムで対数変換してＭＯＳトランジスタから出力するが、ＭＯＳトランジスタのゲート側の電荷及びこのゲートに接続されたフォトダイオードの寄生容量などに蓄積された電荷が放電されず、前の情報が残るからである。これは、輝度が低い場合に特に目立つ。又、対数変換では、一般に変換出力が小さいので、Ｓ／Ｎ比（信号／ノイズ比）が悪くなりがちである。
【００１９】
これに対して、ＭＯＳトランジスタをＯＦＦ状態にしている線形変換状態（第１状態）では、ダイナミックレンジは狭いが、光電変換手段から出力される信号は大きく得られるので、Ｓ／Ｎ比がよい。これは、ＯＦＦ状態のＭＯＳトランジスタのゲートやフォトダイオードで光電荷が積分されるからである。又、リセットされることにより、前の情報が残らないようにできる。
【００２０】
従って、低輝度から高輝度の広い範囲にわたる被写体の撮像には、光電変換手段を第２状態（対数変換）に切り換えて使用し、低輝度の被写体や、輝度範囲の狭い被写体の撮像には、光電変換手段を第１状態（線形変換）に切り換えて使用すると良い。
【００２１】
又、請求項１４に記載の固体撮像装置のように、請求項１〜請求項１２のいずれかに記載の固体撮像装置において、前記各画素が撮像動作を行うとき、前記第１のトランジスタの第１電極と第２電極の電位差を変化させることによって、光電変換手段の動作を、第１状態と第２状態とに切り換えるようにしても良い。
【００２２】
請求項１５に記載の固体撮像装置のように、請求項１〜請求項１４のいずれかに記載の固体撮像装置において、各画素の光電変換手段の感度のバラツキを検出するとき、前記感光素子を暗状態に保つようにしても良い。
【００２３】
請求項１６に記載の固体撮像装置は、画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、フォトダイオードと、該フォトダイオードの一方の電極に第１電極が接続された第１ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタのゲート電極に第１電極が接続され、第２電極に直流電圧が印加される第２ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタのゲート電極に第１電極が接続され、第２電極が前記第１ＭＯＳトランジスタの第１電極に接続された第３ＭＯＳトランジスタと、該第１ＭＯＳトランジスタの第１電極にゲート電極が接続された第４ＭＯＳトランジスタと、を有し、前記各画素の感度のバラツキを検出するとき、前記第２ＭＯＳトランジスタのゲート電極に信号を与えて前記第２ＭＯＳトランジスタをＯＮするとともに、前記第３ＭＯＳトランジスタをＯＦＦすることによって、前記第１ＭＯＳトランジスタのゲート電極に一定の直流電圧を印加するとともに、前記第１ＭＯＳトランジスタのゲート電極と前記第４ＭＯＳトランジスタのゲート電極とを切断状態にし、前記各画素に撮像動作をさせるとき、前記第２ＭＯＳトランジスタをＯＦＦするとともに、前記第３ＭＯＳトランジスタのゲート電極に信号を与えて前記第３ＭＯＳトランジスタをＯＮすることによって、前記第１ＭＯＳトランジスタのゲート電極と前記第４ＭＯＳトランジスタのゲート電極を接続状態にすることを特徴とする。
【００２４】
このような固体撮像装置において、請求項１７に記載するように、前記画素に撮像動作をさせる場合、前記フォトダイオードから出力される電気信号を自然対数的に変換して前記第４ＭＯＳトランジスタの第２電極から出力させるときは、前記第１ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させ、一方、前記フォトダイオードから出力される電気信号を線形的に変換して前記第４ＭＯＳトランジスタの第２電極から出力させるときは、前記第１ＭＯＳトランジスタの第２電極と前記フォトダイオードの他方の電極の電位を接近させることにより前記第１ＭＯＳトランジスタを不作動状態とするとともに、電気信号を出力させた後、前記第２ＭＯＳトランジスタのゲート電極に入力する電圧のレベルを切り換えることによって前記第２ＭＯＳトランジスタを導通させて、前記第１ＭＯＳトランジスタの第１電極及びゲート電極に蓄積された電荷を放出してリセットさせる。
【００２５】
又、請求項１８に記載するように、前記画素に、第１電極が前記第４ＭＯＳトランジスタの第２電極に接続され、第２電極が出力信号線に接続され、ゲート電極が行選択線に接続された第５ＭＯＳトランジスタを設けても良い。又、請求項１９に記載の固体撮像装置のように、前記画素に、第１電極に直流電圧が印加され、ゲート電極が前記第４ＭＯＳトランジスタの第２電極に接続されるとともに、前記第４ＭＯＳトランジスタの第２電極から出力される出力信号を増幅する第６ＭＯＳトランジスタを設けても良い。
【００２６】
請求項２０に記載の固体撮像装置は、請求項１８又は請求項１９に記載の固体撮像装置において、前記画素が、前記第４ＭＯＳトランジスタの第２電極に一端が接続されとともに、前記第４ＭＯＳトランジスタの第１電極にリセット電圧が与えられたときに前記第４ＭＯＳトランジスタを介してリセットされるキャパシタを有することを特徴とする。
【００２７】
請求項２１に記載の固体撮像装置は、請求項１８又は請求項１９に記載の固体撮像装置において、前記第４ＭＯＳトランジスタの第１電極に直流電圧が印加されるとともに、前記画素が、前記第４ＭＯＳトランジスタの第２電極に第１電極が接続され第２電極に直流電圧が接続された第７ＭＯＳトランジスタと、前記第４ＭＯＳトランジスタの第２電極に一端が接続される信号線に接続されるとともに、前記第７ＭＯＳトランジスタのゲート電極にリセット電圧が与えられたときに前記第７ＭＯＳトランジスタを介してリセットされるキャパシタと、を有することを特徴とする。
【００２８】
請求項２２に記載の固体撮像装置は、請求項１６〜請求項２１のいずれかに記載の固体撮像装置において、前記画素に対し前記出力信号線を介して接続された負荷抵抗又は定電流源を成すＭＯＳトランジスタを備えていることを特徴とする。
【００２９】
請求項２３に記載の固体撮像装置のように、請求項１６〜請求項２２のいずれかに記載の固体撮像装置において、各画素の光電変換手段の感度のバラツキを検出するとき、前記感光素子を暗状態に保つようにしても良い。
【００３０】
【発明の実施の形態】
＜画素構成の第１例＞
以下、本発明の固体撮像装置の各実施形態を図面を参照して説明する。図１は本発明の一実施形態である二次元のＭＯＳ型固体撮像装置の一部の構成を概略的に示している。同図において、Ｇ11〜Ｇｍｎは行列配置（マトリクス配置）された画素を示している。２は垂直走査回路であり、行（ライン）４−１、４−２、・・・、４−ｎを順次走査していく。３は水平走査回路であり、画素から出力信号線６−１、６−２、・・・、６−ｍに導出された光電変換信号を画素ごとに水平方向に順次読み出す。５は電源ラインである。各画素に対し、上記ライン４−１、４−２・・・、４−ｎや出力信号線６−１、６−２・・・、６−ｍ、電源ライン５だけでなく、他のライン（例えば、クロックラインやバイアス供給ライン等）も接続されるが、図１ではこれらについて省略し、図２に示す第１の実施形態において示している。
【００３１】
出力信号線６−１、６−２、・・・、６−ｍごとにＮチャネルのＭＯＳトランジスタＱ２が図示の如く１つずつ設けられている。ＭＯＳトランジスタＱ２のドレインは出力信号線６−１に接続され、ソースは最終的な信号線９に接続され、ゲートは水平走査回路３に接続されている。尚、後述するように各画素内にはスイッチ用のＮチャネルの第５ＭＯＳトランジスタＴ５も設けられている。ここで、ＭＯＳトランジスタＴ５は行の選択を行うものであり、ＭＯＳトランジスタＱ２は列の選択を行うものである。
【００３２】
＜第１の実施形態＞
図１に示した画素構成の第１例の各画素に適用される第１の実施形態（図２）について、図面を参照して説明する。
【００３３】
図２において、ｐｎフォトダイオードＰＤが感光部（光電変換部）を形成している。そのフォトダイオードＰＤのアノードは第１ＭＯＳトランジスタＴ１のドレイン、第３ＭＯＳトランジスタＴ３のドレイン及び第４ＭＯＳトランジスタＴ４のゲートに接続されている。ＭＯＳトランジスタＴ４のソースは行選択用の第５ＭＯＳトランジスタＴ５のドレインに接続されている。ＭＯＳトランジスタＴ５のソースは出力信号線６（この出力信号線６は図１の６−１、６−２、・・・、６−ｍに対応する）へ接続されている。尚、ＭＯＳトランジスタＴ１〜Ｔ５は、それぞれ、ＮチャネルのＭＯＳトランジスタでバックゲートが接地されている。
【００３４】
又、フォトダイオードＰＤのカソードには直流電圧ＶPDが印加されるようになっている。一方、ＭＯＳトランジスタＴ１のソースには信号φＶPSが印加され、ＭＯＳトランジスタＴ４のソースには他端に信号φＶPSが印加されるキャパシタＣの一端が接続される。ＭＯＳトランジスタＴ２のソースに直流電圧ＶRBが印加され、そのゲートに信号φＶRSが入力されるとともに、そのドレインにＭＯＳトランジスタＴ１のゲート及びＭＯＳトランジスタＴ３のソースが接続される。ＭＯＳトランジスタＴ４のドレインには信号φＤが入力される。又、ＭＯＳトランジスタＴ３のゲートに信号φＳＷが入力される。更に、ＭＯＳトランジスタＴ５のゲートには信号φＶが入力される。尚、本実施形態において、信号φＶPSは、２値的に変化するものとし、ＭＯＳトランジスタＴ１をサブスレッショルド領域で動作させるための電圧をローレベルとし、直流電圧ＶPDと略等しい電圧をハイレベルとする。
【００３５】
このような回路構成の画素において、ＭＯＳトランジスタＴ１をサブスレッショルド領域で動作させるときに必要となるＭＯＳトランジスタＴ１のゲートに生じる閾値ＴＨを検出する方法（即ち、各画素の感度バラツキを検出する方法）を図２及び図３を用いて以下に説明する。尚、図３（ａ）は、フォトダイオードＰＤ及びＭＯＳトランジスタＴ１の構造を示した図で、図３（ｂ），（ｃ）はフォトダイオードＰＤ及びＭＯＳトランジスタＴ１のポテンシャルの関係を示した図である。又、図３（ｂ），（ｃ）のポテンシャル図に示す矢印の方向は、ポテンシャルが高くなる方向を示す。
【００３６】
ところで、フォトダイオードＰＤは、例えば、図３（ａ）のように、Ｐ型の半導体基板（以下、「Ｐ型基板」という。）１０に、Ｎ型ウェル層１１を形成するとともに、そのＮ型ウェル層１１にＰ型拡散層１２を設けることによって形成される。又、ＭＯＳトランジスタＴ１は、Ｐ型基板１０にＮ型拡散層１３，１４を形成し、且つ、そのＮ型拡散層１３，１４間のチャンネル上に順次、酸化膜１５とポリシリコン層１６を形成することによって構成される。ここで、Ｎ型ウェル層１１がフォトダイオードＰＤのカソード側を形成するとともに、Ｐ型拡散層１２がアノード側を形成する。又、Ｎ型拡散層１３，１４が、それぞれＭＯＳトランジスタＴ１のドレイン、ソースを形成するとともに、酸化膜１５及びポリシリコン層１６がそれぞれゲート絶縁膜とゲート電極を形成する。尚、ここで、Ｐ型基板１０において、Ｎ型拡散層１３，１４の間の領域をゲート下領域ということにする。
【００３７】
（１）各画素の感度のバラツキの検出方法について
まず、信号φＳＷの電圧をローレベルにしてＭＯＳトランジスタＴ３をＯＦＦにするとともに、信号φＶRSの電圧をハイレベルにしてＭＯＳトランジスタＴ２をＯＮにする。又、信号φＶをローレベルにしてＭＯＳトランジスタＴ５もＯＦＦにする。このようにしてＭＯＳトランジスタＴ１のゲートとＭＯＳトランジスタＴ４のゲートとの接続を遮断するとともに、ＭＯＳトランジスタＴ１のゲートに直流電圧ＶRBを印加する。又、信号φＤの電圧をハイレベル（直流電圧ＶPDと同じ又は直流電圧ＶPDに近い電位）にする。尚、本実施形態においては、電荷注入によりトランジスタの閾値の検出を行うので、各画素のバラツキ検出を行う際、感光素子であるフォトダイオードには一様光など検出のための特別な照明を当てる必要が無い。尚、この点は後述する各実施形態についても当てはまる。
【００３８】
次に、ＭＯＳトランジスタＴ１のソースに入力する信号φＶPSの電圧を低くする。信号φＶPSの電圧を低くすることによって、ＭＯＳトランジスタＴ１におけるポテンシャルの関係が、図３（ｂ）のように、ＭＯＳトランジスタＴ１のドレイン、ゲート下領域、及びソースにおけるポテンシャルが、ドレイン、ゲート下領域、ソースの順に高くなる。よって、ＭＯＳトランジスタＴ１のソースから負の電荷ＥがＭＯＳトランジスタＴ１に流れ込む。このとき、電荷の蓄積時間はごく短いので、実際的に正の電荷がＭＯＳトランジスタＴ１のドレインに向かって流れることが無い。そのため、ＭＯＳトランジスタＴ１のドレイン・ソース間に負の電荷が蓄積される。
【００３９】
そして、次に、信号φＶPSの電圧を直流電圧ＶPDと同じ又は直流電圧ＶPDに近い電位にすることによって、図３（ｃ）のように、ＭＯＳトランジスタＴ１のソースのポテンシャルをゲート下領域のポテンシャルよりも高くする。よって、ＭＯＳトランジスタＴ１のドレイン・ソース間に蓄積された負の電荷が、信号線φＶPSに流れ出す。しかしながら、ＭＯＳトランジスタＴ１のドレインのポテンシャルが、ゲート下領域のポテンシャルよりも高いので、ＭＯＳトランジスタＴ１のドレインに蓄積された負の電荷の一部Ｅ’がＭＯＳトランジスタＴ１のドレインに残る。ＭＯＳトランジスタＴ１のゲート下領域のポテンシャルは、ゲート電圧をＶＧ、閾値電圧をＶTHとすると、（ＶＧ−ＶTH）に比例する。よって、ＭＯＳトランジスタＴ１のドレインに残る負の電荷量は、ゲートにかかる電圧が一定の直流電圧ＶRBであるので、（ＶRB−ＶTH）に比例する。
【００４０】
このようにＭＯＳトランジスタＴ１のドレイン電圧は閾値電圧ＶTHに対応した電圧となり、このＭＯＳトランジスタＴ１のドレイン電圧がＭＯＳトランジスタＴ４のゲートに現れる。このＭＯＳトランジスタＴ４のゲートに現れる電圧は、ＭＯＳトランジスタＴ１のドレインに蓄積された負の電荷量に比例するので、閾値電圧ＶTHに比例することがわかる。このＭＯＳトランジスタＴ４のゲート電圧によって、ＭＯＳトランジスタＴ４に電流が流れ、キャパシタＣに電荷が蓄積されるとともに接続ノードａの電位が上昇する。そして、信号φＶをハイレベルにしてＭＯＳトランジスタＴ５をＯＮすることによって、キャパシタＣに蓄積された電荷が出力電流として出力信号線６に導出される。このようにして画素毎に、そのＭＯＳトランジスタＴ１の閾値電圧ＶTHに比例した電流が出力信号線６に導出されて、各画素からの出力を補正するための補正データとして検出することができる。更にいえば、この閾値電圧ＶTHに比例した電流は図１の信号線９から画素毎にシリアルに出力され、後続回路においてメモリに画素毎の補正データとして記憶しておく。そして、実際の撮像時の出力電流を前記記憶されている補正データで画素毎に補正すれば、出力信号から画素のバラツキによる成分を取り除くことができる。尚、この補正方法の具体例は後述する図１９に示している。
【００４１】
さて、上述のように補正データを検出した後、ＭＯＳトランジスタＴ５をＯＦＦとするとともに信号φＤをローレベルにしてＭＯＳトランジスタＴ４を通して信号φＤの信号線路へキャパシタＣに蓄積された電荷を放電することによって、キャパシタＣ及び接続ノードａの電位が初期化される。しかる後、ＭＯＳトランジスタＴ３をＯＮにすることによって、ＭＯＳトランジスタＴ２，Ｔ３を通して、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１のドレイン及びＭＯＳトランジスタＴ４のゲートに蓄積された電荷を放電して初期化する。
【００４２】
感度バラツキの検出自体はごく短時間で行われるので、以上の過程において、バラツキ検出を行う際にフォトダイオードへ光が入射していても構わないが、好ましくは、フォトダイオードには閾値バラツキの検出に影響がでるような強い光が照射されないように保つようにする。暗状態にすることが好ましいが、強い光が照射されない常光の下であっても良い。このようにすると、フォトダイオードから不必要な電気信号が発生せずバラツキ検出をより正確に行うことができる。尚、この点は後述する各実施形態についても当てはまる。
【００４３】
（２）各画素への入射光を電気信号に変換する動作について
この実施形態において、信号φＶPSの電圧値を切り換えてＭＯＳトランジスタＴ１のバイアスを変えることにより、単一の画素において出力信号線６に導出される出力信号をフォトダイオードＰＤが入射光に応じて出力する電気信号（以下、「光電流」という。）に対して自然対数的に変換させる場合と、線形的に変換させる場合とを実現することができる。尚、このとき、信号φＳＷをハイレベルにしてＭＯＳトランジスタＴ３をＯＮの状態にし、ＭＯＳトランジスタＴ１，Ｔ４のゲートが接続されたのと等価の状態にしておく。以下、これらの各場合について説明する。
【００４４】
（２−１） 光電流を自然対数的に変換して出力する場合。
まず、信号φＶPSをローレベルとし、ＭＯＳトランジスタＴ１，Ｔ４がサブスレッショルド領域で動作するようにバイアスされているときの動作について、図２及び図４を用いて説明する。このとき、ＭＯＳトランジスタＴ２のゲートには、ローレベルの信号φＶRSが与えられるので、ＭＯＳトランジスタＴ２はＯＦＦとなり、実質的に存在しないことと等価になる。尚、図４中に示す矢印の方向は、ポテンシャルが高くなる方向を示す。
【００４５】
ところで、フォトダイオードＰＤ及びＭＯＳトランジスタＴ１のポテンシャルは、信号φＶPSがローレベルのとき、図４（ａ）のようになる。図２の回路において、フォトダイオードＰＤに光が入射すると光電流が発生し、ＭＯＳトランジスタのサブスレッショルド特性により、前記光電流を自然対数的に変換した値の電圧がＭＯＳトランジスタＴ１，Ｔ４のゲートに発生する。この電圧により、ＭＯＳトランジスタＴ４に電流が流れ、キャパシタＣには前記光電流の積分値を自然対数的に変換した値と同等の電荷が蓄積される。つまり、キャパシタＣとＭＯＳトランジスタＴ４のソースとの接続ノードａに、前記光電流の積分値を自然対数的に変換した値に比例した電圧が生じることになる。ただし、このとき、ＭＯＳトランジスタＴ５はＯＦＦの状態としておく。
【００４６】
次に、ＭＯＳトランジスタＴ５のゲートにパルス信号φＶを与えて、ＭＯＳトランジスタＴ５をＯＮにすると、キャパシタＣに蓄積された電荷が、出力電流として出力信号線６に導出される。この出力信号線６に導出される電流は前記光電流の積分値を自然対数的に変換した値となる。このようにして入射光量の対数値に比例した信号（出力電流）を読み出すことができる。又、信号読み出し後、ＭＯＳトランジスタＴ５をＯＦＦする。この後、信号φＤをローレベルにしてＭＯＳトランジスタＴ４を通して信号φＤの信号線路へキャパシタＣに蓄積された電荷を放出することによって、キャパシタＣ及び接続ノードａの電位が初期化される。以上の動作を所定の時間間隔で繰り返すことにより、刻々と変化する被写体像を広いダイナミックレンジで連続的に撮像することができる。尚、このように入射光量に対してその出力電流を自然対数的に変換する場合、信号φＶRSは、常にローレベルのままである。
【００４７】
（２−２） 光電流を線形的に変換して出力する場合。
次に、信号φＶPSをハイレベルとしたときの動作について説明する。このとき、フォトダイオードＰＤ及びＭＯＳトランジスタＴ１のポテンシャルは、図４（ｂ）のようになる。よって、ＭＯＳトランジスタＴ１は実質的にＯＦＦ状態となり、ＭＯＳトランジスタＴ１のソース・ドレイン間に電流が流れない。又、ＭＯＳトランジスタＴ２のゲートに与える信号φＶRSをローレベルに保ち、ＭＯＳトランジスタＴ２はＯＦＦする。
【００４８】
そして、まず、ＭＯＳトランジスタＴ５をＯＦＦするとともに信号φＤをローレベル（信号φＶPSよりも低い電位）にするとキャパシタＣの電荷がＭＯＳトランジスタＴ４を通して信号φＤの信号線路へ放電され、それによってキャパシタＣをリセットして、接続ノードａの電位を例えば直流電圧ＶPDより低い電位に初期化する。この電位はキャパシタＣによって保持される。その後、φＤをハイレベル（直流電圧ＶPDと同じ又は直流電圧ＶPDに近い電位）に戻す。このような状態において、フォトダイオードＰＤに光が入射すると光電流が発生する。このとき、ＭＯＳトランジスタＴ１のバックゲートとゲートとの間やフォトダイオードＰＤの接合容量などでキャパシタを構成するので、光電流による電荷が主としてＭＯＳトランジスタＴ１，Ｔ４のゲートに蓄積される。よって、ＭＯＳトランジスタＴ１，Ｔ４のゲート電圧が前記光電流を積分した値に比例した値になる。
【００４９】
今、接続ノードａの電位が直流電圧ＶPDより低いので、ＭＯＳトランジスタＴ４はＯＮし、ＭＯＳトランジスタＴ４のゲート電圧に応じたドレイン電流がＭＯＳトランジスタＴ４を流れ、ＭＯＳトランジスタＴ４のゲート電圧に比例した量の電荷がキャパシタＣに蓄積される。よって、接続ノードａの電位が前記光電流を積分した値に比例した値になる。次に、ＭＯＳトランジスタＴ５のゲートにパルス信号φＶを与えて、ＭＯＳトランジスタＴ５をＯＮにすると、キャパシタＣに蓄積された電荷が、出力電流として出力信号線６に導出される。この出力電流は前記光電流の積分値を線形的に変換した値となる。
【００５０】
このようにして入射光量に比例した信号（出力電流）を読み出すことができる。又、この後、ＭＯＳトランジスタＴ５をＯＦＦとするとともに信号φＤをローレベルにしてＭＯＳトランジスタＴ４を通して信号φＤの信号線路へ放電することによって、キャパシタＣ及び接続ノードａの電位が初期化される。しかる後、ＭＯＳトランジスタＴ２のゲートにハイレベルの信号φＶRSを与えることで、ＭＯＳトランジスタＴ２をＯＮとして、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１のドレイン電圧及びＭＯＳトランジスタＴ１，Ｔ４のゲート電圧を初期化させる。以上の動作を所定の時間間隔で繰り返すことにより、刻々と変化する被写体像をＳ／Ｎ比の良好な状態で連続的に撮像することができる。
【００５１】
このように、本実施形態においては、簡単な電位操作により同一の画素で複数の出力特性を切り換えることが可能になる。尚、信号を対数変換して出力する状態から線形変換して出力する状態に切り換える際には、まずφＶPSの電位調整により出力の切り換えを行ってから、ＭＯＳトランジスタＴ２によるＭＯＳトランジスタＴ１などのリセットを行うことが好ましい。一方、信号を線形変換して出力する状態から対数変換して出力する状態に切り換える際には、ＭＯＳトランジスタＴ２によるＭＯＳトランジスタＴ１などのリセットは特に必要ない。これは、ＭＯＳトランジスタＴ１が完全なＯＦＦ状態ではないことに起因してＭＯＳトランジスタＴ１に蓄積されたキャリアは逆極性のキャリアによってうち消されるためである。
【００５２】
又、各画素からの信号読み出しは電荷結合素子（ＣＣＤ）を用いて行うようにしてもかまわない。この場合、図２のＭＯＳトランジスタＴ５に相当するポテンシャルレベルを可変としたポテンシャルの障壁を設けることにより、ＣＣＤへの電荷読み出しを行えばよい。
【００５３】
＜画素構成の第２例＞
図５は本発明の他の実施形態である二次元のＭＯＳ型固体撮像装置の一部の構成を概略的に示している。同図において、Ｇ11〜Ｇｍｎは行列配置（マトリクス配置）された画素を示している。２は垂直走査回路であり、行（ライン）４−１、４−２、・・・、４−ｎを順次走査していく。３は水平走査回路であり、画素から出力信号線６−１、６−２、・・・、６−ｍに導出された光電変換信号を画素ごとに水平方向に順次読み出す。５は電源ラインである。各画素に対し、上記ライン４−１、４−２・・・、４−ｎや出力信号線６−１、６−２・・・、６−ｍ、電源ライン５だけでなく、他のライン（例えば、クロックラインやバイアス供給ライン等）も接続されるが、図５ではこれらについて省略し、図７以降の各実施形態において示している。
【００５４】
出力信号線６−１、６−２、・・・、６−ｍごとにＮチャネルのＭＯＳトランジスタＱ１、Ｑ２が図示の如く１組ずつ設けられている。ＭＯＳトランジスタＱ１のゲートは直流電圧線７に接続され、ドレインは出力信号線６−１に接続され、ソースは直流電圧ＶPS’のライン８に接続されている。一方、ＭＯＳトランジスタＱ２のドレインは出力信号線６−１に接続され、ソースは最終的な信号線９に接続され、ゲートは水平走査回路３に接続されている。
【００５５】
画素Ｇ11〜Ｇｍｎには、後述するように、それらの画素で発生した光電荷に基づく信号を出力するＮチャネルのＭＯＳトランジスタＴａが設けられている。ＭＯＳトランジスタＴａと上記ＭＯＳトランジスタＱ１との接続関係は図６（ａ）のようになる。このＭＯＳトランジスタＴａは、第２及び第３の実施形態では、第６ＭＯＳトランジスタＴ６に、第４及び第５の実施形態では、第４ＭＯＳトランジスタＴ４に相当する。ここで、ＭＯＳトランジスタＱ１のソースに接続される直流電圧ＶPS’と、ＭＯＳトランジスタＴａのドレインに接続される直流電圧ＶPD’との関係はＶPD’＞ＶPS’であり、直流電圧ＶPS’は例えばグランド電圧（接地）である。この回路構成は上段のＭＯＳトランジスタＴａのゲートに信号が入力され、下段のＭＯＳトランジスタＱ１のゲートには直流電圧ＤＣが常時印加される。このため下段のＭＯＳトランジスタＱ１は抵抗又は定電流源と等価であり、図６（ａ）の回路はソースフォロワ型の増幅回路となっている。この場合、ＭＯＳトランジスタＴａから増幅出力されるのは電流であると考えてよい。
【００５６】
ＭＯＳトランジスタＱ２は水平走査回路３によって制御され、スイッチ素子として動作する。尚、後述するように図７以降の各実施形態の画素内にはスイッチ用のＮチャネルの第５ＭＯＳトランジスタＴ５も設けられている。この第５ＭＯＳトランジスタＴ５も含めて表わすと、図６（ａ）の回路は正確には図６（ｂ）のようになる。即ち、ＭＯＳトランジスタＴ５がＭＯＳトランジスタＱ１とＭＯＳトランジスタＴａとの間に挿入されている。ここで、ＭＯＳトランジスタＴ５は行の選択を行うものであり、ＭＯＳトランジスタＱ２は列の選択を行うものである。尚、図５および図６に示す構成は以下に説明する第２の実施形態〜第５の実施形態に共通の構成である。
【００５７】
図６のように構成することにより信号を大きく出力することができる。従って、画素がダイナミックレンジ拡大のために感光素子から発生する光電流を自然対数的に変換しているような場合は、そのままでは出力信号が小さいが、本増幅回路により充分大きな信号に増幅されるため、後続の信号処理回路（図示せず）での処理が容易になる。また、増幅回路の負荷抵抗部分を構成するＭＯＳトランジスタＱ１を画素内に設けずに、列方向に配置された複数の画素が接続される出力信号線６−１、６−２、・・・、６−ｍごとに設けることにより、負荷抵抗又は定電流源の数を低減でき、半導体チップ上で増幅回路が占める面積を少なくできる。
【００５８】
＜第２の実施形態＞
図５に示した画素構成の第２例の各画素に適用される第２の実施形態について、図面を参照して説明する。図７は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図２に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００５９】
図７に示すように、本実施形態では、図２に示す画素に、接続ノードａにゲートが接続され接続ノードａの電圧に応じた電流増幅を行う第６ＭＯＳトランジスタＴ６と、このＭＯＳトランジスタＴ６のソースにドレインが接続された行選択用の第５ＭＯＳトランジスタＴ５と、接続ノードａにドレインが接続されキャパシタＣ及び接続ノードａの電位の初期化を行う第７ＭＯＳトランジスタＴ７とが付加された構成となる。ＭＯＳトランジスタＴ５のソースは出力信号線６（この出力信号線６は図５の６−１、６−２、・・・、６−ｍに対応する）へ接続されている。尚、ＭＯＳトランジスタＴ６，Ｔ７も、ＭＯＳトランジスタＴ１〜Ｔ５と同様に、ＮチャネルのＭＯＳトランジスタでバックゲートが接地されている。
【００６０】
又、ＭＯＳトランジスタＴ６のドレインには直流電圧ＶPDが印加され、ＭＯＳトランジスタＴ５のゲートには信号φＶが入力される。又、ＭＯＳトランジスタＴ７のソースには直流電圧ＶRB2が印加されるとともに、そのゲートには信号φＶRS2が入力される。更に、ＭＯＳトランジスタＴ４のドレインには直流電圧ＶPDが印加される。尚、本実施形態において、ＭＯＳトランジスタＴ１〜Ｔ５及びキャパシタＣは、第１の実施形態（図２）と同様の動作を行い、各画素の感度のバラツキを検出するための電流を出力することができる。以下にその動作を説明する。
【００６１】
（１）各画素の感度のバラツキの検出方法について
まず、ＭＯＳトランジスタＴ５をＯＦＦの状態にした後、ＭＯＳトランジスタＴ３をＯＦＦにしてＭＯＳトランジスタＴ１，Ｔ４のゲートが遮断されたのと等価の状態にするとともに、ＭＯＳトランジスタＴ２をＯＮにしてＭＯＳトランジスタＴ１のゲートに直流電圧ＶRBを印加する。又、信号φＶRS２をローレベルにしてＭＯＳトランジスタＴ７をＯＦＦにする。各画素をこのような状態にすると、ＭＯＳトランジスタＴ１のソースに印加する信号φＶPSの電圧を第１の実施形態（図３）と同様に低くした後に高くすることによって、ＭＯＳトランジスタＴ１のドレインに負の電荷が蓄積され、この負の電荷によって変化するドレイン電圧に応じてＭＯＳトランジスタＴ４に電流が流れる。
【００６２】
そして、ＭＯＳトランジスタＴ４を通して流れる電流によって、キャパシタＣに電荷が蓄積されるとともに、接続ノードａの電位が上昇する。次に、信号φＶをハイレベルにすることによってＭＯＳトランジスタＴ５をＯＮにすると、接続ノードａに現れる電圧に応じてＭＯＳトランジスタＴ６に電流が流れ、出力電流として、ＭＯＳトランジスタＴ５を通して出力信号線６に導出される。この出力信号線６に導出される出力電流は、ＭＯＳトランジスタＴ１の閾値電圧ＶTHに比例した電流であり、この出力電流によって各画素からの出力を補正するための補正データを検出することができる。更に、この閾値電圧ＶTHに比例した電流は、第１の実施形態（図１）と同様に、図５の信号線９から画素毎にシリアルに出力されて、後続回路においてメモリに画素毎の補正データとして記憶しておく。そして、実際の撮像時にこの補正データを使用することによって、出力信号からの画素のバラツキによる成分を取り除くことができる。尚、この補正方法の具体例は後述する図１９に示している。
【００６３】
さて、上述のように補正データを検出した後、ＭＯＳトランジスタＴ５をＯＦＦにするとともに、ＭＯＳトランジスタＴ７のゲートにハイレベルの信号φＶRS2を与えることでＭＯＳトランジスタＴ７をＯＮとして、キャパシタＣ及び接続ノードａの電位を初期化させる。しかる後、ＭＯＳトランジスタＴ３をＯＮにすることによって、ＭＯＳトランジスタＴ２，Ｔ３を通して、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１のドレイン及びＭＯＳトランジスタＴ４のゲートに蓄積された電荷を放電して初期化する。
【００６４】
（２）各画素への入射光を電気信号に変換する動作について
この実施形態において、信号φＶPSの電圧値を切り換えてＭＯＳトランジスタＴ１のバイアスを変えることにより、第１の実施形態と同様に、単一の画素において出力信号線６に導出される出力信号をフォトダイオードＰＤが入射光に応じて出力する光電流に対して自然対数的に変換させる場合と、線形的に変換させる場合とを実現することができる。尚、このとき、信号φＳＷをハイレベルにしてＭＯＳトランジスタＴ３をＯＮの状態にし、ＭＯＳトランジスタＴ１，Ｔ４のゲートが接続されたのと等価の状態にしておく。以下、これらの各場合について説明する。
【００６５】
（２−１） 光電流を自然対数的に変換して出力する場合。
まず、信号φＶPSをローレベルとし、ＭＯＳトランジスタＴ１，Ｔ４がサブスレッショルド領域で動作するようにバイアスされているときの動作について、説明する。このとき、ＭＯＳトランジスタＴ２のゲートには、第１の実施形態と同様にローレベルの信号φＶRSが与えられるので、ＭＯＳトランジスタＴ２はＯＦＦとなり、実質的に存在しないことと等価になる。
【００６６】
フォトダイオードＰＤに光が入射すると光電流が発生し、ＭＯＳトランジスタのサブスレッショルド特性により、前記光電流を自然対数的に変換した値の電圧がＭＯＳトランジスタＴ１，Ｔ４のゲートに発生する。この電圧により、ＭＯＳトランジスタＴ４に電流が流れ、キャパシタＣには前記光電流の積分値を自然対数的に変換した値と同等の電荷が蓄積される。つまり、キャパシタＣとＭＯＳトランジスタＴ４のソースとの接続ノードａに、前記光電流の積分値を自然対数的に変換した値に比例した電圧が生じることになる。ただし、このとき、ＭＯＳトランジスタＴ５，Ｔ７はＯＦＦ状態である。
【００６７】
次に、ＭＯＳトランジスタＴ５のゲートにパルス信号を与えて、ＭＯＳトランジスタＴ５をＯＮにすると、ＭＯＳトランジスタＴ６のゲートにかかる電圧に比例した電流がＭＯＳトランジスタＴ５，Ｔ６を通って出力信号線６に導出される。今、ＭＯＳトランジスタＴ６のゲートにかかる電圧は、接続ノードａにかかる電圧であるので、出力信号線６に導出される電流は前記光電流の積分値を自然対数的に変換した値となる。
【００６８】
このようにして入射光量の対数値に比例した信号（出力電流）を読み出すことができる。信号読み出し後はＭＯＳトランジスタＴ５をＯＦＦにするとともに、ＭＯＳトランジスタＴ７のゲートにハイレベルの信号φＶRS2を与えることでＭＯＳトランジスタＴ７をＯＮとして、キャパシタＣ及び接続ノードａの電位を初期化させることができる。尚、このように入射光量に対してその出力電流を自然対数的に変換する場合、信号φＶRSは、常にローレベルのままである。
【００６９】
（２−２） 光電流を線形的に変換して出力する場合。
次に、信号φＶPSをハイレベルとしたときの動作について説明する。このとき、ＭＯＳトランジスタＴ２のゲートにローレベルの信号φＶRSを与えて、ＭＯＳトランジスタＴ２を実質的にＯＦＦとする。そして、まず、ＭＯＳトランジスタＴ７のゲートにハイレベルの信号φＶRS2を与えて該ＭＯＳトランジスタＴ７をＯＮすることによりキャパシタＣをリセットするとともに、接続ノードａの電位を直流電圧ＶPDより低い電位ＶRB2に初期化する。この電位はキャパシタＣによって保持される。その後、信号φＶRS2をローレベルとして、ＭＯＳトランジスタＴ７をＯＦＦとする。このような状態において、フォトダイオードＰＤに光が入射すると光電流が発生する。このとき、ＭＯＳトランジスタＴ１のバックゲートとゲートとの間やフォトダイオードＰＤの接合容量でキャパシタを構成するので、光電流による電荷が主としてＭＯＳトランジスタＴ１，Ｔ４のゲートに蓄積される。よって、ＭＯＳトランジスタＴ１，Ｔ４のゲート電圧が前記光電流を積分した値に比例した値になる。
【００７０】
今、接続ノードａの電位が直流電圧ＶPDより低いので、ＭＯＳトランジスタＴ４はＯＮし、ＭＯＳトランジスタＴ４のゲート電圧に応じたドレイン電流がＭＯＳトランジスタＴ４を流れ、ＭＯＳトランジスタＴ４のゲート電圧に比例した量の電荷がキャパシタＣに蓄積される。よって、接続ノードａの電位が前記光電流を積分した値に比例した値になる。次に、ＭＯＳトランジスタＴ５のゲートにパルス信号を与えて、ＭＯＳトランジスタＴ５をＯＮにすると、ＭＯＳトランジスタＴ６のゲートにかかる電圧に比例した電流がＭＯＳトランジスタＴ５，Ｔ６を通って出力信号線６に導出される。ＭＯＳトランジスタＴ６のゲートにかかる電圧は、接続ノードａの電圧であるので、出力信号線６に導出される電流は前記光電流の積分値を線形的に変換した値となる。
【００７１】
このようにして入射光量に比例した信号（出力電流）を読み出すことができる。信号読み出し後は、まず、ＭＯＳトランジスタＴ５をＯＦＦにするとともに、ＭＯＳトランジスタＴ２のゲートにハイレベルの信号φＶRSを与えることで、ＭＯＳトランジスタＴ２をＯＮとして、フォトダイオードＰＤ、ＭＯＳトランジスタ１のドレイン、及びＭＯＳトランジスタＴ１，Ｔ４のゲートを初期化させる。次に、ＭＯＳトランジスタＴ７のゲートにハイレベルの信号φＶRS2を与えることでＭＯＳトランジスタＴ７をＯＮとして、キャパシタＣ及び接続ノードａの電位を初期化させる。
【００７２】
＜第３の実施形態＞
第３の実施形態について、図面を参照して説明する。図８は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図７に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００７３】
図８に示すように、本実施形態では、ＭＯＳトランジスタＴ４のドレインに信号φＤを与えることによってキャパシタＣ及び接続ノードａの電位を初期化するようにし、それによってＭＯＳトランジスタＴ７を削除した構成となっている。その他の構成は第２の実施形態（図７）と同一である。尚、信号φＤのハイレベル期間では、第１の実施形態（図２）と同様にキャパシタＣで積分が行なわれ、ローレベル期間では、キャパシタＣの電荷がＭＯＳトランジスタＴ４を通して放電され、キャパシタＣの電圧及びＭＯＳトランジスタＴ６のゲートは略信号φＤのローレベル電圧になる（リセット）。本実施形態では、ＭＯＳトランジスタＴ７を省略できる分、構成がシンプルになる。
【００７４】
この実施形態において、画素の補正データを検出するときは、ＭＯＳトランジスタＴ３をＯＦＦにしてＭＯＳトランジスタＴ１，Ｔ４のゲートが遮断されたのと等価の状態にするとともに、ＭＯＳトランジスタＴ２をＯＮにしてＭＯＳトランジスタＴ１のゲートに直流電圧ＶRBを印加する。又、信号φＤをハイレベル（例えば、直流電圧ＶPDと略等しい電圧）にして、信号φＶPSの電圧を第１の実施形態（図３）と同様に低くした後に高くすることによって、ＭＯＳトランジスタＴ１のドレインに負の電荷を蓄積させる。この負の電荷によって変化するドレイン電圧に応じてＭＯＳトランジスタＴ４に電流が流れ、キャパシタＣに電荷が蓄積されるとともに、接続ノードａの電位が上昇する。
【００７５】
そして、所定のタイミングで、ＭＯＳトランジスタＴ５をＯＮにして、接続ノードａに現れる電圧に応じてＭＯＳトランジスタＴ６のゲートにかかる電圧に比例した電流を出力信号線６に導出する。この出力信号線６に導出される出力電流は、ＭＯＳトランジスタＴ１の閾値電圧ＶTHに比例した電流であり、この出力電流によって各画素からの出力を補正するための補正データを検出することができる。更に、この閾値電圧ＶTHに比例した電流は、第２の実施形態と同様に、図５の信号線９から画素毎にシリアルに出力されて、後続回路においてメモリに画素毎の補正データとして記憶しておく。そして、実際の撮像時にこの補正データを使用することによって、出力信号からの画素のバラツキによる成分を取り除くことができる。尚、この補正方法の具体例は後述する図１９に示している。
【００７６】
その後、ＭＯＳトランジスタＴ５をＯＦＦにするとともに信号φＤをローレベル（信号φＶPSよりも低い電圧）にすると、キャパシタＣの電荷がＭＯＳトランジスタＴ４を通して信号φＤの信号線路へ放出され、それによって、キャパシタＣ及び接続ノードａの電位が初期化される。しかる後、ＭＯＳトランジスタＴ３をＯＮにすることによって、ＭＯＳトランジスタＴ２，Ｔ３を通して、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１のドレイン及びＭＯＳトランジスタＴ４のゲートに蓄積された電荷を放電して初期化する。
【００７７】
又、撮像動作をさせるときにおいて、出力電流を光電流に対して自然対数的に変換させる場合は、ＭＯＳトランジスタＴ３をＯＮ状態に固定するとともにＭＯＳトランジスタＴ２をＯＦＦ状態に固定する。又、信号φＶPSをローレベルにするとともに、信号φＤをハイレベルにして、光電流の積分値を自然対数的に変換した値と同等の電荷をキャパシタＣに蓄積する。そして、所定のタイミングでＭＯＳトランジスタＴ５をＯＮにして、ＭＯＳトランジスタＴ６のゲートにかかる電圧に比例した電流をＭＯＳトランジスタＴ５，Ｔ６を通して出力信号線６に導出する。
【００７８】
その後、ＭＯＳトランジスタＴ５をＯＦＦするとともに信号φＤをローレベルにすると、キャパシタＣの電荷がＭＯＳトランジスタＴ４を通して信号φＤの信号線路へ放電され、それによって、キャパシタＣ及び接続ノードａの電圧が初期化される。
【００７９】
これに対して、出力電流を光電流に対して線形的に変換させる場合は、まず、ＭＯＳトランジスタＴ３をＯＮ状態に固定するとともにＭＯＳトランジスタＴ２をＯＦＦにする。又、信号φＶPS及び信号φＤをハイレベルにする。そして、ＭＯＳトランジスタＴ４を用いた初期化動作を行うことによって、第２の実施形態と同様に接続ノードａが直流電圧ＶPDより低い電圧となる。このような状態で、光電流の積分値を線形的に変換した値と同等の電荷をキャパシタＣに蓄積する。次に、所定のタイミングでＭＯＳトランジスタＴ５をＯＮにして、ＭＯＳトランジスタＴ６のゲートにかかる電圧に比例した電流をＭＯＳトランジスタＴ５，Ｔ６を通して出力信号線６に導出する。
【００８０】
その後、まず、ＭＯＳトランジスタＴ２をＯＮして、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１のドレイン、及びＭＯＳトランジスタＴ１，Ｔ４のゲートを初期化する。続いて、信号φＤをローレベルにしてキャパシタＣの電荷をＭＯＳトランジスタＴ４を通して信号φＤの信号線路に放電して、接続ノードａの電圧を直流電圧ＶPDより低い電圧に初期化する。
【００８１】
＜第４の実施形態＞
第４の実施形態について、図面を参照して説明する。図９は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図８に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００８２】
図９に示すように、本実施形態では、ＭＯＳトランジスタＴ４のドレインに直流電圧ＶPDが印加されるとともに、キャパシタＣ及びＭＯＳトランジスタＴ６を削除した構成となっている。即ち、ＭＯＳトランジスタＴ４のソースにＭＯＳトランジスタＴ５のドレインが接続され、又、ＭＯＳトランジスタＴ４のドレインに直流電圧ＶPDが印加される。その他の構成は第３の実施形態（図８）と同一である。
【００８３】
このような構成の回路において、補正データを検出する際には、第３の実施形態と同様に、ＭＯＳトランジスタＴ２をＯＮ状態に固定するとともにＭＯＳトランジスタＴ３をＯＦＦ状態に固定して、ＭＯＳトランジスタＴ１，Ｔ４のゲートが遮断されたのと等価の状態にするとともにＭＯＳトランジスタＴ１のゲートに直流電圧ＶRBを印加する。そして、信号φＶPSの電圧を第１の実施形態（図３）と同様に低くした後に高くすることによって、ＭＯＳトランジスタＴ１のドレインに負の電荷を蓄積させる。この負の電荷によって変化するドレイン電圧に応じてＭＯＳトランジスタＴ４に電流が流れる。
【００８４】
次に、所定のタイミングで、ＭＯＳトランジスタＴ５をＯＮにして、ＭＯＳトランジスタＴ４のゲートにかかる電圧に比例した電流を出力信号線６に導出する。この出力信号線６に導出される出力電流は、ＭＯＳトランジスタＴ１の閾値電圧ＶTHに比例した電流であり、この出力電流によって各画素からの出力を補正するための補正データを検出することができる。更に、この閾値電圧ＶTHに比例した電流は、第３の実施形態と同様に、図５の信号線９から画素毎にシリアルに出力されて、後続回路においてメモリに画素毎の補正データとして記憶しておく。そして、実際の撮像時にこの補正データを使用することによって、出力信号からの画素のバラツキによる成分を取り除くことができる。尚、この補正方法の具体例は後述する図１９に示している。
【００８５】
さて、上述のように補正データを検出した後、まず、ＭＯＳトランジスタＴ５をＯＦＦにする。次に、ＭＯＳトランジスタＴ３をＯＮにすることによって、ＭＯＳトランジスタＴ２，Ｔ３を通して、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１のドレイン及びＭＯＳトランジスタＴ４のゲートに蓄積された電荷を放電して初期化する。
【００８６】
又、図９に示す画素は、撮像動作を行う際において、第３の実施形態と同様に、ＭＯＳトランジスタＴ３をＯＮ状態に固定するとともに信号φＶPSの電圧値を切り換えてＭＯＳトランジスタＴ１のバイアスを変えることにより、出力信号線６に導出される出力信号を光電流に対して自然対数的に変換させる場合と、線形的に変換させる場合とを実現することができる。
【００８７】
このように信号φＶPSの電圧値を切り換えてＭＯＳトランジスタＴ４のゲート電圧をフォトダイオードＰＤで発生する光電流に対して自然対数的に、又は、線形的に変化させることによって、前記光電流に対して自然対数的に、又は、線形的に比例した値のドレイン電流がＭＯＳトランジスタＴ４を流れる。そして、ＭＯＳトランジスタＴ５のゲートに信号φＶを与えてＯＮとすると、前記光電流に対して自然対数的に、又は、線形的に比例した値のドレイン電流が、ＭＯＳトランジスタＴ５を通して出力信号線６に導出される。このとき、ＭＯＳトランジスタＴ４及びＭＯＳトランジスタＱ１（図５）の導通時抵抗とそれらを流れる電流によって決まるＭＯＳトランジスタＱ１のドレイン電圧が、信号として出力信号線６に現れる。このようにして信号が読み出された後、ＭＯＳトランジスタＴ５がＯＦＦになる。入射光量に対して線形的に比例した信号が読み出された場合、この信号を読み出した後、ＭＯＳトランジスタＴ２をＯＮにして、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１のドレイン、及びＭＯＳトランジスタＴ１，Ｔ４のゲートを初期化する。
【００８８】
尚、本実施形態では上記第３の実施形態のように、光信号をキャパシタＣで一旦積分するということを行わないので、積分時間が不要となり、又、キャパシタＣのリセットも不要であるので、その分信号処理の高速化が図れる。又、本実施形態では、第３の実施形態に比し、キャパシタＣ及びＭＯＳトランジスタＴ６を省略できる分、構成が更にシンプルになり画素サイズを小さくすることができる。
【００８９】
＜第５の実施形態＞
第５の実施形態について、図面を参照して説明する。図１０は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図９に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００９０】
図１０に示すように、本実施形態では、フォトダイオードＰＤのカソードに信号φＶPDが入力され、ＭＯＳトランジスタＴ１のソースに直流電圧ＶPSが印加されるとともに、ＭＯＳトランジスタＴ４のドレインに直流電圧ＶDDが印加される。その他の構成は第４の実施形態（図９）と同一である。
【００９１】
このような構成の回路において、補正データを検出する際には、第４の実施形態と同様に、ＭＯＳトランジスタＴ２をＯＮ状態に固定するとともにＭＯＳトランジスタＴ３をＯＦＦ状態に固定して、ＭＯＳトランジスタＴ１，Ｔ４のゲートが遮断されたのと等価の状態にするとともにＭＯＳトランジスタＴ１のゲートに直流電圧ＶRBを印加する。
【００９２】
そして、まず、信号φＶPDの電圧を高くして、ＭＯＳトランジスタＴ１のドレイン、ゲート下領域、ソースにおけるポテンシャルを図３（ｂ）と同様の状態に変化させることによって、ＭＯＳトランジスタＴ１のドレイン・ソース間に負の電荷を蓄積させる。その後、信号φＶPDの電圧を低くして図３（ｃ）と同様の状態にすることによって、ＭＯＳトランジスタＴ１のゲート下領域とソースに蓄積された電荷を放電してＭＯＳトランジスタＴ１のドレインにのみ負の電荷が蓄積された状態にする。この負の電荷によって変化するドレイン電圧に応じてＭＯＳトランジスタＴ４に電流が流れる。
【００９３】
次に、所定のタイミングで、第４の実施形態と同様にＭＯＳトランジスタＴ５をＯＮにして、ＭＯＳトランジスタＴ４のゲートにかかる電圧に比例した電流を出力信号線６に導出する。この出力信号線６に導出される出力電流は、ＭＯＳトランジスタＴ１の閾値電圧ＶTHに比例した電流であり、この出力電流によって各画素からの出力を補正するための補正データを検出することができる。更に、この閾値電圧ＶTHに比例した電流は、第４の実施形態と同様に、図５の信号線９から画素毎にシリアルに出力されて、後続回路においてメモリに画素毎の補正データとして記憶しておく。そして、実際の撮像時にこの補正データを使用することによって、出力信号からの画素のバラツキによる成分を取り除くことができる。尚、この補正方法の具体例は後述する図１９に示している。
【００９４】
さて、上述のように補正データを検出した後、まず、ＭＯＳトランジスタＴ５をＯＦＦにする。次に、ＭＯＳトランジスタＴ３をＯＮにすることによって、ＭＯＳトランジスタＴ２，Ｔ３を通して、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１のドレイン及びＭＯＳトランジスタＴ４のゲートに蓄積された電荷を放電して初期化する。
【００９５】
又、図１０に示す画素は、撮像動作を行う際において、ＭＯＳトランジスタＴ３をＯＮ状態に固定するとともにフォトダイオードＰＤのカソードに与える信号φＶPDを直流電圧ＶPSより高いハイレベルにして、ＭＯＳトランジスタＴ１，Ｔ４をサブスレッショルド領域で動作させる。このとき、ＭＯＳトランジスタＴ５をＯＮにすると、入射光量の対数値に比例した信号（出力電流）を読み出すことができる。又、フォトダイオードＰＤのカソードに与える信号φＶPDを直流電圧ＶPSと同等のローレベルにして、ＭＯＳトランジスタＴ５をＯＮにすると、入射光量に比例した信号を読み出すことができる。
【００９６】
このように、本実施形態は、第４の実施形態の直流電圧ＶPDを信号φＶPDに、信号φＶPSを直流電圧ＶPSに変更したものである。よって、上記したように、出力電流を入射光量に対して自然対数的に変換する場合と線形的に変換する場合と切り換えるために、第４の実施形態で信号φＶPSのレベルを切り換える代わりに、本実施形態では信号φＶPDを切り換える。それ以外の動作については、第４の実施形態における動作と同様である。
【００９７】
以上説明した第１〜第５の実施形態は、画素内の能動素子であるＭＯＳトランジスタＴ１〜Ｔ７を全てＮチャネルのＭＯＳトランジスタで構成しているが、これらのＭＯＳトランジスタＴ１〜Ｔ７を全てＰチャネルのＭＯＳトランジスタで構成してもよい。図１２及び図１５〜図１８には、上記第１〜第５の実施形態をＰチャネルのＭＯＳトランジスタで構成した例である第６〜第１０の実施形態を示している。そのため図１１〜図１８では接続の極性や印加電圧の極性が逆になっている。例えば、図１２（第６の実施形態）において、フォトダイオードＰＤはアノードに直流電圧ＶPDに接続され、カソードが第１ＭＯＳトランジスタＴ１のドレインや第４ＭＯＳトランジスタＴ４のゲートに接続されている。第１ＭＯＳトランジスタＴ１のソースは信号φＶPSが入力される。
【００９８】
ところで、図１２のような画素が対数変換を行うとき、信号φＶPSの電圧と直流電圧ＶPDは、φＶPS＞ＶPD となっており、図２（第１の実施形態）と逆である。また、キャパシタＣの出力電圧は初期値が高い電圧で、積分によって降下する。また、第２ＭＯＳトランジスタＴ２や第３ＭＯＳトランジスタＴ３や第５ＭＯＳトランジスタＴ５をＯＮさせるときには、低い電圧をゲートに印加する。更に、図１５の実施形態（第７の実施形態）において、第７ＭＯＳトランジスタＴ７をＯＮさせるときには、低い電圧をゲートに印加する。以上の通り、ＮチャネルのＭＯＳトランジスタを使った場合に比し、ＰチャネルのＭＯＳトランジスタを用いる場合は、電圧関係や接続関係が一部異なるが、構成は実質的に同一であり、また基本的な動作も同一であるので、図１２及び図１５〜図１８については図面で示すのみで、その構成や動作についての説明は省略する。
【００９９】
第６の実施形態の画素を含む固体撮像装置の全体構成を説明するためのブロック回路構成図を図１１に示し、第７〜第１０の実施形態の画素を含む固体撮像装置の全体構成を説明するためのブロック回路構成図を図１３に示している。図１１及び図１３については、図１及び図５と同一部分（同一の役割部分）に同一の符号を付して説明を省略する。以下、図１３の構成について簡単に説明する。列方向に配列された出力信号線６−１、６−２、・・・、６−ｍに対してＰチャネルのＭＯＳトランジスタＱ１とＰチャネルのＭＯＳトランジスタＱ２が接続されている。ＭＯＳトランジスタＱ１のゲートは直流電圧線７に接続され、ドレインは出力信号線６−１に接続され、ソースは直流電圧ＶPS’のライン８に接続されている。一方、ＭＯＳトランジスタＱ２のドレインは出力信号線６−１に接続され、ソースは最終的な信号線９に接続され、ゲートは水平走査回路３に接続されている。ここで、ＭＯＳトランジスタＱ１は画素内のＰチャネルのＭＯＳトランジスタＴａと共に図１４（ａ）に示すような増幅回路を構成している。尚、ＭＯＳトランジスタＴａは、第７及び第８の実施形態では第６ＭＯＳトランジスタＴ６に相当し、又、第９及び第１０の実施形態では第４ＭＯＳトランジスタＴ４に相当する。
【０１００】
この場合、ＭＯＳトランジスタＱ１はＭＯＳトランジスタＴａの負荷抵抗又は定電流源となっている。従って、このＭＯＳトランジスタＱ１のソースに接続される直流電圧ＶPS’と、ＭＯＳトランジスタＴａのドレインに接続される直流電圧ＶPD’との関係は、ＶPD’＜ＶPS’であり、直流電圧ＶPD’は例えばグランド電圧（接地）である。ＭＯＳトランジスタＱ１のドレインはＭＯＳトランジスタＴａに接続され、ゲートには直流電圧が印加されている。ＰチャネルのＭＯＳトランジスタＱ２は水平走査回路３によって制御され、増幅回路の出力を最終的な信号線９へ導出する。第７〜第１０の実施形態のように、画素内に設けられた第５ＭＯＳトランジスタＴ５を考慮すると、図１４（ａ）の回路は図１４（ｂ）のように表わされる。
【０１０１】
＜第１〜第１０の実施形態の画素を用いた画像データの補正方法＞
上述した第１〜第１０の実施形態のような回路構成の画素が設けられた固体撮像装置がデジタルカメラなどの画像入力装置に使用されたときの実施例を、図面を参照して説明する。
【０１０２】
図１９に示す画像入力装置は、対物レンズ５１と、該対物レンズ５１を通して入射される光の光量に応じて電気信号を出力する固体撮像装置５２と、撮像時の固体撮像装置５２の電気信号（以下、「画像データ」と呼ぶ。）が入力されて一時記憶されるメモリ５３と、補正データを記憶するためのメモリ５４と、メモリ５３から送出される画像データからメモリ５４から記憶される補正データを補正演算する補正演算回路５５と、補正演算回路５５で補正データ分補正演算された画像データを演算処理して外部に出力する処理部５６とを有する。尚、固体撮像装置５２は、第１又は第６の実施形態（図２、図１２）のような回路構成の画素が設けられた第１例（図１、図１１）のような固体撮像装置、或いは、第２〜第５、第７〜第１０の実施形態（図７〜図１０、図１５〜図１８）のような回路構成の画素が設けられた第２例のような固体撮像装置（図５、図１３）のいずれかの固体撮像装置である。
【０１０３】
このような構成の画像入力装置は、まず、撮像開始時に、例えばシャッター（不図示）を閉じて対物レンズ５１から固体撮像装置５２に外部の光が入射しない暗状態にする。そして、このとき、各画素が各実施形態で説明したように、この暗状態で補正データを検出し、メモリ５４に出力する。このメモリ５４では、各画素毎にその補正データを記憶する。
【０１０４】
このようにして固体撮像装置５２内の全画素の補正データをメモリ５４に記憶させると、シャッターを開いて撮像動作を開始する。撮像動作が始まると、固体撮像装置５２から各画素毎に画像データがメモリ５３に出力される。この画像データ５３を一旦メモリ５３に記憶した後、補正演算回路５５にこの画像データを各画素毎に送出する。このとき、同時にメモリ５４より補正データが補正演算回路５５に送出される。このように、補正演算回路５５に送出された画像データ及び補正データは、補正演算回路５５によって画像データからこの画像データを出力した同一画素の補正データが各画素毎に補正演算される。この補正データが補正演算された画像データが処理部５６に送出されて、演算処理された後、外部に出力される。尚、上記各メモリ５３，５４としては、フレームメモリを用いる必要はなく、ラインメモリであればよいので、固体撮像装置内に組み込むことも容易である。又、画像入力装置は、メモリ５３を省略して固体撮像装置５２から出力される画像データを直接補正演算回路５５に送出するような構造にしても良い。
【０１０５】
【発明の効果】
以上説明したように、本発明の固体撮像装置によれば、常光の下で、各画素の感度のバラツキを検出することができる。よって、被写体の撮像時に各画素毎の出力を補正するための補正データを獲得するために、従来のように一様光を照射する必要が無くなる。又、フォトダイオードなどの光電変換素子で発生した電気信号を対数変換して出力するか、線形的に変換して出力するかを自由に選択できる。従って、例えば、輝度範囲の広い被写体の撮像には対数変換に切り換えて使用し、低輝度の被写体や輝度範囲の狭い被写体の撮像には、線形変換に切り換えて使用するという使い分けができる。そして、そのことによって、低輝度から高輝度までの幅広い被写体を高精度に撮像できる。更に、能動素子をＭＯＳトランジスタで構成することにより高集積化が容易となり、周辺の処理回路（Ａ／Ｄコンバータ、デジタル・システム・プロセッサ、メモリ）等とともにワンチップ上に形成することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態である二次元固体撮像装置の全体の構成を説明するためのブロック回路図。
【図２】本発明の第１の実施形態の１画素の構成を示す回路図。
【図３】本発明で使用する画素の構成及びポテンシャルの関係を表した図。
【図４】本発明で使用する画素のポテンシャルの関係を表した図。
【図５】本発明の一実施形態である二次元固体撮像装置の全体の構成を説明するためのブロック回路図。
【図６】図５の一部の回路図。
【図７】本発明の第２の実施形態の１画素の構成を示す回路図。
【図８】本発明の第３の実施形態の１画素の構成を示す回路図。
【図９】本発明の第４の実施形態の１画素の構成を示す回路図。
【図１０】本発明の第５の実施形態の１画素の構成を示す回路図。
【図１１】画素内の能動素子をＰチャネルのＭＯＳトランジスタで構成した実施形態の場合の本発明の二次元固体撮像装置の全体の構成を説明するためのブロック回路図。
【図１２】本発明の第６の実施形態の１画素の構成を示す回路図。
【図１３】画素内の能動素子をＰチャネルのＭＯＳトランジスタで構成した実施形態の場合の本発明の二次元固体撮像装置の全体の構成を説明するためのブロック回路図。
【図１４】図１３の一部の回路図。
【図１５】本発明の第７の実施形態の１画素の構成を示す回路図。
【図１６】本発明の第８の実施形態の１画素の構成を示す回路図。
【図１７】本発明の第９の実施形態の１画素の構成を示す回路図。
【図１８】本発明の第１０の実施形態の１画素の構成を示す回路図。
【図１９】各実施形態の画素を用いた個体撮像装置を備えた画像入力装置の内部構造を示すブロック図。
【図２０】従来例の１画素の構成を示す回路図。
【符号の説明】
Ｇ11〜Ｇｍｎ 画素
２ 垂直走査回路
３ 水平走査回路
４−１〜４−ｎ 行選択線
６−１〜６−ｍ 出力信号線
７ 直流電圧線
８ ライン
９ 信号線
１０ Ｐ型半導体基板
１１ Ｎ型ウェル層
１２ Ｐ型拡散層
１３，１４ Ｎ型拡散層
１５ 酸化膜
１６ ポリシリコン
５１ 対物レンズ
５２ 固体撮像装置
５３，５４ メモリ
５５ 補正演算回路
５６ 処理部
ＰＤ フォトダイオード
Ｔ１〜Ｔ７ 第１〜第７ＭＯＳトランジスタ
Ｃ キャパシタ
【発明の属する技術分野】
本発明は固体撮像装置に関するものであり、特に複数の画素を配置した固体撮像装置に関する。
【０００２】
【従来の技術】
固体撮像装置は、小型、軽量で低消費電力であるのみならず、画像歪や焼き付きが無く、振動や磁界などの環境条件に強い。又、ＬＳＩ（Large Scale Integrated circuit）と共通の工程又は類似の工程で製造できるので、信頼性が高く、量産にも適している。このため、ライン状に画素が配された固体撮像装置がファクシミリやフラットベッドスキャナに、マトリクス状に画素が配された固体撮像装置がビデオカメラやデジタルカメラなどに幅広く使用されている。ところで、このような固体撮像装置は光電変換素子で発生した光電荷を読み出す（取り出す）手段によってＣＣＤ型とＭＯＳ型に大きく分けられる。ＣＣＤ型は光電荷をポテンシャルの井戸に蓄積しつつ、転送するようになっており、ダイナミックレンジが狭いという欠点がある。一方、ＭＯＳ型はフォトダイオードのｐｎ接合容量に蓄積した電荷をＭＯＳトランジスタを通して読み出すようになっている。
【０００３】
ここで、従来のＭＯＳ型固体撮像装置の１画素当りの構成を図２０に示し説明する。同図において、ＰＤはフォトダイオードであり、そのカソードがＭＯＳトランジスタＴ１のゲートとＭＯＳトランジスタＴ２のドレインに接続されている。ＭＯＳトランジスタＴ１のソースはＭＯＳトランジスタＴ３のドレインに接続され、ＭＯＳトランジスタＴ３のソースは出力信号線Ｖoutへ接続されている。またＭＯＳトランジスタＴ１のドレインには直流電圧ＶPDが印加され、ＭＯＳトランジスタＴ２のソースとフォトダイオードのアノードには直流電圧ＶPSが印加されている。
【０００４】
フォトダイオードＰＤに光が入射すると、光電荷が発生し、その電荷はＭＯＳトランジスタＴ１のゲートに蓄積される。ここで、ＭＯＳトランジスタＴ３のゲートにパルスφＶを与えてＭＯＳトランジスタＴ３をＯＮすると、ＭＯＳトランジスタＴ１のゲートの電荷に比例した電流がＭＯＳトランジスタＴ１、Ｔ３を通って出力信号線Ｖoutへ導出される。このようにして入射光量に比例した出力電流を読み出すことができる。信号読み出し後はＭＯＳトランジスタＴ３をＯＦＦにするとともに、ＭＯＳトランジスタＴ２のゲートに信号φＲＳを与えてＭＯＳトランジスタＴ２をＯＮすることでＭＯＳトランジスタＴ１のゲート電圧を初期化させることができる。
【０００５】
【発明が解決しようとする課題】
このように、従来のＭＯＳ型の固体撮像装置は各画素においてフォトダイオードで発生しＭＯＳトランジスタのゲートに蓄積された光電荷をそのまま読み出すものであったからダイナミックレンジが狭く、そのため露光量を精密に制御しなければならず、しかも露光量を精密に制御しても暗い部分が黒くつぶれたり、明るい部分が飽和したりしていた。一方、本出願人は、入射した光量に応じた光電流を発生しうる感光手段と、光電流を入力するＭＯＳトランジスタと、このＭＯＳトランジスタをサブスレッショルド電流が流れうる状態にバイアスするバイアス手段とを備え、光電流を対数変換するようにした固体撮像装置を提案した（特開平３−１９２７６４号公報参照）。このような固体撮像装置は、広いダイナミックレンジを有しているものの、画素毎に設けられたＭＯＳトランジスタの閾値特性が異なることがあり、画素毎に感度が異なる場合がある。よって、予め輝度が一様な明るい光（一様光）を照射することによって得られた出力を、被写体の撮像時の各画素の出力を補正する補正データとして保持する必要がある。
【０００６】
しかしながら、操作者が外部光源を用いて各画素を照射するのは煩雑であったり、又、うまく一様に露光できないなどの問題がある。又、一様光の照射機構を撮像装置に設けると撮像装置の構成が煩雑になるという問題があった。本発明はこのような点に鑑みなされたものであって、予め一様光を照射することなく、被写体の撮像時における各画素の出力を補正する補正データを獲得することができる固体撮像装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記の目的を達成するため請求項１に記載の固体撮像装置は、入射した光量に応じた電気信号を発生する感光素子を有するとともに該電気信号を自然対数的に変換する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた複数の画素を有する固体撮像装置において、前記光電変換手段内に電荷を注入することによって、各画素の前記光電変換手段の感度のバラツキを検出する検出手段を有し、前記光電変換手段が、第１電極に直流電圧が印加された光電変換素子と、第１電極と第２電極と制御電極とを備え、第１電極が光電変換素子の第２電極に接続され、光電変換素子からの出力電流が流れ込む第１のトランジスタと、第１電極と第２電極と制御電極とを備え、第１電極に直流電圧が印加されるとともに制御電極が前記第１のトランジスタの第１電極に接続され、第２電極から電気信号を出力する第２のトランジスタとから構成され、前記第１のトランジスタの制御電極に直流電圧を印加するための第１のスイッチ手段と、前記第１のトランジスタの制御電極と前記第２のトランジスタの制御電極との間に設けられた第２のスイッチ手段と、を有し、前記各画素の感度のバラツキを検出するとき、前記第１のスイッチ手段をＯＮするとともに、前記第２のスイッチ手段をＯＦＦすることによって、前記第１のトランジスタの制御電極に一定の直流電圧を印加するとともに、前記第１のトランジスタの制御電極と前記第２のトランジスタの制御電極とを切断状態にし、前記各画素に撮像動作をさせるとき、前記第１のスイッチ手段をＯＦＦするとともに、前記第２のスイッチ手段をＯＮすることによって、前記 第１のトランジスタの制御電極と前記第２のトランジスタの制御電極を接続状態にすることを特徴とする。
【０００８】
このような固体撮像装置において、請求項２に記載するように、前記画素をマトリクス状に配設することによって、エリアセンサとしてビデオカメラやデジタルカメラなどの撮像装置に用いられる。
【０００９】
請求項３に記載の固体撮像装置は、請求項１又は請求項２に記載の固体撮像装置において、前記光電変換手段から出力される電気信号を積分する積分回路を有し、該積分回路で積分した信号を前記導出路を介して前記出力信号線へ導出することを特徴とする。
【００１０】
このような構成によると、各画素からの出力信号は積分回路で積分されるので、この出力信号に含まれる光源の変動成分や高周波のノイズは、積分回路で吸収され除去される。又、請求項４に記載するように、前記積分した信号を前記出力信号線へ出力した後に、前記積分回路の電荷を放出するリセット手段を設けることによって、各画素が出力を行った後に、初期化することができる。このリセット手段は、請求項５に記載するように、第１電極と第２電極と制御電極とを備え、前記積分回路に第１電極が接続されたトランジスタとすることによって、該トランジスタの制御電極に印加する電圧のレベルを変化して該トランジスタを導通させて、前記積分回路に蓄積された電荷を放出することができる。
【００１１】
請求項６に記載の固体撮像装置は、請求項１〜請求項５に記載の固体撮像装置において、前記各画素が、前記光電変換手段の出力信号を増幅する増幅用トランジスタを有しており、該増幅用トランジスタの出力信号を前記導出路を介して前記出力信号線へ出力することを特徴とする。
【００１２】
このような固体撮像装置によると、増幅用トランジスタによって、出力信号が増幅されて充分な大きさとなって出力されるので、感度の良い撮像信号となる。このような固体撮像装置において、請求項７に記載するように、前記出力信号線に接続されたその総数が全画素数より少ない負荷抵抗又は定電流源を設けても良い。
【００１３】
負荷抵抗又は定電流源として請求項８に記載するように、前記出力信号線に接続された第１電極と、直流電圧に接続された第２電極と、直流電圧に接続された制御電極とを有する抵抗用トランジスタとしても良い。又、増幅用トランジスタをＮチャネルのＭＯＳトランジスタとする場合、請求項９に記載するように、前記増幅用トランジスタの第１電極に印加される直流電圧を、前記抵抗用トランジスタの第２電極に接続される直流電圧よりも高電位とすればよい。又、増幅用トランジスタをＰチャネルのＭＯＳトランジスタとする場合、請求項１０に記載するように、前記増幅用トランジスタの第１電極に印加される直流電圧を、前記抵抗用トランジスタの第２電極に接続される直流電圧よりも低電位とすればよい。更に、導出路としては、請求項１１に記載するように、全画素の中から所定のものを順次選択し、選択された画素からの出力信号を出力信号線に導出するスイッチを含むものを用いても良い。
【００１５】
このような固体撮像装置において、請求項１２に記載するように、前記第１のスイッチ手段を、第１電極と第２電極と制御電極とを備え、第１電極が前記第１のトランジスタの制御電極に接続されるとともに第２電極に直流電圧が印加された第３のトランジスタとし、前記第２のスイッチ手段を、第１電極と第２電極と制御電極とを備え、第１電極が前記第１のトランジスタの制御電極に接続されるとともに第２電極が前記第２のトランジスタの制御電極に接続された第４のトランジスタとすることで、前記第３のトランジスタの制御電極に信号を与えて前記第３のトランジスタをＯＮするとともに、前記第４のトランジスタをＯＦＦすることによって、前記第１のトランジスタの制御電極に一定の直流電圧を印加するとともに、前記第１のトランジスタの制御電極と前記第２のトランジスタの制御電極とを切断状態にして前記各画素の感度のバラツキを検出し、前記第３のトランジスタをＯＦＦするとともに、前記第４のトランジスタの制御電極に信号を与えて前記第４のトランジスタをＯＮすることによって、前記第１のトランジスタの制御電極と前記第２のトランジスタの制御電極を接続状態にして前記各画素に撮像動作をさせることができる。
【００１６】
請求項１３に記載の固体撮像装置は、請求項１〜請求項１２のいずれかに記載の固体撮像装置において、前記各画素が撮像動作を行うときの前記光電変換手段の動作状態を、前記電気信号を線形的に変換する第１状態と、前記電気信号を自然対数的に変換する第２状態とに切換可能としたことを特徴とする。
【００１７】
このような構成の固体撮像装置によると、被写体の輝度状態及び撮像時の環境に応じて、ダイナミックレンジを変更することができる。例えば、フォトダイオードで発生した光電荷をＭＯＳトランジスタを用いて変換する場合、このＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させると、対数変換状態（第２状態）となり、ダイナミックレンジが大きくとれる。しかしながら、低輝度で動く被写体を撮像すると、対数変換動作では、残像が目立ちやすい。
【００１８】
それは、対数変換動作では、ＭＯＳトランジスタがＯＮ状態となっていてフォトダイオードの発生する電気信号をリアルタイムで対数変換してＭＯＳトランジスタから出力するが、ＭＯＳトランジスタのゲート側の電荷及びこのゲートに接続されたフォトダイオードの寄生容量などに蓄積された電荷が放電されず、前の情報が残るからである。これは、輝度が低い場合に特に目立つ。又、対数変換では、一般に変換出力が小さいので、Ｓ／Ｎ比（信号／ノイズ比）が悪くなりがちである。
【００１９】
これに対して、ＭＯＳトランジスタをＯＦＦ状態にしている線形変換状態（第１状態）では、ダイナミックレンジは狭いが、光電変換手段から出力される信号は大きく得られるので、Ｓ／Ｎ比がよい。これは、ＯＦＦ状態のＭＯＳトランジスタのゲートやフォトダイオードで光電荷が積分されるからである。又、リセットされることにより、前の情報が残らないようにできる。
【００２０】
従って、低輝度から高輝度の広い範囲にわたる被写体の撮像には、光電変換手段を第２状態（対数変換）に切り換えて使用し、低輝度の被写体や、輝度範囲の狭い被写体の撮像には、光電変換手段を第１状態（線形変換）に切り換えて使用すると良い。
【００２１】
又、請求項１４に記載の固体撮像装置のように、請求項１〜請求項１２のいずれかに記載の固体撮像装置において、前記各画素が撮像動作を行うとき、前記第１のトランジスタの第１電極と第２電極の電位差を変化させることによって、光電変換手段の動作を、第１状態と第２状態とに切り換えるようにしても良い。
【００２２】
請求項１５に記載の固体撮像装置のように、請求項１〜請求項１４のいずれかに記載の固体撮像装置において、各画素の光電変換手段の感度のバラツキを検出するとき、前記感光素子を暗状態に保つようにしても良い。
【００２３】
請求項１６に記載の固体撮像装置は、画素をマトリクス状に配してなる二次元の固体撮像装置において、各画素が、フォトダイオードと、該フォトダイオードの一方の電極に第１電極が接続された第１ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタのゲート電極に第１電極が接続され、第２電極に直流電圧が印加される第２ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタのゲート電極に第１電極が接続され、第２電極が前記第１ＭＯＳトランジスタの第１電極に接続された第３ＭＯＳトランジスタと、該第１ＭＯＳトランジスタの第１電極にゲート電極が接続された第４ＭＯＳトランジスタと、を有し、前記各画素の感度のバラツキを検出するとき、前記第２ＭＯＳトランジスタのゲート電極に信号を与えて前記第２ＭＯＳトランジスタをＯＮするとともに、前記第３ＭＯＳトランジスタをＯＦＦすることによって、前記第１ＭＯＳトランジスタのゲート電極に一定の直流電圧を印加するとともに、前記第１ＭＯＳトランジスタのゲート電極と前記第４ＭＯＳトランジスタのゲート電極とを切断状態にし、前記各画素に撮像動作をさせるとき、前記第２ＭＯＳトランジスタをＯＦＦするとともに、前記第３ＭＯＳトランジスタのゲート電極に信号を与えて前記第３ＭＯＳトランジスタをＯＮすることによって、前記第１ＭＯＳトランジスタのゲート電極と前記第４ＭＯＳトランジスタのゲート電極を接続状態にすることを特徴とする。
【００２４】
このような固体撮像装置において、請求項１７に記載するように、前記画素に撮像動作をさせる場合、前記フォトダイオードから出力される電気信号を自然対数的に変換して前記第４ＭＯＳトランジスタの第２電極から出力させるときは、前記第１ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させ、一方、前記フォトダイオードから出力される電気信号を線形的に変換して前記第４ＭＯＳトランジスタの第２電極から出力させるときは、前記第１ＭＯＳトランジスタの第２電極と前記フォトダイオードの他方の電極の電位を接近させることにより前記第１ＭＯＳトランジスタを不作動状態とするとともに、電気信号を出力させた後、前記第２ＭＯＳトランジスタのゲート電極に入力する電圧のレベルを切り換えることによって前記第２ＭＯＳトランジスタを導通させて、前記第１ＭＯＳトランジスタの第１電極及びゲート電極に蓄積された電荷を放出してリセットさせる。
【００２５】
又、請求項１８に記載するように、前記画素に、第１電極が前記第４ＭＯＳトランジスタの第２電極に接続され、第２電極が出力信号線に接続され、ゲート電極が行選択線に接続された第５ＭＯＳトランジスタを設けても良い。又、請求項１９に記載の固体撮像装置のように、前記画素に、第１電極に直流電圧が印加され、ゲート電極が前記第４ＭＯＳトランジスタの第２電極に接続されるとともに、前記第４ＭＯＳトランジスタの第２電極から出力される出力信号を増幅する第６ＭＯＳトランジスタを設けても良い。
【００２６】
請求項２０に記載の固体撮像装置は、請求項１８又は請求項１９に記載の固体撮像装置において、前記画素が、前記第４ＭＯＳトランジスタの第２電極に一端が接続されとともに、前記第４ＭＯＳトランジスタの第１電極にリセット電圧が与えられたときに前記第４ＭＯＳトランジスタを介してリセットされるキャパシタを有することを特徴とする。
【００２７】
請求項２１に記載の固体撮像装置は、請求項１８又は請求項１９に記載の固体撮像装置において、前記第４ＭＯＳトランジスタの第１電極に直流電圧が印加されるとともに、前記画素が、前記第４ＭＯＳトランジスタの第２電極に第１電極が接続され第２電極に直流電圧が接続された第７ＭＯＳトランジスタと、前記第４ＭＯＳトランジスタの第２電極に一端が接続される信号線に接続されるとともに、前記第７ＭＯＳトランジスタのゲート電極にリセット電圧が与えられたときに前記第７ＭＯＳトランジスタを介してリセットされるキャパシタと、を有することを特徴とする。
【００２８】
請求項２２に記載の固体撮像装置は、請求項１６〜請求項２１のいずれかに記載の固体撮像装置において、前記画素に対し前記出力信号線を介して接続された負荷抵抗又は定電流源を成すＭＯＳトランジスタを備えていることを特徴とする。
【００２９】
請求項２３に記載の固体撮像装置のように、請求項１６〜請求項２２のいずれかに記載の固体撮像装置において、各画素の光電変換手段の感度のバラツキを検出するとき、前記感光素子を暗状態に保つようにしても良い。
【００３０】
【発明の実施の形態】
＜画素構成の第１例＞
以下、本発明の固体撮像装置の各実施形態を図面を参照して説明する。図１は本発明の一実施形態である二次元のＭＯＳ型固体撮像装置の一部の構成を概略的に示している。同図において、Ｇ11〜Ｇｍｎは行列配置（マトリクス配置）された画素を示している。２は垂直走査回路であり、行（ライン）４−１、４−２、・・・、４−ｎを順次走査していく。３は水平走査回路であり、画素から出力信号線６−１、６−２、・・・、６−ｍに導出された光電変換信号を画素ごとに水平方向に順次読み出す。５は電源ラインである。各画素に対し、上記ライン４−１、４−２・・・、４−ｎや出力信号線６−１、６−２・・・、６−ｍ、電源ライン５だけでなく、他のライン（例えば、クロックラインやバイアス供給ライン等）も接続されるが、図１ではこれらについて省略し、図２に示す第１の実施形態において示している。
【００３１】
出力信号線６−１、６−２、・・・、６−ｍごとにＮチャネルのＭＯＳトランジスタＱ２が図示の如く１つずつ設けられている。ＭＯＳトランジスタＱ２のドレインは出力信号線６−１に接続され、ソースは最終的な信号線９に接続され、ゲートは水平走査回路３に接続されている。尚、後述するように各画素内にはスイッチ用のＮチャネルの第５ＭＯＳトランジスタＴ５も設けられている。ここで、ＭＯＳトランジスタＴ５は行の選択を行うものであり、ＭＯＳトランジスタＱ２は列の選択を行うものである。
【００３２】
＜第１の実施形態＞
図１に示した画素構成の第１例の各画素に適用される第１の実施形態（図２）について、図面を参照して説明する。
【００３３】
図２において、ｐｎフォトダイオードＰＤが感光部（光電変換部）を形成している。そのフォトダイオードＰＤのアノードは第１ＭＯＳトランジスタＴ１のドレイン、第３ＭＯＳトランジスタＴ３のドレイン及び第４ＭＯＳトランジスタＴ４のゲートに接続されている。ＭＯＳトランジスタＴ４のソースは行選択用の第５ＭＯＳトランジスタＴ５のドレインに接続されている。ＭＯＳトランジスタＴ５のソースは出力信号線６（この出力信号線６は図１の６−１、６−２、・・・、６−ｍに対応する）へ接続されている。尚、ＭＯＳトランジスタＴ１〜Ｔ５は、それぞれ、ＮチャネルのＭＯＳトランジスタでバックゲートが接地されている。
【００３４】
又、フォトダイオードＰＤのカソードには直流電圧ＶPDが印加されるようになっている。一方、ＭＯＳトランジスタＴ１のソースには信号φＶPSが印加され、ＭＯＳトランジスタＴ４のソースには他端に信号φＶPSが印加されるキャパシタＣの一端が接続される。ＭＯＳトランジスタＴ２のソースに直流電圧ＶRBが印加され、そのゲートに信号φＶRSが入力されるとともに、そのドレインにＭＯＳトランジスタＴ１のゲート及びＭＯＳトランジスタＴ３のソースが接続される。ＭＯＳトランジスタＴ４のドレインには信号φＤが入力される。又、ＭＯＳトランジスタＴ３のゲートに信号φＳＷが入力される。更に、ＭＯＳトランジスタＴ５のゲートには信号φＶが入力される。尚、本実施形態において、信号φＶPSは、２値的に変化するものとし、ＭＯＳトランジスタＴ１をサブスレッショルド領域で動作させるための電圧をローレベルとし、直流電圧ＶPDと略等しい電圧をハイレベルとする。
【００３５】
このような回路構成の画素において、ＭＯＳトランジスタＴ１をサブスレッショルド領域で動作させるときに必要となるＭＯＳトランジスタＴ１のゲートに生じる閾値ＴＨを検出する方法（即ち、各画素の感度バラツキを検出する方法）を図２及び図３を用いて以下に説明する。尚、図３（ａ）は、フォトダイオードＰＤ及びＭＯＳトランジスタＴ１の構造を示した図で、図３（ｂ），（ｃ）はフォトダイオードＰＤ及びＭＯＳトランジスタＴ１のポテンシャルの関係を示した図である。又、図３（ｂ），（ｃ）のポテンシャル図に示す矢印の方向は、ポテンシャルが高くなる方向を示す。
【００３６】
ところで、フォトダイオードＰＤは、例えば、図３（ａ）のように、Ｐ型の半導体基板（以下、「Ｐ型基板」という。）１０に、Ｎ型ウェル層１１を形成するとともに、そのＮ型ウェル層１１にＰ型拡散層１２を設けることによって形成される。又、ＭＯＳトランジスタＴ１は、Ｐ型基板１０にＮ型拡散層１３，１４を形成し、且つ、そのＮ型拡散層１３，１４間のチャンネル上に順次、酸化膜１５とポリシリコン層１６を形成することによって構成される。ここで、Ｎ型ウェル層１１がフォトダイオードＰＤのカソード側を形成するとともに、Ｐ型拡散層１２がアノード側を形成する。又、Ｎ型拡散層１３，１４が、それぞれＭＯＳトランジスタＴ１のドレイン、ソースを形成するとともに、酸化膜１５及びポリシリコン層１６がそれぞれゲート絶縁膜とゲート電極を形成する。尚、ここで、Ｐ型基板１０において、Ｎ型拡散層１３，１４の間の領域をゲート下領域ということにする。
【００３７】
（１）各画素の感度のバラツキの検出方法について
まず、信号φＳＷの電圧をローレベルにしてＭＯＳトランジスタＴ３をＯＦＦにするとともに、信号φＶRSの電圧をハイレベルにしてＭＯＳトランジスタＴ２をＯＮにする。又、信号φＶをローレベルにしてＭＯＳトランジスタＴ５もＯＦＦにする。このようにしてＭＯＳトランジスタＴ１のゲートとＭＯＳトランジスタＴ４のゲートとの接続を遮断するとともに、ＭＯＳトランジスタＴ１のゲートに直流電圧ＶRBを印加する。又、信号φＤの電圧をハイレベル（直流電圧ＶPDと同じ又は直流電圧ＶPDに近い電位）にする。尚、本実施形態においては、電荷注入によりトランジスタの閾値の検出を行うので、各画素のバラツキ検出を行う際、感光素子であるフォトダイオードには一様光など検出のための特別な照明を当てる必要が無い。尚、この点は後述する各実施形態についても当てはまる。
【００３８】
次に、ＭＯＳトランジスタＴ１のソースに入力する信号φＶPSの電圧を低くする。信号φＶPSの電圧を低くすることによって、ＭＯＳトランジスタＴ１におけるポテンシャルの関係が、図３（ｂ）のように、ＭＯＳトランジスタＴ１のドレイン、ゲート下領域、及びソースにおけるポテンシャルが、ドレイン、ゲート下領域、ソースの順に高くなる。よって、ＭＯＳトランジスタＴ１のソースから負の電荷ＥがＭＯＳトランジスタＴ１に流れ込む。このとき、電荷の蓄積時間はごく短いので、実際的に正の電荷がＭＯＳトランジスタＴ１のドレインに向かって流れることが無い。そのため、ＭＯＳトランジスタＴ１のドレイン・ソース間に負の電荷が蓄積される。
【００３９】
そして、次に、信号φＶPSの電圧を直流電圧ＶPDと同じ又は直流電圧ＶPDに近い電位にすることによって、図３（ｃ）のように、ＭＯＳトランジスタＴ１のソースのポテンシャルをゲート下領域のポテンシャルよりも高くする。よって、ＭＯＳトランジスタＴ１のドレイン・ソース間に蓄積された負の電荷が、信号線φＶPSに流れ出す。しかしながら、ＭＯＳトランジスタＴ１のドレインのポテンシャルが、ゲート下領域のポテンシャルよりも高いので、ＭＯＳトランジスタＴ１のドレインに蓄積された負の電荷の一部Ｅ’がＭＯＳトランジスタＴ１のドレインに残る。ＭＯＳトランジスタＴ１のゲート下領域のポテンシャルは、ゲート電圧をＶＧ、閾値電圧をＶTHとすると、（ＶＧ−ＶTH）に比例する。よって、ＭＯＳトランジスタＴ１のドレインに残る負の電荷量は、ゲートにかかる電圧が一定の直流電圧ＶRBであるので、（ＶRB−ＶTH）に比例する。
【００４０】
このようにＭＯＳトランジスタＴ１のドレイン電圧は閾値電圧ＶTHに対応した電圧となり、このＭＯＳトランジスタＴ１のドレイン電圧がＭＯＳトランジスタＴ４のゲートに現れる。このＭＯＳトランジスタＴ４のゲートに現れる電圧は、ＭＯＳトランジスタＴ１のドレインに蓄積された負の電荷量に比例するので、閾値電圧ＶTHに比例することがわかる。このＭＯＳトランジスタＴ４のゲート電圧によって、ＭＯＳトランジスタＴ４に電流が流れ、キャパシタＣに電荷が蓄積されるとともに接続ノードａの電位が上昇する。そして、信号φＶをハイレベルにしてＭＯＳトランジスタＴ５をＯＮすることによって、キャパシタＣに蓄積された電荷が出力電流として出力信号線６に導出される。このようにして画素毎に、そのＭＯＳトランジスタＴ１の閾値電圧ＶTHに比例した電流が出力信号線６に導出されて、各画素からの出力を補正するための補正データとして検出することができる。更にいえば、この閾値電圧ＶTHに比例した電流は図１の信号線９から画素毎にシリアルに出力され、後続回路においてメモリに画素毎の補正データとして記憶しておく。そして、実際の撮像時の出力電流を前記記憶されている補正データで画素毎に補正すれば、出力信号から画素のバラツキによる成分を取り除くことができる。尚、この補正方法の具体例は後述する図１９に示している。
【００４１】
さて、上述のように補正データを検出した後、ＭＯＳトランジスタＴ５をＯＦＦとするとともに信号φＤをローレベルにしてＭＯＳトランジスタＴ４を通して信号φＤの信号線路へキャパシタＣに蓄積された電荷を放電することによって、キャパシタＣ及び接続ノードａの電位が初期化される。しかる後、ＭＯＳトランジスタＴ３をＯＮにすることによって、ＭＯＳトランジスタＴ２，Ｔ３を通して、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１のドレイン及びＭＯＳトランジスタＴ４のゲートに蓄積された電荷を放電して初期化する。
【００４２】
感度バラツキの検出自体はごく短時間で行われるので、以上の過程において、バラツキ検出を行う際にフォトダイオードへ光が入射していても構わないが、好ましくは、フォトダイオードには閾値バラツキの検出に影響がでるような強い光が照射されないように保つようにする。暗状態にすることが好ましいが、強い光が照射されない常光の下であっても良い。このようにすると、フォトダイオードから不必要な電気信号が発生せずバラツキ検出をより正確に行うことができる。尚、この点は後述する各実施形態についても当てはまる。
【００４３】
（２）各画素への入射光を電気信号に変換する動作について
この実施形態において、信号φＶPSの電圧値を切り換えてＭＯＳトランジスタＴ１のバイアスを変えることにより、単一の画素において出力信号線６に導出される出力信号をフォトダイオードＰＤが入射光に応じて出力する電気信号（以下、「光電流」という。）に対して自然対数的に変換させる場合と、線形的に変換させる場合とを実現することができる。尚、このとき、信号φＳＷをハイレベルにしてＭＯＳトランジスタＴ３をＯＮの状態にし、ＭＯＳトランジスタＴ１，Ｔ４のゲートが接続されたのと等価の状態にしておく。以下、これらの各場合について説明する。
【００４４】
（２−１） 光電流を自然対数的に変換して出力する場合。
まず、信号φＶPSをローレベルとし、ＭＯＳトランジスタＴ１，Ｔ４がサブスレッショルド領域で動作するようにバイアスされているときの動作について、図２及び図４を用いて説明する。このとき、ＭＯＳトランジスタＴ２のゲートには、ローレベルの信号φＶRSが与えられるので、ＭＯＳトランジスタＴ２はＯＦＦとなり、実質的に存在しないことと等価になる。尚、図４中に示す矢印の方向は、ポテンシャルが高くなる方向を示す。
【００４５】
ところで、フォトダイオードＰＤ及びＭＯＳトランジスタＴ１のポテンシャルは、信号φＶPSがローレベルのとき、図４（ａ）のようになる。図２の回路において、フォトダイオードＰＤに光が入射すると光電流が発生し、ＭＯＳトランジスタのサブスレッショルド特性により、前記光電流を自然対数的に変換した値の電圧がＭＯＳトランジスタＴ１，Ｔ４のゲートに発生する。この電圧により、ＭＯＳトランジスタＴ４に電流が流れ、キャパシタＣには前記光電流の積分値を自然対数的に変換した値と同等の電荷が蓄積される。つまり、キャパシタＣとＭＯＳトランジスタＴ４のソースとの接続ノードａに、前記光電流の積分値を自然対数的に変換した値に比例した電圧が生じることになる。ただし、このとき、ＭＯＳトランジスタＴ５はＯＦＦの状態としておく。
【００４６】
次に、ＭＯＳトランジスタＴ５のゲートにパルス信号φＶを与えて、ＭＯＳトランジスタＴ５をＯＮにすると、キャパシタＣに蓄積された電荷が、出力電流として出力信号線６に導出される。この出力信号線６に導出される電流は前記光電流の積分値を自然対数的に変換した値となる。このようにして入射光量の対数値に比例した信号（出力電流）を読み出すことができる。又、信号読み出し後、ＭＯＳトランジスタＴ５をＯＦＦする。この後、信号φＤをローレベルにしてＭＯＳトランジスタＴ４を通して信号φＤの信号線路へキャパシタＣに蓄積された電荷を放出することによって、キャパシタＣ及び接続ノードａの電位が初期化される。以上の動作を所定の時間間隔で繰り返すことにより、刻々と変化する被写体像を広いダイナミックレンジで連続的に撮像することができる。尚、このように入射光量に対してその出力電流を自然対数的に変換する場合、信号φＶRSは、常にローレベルのままである。
【００４７】
（２−２） 光電流を線形的に変換して出力する場合。
次に、信号φＶPSをハイレベルとしたときの動作について説明する。このとき、フォトダイオードＰＤ及びＭＯＳトランジスタＴ１のポテンシャルは、図４（ｂ）のようになる。よって、ＭＯＳトランジスタＴ１は実質的にＯＦＦ状態となり、ＭＯＳトランジスタＴ１のソース・ドレイン間に電流が流れない。又、ＭＯＳトランジスタＴ２のゲートに与える信号φＶRSをローレベルに保ち、ＭＯＳトランジスタＴ２はＯＦＦする。
【００４８】
そして、まず、ＭＯＳトランジスタＴ５をＯＦＦするとともに信号φＤをローレベル（信号φＶPSよりも低い電位）にするとキャパシタＣの電荷がＭＯＳトランジスタＴ４を通して信号φＤの信号線路へ放電され、それによってキャパシタＣをリセットして、接続ノードａの電位を例えば直流電圧ＶPDより低い電位に初期化する。この電位はキャパシタＣによって保持される。その後、φＤをハイレベル（直流電圧ＶPDと同じ又は直流電圧ＶPDに近い電位）に戻す。このような状態において、フォトダイオードＰＤに光が入射すると光電流が発生する。このとき、ＭＯＳトランジスタＴ１のバックゲートとゲートとの間やフォトダイオードＰＤの接合容量などでキャパシタを構成するので、光電流による電荷が主としてＭＯＳトランジスタＴ１，Ｔ４のゲートに蓄積される。よって、ＭＯＳトランジスタＴ１，Ｔ４のゲート電圧が前記光電流を積分した値に比例した値になる。
【００４９】
今、接続ノードａの電位が直流電圧ＶPDより低いので、ＭＯＳトランジスタＴ４はＯＮし、ＭＯＳトランジスタＴ４のゲート電圧に応じたドレイン電流がＭＯＳトランジスタＴ４を流れ、ＭＯＳトランジスタＴ４のゲート電圧に比例した量の電荷がキャパシタＣに蓄積される。よって、接続ノードａの電位が前記光電流を積分した値に比例した値になる。次に、ＭＯＳトランジスタＴ５のゲートにパルス信号φＶを与えて、ＭＯＳトランジスタＴ５をＯＮにすると、キャパシタＣに蓄積された電荷が、出力電流として出力信号線６に導出される。この出力電流は前記光電流の積分値を線形的に変換した値となる。
【００５０】
このようにして入射光量に比例した信号（出力電流）を読み出すことができる。又、この後、ＭＯＳトランジスタＴ５をＯＦＦとするとともに信号φＤをローレベルにしてＭＯＳトランジスタＴ４を通して信号φＤの信号線路へ放電することによって、キャパシタＣ及び接続ノードａの電位が初期化される。しかる後、ＭＯＳトランジスタＴ２のゲートにハイレベルの信号φＶRSを与えることで、ＭＯＳトランジスタＴ２をＯＮとして、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１のドレイン電圧及びＭＯＳトランジスタＴ１，Ｔ４のゲート電圧を初期化させる。以上の動作を所定の時間間隔で繰り返すことにより、刻々と変化する被写体像をＳ／Ｎ比の良好な状態で連続的に撮像することができる。
【００５１】
このように、本実施形態においては、簡単な電位操作により同一の画素で複数の出力特性を切り換えることが可能になる。尚、信号を対数変換して出力する状態から線形変換して出力する状態に切り換える際には、まずφＶPSの電位調整により出力の切り換えを行ってから、ＭＯＳトランジスタＴ２によるＭＯＳトランジスタＴ１などのリセットを行うことが好ましい。一方、信号を線形変換して出力する状態から対数変換して出力する状態に切り換える際には、ＭＯＳトランジスタＴ２によるＭＯＳトランジスタＴ１などのリセットは特に必要ない。これは、ＭＯＳトランジスタＴ１が完全なＯＦＦ状態ではないことに起因してＭＯＳトランジスタＴ１に蓄積されたキャリアは逆極性のキャリアによってうち消されるためである。
【００５２】
又、各画素からの信号読み出しは電荷結合素子（ＣＣＤ）を用いて行うようにしてもかまわない。この場合、図２のＭＯＳトランジスタＴ５に相当するポテンシャルレベルを可変としたポテンシャルの障壁を設けることにより、ＣＣＤへの電荷読み出しを行えばよい。
【００５３】
＜画素構成の第２例＞
図５は本発明の他の実施形態である二次元のＭＯＳ型固体撮像装置の一部の構成を概略的に示している。同図において、Ｇ11〜Ｇｍｎは行列配置（マトリクス配置）された画素を示している。２は垂直走査回路であり、行（ライン）４−１、４−２、・・・、４−ｎを順次走査していく。３は水平走査回路であり、画素から出力信号線６−１、６−２、・・・、６−ｍに導出された光電変換信号を画素ごとに水平方向に順次読み出す。５は電源ラインである。各画素に対し、上記ライン４−１、４−２・・・、４−ｎや出力信号線６−１、６−２・・・、６−ｍ、電源ライン５だけでなく、他のライン（例えば、クロックラインやバイアス供給ライン等）も接続されるが、図５ではこれらについて省略し、図７以降の各実施形態において示している。
【００５４】
出力信号線６−１、６−２、・・・、６−ｍごとにＮチャネルのＭＯＳトランジスタＱ１、Ｑ２が図示の如く１組ずつ設けられている。ＭＯＳトランジスタＱ１のゲートは直流電圧線７に接続され、ドレインは出力信号線６−１に接続され、ソースは直流電圧ＶPS’のライン８に接続されている。一方、ＭＯＳトランジスタＱ２のドレインは出力信号線６−１に接続され、ソースは最終的な信号線９に接続され、ゲートは水平走査回路３に接続されている。
【００５５】
画素Ｇ11〜Ｇｍｎには、後述するように、それらの画素で発生した光電荷に基づく信号を出力するＮチャネルのＭＯＳトランジスタＴａが設けられている。ＭＯＳトランジスタＴａと上記ＭＯＳトランジスタＱ１との接続関係は図６（ａ）のようになる。このＭＯＳトランジスタＴａは、第２及び第３の実施形態では、第６ＭＯＳトランジスタＴ６に、第４及び第５の実施形態では、第４ＭＯＳトランジスタＴ４に相当する。ここで、ＭＯＳトランジスタＱ１のソースに接続される直流電圧ＶPS’と、ＭＯＳトランジスタＴａのドレインに接続される直流電圧ＶPD’との関係はＶPD’＞ＶPS’であり、直流電圧ＶPS’は例えばグランド電圧（接地）である。この回路構成は上段のＭＯＳトランジスタＴａのゲートに信号が入力され、下段のＭＯＳトランジスタＱ１のゲートには直流電圧ＤＣが常時印加される。このため下段のＭＯＳトランジスタＱ１は抵抗又は定電流源と等価であり、図６（ａ）の回路はソースフォロワ型の増幅回路となっている。この場合、ＭＯＳトランジスタＴａから増幅出力されるのは電流であると考えてよい。
【００５６】
ＭＯＳトランジスタＱ２は水平走査回路３によって制御され、スイッチ素子として動作する。尚、後述するように図７以降の各実施形態の画素内にはスイッチ用のＮチャネルの第５ＭＯＳトランジスタＴ５も設けられている。この第５ＭＯＳトランジスタＴ５も含めて表わすと、図６（ａ）の回路は正確には図６（ｂ）のようになる。即ち、ＭＯＳトランジスタＴ５がＭＯＳトランジスタＱ１とＭＯＳトランジスタＴａとの間に挿入されている。ここで、ＭＯＳトランジスタＴ５は行の選択を行うものであり、ＭＯＳトランジスタＱ２は列の選択を行うものである。尚、図５および図６に示す構成は以下に説明する第２の実施形態〜第５の実施形態に共通の構成である。
【００５７】
図６のように構成することにより信号を大きく出力することができる。従って、画素がダイナミックレンジ拡大のために感光素子から発生する光電流を自然対数的に変換しているような場合は、そのままでは出力信号が小さいが、本増幅回路により充分大きな信号に増幅されるため、後続の信号処理回路（図示せず）での処理が容易になる。また、増幅回路の負荷抵抗部分を構成するＭＯＳトランジスタＱ１を画素内に設けずに、列方向に配置された複数の画素が接続される出力信号線６−１、６−２、・・・、６−ｍごとに設けることにより、負荷抵抗又は定電流源の数を低減でき、半導体チップ上で増幅回路が占める面積を少なくできる。
【００５８】
＜第２の実施形態＞
図５に示した画素構成の第２例の各画素に適用される第２の実施形態について、図面を参照して説明する。図７は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図２に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００５９】
図７に示すように、本実施形態では、図２に示す画素に、接続ノードａにゲートが接続され接続ノードａの電圧に応じた電流増幅を行う第６ＭＯＳトランジスタＴ６と、このＭＯＳトランジスタＴ６のソースにドレインが接続された行選択用の第５ＭＯＳトランジスタＴ５と、接続ノードａにドレインが接続されキャパシタＣ及び接続ノードａの電位の初期化を行う第７ＭＯＳトランジスタＴ７とが付加された構成となる。ＭＯＳトランジスタＴ５のソースは出力信号線６（この出力信号線６は図５の６−１、６−２、・・・、６−ｍに対応する）へ接続されている。尚、ＭＯＳトランジスタＴ６，Ｔ７も、ＭＯＳトランジスタＴ１〜Ｔ５と同様に、ＮチャネルのＭＯＳトランジスタでバックゲートが接地されている。
【００６０】
又、ＭＯＳトランジスタＴ６のドレインには直流電圧ＶPDが印加され、ＭＯＳトランジスタＴ５のゲートには信号φＶが入力される。又、ＭＯＳトランジスタＴ７のソースには直流電圧ＶRB2が印加されるとともに、そのゲートには信号φＶRS2が入力される。更に、ＭＯＳトランジスタＴ４のドレインには直流電圧ＶPDが印加される。尚、本実施形態において、ＭＯＳトランジスタＴ１〜Ｔ５及びキャパシタＣは、第１の実施形態（図２）と同様の動作を行い、各画素の感度のバラツキを検出するための電流を出力することができる。以下にその動作を説明する。
【００６１】
（１）各画素の感度のバラツキの検出方法について
まず、ＭＯＳトランジスタＴ５をＯＦＦの状態にした後、ＭＯＳトランジスタＴ３をＯＦＦにしてＭＯＳトランジスタＴ１，Ｔ４のゲートが遮断されたのと等価の状態にするとともに、ＭＯＳトランジスタＴ２をＯＮにしてＭＯＳトランジスタＴ１のゲートに直流電圧ＶRBを印加する。又、信号φＶRS２をローレベルにしてＭＯＳトランジスタＴ７をＯＦＦにする。各画素をこのような状態にすると、ＭＯＳトランジスタＴ１のソースに印加する信号φＶPSの電圧を第１の実施形態（図３）と同様に低くした後に高くすることによって、ＭＯＳトランジスタＴ１のドレインに負の電荷が蓄積され、この負の電荷によって変化するドレイン電圧に応じてＭＯＳトランジスタＴ４に電流が流れる。
【００６２】
そして、ＭＯＳトランジスタＴ４を通して流れる電流によって、キャパシタＣに電荷が蓄積されるとともに、接続ノードａの電位が上昇する。次に、信号φＶをハイレベルにすることによってＭＯＳトランジスタＴ５をＯＮにすると、接続ノードａに現れる電圧に応じてＭＯＳトランジスタＴ６に電流が流れ、出力電流として、ＭＯＳトランジスタＴ５を通して出力信号線６に導出される。この出力信号線６に導出される出力電流は、ＭＯＳトランジスタＴ１の閾値電圧ＶTHに比例した電流であり、この出力電流によって各画素からの出力を補正するための補正データを検出することができる。更に、この閾値電圧ＶTHに比例した電流は、第１の実施形態（図１）と同様に、図５の信号線９から画素毎にシリアルに出力されて、後続回路においてメモリに画素毎の補正データとして記憶しておく。そして、実際の撮像時にこの補正データを使用することによって、出力信号からの画素のバラツキによる成分を取り除くことができる。尚、この補正方法の具体例は後述する図１９に示している。
【００６３】
さて、上述のように補正データを検出した後、ＭＯＳトランジスタＴ５をＯＦＦにするとともに、ＭＯＳトランジスタＴ７のゲートにハイレベルの信号φＶRS2を与えることでＭＯＳトランジスタＴ７をＯＮとして、キャパシタＣ及び接続ノードａの電位を初期化させる。しかる後、ＭＯＳトランジスタＴ３をＯＮにすることによって、ＭＯＳトランジスタＴ２，Ｔ３を通して、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１のドレイン及びＭＯＳトランジスタＴ４のゲートに蓄積された電荷を放電して初期化する。
【００６４】
（２）各画素への入射光を電気信号に変換する動作について
この実施形態において、信号φＶPSの電圧値を切り換えてＭＯＳトランジスタＴ１のバイアスを変えることにより、第１の実施形態と同様に、単一の画素において出力信号線６に導出される出力信号をフォトダイオードＰＤが入射光に応じて出力する光電流に対して自然対数的に変換させる場合と、線形的に変換させる場合とを実現することができる。尚、このとき、信号φＳＷをハイレベルにしてＭＯＳトランジスタＴ３をＯＮの状態にし、ＭＯＳトランジスタＴ１，Ｔ４のゲートが接続されたのと等価の状態にしておく。以下、これらの各場合について説明する。
【００６５】
（２−１） 光電流を自然対数的に変換して出力する場合。
まず、信号φＶPSをローレベルとし、ＭＯＳトランジスタＴ１，Ｔ４がサブスレッショルド領域で動作するようにバイアスされているときの動作について、説明する。このとき、ＭＯＳトランジスタＴ２のゲートには、第１の実施形態と同様にローレベルの信号φＶRSが与えられるので、ＭＯＳトランジスタＴ２はＯＦＦとなり、実質的に存在しないことと等価になる。
【００６６】
フォトダイオードＰＤに光が入射すると光電流が発生し、ＭＯＳトランジスタのサブスレッショルド特性により、前記光電流を自然対数的に変換した値の電圧がＭＯＳトランジスタＴ１，Ｔ４のゲートに発生する。この電圧により、ＭＯＳトランジスタＴ４に電流が流れ、キャパシタＣには前記光電流の積分値を自然対数的に変換した値と同等の電荷が蓄積される。つまり、キャパシタＣとＭＯＳトランジスタＴ４のソースとの接続ノードａに、前記光電流の積分値を自然対数的に変換した値に比例した電圧が生じることになる。ただし、このとき、ＭＯＳトランジスタＴ５，Ｔ７はＯＦＦ状態である。
【００６７】
次に、ＭＯＳトランジスタＴ５のゲートにパルス信号を与えて、ＭＯＳトランジスタＴ５をＯＮにすると、ＭＯＳトランジスタＴ６のゲートにかかる電圧に比例した電流がＭＯＳトランジスタＴ５，Ｔ６を通って出力信号線６に導出される。今、ＭＯＳトランジスタＴ６のゲートにかかる電圧は、接続ノードａにかかる電圧であるので、出力信号線６に導出される電流は前記光電流の積分値を自然対数的に変換した値となる。
【００６８】
このようにして入射光量の対数値に比例した信号（出力電流）を読み出すことができる。信号読み出し後はＭＯＳトランジスタＴ５をＯＦＦにするとともに、ＭＯＳトランジスタＴ７のゲートにハイレベルの信号φＶRS2を与えることでＭＯＳトランジスタＴ７をＯＮとして、キャパシタＣ及び接続ノードａの電位を初期化させることができる。尚、このように入射光量に対してその出力電流を自然対数的に変換する場合、信号φＶRSは、常にローレベルのままである。
【００６９】
（２−２） 光電流を線形的に変換して出力する場合。
次に、信号φＶPSをハイレベルとしたときの動作について説明する。このとき、ＭＯＳトランジスタＴ２のゲートにローレベルの信号φＶRSを与えて、ＭＯＳトランジスタＴ２を実質的にＯＦＦとする。そして、まず、ＭＯＳトランジスタＴ７のゲートにハイレベルの信号φＶRS2を与えて該ＭＯＳトランジスタＴ７をＯＮすることによりキャパシタＣをリセットするとともに、接続ノードａの電位を直流電圧ＶPDより低い電位ＶRB2に初期化する。この電位はキャパシタＣによって保持される。その後、信号φＶRS2をローレベルとして、ＭＯＳトランジスタＴ７をＯＦＦとする。このような状態において、フォトダイオードＰＤに光が入射すると光電流が発生する。このとき、ＭＯＳトランジスタＴ１のバックゲートとゲートとの間やフォトダイオードＰＤの接合容量でキャパシタを構成するので、光電流による電荷が主としてＭＯＳトランジスタＴ１，Ｔ４のゲートに蓄積される。よって、ＭＯＳトランジスタＴ１，Ｔ４のゲート電圧が前記光電流を積分した値に比例した値になる。
【００７０】
今、接続ノードａの電位が直流電圧ＶPDより低いので、ＭＯＳトランジスタＴ４はＯＮし、ＭＯＳトランジスタＴ４のゲート電圧に応じたドレイン電流がＭＯＳトランジスタＴ４を流れ、ＭＯＳトランジスタＴ４のゲート電圧に比例した量の電荷がキャパシタＣに蓄積される。よって、接続ノードａの電位が前記光電流を積分した値に比例した値になる。次に、ＭＯＳトランジスタＴ５のゲートにパルス信号を与えて、ＭＯＳトランジスタＴ５をＯＮにすると、ＭＯＳトランジスタＴ６のゲートにかかる電圧に比例した電流がＭＯＳトランジスタＴ５，Ｔ６を通って出力信号線６に導出される。ＭＯＳトランジスタＴ６のゲートにかかる電圧は、接続ノードａの電圧であるので、出力信号線６に導出される電流は前記光電流の積分値を線形的に変換した値となる。
【００７１】
このようにして入射光量に比例した信号（出力電流）を読み出すことができる。信号読み出し後は、まず、ＭＯＳトランジスタＴ５をＯＦＦにするとともに、ＭＯＳトランジスタＴ２のゲートにハイレベルの信号φＶRSを与えることで、ＭＯＳトランジスタＴ２をＯＮとして、フォトダイオードＰＤ、ＭＯＳトランジスタ１のドレイン、及びＭＯＳトランジスタＴ１，Ｔ４のゲートを初期化させる。次に、ＭＯＳトランジスタＴ７のゲートにハイレベルの信号φＶRS2を与えることでＭＯＳトランジスタＴ７をＯＮとして、キャパシタＣ及び接続ノードａの電位を初期化させる。
【００７２】
＜第３の実施形態＞
第３の実施形態について、図面を参照して説明する。図８は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図７に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００７３】
図８に示すように、本実施形態では、ＭＯＳトランジスタＴ４のドレインに信号φＤを与えることによってキャパシタＣ及び接続ノードａの電位を初期化するようにし、それによってＭＯＳトランジスタＴ７を削除した構成となっている。その他の構成は第２の実施形態（図７）と同一である。尚、信号φＤのハイレベル期間では、第１の実施形態（図２）と同様にキャパシタＣで積分が行なわれ、ローレベル期間では、キャパシタＣの電荷がＭＯＳトランジスタＴ４を通して放電され、キャパシタＣの電圧及びＭＯＳトランジスタＴ６のゲートは略信号φＤのローレベル電圧になる（リセット）。本実施形態では、ＭＯＳトランジスタＴ７を省略できる分、構成がシンプルになる。
【００７４】
この実施形態において、画素の補正データを検出するときは、ＭＯＳトランジスタＴ３をＯＦＦにしてＭＯＳトランジスタＴ１，Ｔ４のゲートが遮断されたのと等価の状態にするとともに、ＭＯＳトランジスタＴ２をＯＮにしてＭＯＳトランジスタＴ１のゲートに直流電圧ＶRBを印加する。又、信号φＤをハイレベル（例えば、直流電圧ＶPDと略等しい電圧）にして、信号φＶPSの電圧を第１の実施形態（図３）と同様に低くした後に高くすることによって、ＭＯＳトランジスタＴ１のドレインに負の電荷を蓄積させる。この負の電荷によって変化するドレイン電圧に応じてＭＯＳトランジスタＴ４に電流が流れ、キャパシタＣに電荷が蓄積されるとともに、接続ノードａの電位が上昇する。
【００７５】
そして、所定のタイミングで、ＭＯＳトランジスタＴ５をＯＮにして、接続ノードａに現れる電圧に応じてＭＯＳトランジスタＴ６のゲートにかかる電圧に比例した電流を出力信号線６に導出する。この出力信号線６に導出される出力電流は、ＭＯＳトランジスタＴ１の閾値電圧ＶTHに比例した電流であり、この出力電流によって各画素からの出力を補正するための補正データを検出することができる。更に、この閾値電圧ＶTHに比例した電流は、第２の実施形態と同様に、図５の信号線９から画素毎にシリアルに出力されて、後続回路においてメモリに画素毎の補正データとして記憶しておく。そして、実際の撮像時にこの補正データを使用することによって、出力信号からの画素のバラツキによる成分を取り除くことができる。尚、この補正方法の具体例は後述する図１９に示している。
【００７６】
その後、ＭＯＳトランジスタＴ５をＯＦＦにするとともに信号φＤをローレベル（信号φＶPSよりも低い電圧）にすると、キャパシタＣの電荷がＭＯＳトランジスタＴ４を通して信号φＤの信号線路へ放出され、それによって、キャパシタＣ及び接続ノードａの電位が初期化される。しかる後、ＭＯＳトランジスタＴ３をＯＮにすることによって、ＭＯＳトランジスタＴ２，Ｔ３を通して、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１のドレイン及びＭＯＳトランジスタＴ４のゲートに蓄積された電荷を放電して初期化する。
【００７７】
又、撮像動作をさせるときにおいて、出力電流を光電流に対して自然対数的に変換させる場合は、ＭＯＳトランジスタＴ３をＯＮ状態に固定するとともにＭＯＳトランジスタＴ２をＯＦＦ状態に固定する。又、信号φＶPSをローレベルにするとともに、信号φＤをハイレベルにして、光電流の積分値を自然対数的に変換した値と同等の電荷をキャパシタＣに蓄積する。そして、所定のタイミングでＭＯＳトランジスタＴ５をＯＮにして、ＭＯＳトランジスタＴ６のゲートにかかる電圧に比例した電流をＭＯＳトランジスタＴ５，Ｔ６を通して出力信号線６に導出する。
【００７８】
その後、ＭＯＳトランジスタＴ５をＯＦＦするとともに信号φＤをローレベルにすると、キャパシタＣの電荷がＭＯＳトランジスタＴ４を通して信号φＤの信号線路へ放電され、それによって、キャパシタＣ及び接続ノードａの電圧が初期化される。
【００７９】
これに対して、出力電流を光電流に対して線形的に変換させる場合は、まず、ＭＯＳトランジスタＴ３をＯＮ状態に固定するとともにＭＯＳトランジスタＴ２をＯＦＦにする。又、信号φＶPS及び信号φＤをハイレベルにする。そして、ＭＯＳトランジスタＴ４を用いた初期化動作を行うことによって、第２の実施形態と同様に接続ノードａが直流電圧ＶPDより低い電圧となる。このような状態で、光電流の積分値を線形的に変換した値と同等の電荷をキャパシタＣに蓄積する。次に、所定のタイミングでＭＯＳトランジスタＴ５をＯＮにして、ＭＯＳトランジスタＴ６のゲートにかかる電圧に比例した電流をＭＯＳトランジスタＴ５，Ｔ６を通して出力信号線６に導出する。
【００８０】
その後、まず、ＭＯＳトランジスタＴ２をＯＮして、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１のドレイン、及びＭＯＳトランジスタＴ１，Ｔ４のゲートを初期化する。続いて、信号φＤをローレベルにしてキャパシタＣの電荷をＭＯＳトランジスタＴ４を通して信号φＤの信号線路に放電して、接続ノードａの電圧を直流電圧ＶPDより低い電圧に初期化する。
【００８１】
＜第４の実施形態＞
第４の実施形態について、図面を参照して説明する。図９は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図８に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００８２】
図９に示すように、本実施形態では、ＭＯＳトランジスタＴ４のドレインに直流電圧ＶPDが印加されるとともに、キャパシタＣ及びＭＯＳトランジスタＴ６を削除した構成となっている。即ち、ＭＯＳトランジスタＴ４のソースにＭＯＳトランジスタＴ５のドレインが接続され、又、ＭＯＳトランジスタＴ４のドレインに直流電圧ＶPDが印加される。その他の構成は第３の実施形態（図８）と同一である。
【００８３】
このような構成の回路において、補正データを検出する際には、第３の実施形態と同様に、ＭＯＳトランジスタＴ２をＯＮ状態に固定するとともにＭＯＳトランジスタＴ３をＯＦＦ状態に固定して、ＭＯＳトランジスタＴ１，Ｔ４のゲートが遮断されたのと等価の状態にするとともにＭＯＳトランジスタＴ１のゲートに直流電圧ＶRBを印加する。そして、信号φＶPSの電圧を第１の実施形態（図３）と同様に低くした後に高くすることによって、ＭＯＳトランジスタＴ１のドレインに負の電荷を蓄積させる。この負の電荷によって変化するドレイン電圧に応じてＭＯＳトランジスタＴ４に電流が流れる。
【００８４】
次に、所定のタイミングで、ＭＯＳトランジスタＴ５をＯＮにして、ＭＯＳトランジスタＴ４のゲートにかかる電圧に比例した電流を出力信号線６に導出する。この出力信号線６に導出される出力電流は、ＭＯＳトランジスタＴ１の閾値電圧ＶTHに比例した電流であり、この出力電流によって各画素からの出力を補正するための補正データを検出することができる。更に、この閾値電圧ＶTHに比例した電流は、第３の実施形態と同様に、図５の信号線９から画素毎にシリアルに出力されて、後続回路においてメモリに画素毎の補正データとして記憶しておく。そして、実際の撮像時にこの補正データを使用することによって、出力信号からの画素のバラツキによる成分を取り除くことができる。尚、この補正方法の具体例は後述する図１９に示している。
【００８５】
さて、上述のように補正データを検出した後、まず、ＭＯＳトランジスタＴ５をＯＦＦにする。次に、ＭＯＳトランジスタＴ３をＯＮにすることによって、ＭＯＳトランジスタＴ２，Ｔ３を通して、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１のドレイン及びＭＯＳトランジスタＴ４のゲートに蓄積された電荷を放電して初期化する。
【００８６】
又、図９に示す画素は、撮像動作を行う際において、第３の実施形態と同様に、ＭＯＳトランジスタＴ３をＯＮ状態に固定するとともに信号φＶPSの電圧値を切り換えてＭＯＳトランジスタＴ１のバイアスを変えることにより、出力信号線６に導出される出力信号を光電流に対して自然対数的に変換させる場合と、線形的に変換させる場合とを実現することができる。
【００８７】
このように信号φＶPSの電圧値を切り換えてＭＯＳトランジスタＴ４のゲート電圧をフォトダイオードＰＤで発生する光電流に対して自然対数的に、又は、線形的に変化させることによって、前記光電流に対して自然対数的に、又は、線形的に比例した値のドレイン電流がＭＯＳトランジスタＴ４を流れる。そして、ＭＯＳトランジスタＴ５のゲートに信号φＶを与えてＯＮとすると、前記光電流に対して自然対数的に、又は、線形的に比例した値のドレイン電流が、ＭＯＳトランジスタＴ５を通して出力信号線６に導出される。このとき、ＭＯＳトランジスタＴ４及びＭＯＳトランジスタＱ１（図５）の導通時抵抗とそれらを流れる電流によって決まるＭＯＳトランジスタＱ１のドレイン電圧が、信号として出力信号線６に現れる。このようにして信号が読み出された後、ＭＯＳトランジスタＴ５がＯＦＦになる。入射光量に対して線形的に比例した信号が読み出された場合、この信号を読み出した後、ＭＯＳトランジスタＴ２をＯＮにして、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１のドレイン、及びＭＯＳトランジスタＴ１，Ｔ４のゲートを初期化する。
【００８８】
尚、本実施形態では上記第３の実施形態のように、光信号をキャパシタＣで一旦積分するということを行わないので、積分時間が不要となり、又、キャパシタＣのリセットも不要であるので、その分信号処理の高速化が図れる。又、本実施形態では、第３の実施形態に比し、キャパシタＣ及びＭＯＳトランジスタＴ６を省略できる分、構成が更にシンプルになり画素サイズを小さくすることができる。
【００８９】
＜第５の実施形態＞
第５の実施形態について、図面を参照して説明する。図１０は、本実施形態に使用する固体撮像装置に設けられた画素の構成を示す回路図である。尚、図９に示す画素と同様の目的で使用される素子及び信号線などは、同一の符号を付して、その詳細な説明は省略する。
【００９０】
図１０に示すように、本実施形態では、フォトダイオードＰＤのカソードに信号φＶPDが入力され、ＭＯＳトランジスタＴ１のソースに直流電圧ＶPSが印加されるとともに、ＭＯＳトランジスタＴ４のドレインに直流電圧ＶDDが印加される。その他の構成は第４の実施形態（図９）と同一である。
【００９１】
このような構成の回路において、補正データを検出する際には、第４の実施形態と同様に、ＭＯＳトランジスタＴ２をＯＮ状態に固定するとともにＭＯＳトランジスタＴ３をＯＦＦ状態に固定して、ＭＯＳトランジスタＴ１，Ｔ４のゲートが遮断されたのと等価の状態にするとともにＭＯＳトランジスタＴ１のゲートに直流電圧ＶRBを印加する。
【００９２】
そして、まず、信号φＶPDの電圧を高くして、ＭＯＳトランジスタＴ１のドレイン、ゲート下領域、ソースにおけるポテンシャルを図３（ｂ）と同様の状態に変化させることによって、ＭＯＳトランジスタＴ１のドレイン・ソース間に負の電荷を蓄積させる。その後、信号φＶPDの電圧を低くして図３（ｃ）と同様の状態にすることによって、ＭＯＳトランジスタＴ１のゲート下領域とソースに蓄積された電荷を放電してＭＯＳトランジスタＴ１のドレインにのみ負の電荷が蓄積された状態にする。この負の電荷によって変化するドレイン電圧に応じてＭＯＳトランジスタＴ４に電流が流れる。
【００９３】
次に、所定のタイミングで、第４の実施形態と同様にＭＯＳトランジスタＴ５をＯＮにして、ＭＯＳトランジスタＴ４のゲートにかかる電圧に比例した電流を出力信号線６に導出する。この出力信号線６に導出される出力電流は、ＭＯＳトランジスタＴ１の閾値電圧ＶTHに比例した電流であり、この出力電流によって各画素からの出力を補正するための補正データを検出することができる。更に、この閾値電圧ＶTHに比例した電流は、第４の実施形態と同様に、図５の信号線９から画素毎にシリアルに出力されて、後続回路においてメモリに画素毎の補正データとして記憶しておく。そして、実際の撮像時にこの補正データを使用することによって、出力信号からの画素のバラツキによる成分を取り除くことができる。尚、この補正方法の具体例は後述する図１９に示している。
【００９４】
さて、上述のように補正データを検出した後、まず、ＭＯＳトランジスタＴ５をＯＦＦにする。次に、ＭＯＳトランジスタＴ３をＯＮにすることによって、ＭＯＳトランジスタＴ２，Ｔ３を通して、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１のドレイン及びＭＯＳトランジスタＴ４のゲートに蓄積された電荷を放電して初期化する。
【００９５】
又、図１０に示す画素は、撮像動作を行う際において、ＭＯＳトランジスタＴ３をＯＮ状態に固定するとともにフォトダイオードＰＤのカソードに与える信号φＶPDを直流電圧ＶPSより高いハイレベルにして、ＭＯＳトランジスタＴ１，Ｔ４をサブスレッショルド領域で動作させる。このとき、ＭＯＳトランジスタＴ５をＯＮにすると、入射光量の対数値に比例した信号（出力電流）を読み出すことができる。又、フォトダイオードＰＤのカソードに与える信号φＶPDを直流電圧ＶPSと同等のローレベルにして、ＭＯＳトランジスタＴ５をＯＮにすると、入射光量に比例した信号を読み出すことができる。
【００９６】
このように、本実施形態は、第４の実施形態の直流電圧ＶPDを信号φＶPDに、信号φＶPSを直流電圧ＶPSに変更したものである。よって、上記したように、出力電流を入射光量に対して自然対数的に変換する場合と線形的に変換する場合と切り換えるために、第４の実施形態で信号φＶPSのレベルを切り換える代わりに、本実施形態では信号φＶPDを切り換える。それ以外の動作については、第４の実施形態における動作と同様である。
【００９７】
以上説明した第１〜第５の実施形態は、画素内の能動素子であるＭＯＳトランジスタＴ１〜Ｔ７を全てＮチャネルのＭＯＳトランジスタで構成しているが、これらのＭＯＳトランジスタＴ１〜Ｔ７を全てＰチャネルのＭＯＳトランジスタで構成してもよい。図１２及び図１５〜図１８には、上記第１〜第５の実施形態をＰチャネルのＭＯＳトランジスタで構成した例である第６〜第１０の実施形態を示している。そのため図１１〜図１８では接続の極性や印加電圧の極性が逆になっている。例えば、図１２（第６の実施形態）において、フォトダイオードＰＤはアノードに直流電圧ＶPDに接続され、カソードが第１ＭＯＳトランジスタＴ１のドレインや第４ＭＯＳトランジスタＴ４のゲートに接続されている。第１ＭＯＳトランジスタＴ１のソースは信号φＶPSが入力される。
【００９８】
ところで、図１２のような画素が対数変換を行うとき、信号φＶPSの電圧と直流電圧ＶPDは、φＶPS＞ＶPD となっており、図２（第１の実施形態）と逆である。また、キャパシタＣの出力電圧は初期値が高い電圧で、積分によって降下する。また、第２ＭＯＳトランジスタＴ２や第３ＭＯＳトランジスタＴ３や第５ＭＯＳトランジスタＴ５をＯＮさせるときには、低い電圧をゲートに印加する。更に、図１５の実施形態（第７の実施形態）において、第７ＭＯＳトランジスタＴ７をＯＮさせるときには、低い電圧をゲートに印加する。以上の通り、ＮチャネルのＭＯＳトランジスタを使った場合に比し、ＰチャネルのＭＯＳトランジスタを用いる場合は、電圧関係や接続関係が一部異なるが、構成は実質的に同一であり、また基本的な動作も同一であるので、図１２及び図１５〜図１８については図面で示すのみで、その構成や動作についての説明は省略する。
【００９９】
第６の実施形態の画素を含む固体撮像装置の全体構成を説明するためのブロック回路構成図を図１１に示し、第７〜第１０の実施形態の画素を含む固体撮像装置の全体構成を説明するためのブロック回路構成図を図１３に示している。図１１及び図１３については、図１及び図５と同一部分（同一の役割部分）に同一の符号を付して説明を省略する。以下、図１３の構成について簡単に説明する。列方向に配列された出力信号線６−１、６−２、・・・、６−ｍに対してＰチャネルのＭＯＳトランジスタＱ１とＰチャネルのＭＯＳトランジスタＱ２が接続されている。ＭＯＳトランジスタＱ１のゲートは直流電圧線７に接続され、ドレインは出力信号線６−１に接続され、ソースは直流電圧ＶPS’のライン８に接続されている。一方、ＭＯＳトランジスタＱ２のドレインは出力信号線６−１に接続され、ソースは最終的な信号線９に接続され、ゲートは水平走査回路３に接続されている。ここで、ＭＯＳトランジスタＱ１は画素内のＰチャネルのＭＯＳトランジスタＴａと共に図１４（ａ）に示すような増幅回路を構成している。尚、ＭＯＳトランジスタＴａは、第７及び第８の実施形態では第６ＭＯＳトランジスタＴ６に相当し、又、第９及び第１０の実施形態では第４ＭＯＳトランジスタＴ４に相当する。
【０１００】
この場合、ＭＯＳトランジスタＱ１はＭＯＳトランジスタＴａの負荷抵抗又は定電流源となっている。従って、このＭＯＳトランジスタＱ１のソースに接続される直流電圧ＶPS’と、ＭＯＳトランジスタＴａのドレインに接続される直流電圧ＶPD’との関係は、ＶPD’＜ＶPS’であり、直流電圧ＶPD’は例えばグランド電圧（接地）である。ＭＯＳトランジスタＱ１のドレインはＭＯＳトランジスタＴａに接続され、ゲートには直流電圧が印加されている。ＰチャネルのＭＯＳトランジスタＱ２は水平走査回路３によって制御され、増幅回路の出力を最終的な信号線９へ導出する。第７〜第１０の実施形態のように、画素内に設けられた第５ＭＯＳトランジスタＴ５を考慮すると、図１４（ａ）の回路は図１４（ｂ）のように表わされる。
【０１０１】
＜第１〜第１０の実施形態の画素を用いた画像データの補正方法＞
上述した第１〜第１０の実施形態のような回路構成の画素が設けられた固体撮像装置がデジタルカメラなどの画像入力装置に使用されたときの実施例を、図面を参照して説明する。
【０１０２】
図１９に示す画像入力装置は、対物レンズ５１と、該対物レンズ５１を通して入射される光の光量に応じて電気信号を出力する固体撮像装置５２と、撮像時の固体撮像装置５２の電気信号（以下、「画像データ」と呼ぶ。）が入力されて一時記憶されるメモリ５３と、補正データを記憶するためのメモリ５４と、メモリ５３から送出される画像データからメモリ５４から記憶される補正データを補正演算する補正演算回路５５と、補正演算回路５５で補正データ分補正演算された画像データを演算処理して外部に出力する処理部５６とを有する。尚、固体撮像装置５２は、第１又は第６の実施形態（図２、図１２）のような回路構成の画素が設けられた第１例（図１、図１１）のような固体撮像装置、或いは、第２〜第５、第７〜第１０の実施形態（図７〜図１０、図１５〜図１８）のような回路構成の画素が設けられた第２例のような固体撮像装置（図５、図１３）のいずれかの固体撮像装置である。
【０１０３】
このような構成の画像入力装置は、まず、撮像開始時に、例えばシャッター（不図示）を閉じて対物レンズ５１から固体撮像装置５２に外部の光が入射しない暗状態にする。そして、このとき、各画素が各実施形態で説明したように、この暗状態で補正データを検出し、メモリ５４に出力する。このメモリ５４では、各画素毎にその補正データを記憶する。
【０１０４】
このようにして固体撮像装置５２内の全画素の補正データをメモリ５４に記憶させると、シャッターを開いて撮像動作を開始する。撮像動作が始まると、固体撮像装置５２から各画素毎に画像データがメモリ５３に出力される。この画像データ５３を一旦メモリ５３に記憶した後、補正演算回路５５にこの画像データを各画素毎に送出する。このとき、同時にメモリ５４より補正データが補正演算回路５５に送出される。このように、補正演算回路５５に送出された画像データ及び補正データは、補正演算回路５５によって画像データからこの画像データを出力した同一画素の補正データが各画素毎に補正演算される。この補正データが補正演算された画像データが処理部５６に送出されて、演算処理された後、外部に出力される。尚、上記各メモリ５３，５４としては、フレームメモリを用いる必要はなく、ラインメモリであればよいので、固体撮像装置内に組み込むことも容易である。又、画像入力装置は、メモリ５３を省略して固体撮像装置５２から出力される画像データを直接補正演算回路５５に送出するような構造にしても良い。
【０１０５】
【発明の効果】
以上説明したように、本発明の固体撮像装置によれば、常光の下で、各画素の感度のバラツキを検出することができる。よって、被写体の撮像時に各画素毎の出力を補正するための補正データを獲得するために、従来のように一様光を照射する必要が無くなる。又、フォトダイオードなどの光電変換素子で発生した電気信号を対数変換して出力するか、線形的に変換して出力するかを自由に選択できる。従って、例えば、輝度範囲の広い被写体の撮像には対数変換に切り換えて使用し、低輝度の被写体や輝度範囲の狭い被写体の撮像には、線形変換に切り換えて使用するという使い分けができる。そして、そのことによって、低輝度から高輝度までの幅広い被写体を高精度に撮像できる。更に、能動素子をＭＯＳトランジスタで構成することにより高集積化が容易となり、周辺の処理回路（Ａ／Ｄコンバータ、デジタル・システム・プロセッサ、メモリ）等とともにワンチップ上に形成することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態である二次元固体撮像装置の全体の構成を説明するためのブロック回路図。
【図２】本発明の第１の実施形態の１画素の構成を示す回路図。
【図３】本発明で使用する画素の構成及びポテンシャルの関係を表した図。
【図４】本発明で使用する画素のポテンシャルの関係を表した図。
【図５】本発明の一実施形態である二次元固体撮像装置の全体の構成を説明するためのブロック回路図。
【図６】図５の一部の回路図。
【図７】本発明の第２の実施形態の１画素の構成を示す回路図。
【図８】本発明の第３の実施形態の１画素の構成を示す回路図。
【図９】本発明の第４の実施形態の１画素の構成を示す回路図。
【図１０】本発明の第５の実施形態の１画素の構成を示す回路図。
【図１１】画素内の能動素子をＰチャネルのＭＯＳトランジスタで構成した実施形態の場合の本発明の二次元固体撮像装置の全体の構成を説明するためのブロック回路図。
【図１２】本発明の第６の実施形態の１画素の構成を示す回路図。
【図１３】画素内の能動素子をＰチャネルのＭＯＳトランジスタで構成した実施形態の場合の本発明の二次元固体撮像装置の全体の構成を説明するためのブロック回路図。
【図１４】図１３の一部の回路図。
【図１５】本発明の第７の実施形態の１画素の構成を示す回路図。
【図１６】本発明の第８の実施形態の１画素の構成を示す回路図。
【図１７】本発明の第９の実施形態の１画素の構成を示す回路図。
【図１８】本発明の第１０の実施形態の１画素の構成を示す回路図。
【図１９】各実施形態の画素を用いた個体撮像装置を備えた画像入力装置の内部構造を示すブロック図。
【図２０】従来例の１画素の構成を示す回路図。
【符号の説明】
Ｇ11〜Ｇｍｎ 画素
２ 垂直走査回路
３ 水平走査回路
４−１〜４−ｎ 行選択線
６−１〜６−ｍ 出力信号線
７ 直流電圧線
８ ライン
９ 信号線
１０ Ｐ型半導体基板
１１ Ｎ型ウェル層
１２ Ｐ型拡散層
１３，１４ Ｎ型拡散層
１５ 酸化膜
１６ ポリシリコン
５１ 対物レンズ
５２ 固体撮像装置
５３，５４ メモリ
５５ 補正演算回路
５６ 処理部
ＰＤ フォトダイオード
Ｔ１〜Ｔ７ 第１〜第７ＭＯＳトランジスタ
Ｃ キャパシタ
Claims (23)
- 入射した光量に応じた電気信号を発生する感光素子を有するとともに該電気信号を自然対数的に変換する光電変換手段と、該光電変換手段の出力信号を出力信号線へ導出する導出路とを備えた複数の画素を有する固体撮像装置において、
前記光電変換手段内に電荷を注入することによって、各画素の前記光電変換手段の感度のバラツキを検出する検出手段を有し、
前記光電変換手段が、
第１電極に直流電圧が印加された光電変換素子と、
第１電極と第２電極と制御電極とを備え、第１電極が光電変換素子の第２電極に接続され、光電変換素子からの出力電流が流れ込む第１のトランジスタと、
第１電極と第２電極と制御電極とを備え、第１電極に直流電圧が印加されるとともに制御電極が前記第１のトランジスタの第１電極に接続され、第２電極から電気信号を出力する第２のトランジスタとから構成され、
前記第１のトランジスタの制御電極に直流電圧を印加するための第１のスイッチ手段と、
前記第１のトランジスタの制御電極と前記第２のトランジスタの制御電極との間に設けられた第２のスイッチ手段と、を有し、
前記各画素の感度のバラツキを検出するとき、前記第１のスイッチ手段をＯＮするとともに、前記第２のスイッチ手段をＯＦＦすることによって、前記第１のトランジスタの制御電極に一定の直流電圧を印加するとともに、前記第１のトランジスタの制御電極と前記第２のトランジスタの制御電極とを切断状態にし、
前記各画素に撮像動作をさせるとき、前記第１のスイッチ手段をＯＦＦするとともに、前記第２のスイッチ手段をＯＮすることによって、前記第１のトランジスタの制御電極と前記第２のトランジスタの制御電極を接続状態にすることを特徴とする固体撮像装置。 - 前記画素が、マトリクス状に配設されることを特徴とする請求項１に記載の固体撮像装置。
- 前記光電変換手段から出力される電気信号を積分する積分回路を有し、該積分回路で積分した信号を前記導出路を介して前記出力信号線へ導出することを特徴とする請求項１又は請求項２に記載の固体撮像装置。
- 前記積分した信号を前記出力信号線へ出力した後に、前記積分回路の電荷を放出するリセット手段を有することを特徴とする請求項３に記載の固体撮像装置。
- 前記リセット手段が、第１電極と第２電極と制御電極とを備え、前記積分回路に第１電極が接続されたトランジスタで構成され、該トランジスタの制御電極に印加する電圧のレベルを変化して該トランジスタを導通させたとき、前記積分回路に蓄積された電荷が放出されることを特徴とする請求項４に記載の固体撮像装置。
- 前記各画素が、前記光電変換手段の出力信号を増幅する増幅用トランジスタを有しており、該増幅用トランジスタの出力信号を前記導出路を介して前記出力信号線へ出力することを特徴とする請求項１〜請求項５のいずれかに記載の固体撮像装置。
- 前記出力信号線に接続された負荷抵抗又は定電流源を有し、前記負荷抵抗又は定電流源の総数が全画素数より少ないことを特徴とする請求項６に記載の固体撮像装置。
- 前記負荷抵抗又は定電流源は、前記出力信号線に接続された第１電極と、直流電圧に接続された第２電極と、直流電圧に接続された制御電極とを有する抵抗用トランジスタであることを特徴とする請求項７に記載の固体撮像装置。
- 前記増幅用トランジスタがＮチャネルのＭＯＳトランジスタであり、前記増幅用トランジスタの第１電極に印加される直流電圧が、前記抵抗用トランジスタの第２電極に接続される直流電圧よりも高電位であることを特徴とする請求項８に記載の固体撮像装置。
- 前記増幅用トランジスタがＰチャネルのＭＯＳトランジスタであり、前記増幅用トランジスタの第１電極に印加される直流電圧が、前記抵抗用トランジスタの第２電極に接続される直流電圧よりも低電位であることを特徴とする請求項８に記載の固体撮像装置。
- 前記導出路は、全画素の中から所定のものを順次選択し、選択された画素の出力信号を出力信号線に導出するスイッチを含むことを特徴とする請求項１〜請求項１０のいずれかに記載の固体撮像装置。
- 前記第１のスイッチ手段が、第１電極と第２電極と制御電極とを備え、第１電極が前記第１のトランジスタの制御電極に接続されるとともに第２電極に直流電圧が印加された第３のトランジスタであり、
前記第２のスイッチ手段が、第１電極と第２電極と制御電極とを備え、第１電極が前記第１のトランジスタの制御電極に接続されるとともに第２電極が前記第２のトランジスタの制御電極に接続された第４のトランジスタであり、
前記各画素の感度のバラツキを検出するとき、前記第３のトランジスタの制御電極に信号を与えて前記第３のトランジスタをＯＮするとともに、前記第４のトランジスタをＯＦＦすることによって、前記第１のトランジスタの制御電極に一定の直流電圧を印加するとともに、前記第１のトランジスタの制御電極と前記第２のトランジスタの制御電極とを切断状態にし、
前記各画素に撮像動作をさせるとき、前記第３のトランジスタをＯＦＦするとともに、前記第４のトランジスタの制御電極に信号を与えて前記第４のトランジスタをＯＮすることによって、前記第１のトランジスタの制御電極と前記第２のトランジスタの制御電極を接続状態にすることを特徴とする請求項１〜請求項１１のいずれかに記載の固体撮像装置。 - 前記各画素が撮像動作を行うときの前記光電変換手段の動作状態を、前記電気信号を線形的に変換する第１状態と、前記電気信号を自然対数的に変換する第２状態とに切換可能としたことを特徴とする請求項１〜請求項１２のいずれかに記載の固体撮像装置。
- 前記各画素が撮像動作を行うとき、前記第１のトランジスタの第１電極と第２電極の電位差を変化させることによって、前記光電変換手段の動作を、前記電気信号を線形的に変換する第１状態と、前記電気信号を自然対数的に変換する第２状態とに切り換えることができることを特徴とする請求項１〜請求項１２のいずれかに記載の固体撮像装置。
- 各画素の光電変換手段の感度のバラツキを検出するとき、前記感光素子を暗状態に保つことを特徴とする請求項１〜請求項１４のいずれかに記載の固体撮像装置。
- 複数の画素を備えた固体撮像装置において、
各画素が、
フォトダイオードと、
該フォトダイオードの一方の電極に第１電極が接続された第１ＭＯＳトランジスタと、
前記第１ＭＯＳトランジスタのゲート電極に第１電極が接続され、第２電極に直流電圧が印加される第２ＭＯＳトランジスタと、
前記第１ＭＯＳトランジスタのゲート電極に第１電極が接続され、第２電極が前記第１ＭＯＳトランジスタの第１電極に接続された第３ＭＯＳトランジスタと、
該第１ＭＯＳトランジスタ の第１電極にゲート電極が接続された第４ＭＯＳトランジスタと、を有し、
前記各画素の感度のバラツキを検出するとき、前記第２ＭＯＳトランジスタのゲート電極に信号を与えて前記第２ＭＯＳトランジスタをＯＮするとともに、前記第３ＭＯＳトランジスタをＯＦＦすることによって、前記第１ＭＯＳトランジスタのゲート電極に一定の直流電圧を印加するとともに、前記第１ＭＯＳトランジスタのゲート電極と前記第４ＭＯＳトランジスタのゲート電極とを切断状態にし、
前記各画素に撮像動作をさせるとき、前記第２ＭＯＳトランジスタをＯＦＦするとともに、前記第３ＭＯＳトランジスタのゲート電極に信号を与えて前記第３ＭＯＳトランジスタをＯＮすることによって、前記第１ＭＯＳトランジスタのゲート電極と前記第４ＭＯＳトランジスタのゲート電極を接続状態にすることを特徴とする固体撮像装置。 - 前記画素に撮像動作をさせる場合において、
前記フォトダイオードから出力される電気信号を自然対数的に変換して前記第４ＭＯＳトランジスタの第２電極から出力させるときは、前記第１ＭＯＳトランジスタを閾値以下のサブスレッショルド領域で動作させ、
一方、前記フォトダイオードから出力される電気信号を線形的に変換して前記第４ＭＯＳトランジスタの第２電極から出力させるときは、前記第１ＭＯＳトランジスタの第２電極と前記フォトダイオードの他方の電極の電位を接近させることにより前記第１ＭＯＳトランジスタを不作動状態とするとともに、電気信号を出力した後、前記第２ＭＯＳトランジスタのゲート電極に入力する電圧のレベルを切り換えることによって前記第２ＭＯＳトランジスタを導通させて、前記第１ＭＯＳトランジスタの第１電極及びゲート電極に蓄積された電荷を放出してリセットすることを特徴とする請求項１６に記載の固体撮像装置。 - 前記画素が、第１電極が前記第４ＭＯＳトランジスタの第２電極に接続され、第２電極が出力信号線に接続され、ゲート電極が行選択線に接続された第５ＭＯＳトランジスタを有することを特徴とする請求項１６又は請求項１７に記載の固体撮像装置。
- 前記画素が、第１電極に直流電圧が印加され、ゲート電極が前記第４ＭＯＳトランジスタの第２電極に接続されるとともに、前記第４ＭＯＳトランジスタの第２電極から出力される出力信号を増幅する第６ＭＯＳトランジスタを有することを特徴とする請求項１６〜請求項１８のいずれかに記載の固体撮像装置。
- 前記画素が、前記第４ＭＯＳトランジスタの第２電極に一端が接続される信号線に接続されるとともに、前記第４ＭＯＳトランジスタの第１電極にリセット電圧が与えられたときに前記第４ＭＯＳトランジスタを介してリセットされるキャパシタを有することを特徴とする請求項１８又は請求項１９に記載の固体撮像装置。
- 前記第４ＭＯＳトランジスタの第１電極に直流電圧が印加されるとともに、前記画素が、前記第４ＭＯＳトランジスタの第２電極に第１電極が接続され第２電極に直流電圧が接続された第７ＭＯＳトランジスタと、前記第４ＭＯＳトランジスタの第２電極に一端が接続される信号線に接続されるとともに、前記第７ＭＯＳトランジスタのゲート電極にリセット電圧が与えられたときに前記第７ＭＯＳトランジスタを介してリセットされるキャパシタと、を有することを特徴とする請求項１８又は請求項１９に記載の固体撮像装置。
- 前記画素に対し前記出力信号線を介して接続された負荷抵抗又は定電流源を成すＭＯＳトランジスタを備えていることを特徴とする請求項１６〜請求項２１のいずれかに記載の固体撮像装置。
- 各画素の光電変換手段の感度のバラツキを検出するとき、前記感光素子を暗状態に保つことを特徴とする請求項１６〜請求項２２のいずれかに記載の固体撮像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20741199A JP4300635B2 (ja) | 1999-07-22 | 1999-07-22 | 固体撮像装置 |
| US09/620,498 US7164443B1 (en) | 1999-07-22 | 2000-07-20 | Image-sensing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20741199A JP4300635B2 (ja) | 1999-07-22 | 1999-07-22 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001036822A JP2001036822A (ja) | 2001-02-09 |
| JP4300635B2 true JP4300635B2 (ja) | 2009-07-22 |
Family
ID=16539308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20741199A Expired - Fee Related JP4300635B2 (ja) | 1999-07-22 | 1999-07-22 | 固体撮像装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7164443B1 (ja) |
| JP (1) | JP4300635B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2003900746A0 (en) * | 2003-02-17 | 2003-03-06 | Silverbrook Research Pty Ltd | Methods, systems and apparatus (NPS041) |
| US8416468B2 (en) * | 1999-09-17 | 2013-04-09 | Silverbrook Research Pty Ltd | Sensing device for subsampling imaged coded data |
| JP2001298663A (ja) | 2000-04-12 | 2001-10-26 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその駆動方法 |
| TW550944B (en) * | 2001-03-09 | 2003-09-01 | Honda Motor Co Ltd | Photosensitive circuit |
| WO2002091736A1 (en) * | 2001-04-27 | 2002-11-14 | Honda Giken Kogyo Kabushiki Kaisha | Output correction unit of image sensor |
| TW200540774A (en) | 2004-04-12 | 2005-12-16 | Sanyo Electric Co | Organic EL pixel circuit |
| JP4581792B2 (ja) * | 2004-07-05 | 2010-11-17 | コニカミノルタホールディングス株式会社 | 固体撮像装置及びこれを備えたカメラ |
| DE102004043828B4 (de) * | 2004-09-10 | 2018-09-13 | Robert Bosch Gmbh | Batteriepack |
| DE102004043829A1 (de) | 2004-09-10 | 2006-03-16 | Robert Bosch Gmbh | Batteriepack |
| KR100744118B1 (ko) * | 2005-12-13 | 2007-08-01 | 삼성전자주식회사 | 이미지 센서의 포화 레벨 검출 회로, 이미지 센서의 포화레벨 검출 방법 및 포화 레벨 검출 회로를 구비하는 이미지센서 |
| JP2008306439A (ja) | 2007-06-07 | 2008-12-18 | Konica Minolta Holdings Inc | 撮像素子および撮像装置 |
| US8026968B2 (en) * | 2008-04-11 | 2011-09-27 | Aptina Imaging Corporation | Method and apparatus providing dynamic boosted control signal for a pixel |
| KR20130049076A (ko) * | 2011-11-03 | 2013-05-13 | 삼성디스플레이 주식회사 | 광검출 화소, 광검출 장치, 및 그 구동방법 |
| JP2023040318A (ja) * | 2020-02-26 | 2023-03-23 | ソニーセミコンダクタソリューションズ株式会社 | 撮像回路および撮像装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4973833A (en) | 1988-09-28 | 1990-11-27 | Minolta Camera Kabushiki Kaisha | Image sensor including logarithmic converters |
| US5063449A (en) * | 1988-11-18 | 1991-11-05 | Kabushiki Kaisha Toshiba | Solid-state image sensor employing a gate and diode for bias charge injection |
| US5241575A (en) * | 1989-12-21 | 1993-08-31 | Minolta Camera Kabushiki Kaisha | Solid-state image sensing device providing a logarithmically proportional output signal |
| JPH0530350A (ja) * | 1991-07-18 | 1993-02-05 | Minolta Camera Co Ltd | 固体撮像装置 |
| US5289286A (en) * | 1991-07-18 | 1994-02-22 | Minolta Camera Kabushiki Kaisha | Solid state sensor having logarithmic photovoltaic response, with pixel uniformity correction and white balance circuitry therefor |
| JPH05219443A (ja) * | 1992-02-05 | 1993-08-27 | Minolta Camera Co Ltd | 固体撮像装置 |
| JPH06326929A (ja) * | 1993-05-14 | 1994-11-25 | Hitachi Ltd | 画像入力装置 |
| JP2747410B2 (ja) * | 1993-05-21 | 1998-05-06 | 富士通株式会社 | 固体撮像素子 |
| US5953060A (en) * | 1995-10-31 | 1999-09-14 | Imec Vzw | Method for reducing fixed pattern noise in solid state imaging devices |
| JPH09326480A (ja) * | 1996-06-05 | 1997-12-16 | Sony Corp | 固体撮像素子及びその駆動方法 |
| US20010045508A1 (en) * | 1998-09-21 | 2001-11-29 | Bart Dierickx | Pixel structure for imaging devices |
| JPH10257392A (ja) * | 1997-03-14 | 1998-09-25 | Matsushita Electron Corp | 物理量分布検知半導体装置およびその駆動方法ならびにその製造方法 |
| JP4156717B2 (ja) * | 1998-01-13 | 2008-09-24 | 三菱電機株式会社 | 半導体装置 |
| US6133862A (en) * | 1998-07-31 | 2000-10-17 | Intel Corporation | Method and apparatus to reduce row reset noise in photodiode |
| US6323479B1 (en) * | 1998-09-16 | 2001-11-27 | Dalsa, Inc. | Sensor pixel with linear and logarithmic response |
-
1999
- 1999-07-22 JP JP20741199A patent/JP4300635B2/ja not_active Expired - Fee Related
-
2000
- 2000-07-20 US US09/620,498 patent/US7164443B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001036822A (ja) | 2001-02-09 |
| US7164443B1 (en) | 2007-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3493405B2 (ja) | 固体撮像装置 | |
| US8547463B2 (en) | Solid-state imaging device and control method for same | |
| US7446805B2 (en) | CMOS active pixel with hard and soft reset | |
| US6833871B1 (en) | Exposure control in electronic cameras by detecting overflow from active pixels | |
| US9124837B2 (en) | Solid-state image pickup device and driving method thereof, and electronic apparatus | |
| JP4300635B2 (ja) | 固体撮像装置 | |
| JP3664035B2 (ja) | 固体撮像装置 | |
| JP3724188B2 (ja) | 固体撮像装置 | |
| US6999122B1 (en) | Solid-state logarithmic image sensing device | |
| JP4770618B2 (ja) | 固体撮像装置 | |
| JP4300654B2 (ja) | 固体撮像装置 | |
| JP3882594B2 (ja) | 固体撮像装置 | |
| JP4320693B2 (ja) | 固体撮像装置 | |
| JP4931231B2 (ja) | 撮像装置及びその制御方法 | |
| JP4345175B2 (ja) | 固体撮像装置 | |
| JP4292628B2 (ja) | 固体撮像装置 | |
| JP2001218113A (ja) | 固体撮像装置 | |
| JP4345145B2 (ja) | 固体撮像装置 | |
| JP2001036059A (ja) | 固体撮像装置 | |
| JP4352571B2 (ja) | 固体撮像装置 | |
| JP2001245214A (ja) | 固体撮像装置 | |
| JP2001218111A (ja) | 固体撮像装置 | |
| JP2001268442A (ja) | 固体撮像装置 | |
| JP2004356859A (ja) | 固体撮像装置 | |
| JP2001230399A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050613 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060424 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090306 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090331 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090413 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |