JP4332570B2 - バイアス回路および電力増幅器 - Google Patents

バイアス回路および電力増幅器 Download PDF

Info

Publication number
JP4332570B2
JP4332570B2 JP2007156749A JP2007156749A JP4332570B2 JP 4332570 B2 JP4332570 B2 JP 4332570B2 JP 2007156749 A JP2007156749 A JP 2007156749A JP 2007156749 A JP2007156749 A JP 2007156749A JP 4332570 B2 JP4332570 B2 JP 4332570B2
Authority
JP
Japan
Prior art keywords
transistor
terminal
resistor
circuit
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007156749A
Other languages
English (en)
Other versions
JP2008109621A (ja
Inventor
義久 天野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007156749A priority Critical patent/JP4332570B2/ja
Priority to US11/902,843 priority patent/US7579914B2/en
Priority to TW096136324A priority patent/TWI349426B/zh
Publication of JP2008109621A publication Critical patent/JP2008109621A/ja
Application granted granted Critical
Publication of JP4332570B2 publication Critical patent/JP4332570B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Description

本発明は、バイアス回路および電力増幅器に関するものである。詳細には、バイポーラ型トランジスタによるバイアス回路、およびそれを備えた電力増幅器において、電源電圧変動や温度変動に対する安定性を高める方法に関するものである。
従来、携帯電話などの送信回路における必須電子部品の一つに、パワーアンプ（電力増幅器）がある。パワーアンプは、信号処理ＩＣ（Integrated Circuit）が生成した数ｍＷオーダの小電力の電気信号を、Ｗオーダに近い大電力にまで一気に増幅し、送信アンテナへと送り出す働きをする。
パワーアンプ用のデバイス形態として、近年では、ＧａＡｓ−ＨＢＴ（ガリウム砒素−ヘテロジャンクション・バイポーラ・トランジスタ）によるＭＭＩＣ（Microwave Monolithic Integrated Circuit）が主流になっている。バイポーラ型パワーアンプの場合、供給すべきバイアス端子としては、通称「Ｖｂｂ端子」と呼ばれるベースバイアス端子と、通称「Ｖｃｃ端子」と呼ばれるコレクタバイアス端子との２種類がある。
ここで、パワーアンプは、携帯電話の全電子部品の中で突出して大きな信号電力を扱う部品である。それゆえ、パワーアンプは２つの観点から重視されている。第１に、パワーアンプの電力利用効率の優劣がそのままバッテリー消費に大きく影響してしまうため、高効率化設計技術が重要である。第２に、パワーアンプは非線形性による信号歪が最も発生しやすい部品の一つであるため、高線形化設計技術が重要である。
そこで、近年主流であるバイポーラ型パワーアンプにおいて、上記高効率化と上記高線形化とを実現するためには何が重要かと言えば、前述のＶｂｂ端子のバイアス回路設計が特に重要であることが知られている。以上のような事情については、例えば、特許文献１などの多数の文献において詳細に説明されている。
また、バイポーラ型トランジスタにおけるバイアス回路の設計技術と言えば、Ｓｉ（シリコン）アナログＩＣの分野で、古くから研究されてきた公知分野でもある。しかし、ＧａＡｓパワーアンプＭＭＩＣにおいては、従来のＳｉアナログＩＣと比べて制約が大きいため、全く同じ技術を流用するわけにも行かず、新しい修正バイアス回路の研究が続けられている。
上記ＧａＡｓパワーアンプＭＭＩＣに特有の制約とは、例えば以下のようなものである。第１に、トランジスタ自体に内在する閾値電圧が大きいため、電源（通常は３．３Ｖ）とグランドとの間に、わずかに２個のトランジスタしか接続できないこと（２段積み）がある。第２に、大電力信号を扱うために、バイアス回路（直流回路）部分がその他の高周波回路部分からの影響を受けやすく、両者の分離に気を遣わなければならないことがある。
さて、ＧａＡｓパワーアンプＭＭＩＣに適したバイアス回路設計の従来技術としては、様々な回路構造が多くの文献において開示されている。ここで、バイアス回路の安定性向上のための技術が、特許文献２および特許文献３に開示されている。
特許文献２に開示されたバイアス回路は、バイアス回路の安定性を高める上で基本形となる構成を有している。また、特許文献３に開示されたバイアス回路は、基本形であるバイアス回路に対して、より安定性を向上させた改良形の構成を有している。
そこで、まず、図８を参照しながら、特許文献２に開示された基本形となる構成を有する従来の第１バイアス回路の構成について説明する。その次に、図１０を参照しながら、特許文献３に開示された改良形である従来の第２バイアス回路の構成について説明する。
図８は、従来の第１バイアス回路の構成を示す回路図である。
従来の第１バイアス回路は、図８に示すように、第１トランジスタ５０１、第２トランジスタ５０２、抵抗５０３、調整用抵抗５０４、第３トランジスタ５０６、調整用抵抗５０７、および調整用抵抗５０８を備えている。また、第１トランジスタ５０１、第２トランジスタ５０２、抵抗５０３、および調整用抵抗５０４は、回路ブロック部５０５を構成している。
第１バイアス回路は、高周波増幅用トランジスタ５２３のベース端子にバイアス電流を供給するために用いられている。高周波増幅用トランジスタ５２３は、高周波増幅用のトランジスタであり、入力ポート５２１から入力された高周波信号を増幅して、出力ポート５２２に出力する。
また、第１バイアス回路は、回路ブロック部５０５によって安定化された電位を、カレントミラーで別の第３トランジスタ５０６へと映すことで、映された電位により第３トランジスタ５０６を安定して定電流動作させる、というものである。
回路ブロック部５０５は、第１電源ポート５１１から電源を供給されている。また、第３トランジスタ５０６は、コレクタバイアスを調整用抵抗５０７を介して第２電源ポート５１２から受け、ベースバイアスを回路ブロック部５０５（後述する図９におけるＨ点電位）から受けている。そして、第３トランジスタ５０６は、エミッタ出力を、必要に応じて調整用抵抗５０８などを介しつつ、高周波増幅用トランジスタ５２３のベース端子に供給する。
ところで、安定化された電位を回路ブロック部５０５から取り出すことを前述した。そこで、詳細に、回路ブロック部５０５の特性について説明する。回路ブロック部５０５は、基準電源回路を構成している。それゆえ、安定化された電位を取り出すことが可能となっている。
基準電源回路は、例えば、非特許文献１においては「電流基準回路」として記載されている公知回路である。使い方次第では「電圧基準回路」にもなるため、不要な区別を避ける目的で、本明細書中では「基準電源回路」という呼称で統一する。
図９を参照しながら、上記基準電源回路について詳細に説明する。
図９は、基準電源回路６００の構成を示す回路図である。
基準電源回路６００は、図９に示すように、第１トランジスタ６０１、第２トランジスタ６０２、抵抗６０３、および調整用抵抗６０４を備えている。なお、第１トランジスタ６０１は第１トランジスタ５０１に対応し、第２トランジスタ６０２は第２トランジスタ５０２に対応し、抵抗６０３は抵抗５０３に対応し、および調整用抵抗６０４は調整用抵抗５０４に対応している。
第１トランジスタ６０１および第２トランジスタ６０２は互いに補正し合う帰還関係にある。すなわち、第１トランジスタ６０１の入力端子（ベース端子）と出力端子（コレクタ端子）とは、それぞれ、第２トランジスタ６０２の出力端子（エミッタ端子）と入力端子（ベース端子）とに接続されている。
また、第１トランジスタ６０１は、コレクタ端子が調整用抵抗６０４を介して第１電源ポート６１１に接続され、エミッタ端子が接地されている。第２トランジスタ６０２は、コレクタ端子が第２電源ポート６１２に接続され、エミッタ端子が抵抗６０３を介して接地されている。
したがって、図９に示すＨ点およびＩ点を、第１電源ポート６１１および第２電源ポート６１２から回路的に分離することによって、電源電圧の変動に関係なくＨ点の電位およびＩ点の電位が一定になるように保っている。
これにより、基準電源回路６００では、電源電圧の変動に対する安定化が図られている。なお、図８に示した第１バイアス回路では、第３トランジスタ５０６は、ベースバイアスを図９におけるＨ点の電位から受けている。
また、図９に示した基準電源回路６００は、電源電圧への依存性が低い安定な電源回路の代表として広く知られ、実際に多用されている。そこで、図３を参照しながら、基準電源回路は電源電圧への依存性が低いという特徴のイメージを説明する。
図３は、電源電圧の変動に対する各回路の安定性を表すグラフである。横軸は図９のような電源回路に与える電源電圧を示し、縦軸は図９のような電源回路から取り出すことができる電圧や電流を示している。なお、ここでは、図中の線Ｘ、Ｙについて説明し、図中の線Ｚについては、発明を実施するための最良の形態にて後述する。
図３に示すように、多くの簡単な電源回路の場合では、図中の線Ｘのように、電源電圧の増加に応じて、出力電圧・電流が大きく単調増加してしまう。
これに対し、図９の基準電源回路６００の場合には、図中の線Ｙのように、出力電圧・電流はやはり単調増加ではあるものの、その傾きが小さく抑圧されており比較的安定である。それゆえ、基準電源回路は電源電圧への依存性が低いことがわかる。
次に、図１０を参照しながら、従来の第２バイアス回路の構成について説明する。
図１０は、従来の第２バイアス回路の構成を示す回路図である。
従来の第２バイアス回路は、図１０に示すように、第１トランジスタ７０１、第２トランジスタ７０２、抵抗７０３、調整用抵抗７０４、第３トランジスタ７０６、調整用抵抗７０７、調整用抵抗７０８、第４トランジスタ７０９を備えている。また、第１トランジスタ７０１、第２トランジスタ７０２、抵抗７０３、および調整用抵抗７０４は、回路ブロック部７０５を構成している。
第２バイアス回路は、高周波増幅用トランジスタ７２３のベース端子にバイアス電流を供給するために用いられている。高周波増幅用トランジスタ７２３は、高周波増幅用のトランジスタであり、入力ポート７２１から入力された高周波信号を増幅して、出力ポート７２２に出力する。
また、第２バイアス回路は、上記第１バイアス回路と同様に、回路ブロック部７０５によって安定化された電位を、カレントミラーで別の第３トランジスタ７０６および第４トランジスタ７０９へと映すことで、映された電位により第３トランジスタ７０６および第４トランジスタ７０９を安定して定電流動作させる、というものである。
第２バイアス回路自体への電源供給は、第１電源ポート７１１および第２電源ポート７１２から、調整用抵抗７０４および調整用抵抗７０７をそれぞれ介して行われる。第１バイアス回路との違いは、カレントミラーが、第１トランジスタ７０１と第４トランジスタ７０９との間と、第２トランジスタ７０２と第３トランジスタ７０６との間との２つの経路で同時に形成されている点である。
詳細には、回路ブロック部７０５は、第１電源ポート７１１から電源を供給されている。また、第３トランジスタ７０６は、コレクタバイアスを調整用抵抗７０７を介して第２電源ポート７１２から受け、ベースバイアスを図９におけるＨ点電位から受け、エミッタ端子がＧ点に接続されている。第４トランジスタ７０９は、コレクタ端子がＧ点に接続され、ベースバイアスを図９におけるＩ点電位から受け、エミッタ端子が接地されている。そして、第３トランジスタ７０６は、エミッタ出力を、Ｇ点から、必要に応じて調整用抵抗７０８などを介しつつ、高周波増幅用トランジスタ７２３のベース端子に供給する。
ところで、通常のバイアス回路は、バイアス回路単体で用いられるものではなく、例えば、パワーアンプに備えられた増幅用トランジスタに接続させて、バイアス電流を供給するために用いられる。そこで、図１１を参照しながら、上記第２バイアス回路を用いた一般的なパワーアンプ全体の構成について説明する。
図１１は、第２バイアス回路を用いた従来のパワーアンプの構成を示す構造模式図である。
従来のパワーアンプは、高周波増幅用トランジスタ８１５および高周波増幅用トランジスタ８１８によって２段階で増幅される、電力センサ８３０付きの２段アンプである。また、バイアス回路８０５ａ〜８０５ｃで構成される部分が、上記電力センサ８３０付きの２段アンプに対するバイアス回路である。
パワーアンプは、図１１に示すように、入力ポート８１１と出力ポート８１２との間には、２個の高周波増幅用トランジスタ８１５および８１８が、３個の整合回路８１４，８１７，および８２０で挟まれつつ縦続接続されている。２個の高周波増幅用トランジスタ８１５および８１８のコレクタバイアスは、それぞれ電源ポート８１６および８１９から供給される。
また、出力ポート８１２における高周波電力の一部は、キャパシタンス８２１を介して電力センサ８３０に導かれ、直流電圧に変換されて出力ポート８１３から出力される。
電力センサ８３０の構成については、例えば、ダイオード８２３の出力端が、高周波的にはキャパシタンス８２４で接地され、直流的には抵抗８２５で接地された回路が代表的である。なお、電力センサ８３０の中身については、本発明の範囲を逸脱するので詳細は避ける。
パワーアンプは、バイアス回路８０５ａ〜８０５ｃとして、従来の第２バイアス回路を３個備えている。高周波増幅用トランジスタ８１５および８１８に対しては、バイアス回路８０５ａおよび８０５ｂがベースバイアスをそれぞれ供給する。
また、電力センサ８３０も、ダイナミックンレジ拡大などの目的でバイアスを加える場合が多い。それゆえ、従来のパワーアンプにおいても、バイアス回路８０５ｃが、調整用抵抗８２２を介してダイオード８２３に接続されている。なお、バイアス回路８０５ａ〜８０５ｃ自身に対する電源供給は、電源ポート８０１〜８０４を通じて行われる。
特開２００１−９４３６０号公報（平成１３年４月６日公開） 特開平１１−１６３６４０号公報（１９９９年６月１８日公開） 特開２００２−９５５８号公報（平成１４年１月１１日公開） Ｐ．Ｒ．グレイ他著、「システムＬＳＩのためのアナログ集積回路設計技術（上）」、第４版、株式会社培風館、２００３年７月、ｐ．３５９ Ｐ．Ｒ．グレイ他著、「システムＬＳＩのためのアナログ集積回路設計技術（上）」、第４版、株式会社培風館、２００３年７月、ｐ．３５３
ところが、パワーアンプの重要なＶｂｂ端子のバイアス回路では、既に説明した高効率化・高線形化という課題に加えて、近年ではさらに新しい課題が注目されている。本発明は、この新しい課題を、従来技術の限界を超えて解決することを主目的としている。
近年、世の中の無線通信システムで採用される変調方式が年々高度化してきたり（例：ＯＦＤＭ：直交周波数領域多重化方式）、オープンループ方式のプリディストーション技術（予め測定／記録しておいたパワーアンプの歪特性の逆特性を変調時にかける線形化技術）の採用が試みられたりしている。それゆえ、パワーアンプに対しては、わずかな特性変動さえ許さなくなってきている。
また、その一方で、携帯電話全体としては、電源回路周りの部品数および性能を削減して、低コスト化および小型化する動きが止まらない。それゆえ、外部からパワーアンプへ供給される電源の品質自体が逆に落ちてきている。
そこで、パワーアンプに対して、温度変動や電源電圧変動に対する安定性のさらなる向上が要求されている。パワーアンプの性能向上においては、上述したように、Ｖｂｂ端子のバイアス回路設計が特に重要である。
上記特許文献２の第１バイアス回路では、温度変動や電源電圧変動に対する対応が不十分であった。一方、上記特許文献３の第２バイアス回路では、温度変動や電源電圧変動に対する安定性の向上が試みられている。しかしながら、上記近年の事情によりさらなる安定性の向上が要求されている。
また、第２バイアス回路においては、図１０に示したように、バイアス電流はＧ点から取り出している。それゆえ、第３トランジスタ７０６のエミッタ電流は、全てがバイアス電流として供給されずに、第４トランジスタ７０９にも流れている。よって、第４トランジスタ７０９での消費電力が大きくなっている。
ところが、近年、パワーアンプが待機状態の時に無駄に消費される電流（通常は数十ｍＡオーダ）をほぼ零（数μＡオーダ）に削減しようという、省電力機能（Shutdown機能）の普及がある。ＨＢＴ型パワーアンプにおいて、Shutdown機能を実現する最も簡単な方法は、Ｖｂｂバイアス端子をShutdown制御信号によって直接駆動する方法である。
しかし、そのためには、ＣＭＯＳ論理回路で生成されるShutdown制御信号の電流駆動力がほとんど零なので、それに合わせてＶｂｂバイアス端子の消費電流も削減して行かなければならない。それゆえ、ＧａＡｓパワーアンプＭＭＩＣを外部から見た際の、Ｖｂｂバイアス端子へ供給すべき消費電流の削減が要求されている。
したがって、バイアス回路には、消費電流を抑制しながら、温度変動や電源電圧変動に対して、より安定したバイアス電流を出力することが要求されている。
また、上記要求に応じようとすると、どうしてもバイアス回路全体の回路規模が増大することが避けられず、チップ面積が増大してしまうという問題が生じる。それゆえ、なるべく小規模な回路によって、上記要求に応じる工夫が必要である。よって、チップ面積の削減も要求されている。
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、消費電流を抑制しながら、温度変動や電源電圧変動に対して、より安定したバイアス電流を出力することができるバイアス回路および電力増幅器を提供することにある。
本発明のバイアス回路は、上記課題を解決するために、エミッタ端子が接地され、ベース端子が第１抵抗を介して接地され、およびコレクタ端子が第２抵抗を介して第１電源ポートに接続されている第１トランジスタと、エミッタ端子が上記第１トランジスタのベース端子に接続され、ベース端子が上記第１トランジスタのコレクタ端子に接続され、およびコレクタ端子が第２電源ポートから電源を供給されている第２トランジスタと、エミッタ端子が接地され、ベース端子が上記第１トランジスタのベース端子に接続され、およびコレクタ端子が第３抵抗を介して上記第１電源ポートに接続されている第３トランジスタと、ベース端子が上記第３トランジスタのコレクタ端子に接続され、およびコレクタ端子が第３電源ポートから電源を供給されている第４トランジスタとを備え、上記第４トランジスタのエミッタ端子から電流が取り出されることを特徴としている。
上記の構成によれば、第１トランジスタのコレクタ端子が第２トランジスタのベース端子に接続され、また、第１トランジスタのベース端子が第２トランジスタのエミッタ端子に接続されていることにより、第１トランジスタおよび第２トランジスタには、互いに補正し合う帰還関係が形成されている。それゆえ、第１トランジスタのベース電位および第２トランジスタのベース電位は、第１電源ポートおよび第２電源ポートから入力される電源電圧の変動に対しての安定化が図られている。すなわち、第１トランジスタのベース電位および第２トランジスタのベース電位は、電源電圧に対する依存性が低くなっている。
また、第１トランジスタと第３トランジスタとがカレントミラーを構成するように接続されていることにより、第１トランジスタのベース電位と第３トランジスタのコレクタ電位とが連動する。それゆえ、第３トランジスタにおける、そのエミッタ端子が接地され、およびそのコレクタ端子が第３抵抗を介して第１電源ポートに接続されている構成に、第３トランジスタのベース端子から、第１トランジスタ、第２抵抗、および第３抵抗を介して、第３トランジスタのコレクタ端子までで接続されるループ回路部がさらに構成されることによって、第１トランジスタ、第２抵抗、第３抵抗、および第３トランジスタで構成される回路部分が、ピーキング電圧源と等価的に同様な動作を行う回路となる。
そして、さらに、ベース端子が第３トランジスタのコレクタ端子に接続され、およびコレクタ端子が第３電源ポートから電源を供給されている第４トランジスタを備え、第４トランジスタのエミッタ端子から電流が取り出されることにより、第１トランジスタ、第２抵抗、第３抵抗、第３トランジスタ、および第４トランジスタで構成される回路部分が、ピーキング電流源と等価的に同様な動作を行う回路となる。よって、本発明のバイアス回路は、ピーキング電流源を内部に等価的に取り込んでいる。
しかも、上記ピーキング電流源は、電源電圧の変動に対する安定化が図られている第１トランジスタのベース電位を第３トランジスタのコレクタ電位と連動させて、等価的にピーキング電流源を構成している。それゆえ、上記ピーキング電流源では、電源電圧の変動に対する第１トランジスタのベース電位の安定化を図る作用と協調動作するように、電源電圧の変動に対してピーキングを行うことにより出力電流の特性を平坦化する作用を動作させることが可能となる。
よって、本発明のバイアス回路では、それぞれの上記作用を併用することが可能となる。詳細には、本発明のバイアス回路は、電源電圧の依存性が低い電位点を形成する回路と、ピーキング電流源と等価的に同様な動作を行う回路との両方を内部に取り込むことにより、電源電圧の変動に対して、上記２つの回路の特性を併用して二重に安定性の強化を図ることが可能となる。したがって、本発明のバイアス回路は、温度変動や電源電圧変動に対して、より安定したバイアス電流を出力することが可能となる。
また、回路中で最も消費電流が大きいトランジスタは第４トランジスタである。しかし、第４トランジスタのエミッタ端子から電流が取り出されることにより、第４トランジスタの出力は全てバイアス電流として用いられている。それゆえ、他の素子に無駄に消費されることが無い。したがって、本発明のバイアス回路は、消費電流をより抑制することが可能となる。
以上により、本発明のバイアス回路は、消費電流を抑制しながら、温度変動や電源電圧変動に対して、より安定したバイアス電流を出力することが可能となる。
また、本発明のバイアス回路は、エミッタ端子が接地され、ベース端子が第１抵抗を介して接地され、およびコレクタ端子が第２抵抗を介して第１電源ポートに接続されている第１トランジスタと、エミッタ端子が上記第１トランジスタのベース端子に接続され、ベース端子が上記第１トランジスタのコレクタ端子に接続され、およびコレクタ端子が第２電源ポートから電源を供給されている第２トランジスタと、エミッタ端子が接地され、ベース端子が上記第１トランジスタのベース端子に接続され、およびコレクタ端子が第３抵抗を介して上記第１電源ポートに接続されている第３トランジスタとを備え、上記第３トランジスタのコレクタ端子から電位が取り出されることを特徴としている。
上記の構成によれば、第１トランジスタのコレクタ端子が第２トランジスタのベース端子に接続され、また、第１トランジスタのベース端子が第２トランジスタのエミッタ端子に接続されていることにより、第１トランジスタおよび第２トランジスタには、互いに補正し合う帰還関係が形成されている。それゆえ、第１トランジスタのベース電位および第２トランジスタのベース電位は、第１電源ポートおよび第２電源ポートから入力される電源電圧の変動に対しての安定化が図られている。すなわち、第１トランジスタのベース電位および第２トランジスタのベース電位は、電源電圧に対する依存性が低くなっている。
また、第１トランジスタと第３トランジスタとがカレントミラーを構成するように接続されていることにより、第１トランジスタのベース電位と第３トランジスタのコレクタ電位とが連動する。それゆえ、第３トランジスタにおける、そのエミッタ端子が接地され、およびそのコレクタ端子が第３抵抗を介して第１電源ポートに接続されている構成に、第３トランジスタのベース端子から、第１トランジスタ、第２抵抗、および第３抵抗を介して、第３トランジスタのコレクタ端子までで接続されるループ回路部がさらに構成されることによって、第１トランジスタ、第２抵抗、第３抵抗、および第３トランジスタで構成される回路部分が、ピーキング電圧源と等価的に同様な動作を行う回路となる。
しかも、上記ピーキング電圧源は、電源電圧の変動に対する安定化が図られている第１トランジスタのベース電位を第３トランジスタのコレクタ電位と連動させて、等価的にピーキング電圧源を構成している。それゆえ、上記ピーキング電圧源では、電源電圧の変動に対する第１トランジスタのベース電位の安定化を図る作用と協調動作するように、電源電圧の変動に対してピーキングを行うことにより出力電圧の特性を平坦化する作用を動作させることが可能となる。
よって、本発明のバイアス回路では、それぞれの上記作用を併用することが可能となる。詳細には、本発明のバイアス回路は、電源電圧の依存性が低い電位点を形成する回路と、ピーキング電圧源と等価的に同様な動作を行う回路との両方を内部に取り込むことにより、電源電圧の変動に対して、上記２つの回路の特性を併用して二重に安定性の強化を図ることが可能となる。したがって、本発明のバイアス回路は、温度変動や電源電圧変動に対して、より安定したバイアス電圧を出力することが可能となる。
また、本発明のバイアス回路は、第３トランジスタのコレクタ端子から電位が取り出されることにより、他の素子に流れて無駄に消費される電流も無い。
以上により、本発明のバイアス回路は、消費電流を抑制しながら、温度変動や電源電圧変動に対して、より安定したバイアス電圧を出力することが可能となる。
また、本発明のバイアス回路は、上記第１トランジスタのエミッタ端子および上記第３トランジスタのエミッタ端子のうち少なくとも一方は、調整用抵抗を介して接地されていることが好ましい。
上記の構成によれば、エミッタ端子が調整用抵抗を介して接地されていることにより、ベース電流が受ける、製造バラツキによって変動するトランジスタ自身が内部に持つベース・エミッタ間閾電位の影響を低減することが可能となる。よって、本発明のバイアス回路における製造バラツキを低減することが可能となる。
また、本発明のバイアス回路は、一方の端子が上記第４トランジスタのベース端子に接続され、他方の端子が接地されている歪補償回路をさらに備え、上記歪補償回路は、歪補償用容量、抵抗、または、歪補償用容量および抵抗が直列接続された回路、により構成されていることが好ましい。
上記の構成によれば、上記歪補償回路が備えられていることにより、第４トランジスタのエミッタ端子からバイアス回路側を見たときのリアクタンス成分および抵抗成分のそれぞれを個別に調整することができる。よって、歪補償効果を強化した電流を、第４トランジスタのエミッタ端子から取り出すことが可能となる。
また、本発明のバイアス回路は、第５抵抗および第６トランジスタにより構成されており、上記第１抵抗と並列に接続される直列回路をさらに備え、上記第６トランジスタのベース端子は、第６抵抗を介して制御端子に接続されていることが好ましい。
近年のバイアス回路を備える電力増幅器（パワーアンプ）では、バイアス点の切り替え機能を有することを要求される場合が増えつつある。上記バイアス点の切り替え機能とは、例えば、「低消費電力モード」においてはトランジスタのバイアス点を浅く取ることで線形出力を犠牲にしてでも消費電流を抑え、一方で「高出力モード」においてはトランジスタのバイアス点を深く取ることで消費電流を犠牲にしてでも最大出力電力を高める、というようなモード切替機能である。
これについて、本発明のバイアス回路は、バイアス点の切り替え機能を有するバイアス回路を実現することが可能となっている。つまりは、上記の構成によれば、制御端子からローまたはハイの電圧信号を与えることにより、第６トランジスタにおけるオンおよびオフの状態が切り替わる。これにより、第５抵抗が第１抵抗の抵抗値に与える影響が有効になったり無効になったりして切り替えられるので、第１抵抗の抵抗値が可変になる。よって、制御端子からローまたはハイの電圧信号を与えるだけで、バイアス点の切り替えを容易に行うことが可能となる。それゆえ、バイアス点の切り替え機能を有するバイアス回路を実現することが可能となる。
また、本発明の電力増幅器は、上記課題を解決するために、複数の増幅用トランジスタと、前記複数の増幅用トランジスタのベース端子に出力電流をそれぞれ供給するバイアス回路とを備える電力増幅器であって、上記バイアス回路は、エミッタ端子が接地され、ベース端子が第１抵抗を介して接地され、およびコレクタ端子が第２抵抗を介して第１電源ポートに接続されている第１トランジスタと、エミッタ端子が上記第１トランジスタのベース端子に接続され、ベース端子が上記第１トランジスタのコレクタ端子に接続され、およびコレクタ端子が第２電源ポートから電源を供給されている第２トランジスタと、エミッタ端子が接地され、ベース端子が上記第１トランジスタのベース端子に接続され、およびコレクタ端子が第３抵抗を介して上記第１電源ポートに接続されている第３トランジスタと、ベース端子が前記第３トランジスタのコレクタ端子に接続され、およびコレクタ端子が第３電源ポートから電源を供給されている第４トランジスタとを有する、上記複数の増幅用トランジスタと対になるように設けられた複数の電流生成回路とを備え、上記複数の電流生成回路の第４トランジスタのエミッタ端子から、上記対になるように設けられた複数の増幅用トランジスタのベース端子に、出力電流がそれぞれ供給されることを特徴としている。
上記の構成によれば、第１トランジスタのコレクタ端子が第２トランジスタのベース端子に接続され、また、第１トランジスタのベース端子が第２トランジスタのエミッタ端子に接続されていることにより、第１トランジスタおよび第２トランジスタには、互いに補正し合う帰還関係が形成されている。それゆえ、第１トランジスタのベース電位および第２トランジスタのベース電位は、第１電源ポートおよび第２電源ポートから入力される電源電圧の変動に対しての安定化が図られている。すなわち、第１トランジスタのベース電位および第２トランジスタのベース電位は、電源電圧に対する依存性が低くなっている。
また、第１トランジスタと第３トランジスタとがカレントミラーを構成するように接続されていることにより、第１トランジスタのベース電位と第３トランジスタのコレクタ電位とが連動する。それゆえ、第３トランジスタにおける、そのエミッタ端子が接地され、およびそのコレクタ端子が第３抵抗を介して第１電源ポートに接続されている構成に、第３トランジスタのベース端子から、第１トランジスタ、第２抵抗、および第３抵抗を介して、第３トランジスタのコレクタ端子までで接続されるループ回路部がさらに構成されることによって、第１トランジスタ、第２抵抗、第３抵抗、および第３トランジスタで構成される回路部分が、ピーキング電圧源と等価的に同様な動作を行う回路となる。
そして、さらに、ベース端子が第３トランジスタのコレクタ端子に接続され、およびコレクタ端子が第３電源ポートから電源を供給されている第４トランジスタを備え、第４トランジスタのエミッタ端子から電流が取り出されることにより、第１トランジスタ、第２抵抗、第３抵抗、第３トランジスタ、および第４トランジスタで構成される回路部分が、ピーキング電流源と等価的に同様な動作を行う回路となる。よって、本発明の電力増幅器は、ピーキング電流源を内部に等価的に取り込んでいる。
しかも、上記ピーキング電流源は、電源電圧の変動に対する安定化が図られている第１トランジスタのベース電位を第３トランジスタのコレクタ電位と連動させて、等価的にピーキング電流源を構成している。それゆえ、上記ピーキング電流源では、電源電圧の変動に対する第１トランジスタのベース電位の安定化を図る作用と協調動作するように、電源電圧の変動に対してピーキングを行うことにより出力電流の特性を平坦化する作用を動作させることが可能となる。
よって、本発明の電力増幅器では、それぞれの上記作用を併用することが可能となる。詳細には、本発明の電力増幅器は、電源電圧の依存性が低い電位点を形成する回路と、ピーキング電流源と等価的に同様な動作を行う回路との両方を内部に取り込むことにより、電源電圧の変動に対して、上記２つの回路の特性を併用して二重に安定性の強化を図ることが可能となる。したがって、本発明の電力増幅器は、温度変動や電源電圧変動に対して、より安定したバイアス電流を出力することが可能となる。
また、回路中で最も消費電流が大きいトランジスタは各電流生成回路に備えられた第４トランジスタである。しかし、複数の電流生成回路の第４トランジスタのエミッタ端子から、対になるように設けられた複数の増幅用トランジスタのベース端子に、出力電流がそれぞれ供給されることにより、各第４トランジスタの出力は全てバイアス電流として用いられている。それゆえ、他の素子に無駄に消費されることが無い。したがって、本発明の電力増幅器は、消費電流をより抑制することが可能となる。
以上により、本発明の電力増幅器は、消費電流を抑制しながら、温度変動や電源電圧変動に対して、より安定したバイアス電流を出力することが可能となる。
また、各電流生成回路に備えられた第３トランジスタは、そのベース端子が、第１トランジスタのベース端子に共通に接続され、およびそのコレクタ端子が第３抵抗を介して第１電源ポートに共通に接続されている。それゆえ、複数の電流生成回路では、第１トランジスタ、および第２抵抗で接続される回路部分を共用して、ピーキング電流源を等価的に取り込むことが可能となる。
よって、本発明の電力増幅器は、第１トランジスタ、第２トランジスタ、第１抵抗、および第２抵抗で構成される回路を、複数の電流生成回路毎に設けなくてもよいので、回路規模を縮小することが可能となる。
また、本発明の電力増幅器は、電力センサと、エミッタ端子が接地され、ベース端子が上記第１トランジスタのベース端子に接続され、およびコレクタ端子が第４抵抗を介して上記第１電源ポートに接続されている第５トランジスタを有する電位生成回路とをさらに備え、上記電位生成回路の第５トランジスタのエミッタ端子から、上記電力センサに出力電圧が供給されることが好ましい。
上記の構成によれば、さらに、電位生成回路の第５トランジスタのエミッタ端子から、電力センサに出力電圧が供給されることにより、電流基準回路的なバイアス回路と共に、電圧基準回路的なバイアス回路も備えることが可能となる。
また、本発明の電力増幅器は、上記第１トランジスタのエミッタ端子および上記複数の電流生成回路の第３トランジスタのエミッタ端子のうち少なくとも一つの端子は、調整用抵抗を介して接地されていることが好ましい。
上記の構成によれば、エミッタ端子が調整用抵抗を介して接地されていることにより、ベース電流が受ける、製造バラツキによって変動するトランジスタ自身が内部に持つベース・エミッタ間閾電位の影響を低減することが可能となる。よって、本発明の電力増幅器における製造バラツキを低減することが可能となる。
また、本発明の電力増幅器は、上記複数の電流生成回路毎に設けられ、一方の端子が上記第４トランジスタのベース端子に接続され、他方の端子が接地されている歪補償回路をさらに備え、上記歪補償回路は、歪補償用容量、抵抗、または、歪補償用容量および抵抗が直列接続された回路、により構成されていることが好ましい。
上記の構成によれば、上記歪補償回路が備えられていることにより、第４トランジスタのエミッタ端子からバイアス回路側を見たときのリアクタンス成分および抵抗成分のそれぞれを個別に調整することができる。これにより、歪補償効果を強化した出力電流を、増幅用トランジスタのベース端子に供給することが可能となる。よって、増幅用トランジスタから出力される高周波信号の歪みを低減し、線形性を向上することが可能となる。
また、本発明の電力増幅器は、第５抵抗および第６トランジスタにより構成されており、上記第１抵抗と並列に接続される直列回路をさらに備え、上記第６トランジスタのベース端子は、第６抵抗を介して制御端子に接続されていることが好ましい。
近年のバイアス回路を備える電力増幅器では、バイアス点の切り替え機能を有することを要求される場合が増えつつある。上記バイアス点の切り替え機能とは、例えば、「低消費電力モード」においてはトランジスタのバイアス点を浅く取ることで線形出力を犠牲にしてでも消費電流を抑え、一方で「高出力モード」においてはトランジスタのバイアス点を深く取ることで消費電流を犠牲にしてでも最大出力電力を高める、というようなモード切替機能である。
これについて、本発明の電力増幅器は、バイアス点の切り替え機能を有する電力増幅器を実現することが可能となっている。つまりは、上記の構成によれば、制御端子からローまたはハイの電圧信号を与えることにより、第６トランジスタにおけるオンおよびオフの状態が切り替わる。これにより、第５抵抗が第１抵抗の抵抗値に与える影響が有効になったり無効になったりして切り替えられるので、第１抵抗の抵抗値が可変になる。よって、制御端子からローまたはハイの電圧信号を与えるだけで、バイアス点の切り替えを容易に行うことが可能となる。それゆえ、バイアス点の切り替え機能を有する電力増幅器を実現することが可能となる。
本発明のバイアス回路は、以上のように、エミッタ端子が接地され、ベース端子が第１抵抗を介して接地され、およびコレクタ端子が第２抵抗を介して第１電源ポートに接続されている第１トランジスタと、エミッタ端子が上記第１トランジスタのベース端子に接続され、ベース端子が上記第１トランジスタのコレクタ端子に接続され、およびコレクタ端子が第２電源ポートから電源を供給されている第２トランジスタと、エミッタ端子が接地され、ベース端子が上記第１トランジスタのベース端子に接続され、およびコレクタ端子が第３抵抗を介して上記第１電源ポートに接続されている第３トランジスタと、ベース端子が上記第３トランジスタのコレクタ端子に接続され、およびコレクタ端子が第３電源ポートから電源を供給されている第４トランジスタとを備え、上記第４トランジスタのエミッタ端子から電流が取り出される、という構成を有している。
それゆえ、電源電圧の依存性が低い電位点を形成する回路と、ピーキング電流源と等価的に同様な動作を行う回路との両方を内部に取り込むことにより、電源電圧の変動に対して、上記２つの回路の特性を併用して二重に安定性の強化を図ることが可能となる。また、第４トランジスタのエミッタ端子から電流が取り出されることにより、第４トランジスタの出力は全てバイアス電流として用いられているので、他の素子に無駄に消費されることが無い。したがって、本発明のバイアス回路は、消費電流を抑制しながら、温度変動や電源電圧変動に対して、より安定したバイアス電流を出力することが可能となる。
また、本発明のバイアス回路は、エミッタ端子が接地され、ベース端子が第１抵抗を介して接地され、およびコレクタ端子が第２抵抗を介して第１電源ポートに接続されている第１トランジスタと、エミッタ端子が上記第１トランジスタのベース端子に接続され、ベース端子が上記第１トランジスタのコレクタ端子に接続され、およびコレクタ端子が第２電源ポートから電源を供給されている第２トランジスタと、エミッタ端子が接地され、ベース端子が上記第１トランジスタのベース端子に接続され、およびコレクタ端子が第３抵抗を介して上記第１電源ポートに接続されている第３トランジスタとを備え、上記第３トランジスタのコレクタ端子から電位が取り出される、という構成を有している。
それゆえ、電源電圧の依存性が低い電位点を形成する回路と、ピーキング電圧源と等価的に同様な動作を行う回路との両方を内部に取り込むことにより、電源電圧の変動に対して、上記２つの回路の特性を併用して二重に安定性の強化を図ることが可能となる。また、第３トランジスタのコレクタ端子から電位が取り出されることにより、他の素子に流れて無駄に消費される電流も無い。したがって、本発明のバイアス回路は、消費電流を抑制しながら、温度変動や電源電圧変動に対して、より安定したバイアス電圧を出力することが可能となる。
また、本発明の電力増幅器は、以上のように、複数の増幅用トランジスタと、前記複数の増幅用トランジスタのベース端子に出力電流をそれぞれ供給するバイアス回路とを備える電力増幅器であって、上記バイアス回路は、エミッタ端子が接地され、ベース端子が第１抵抗を介して接地され、およびコレクタ端子が第２抵抗を介して第１電源ポートに接続されている第１トランジスタと、エミッタ端子が上記第１トランジスタのベース端子に接続され、ベース端子が上記第１トランジスタのコレクタ端子に接続され、およびコレクタ端子が第２電源ポートから電源を供給されている第２トランジスタと、エミッタ端子が接地され、ベース端子が上記第１トランジスタのベース端子に接続され、およびコレクタ端子が第３抵抗を介して上記第１電源ポートに接続されている第３トランジスタと、ベース端子が前記第３トランジスタのコレクタ端子に接続され、およびコレクタ端子が第３電源ポートから電源を供給されている第４トランジスタとを有する、上記複数の増幅用トランジスタと対になるように設けられた複数の電流生成回路とを備え、上記複数の電流生成回路の第４トランジスタのエミッタ端子から、上記対になるように設けられた複数の増幅用トランジスタのベース端子に、出力電流がそれぞれ供給される、という構成を有している。
それゆえ、電源電圧の依存性が低い電位点を形成する回路と、ピーキング電流源と等価的に同様な動作を行う回路との両方を内部に取り込むことにより、電源電圧の変動に対して、上記２つの回路の特性を併用して二重に安定性の強化を図ることが可能となる。また、複数の電流生成回路に備えられた第４トランジスタのエミッタ端子から、対になるように設けられた複数の増幅用トランジスタのベース端子に、出力電流がそれぞれ供給されることにより、各第４トランジスタの出力は全てバイアス電流として用いられているので、他の素子に無駄に消費されることが無い。したがって、本発明の電力増幅器は、消費電流を抑制しながら、温度変動や電源電圧変動に対して、より安定したバイアス電流を出力することが可能となる。
また、複数の電流生成回路に備えられたそれぞれの第３トランジスタは、そのベース端子が、第１トランジスタのベース端子に共通に接続され、およびそのコレクタ端子が第３抵抗を介して第１電源ポートに共通に接続されている。それゆえ、複数の電流生成回路では、第１トランジスタ、および第２抵抗で接続される回路部分を共用して、ピーキング電流源を等価的に取り込むことが可能となる。よって、本発明の電力増幅器は、第１トランジスタ、第２トランジスタ、第１抵抗、および第２抵抗で構成される回路を、複数の電流生成回路毎に設けなくてもよいので、回路規模を縮小することが可能となる。
そしてさらに、本発明のバイアス回路および電力増幅器は、第１抵抗の抵抗値を可変にすることにより、バイアス点の切り替えを容易に行うことが可能な回路構造を有している。その理由は、第１トランジスタのベース端子および第３トランジスタのベース端子が第１抵抗と直結しており、第２トランジスタのベース端子も第１トランジスタのコレクタ端子に直結しているため、第１抵抗の抵抗値を変えることによってバイアス回路中の全てのトランジスタのベース電位が一斉に変わるためである。
このように第１抵抗の抵抗値を可変にするために、本発明の好ましい一形態では、第５抵抗および第６トランジスタにより構成される直列回路が、第１抵抗と並列に接続されており、かつ、第６トランジスタのベース端子は第６抵抗を介して制御端子に接続されている構成を取る。
上記構成の場合、制御端子からロー（Low）の電圧信号を与えると、第６トランジスタはオフ（OFF）の状態となり、第１抵抗の実質的な抵抗値は変わらない。しかし、制御端子からハイ（High）の電圧信号を与えると、第６トランジスタはオン（ON）の状態となり、第５抵抗が第１抵抗と並列に挿入された状態となるので、第１抵抗の実質的な抵抗値が下がったように見える。
この結果、第１抵抗の抵抗値が可変になることによって、バイアス点の切り替えを容易に行うことが可能となり、バイアス点の切り替え機能を有するバイアス回路および電力増幅器を実現することができるという効果をさらに奏する。
〔実施の形態１〕
本発明の一実施形態について図１〜図６に基づいて説明すれば、以下の通りである。なお、以下において述べる全てのトランジスタは、バイポーラ型トランジスタとする。また、本実施の形態のバイアス回路は、例えば、ＧａＡｓ−ＨＢＴ型パワーアンプに備えられた高周波増幅用トランジスタにおいて、高周波増幅用トランジスタのベース端子にバイアス電流を供給するバイアス回路である。
図１は、本実施の形態のバイアス回路の一構成例を示す回路図である。
本実施の形態のバイアス回路は、第１トランジスタ１０１、第２トランジスタ１０２、抵抗１０３、調整用抵抗１０４、調整用抵抗１０７、第３トランジスタ１１１、第４トランジスタ１１２、調整用抵抗１１３、調整用抵抗１１４、調整用抵抗１１７、および調整用抵抗１１８を備えている。
また、バイアス回路は、高周波増幅用トランジスタ１３３のベース端子にバイアス電流を供給するために用いられている。高周波増幅用トランジスタ１３３は、高周波増幅用のトランジスタであり、入力ポート１３１から入力された高周波信号を増幅して、出力ポート１３２に出力する。
また、第１トランジスタ１０１、第２トランジスタ１０２、抵抗１０３、および調整用抵抗１０４は、回路ブロック部１０５を構成している。回路ブロック部１０５は、上記背景技術において図９を参照しながら説明した基準電源回路６００と同様の特性を有する。すなわち、第１トランジスタ１０１は第１トランジスタ６０１に対応し、第２トランジスタ１０２は第２トランジスタ６０２に対応し、抵抗１０３は抵抗６０３に対応し、および調整用抵抗１０４は調整用抵抗６０４に対応している。
第１トランジスタ１０１は、コレクタ端子が調整用抵抗１０４を介して第１電源ポート１２１に接続され、ベース端子が、第２トランジスタ１０２のエミッタ端子および第３トランジスタ１１１のベース端子に接続され、また、抵抗１０３を介して接地されており、エミッタ端子が接地されている。
第２トランジスタ１０２は、コレクタ端子が調整用抵抗１０７を介して第２電源ポート１２２に接続され、ベース端子が第１トランジスタ１０１のコレクタ端子に接続され、エミッタ端子が第１トランジスタ１０１のベース端子に接続されている。
それゆえ、第１トランジスタ１０１のコレクタ端子が第２トランジスタ１０２のベース端子に接続され、第１トランジスタ１０１のベース端子が第２トランジスタ１０２のエミッタ端子に接続されているので、第１トランジスタ１０１および第２トランジスタ１０２には、互いに補正し合う帰還関係が形成されている。これにより、回路ブロック部１０５では、第１電源ポート１２１および第２電源ポート１２２から入力される電源電圧の変動に対しての安定化が図られている。
第３トランジスタ１１１は、コレクタ端子が調整用抵抗１１４および調整用抵抗１１３を介して第１電源ポート１２１に接続され、ベース端子が第１トランジスタ１０１のベース端子に接続され、エミッタ端子が接地されている。これにより、第３トランジスタ１１１は、第１トランジスタ１０１とカレントミラーを構成するように接続されている。
第４トランジスタ１１２は、コレクタ端子が調整用抵抗１１７を介して第３電源ポート１２３に接続され、ベース端子が第３トランジスタ１１１のコレクタ端子に接続され、エミッタ端子が調整用抵抗１１８を介して高周波増幅用トランジスタ１３３のベース端子に接続されている。
なお、第３トランジスタ１１１、第４トランジスタ１１２、調整用抵抗１１３、および調整用抵抗１１４は、電流生成回路１１５を構成している。そして、第４トランジスタ１１２のエミッタ電流が、バイアス回路のバイアス電流として、高周波増幅用トランジスタ１３３のベース端子に出力されている。
ここで、上記の構成により、本実施の形態のバイアス回路は、ピーキング電流源と等価的に同様な動作を行う回路を内部に取り込んでいる。ピーキング電流源を構成する回路は、例えば、非特許文献２において開示されている。そこで、先に、図２および図３を参照しながら、非特許文献２に開示されたピーキング電流源の回路構成および特性について次に説明する。
図２は、非特許文献２に開示された基本となるピーキング電流源回路２００の構成を示す回路図である。図３は、電源電圧と出力電圧・電流との関係を示すグラフである。
ピーキング電流源回路２００は、図２に示すように、第１トランジスタ２０１、第２トランジスタ２０２、および抵抗２０３を備えている。
第１トランジスタ２０１は、コレクタ端子が抵抗２０３を介して第１電源ポート２０４に接続され、ベース端子が第１電源ポート２０４に接続され、エミッタ端子が接地されている。
第２トランジスタ２０２は、コレクタ端子が第２電源ポート２０５に接続され、ベース端子が第１トランジスタ２０１のコレクタ端子に接続され、エミッタ端子が出力ポート２０６に接続されている。
なお、ピーキング電流源ではなくピーキング電圧源として回路を構成する場合には、第２トランジスタ２０２を備えなければよい。すなわち、図２に示すピーキング電流源回路２００から第２トランジスタ２０２を削除し、第１トランジスタ２０１のコレクタ端子から、電位を取り出せばよい。
次いで、上記構成を有するピーキング電流源回路２００の、電源電圧への依存性を図３の模式図を用いて説明する。
図３に示したように、多くの簡単な電源回路の場合では、図中の線Ｘのように、電源電圧の増加に応じて、出力が大きく単調増加してしまう。それに対し、図９の基準電源回路６００の場合には、図中の線Ｙのように、出力はやはり単調増加ではあるものの、その傾きが小さく抑圧され比較的安定である。
一方、多くの簡単な電源回路の特性（線Ｘ）や基準電源回路６００の特性（線Ｙ）が単調増加な特性を有するのに対して、ピーキング電流源回路２００は山形のピーキング特性（線Ｚ）を示す。上記ピーキング特性（線Ｚ）のピーキングの頂点付近で見れば、平坦で安定化された特性を実現することが可能になる。
これに対して、本実施の形態のバイアス回路では、上記ピーキング電流源と等価的に同様な動作を行う回路が、ほぼ等価的に内部に取り込まれていることについて、図１を参照しながら次に説明する。
まず、Ａ点の電位とＢ点の電位とはほぼ同じになる。つまりは、Ａ点の電位とＢ点の電位とは、それぞれ、同じ第１電源ポート１２１の電位から、抵抗値（調整用抵抗１０４、調整用抵抗１１３）による電圧降下分を引き算した値である。
その際、第１トランジスタ１０１と第３トランジスタ１１１とが、カレントミラーを構成するように接続されていることにより、２つの回路ブロック部分（第１回路部１０６、第２回路部１１６）はカレントミラー関係であるために、上記２つの回路ブロック部分に流れる電流はほぼ同じ値になる。それゆえ、２つの抵抗（調整用抵抗１０４、調整用抵抗１１３）の値を同じにしておけば、Ａ点の電位とＢ点の電位とはほぼ同じになる。
また、Ｂ点の電位とＤ点の電位とは、全く同じ値ではないのだが、ほぼ完全に連動している。すなわち、第２トランジスタ１０２の内部のベース／エミッタ間ダイオード特性に注目すれば、Ｂ点の電位は、Ｄ点の電位に対して、ほぼ半導体デバイス自体が自然と備えている閾値電圧（ＶＢＥ）だけオフセットを加えた値になることがわかる。
したがって、Ａ点の電位とＤ点の電位とは、Ｂ点の電位を介してほぼ完全に連動している。それゆえ、第３トランジスタ１１１のベース端子から、第１トランジスタ１０１、調整用抵抗１０４、調整用抵抗１１３、および調整用抵抗１１４を介して、第３トランジスタのコレクタ端子までで接続されるループが、図２に示した第１トランジスタ２０１のベース端子から、抵抗２０３を介して、第１トランジスタ２０１のコレクタ端子までで接続される回路部分と等価的に同様な動作を行う回路となる。
すなわち、第３トランジスタ１１１は、コレクタ端子が調整用抵抗１１４および調整用抵抗１１３を介して第１電源ポート１２１に接続され、エミッタ端子が接地されているので、第１トランジスタ１０１、調整用抵抗１０４、調整用抵抗１１３、調整用抵抗１１４、および第３トランジスタで１１１で構成される回路部分が、ピーキング電圧源と等価的に同様な動作を行う回路となる。
さらに、上記回路部分に第４トランジスタ１１２も含めることによって、第１トランジスタ１０１、調整用抵抗１０４、調整用抵抗１１３、調整用抵抗１１４、第３トランジスタで１１１、および第４トランジスタで１１２で構成される回路部分が、ピーキング電流源と等価的に同様な動作を行う回路となる。よって、本実施の形態のバイアス回路は、ピーキング電流源を内部に等価的に取り込んでいることになる。
また、上記等価的にバイアス回路に取り込まれたピーキング電流源は、電源電圧の変動に対する安定化が図られているＤ点の電位をＡ点の電位と連動させて、等価的にピーキング電流源を構成している。それゆえ、上記ピーキング電流源では、電源電圧の変動に対するＤ点の電位の安定化を図る作用と協調動作するように、電源電圧の変動に対してピーキングを行うことにより出力電流の特性を平坦化する作用を動作させることが可能となっている。
よって、本実施の形態のバイアス回路では、それぞれの上記作用を併用することが可能となる。詳細には、本実施の形態のバイアス回路では、図９に示した基準電源回路６００と同様の特性を有する回路ブロック部１０５を備え、ピーキング電流源と等価的に同様な動作を行う回路を内部に取り込むことにより、図３に示した、単調増加の傾きを下げる工夫（線Ｙ）もピーキングを起こして平坦化する工夫（線Ｚ）も両方を併用することによって、電源電圧の変動に対してのさらなる一層の安定化が図られている。
したがって、本実施の形態のバイアス回路は、電源電圧の変動に対して、上記２つの回路部分の特性を併用して、二重に安定性の強化を図ることが可能となっている。
なお、上記構成を有するバイアス回路においては、上述した構成の限りではない。詳細には、調整用抵抗の多く（調整用抵抗１０７、調整用抵抗１１７、および調整用抵抗１１８）は、必要に応じて入れるものであり、本実施の形態のバイアス回路の必須構成要素ではない。
また、２つの直列抵抗（調整用抵抗１１３および調整用抵抗１１４）については、調整用抵抗１１３と調整用抵抗１１４との間のＡ点の電位について議論したいがために、便宜的に分けただけであり、実際のバイアス回路においては２つの抵抗に分ける必要は無い。
さらに、本実施の形態のバイアス回路の主要な対象範囲は第４トランジスタ１１２までのバイアス回路部分である。それゆえ、調整用抵抗１１８から先の回路部分については、図１には一例を示したに過ぎず、エミッタ接地アンプ回路に限定されるわけではなく、その他の接地アンプ回路や電力センサ回路やミキサ回路などであってもよい。
次に、図４および図５を参照しながら、以下のシミュレーション結果に基づいて、本実施の形態のバイアス回路の電源電圧の変動に対する安定性の向上について説明する。
本実施の形態のバイアス回路の従来技術に対する優位性を示すために、シミュレーションには、本実施の形態のバイアス回路と、比較対象として、図８に示した従来の第１バイアス回路、および図１０に示した従来の第２バイアス回路とを使用した。
なお、シミュレーションの際には、一般的なＧＨｚ帯パワー用ＩｎＧａＰ−ＨＢＴデバイスを想定し、高周波増幅用トランジスタ（高周波増幅用トランジスタ１３３、高周波増幅用トランジスタ５２３、および高周波増幅用トランジスタ７２３）としてはエミッタサイズが７２０平方μｍ程度のものを、上記以外のバイアス用トランジスタとしてはエミッタサイズが５０平方μｍ程度のものを用いた。
また、簡単化のために、各回路において複数あった電源ポートは、それぞれ１本に束ねてＶｂｂ端子として扱った。さらに、本実施の形態のバイアス回路においては、２つの調整用抵抗１０７および調整用抵抗１１７も束ねて１個の抵抗に置き換えて、回路を簡略化した。
各回路では、温度が２５℃で電源電圧値が２．８Ｖの条件下において、高周波増幅用トランジスタのコレクタ端子のアイドル電流値（高周波信号が無入力の時の電流値）が、２０ｍＡになるように各回路中の各抵抗値を調整した。
その結果、本実施の形態のバイアス回路では、調整用抵抗１０４＝調整用抵抗１１３＝２３５Ω、調整用抵抗１１４＝２０Ω、抵抗１０３＝１．５ｋΩとなった。第１バイアス回路では、調整用抵抗５０４＝３８０Ω、抵抗５０３＝２ｋΩとなった。第２バイアス回路では、調整用抵抗７０４＝２４０Ω、抵抗７０３＝０．５ｋΩとなった。
なお、一部の調整用抵抗の値については、過電流保護や熱暴走防止、歪補償などの別の要因の方が大きく影響して決まるため、全回路において共通の固定値として設定した。すなわち、調整用抵抗５０７＝調整用抵抗７０７＝調整用抵抗１１８＝調整用抵抗５０８＝調整用抵抗７０８＝１００Ωとの固定値を設定した。また、調整用抵抗１０７と調整用抵抗１１７とを束ねて簡略化した抵抗値も１００Ωとした。
図４は、電源電圧の変動に対する各回路の安定性を表すグラフである。縦軸は、増幅用トランジスタのコレクタアイドル電流（Ｉｃｃ）を示し、横軸は電源電圧を示している。なお、従来技術１が第１バイアス回路の高周波増幅用トランジスタ５２３のＩｃｃを示し、従来技術２が第２バイアス回路の高周波増幅用トランジスタ７２３のＩｃｃを示し、本発明が本実施の形態のバイアス回路の高周波増幅用トランジスタ１３３のＩｃｃを示している。
図４では、電源電圧の変動に対して、Ｉｃｃの変動が少ないほど安定性が高いことが示されている。すなわち、Ｉｃｃを示す折れ線グラフが平坦なほど、回路の安定性が高いことが表されている。
よって、図４のグラフを見ると、本実施の形態のバイアス回路は、第１バイアス回路よりも全電源電圧範囲で安定性が高く、第２バイアス回路に対しても電源電圧が高い領域（２．８Ｖよりも電源電圧が高い領域）で安定性が高いことがわかる。
図５は、温度の変動に対する各回路の安定性を表すグラフである。縦軸は、増幅用トランジスタのコレクタアイドル電流（Ｉｃｃ）を示し、横軸は温度を示している。なお、従来技術１が第１バイアス回路の高周波増幅用トランジスタ５２３のＩｃｃを示し、従来技術２が第２バイアス回路の高周波増幅用トランジスタ７２３のＩｃｃを示し、本発明が本実施の形態のバイアス回路の高周波増幅用トランジスタ１３３のＩｃｃを示している。
図５では、温度の変動に対して、Ｉｃｃの変動が少ないほど安定性が高いことが示されている。すなわち、Ｉｃｃを示す折れ線グラフが平坦なほど、回路の安定性が高いことが表されている。
よって、図５のグラフを見ると、本実施の形態のバイアス回路は、第１バイアス回路よりも全温度範囲で安定性が高く、第２バイアス回路とは同等の安定性であることがわかる。
したがって、本実施のバイアス回路は、温度変動や電源電圧変動に対して、より安定したバイアス電流を出力することが可能となっている。
また、本実施の形態のバイアス回路における、従来の第２バイアス回路に対する優位性をさらに示すために、標準条件（温度＝２５℃、電源電圧＝２．８Ｖ）におけるＶｂｂ端子の消費電流の比較結果を図６を示す。
図６は、本実施の形態のバイアス回路の消費電流と、従来の第２バイアス回路の消費電流とを示すグラフである。縦軸は、消費電流（Ｉｂｂ）を示している。
なお、消費電流については、カレントミラー部のミラー比を変えたり、バイアス用トランジスタのサイズを縮小するなどの努力をすれば、まだまだ削減することが可能である。しかし、簡単化のため、図１０に示した第２バイアス回路はそのような削減努力をする前の状態の回路として比較した。
図６に示すグラフにより、本実施の形態のバイアス回路の消費電流は、第２バイアス回路の消費電流よりも小さいことがわかる。本実施の形態のバイアス回路の消費電流が、第２バイアス回路の消費電流よりも小さい理由は、回路構造から明白である。
すなわち、第２バイアス回路においては、バイアス回路中で最も消費電流が大きいトランジスタは第３トランジスタ７０６である。そして、第３トランジスタ７０６の出力が、高周波増幅用トランジスタ７２３だけでなく、バイアス用の第４トランジスタ７０９にも流れて消費されてしまうためである。
これに対して、本実施の形態のバイアス回路では、バイアス回路中で最も消費電流が大きいトランジスタは第４トランジスタ１１２である。そして、第４トランジスタ１１２の出力は、高周波増幅用トランジスタ１３３のみに接続されている。それゆえ、他の素子に無駄に消費されることが無いためである。
したがって、本実施のバイアス回路は、消費電流をより抑制することも可能となっている。
以上により、本実施の形態のバイアス回路は、消費電流を抑制しながら、温度変動や電源電圧変動に対して、より安定したバイアス電流を出力することが可能となる。
なお、本実施の形態のバイアス回路では、回路ブロック部１０５を構成し、回路ブロック部１０５において安定化された電位をカレントミラーで取り出して利用している。一方、従来の第１バイアス回路および第２バイアス回路も、その原理の根幹部分において図９に示した公知の基準電源回路６００に依存していた。
しかし、本実施の形態のバイアス回路は、従来の第１バイアス回路および第２バイアス回路とは、回路構造上の違いが２点ある。
第１の違いは、本実施の形態のバイアス回路では、図９に示した基準電源回路６００から電位を取り出す位置が、Ｈ点ではなくＩ点のみであることである。すなわち、基準電源回路６００を「電圧基準回路」として用いる場合、そこから安定な電位を取り出す個所の候補は幾つか考えられる。従来の第１バイアス回路では、Ｈ点の電位をカレントミラーで取り出して利用していた。従来の第２バイアス回路では、Ｈ点の電位とＩ点の電位との両方をカレントミラーで取り出して利用していた。なお、この違いは、後述する実施の形態６のパワーアンプにおいて重要な意味を持つ。
第２の違いは、基準電源回路６００から取り出された電位が、最終的にバイアス出力を行うトランジスタ（本実施の形態では第４トランジスタ１１２）に対して、直接には供給されていない点である。この違いは、本実施の形態のバイアス回路が、従来の第１バイアス回路および第２バイアス回路には全く無かった図２に示したピーキング電源構造を、等価的に取り込んだために生じている。ピーキング電流源の効果によって、本実施の形態のバイアス回路は、従来の第１バイアス回路および第２バイアス回路よりも高い安定性を少ない電流消費で実現できる。
〔実施の形態２〕
本発明の他の実施の形態について説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態１と同じである。また、説明の便宜上、前記の実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
電子回路においては、様々な目的で回路中に調整用の抵抗が挿入されることが多い。図１に示した前記実施の形態１のバイアス回路の回路構造を基本として、そのような調整用抵抗を追加した回路も、基本原理は本発明となんら変わりが無く、本発明に含まれることは言うまでも無い。
図１２は、本実施の形態のバイアス回路の一構成例を示す回路図である。
本実施の形態のバイアス回路は、図１に示した前記実施の形態１のバイアス回路の構成に加えて、図１２に示すように、調整用抵抗１５１および１５２を備えている。
調整用抵抗１５１は、第１トランジスタ１０１と接地との間に挿入されている。詳細には、調整用抵抗１５１は、一方の端子が第１トランジスタ１０１のエミッタ端子に接続され、他方の端子が接地されている。
調整用抵抗１５２は、第３トランジスタ１１１と接地との間に挿入されている。詳細には、調整用抵抗１５２は、一方の端子が第３トランジスタ１１１のエミッタ端子に接続され、他方の端子が接地されている。
ここで、図１に示した前記実施の形態１のバイアス回路では、第１トランジスタ１０１のベース電流は、第１トランジスタ１０１自身が内部に持つベース・エミッタ間閾電位（通称ＶＢＥ）によってかなりの部分が決まってしまう。そのため、製造バラツキによってＶＢＥが、例えば１％変動すれば、第１トランジスタ１０１のベース電流はそのままその１％分の影響を全て受けてしまう。
これに対し、図１２に示した本実施の形態のバイアス回路では、第１トランジスタ１０１のベース電流は、第１トランジスタ１０１自身の内部のＶＢＥに加えて、調整用抵抗１５１が発生する電圧の影響も受ける。そのため、製造バラツキによってＶＢＥが、例えば１％変動しても、第１トランジスタ１０１のベース電流は１％よりも小さな変動しか受けない。
よって、本実施の形態のバイアス回路では、調整用抵抗１５１が設けられていることにより、製造バラツキを抑える効果を奏する。また、第３トランジスタ１１１においても、調整用抵抗１５２が設けられていることによって、第１トランジスタ１０１と同様の作用により製造バラツキを抑える効果を奏する。
このように本発明は、図１に示した回路構造を基本として調整用抵抗を追加しても良い。特に、図１２に示すように調整用抵抗１５１および１５２を追加した場合は、製造バラツキの低減に効果がある。
〔実施の形態３〕
本発明の他の実施の形態について説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態１および２と同じである。また、説明の便宜上、前記の実施の形態１および２の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
近年のバイポーラトランジスタを用いたパワーアンプにおいては、線形性向上のために、バイアス回路の部分に歪補償回路を追加する設計方法が多用されている。図１に示した前記実施の形態１のバイアス回路の回路構造は、上記歪補償回路の幾つかとも共存可能であり、そのような共存回路も本発明に含まれることは言うまでも無い。
図１３は、本実施の形態のバイアス回路の一構成例を示す回路図である。
本実施の形態のバイアス回路は、図１に示した前記実施の形態１のバイアス回路の構成に加えて、図１３に示すように、抵抗１６１、および歪補償用容量１６２を備えている。また、抵抗１６１および歪補償用容量１６２が歪補償回路を構成している。
抵抗１６１および歪補償用容量１６２は直列に接続されている。詳細には、歪補償用容量１６２は、一方の端子が、抵抗１６１を介して第４トランジスタ１１２のベース端子に接続され、他方の端子が接地されている。
これにより、高周波増幅用トランジスタ１３３のベース端子から第４トランジスタ１１２側を見たときのリアクタンス成分および抵抗成分のそれぞれを個別に調整することができる。よって、歪補償効果を強化した出力電流を、高周波増幅用トランジスタ１３３のベース端子に供給することが可能となる。したがって、出力ポート１３２から出力される高周波信号の歪みを低減し、線形性を向上することが可能となる。
このように本発明は、図１に示した回路構造を基本として歪補償用容量を追加しても良い。なお、本実施の形態のバイアス回路のように、歪補償回路を追加する設計方法は、例えば、特許文献１に記載されている。つまりは、特許文献１に記載の可変インピーダンス素子は、本実施の形態のバイアス回路における第４トランジスタ１１２に対応している。
また、抵抗１６１および歪補償用容量１６２は、２つ合わせて高周波増幅用トランジスタ１３３の歪特性を微調整することが目的なので、高周波増幅用トランジスタ１３３の特性次第ではどちらかが零であっても構わない。すなわち、歪補償回路は、抵抗１６１および歪補償用容量１６２のいずれか一方により構成されてもよい。ただし、歪補償用容量１６２の方を零にすると、グランドに対して抵抗１６１を介して直流損失を生じるので、好ましくない。
〔実施の形態４〕
本発明の他の実施の形態について説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態１〜３と同じである。また、説明の便宜上、前記の実施の形態１〜３の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
近年のバイアス回路を構成するパワーアンプ（電力増幅器）においては、増幅用トランジスタのバイアス点の切り替え機能を備えることを要求される場合が増えている。例えば、近距離無線通信を行う場合には「低消費電力モード」に切り替えて、バイアス点を浅く取って線形出力を犠牲にしつつ消費電力を抑える機能である。また、遠距離無線通信を行う場合には「高出力モード」に切り替えて、バイアス点を深く取って消費電力を犠牲にしつつ線形出力を高める機能である。
これについて、本発明のバイアス回路は、このようなバイアス点の切り替えが容易な回路構造となっている。その理由は、例えば、前記実施の形態１〜３のバイアス回路において、第１トランジスタ１０１のベース端子および第３トランジスタ１１１のベース端子が抵抗１０３と直結しており、第２トランジスタ１０２のベース端子も第１トランジスタ１０１のコレクタ端子に直結しているため、抵抗１０３の抵抗値を変えることによってバイアス回路中の全てのトランジスタのベース電位が一斉に変わるためである。
図１４は、本実施の形態のバイアス回路の一構成例を示す回路図である。
本実施の形態のバイアス回路は、上記のようなバイアス点の切り替え機能を最小規模の回路で追加した一構成例である。本実施の形態のバイアス回路は、図１に示した前記実施の形態１のバイアス回路の構成に加えて、図１４に示すように、第６トランジスタ１７１、抵抗１７２、保護用抵抗１７３、および制御端子１７４を備えている。なお、図１４に示す本実施の形態のバイアス回路では、第４トランジスタ１１２のベース端子は、第１トランジスタ１０１のコレクタ端子にもさらに接続されている。
第６トランジスタ１７１は、コレクタ端子が抵抗１７２を介して抵抗１０３の接地されている端子とは反対側の端子に接続され、ベース端子が保護用抵抗１７３を介して制御端子１７４に接続され、エミッタ端子が接地されている。すなわち、抵抗１７２および第６トランジスタ１７１からなる直列回路が、抵抗１０３と並列に接続されている。
上記構成を有する本実施の形態のバイアス回路では、制御端子１７４からロー（Low）の電圧信号を与えると、第６トランジスタ１７１はオフ（OFF）の状態になるため、抵抗１７２が見えなくなり、抵抗１０３のみがバイアス回路中の全てのトランジスタのベース電位を決めることになる。抵抗１０３の実質的な抵抗値は変わらない。
しかし逆に、制御端子１７４からハイ（High）の電圧信号を与えると、第６トランジスタ１７１はオン（ON）の状態となって、抵抗１７２が見えるようになる。すなわち、抵抗１７２が抵抗１０３と並列に挿入された状態となるので、抵抗１０３の実質的な抵抗値が下がったように見える。
この結果、制御端子１７４からローまたはハイの電圧信号を与えることにより、抵抗１０３の抵抗値が可変になる。よって、本実施の形態のバイアス回路では、抵抗１０３の抵抗値を可変にすることにより、バイアス点の切り替えを容易に行うことが可能となる。すなわち、バイアス点の切り替え機能を有するバイアス回路を実現することが可能となる。
本実施の形態のバイアス回路が有する、バイアス点の切り替えに適した回路構造である特徴は、後の実施の形態６にて図７を参照しながら説明するような多段パワーアンプの場合に、特に顕著に、効果的に作用する。つまりは、図７に示す共用部分（バイアス回路部３０５）の一箇所に対してのみ、図１４に示したような抵抗１０３の抵抗値を可変にする改良を施せば、全段のバイアス点を一斉に切り替えることが可能になるためである。また、このような特徴は回路規模の縮小に大きな効果がある。
〔実施の形態５〕
本発明の他の実施の形態について説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態１〜４と同じである。また、説明の便宜上、前記の実施の形態１〜４の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
前記実施の形態１において、バイアス回路を備えることを想定したＧａＡｓ−ＨＢＴ型パワーアンプの場合は、高周波増幅用トランジスタのベース端子へのバイアス回路としては、電流基準回路的なバイアス回路が適している。
しかし、例えば、図１１に含まれるようなダイオード型電力センサ回路の場合は、むしろ電圧基準回路的なバイアス回路の方が適している。そこで、前記実施の形態１のバイアス回路は、電圧基準回路的なバイアス回路として用いる場合にも対応することが可能である。
本実施の形態のバイアス回路は、電圧基準回路的なバイアス回路として構成されている。詳細には、本実施の形態のバイアス回路は、前記実施の形態１のバイアス回路において、第４トランジスタ１１２と、第４トランジスタ１１２に付随する調整用抵抗１１７や第３電源ポート１２３を全て省いた構成を有している。そして、直接Ｃ点の電位を取り出して、バイアス回路の出力電圧として利用する。
すなわち、前記実施の形態１のバイアス回路における、回路ブロック部１０５、調整用抵抗１０７、および第２回路部１１６から構成されるバイアス回路を構成すればよい。上記構成においても、ピーキング電圧源が内部に取り込まれていることがわかる。
また、本実施の形態のバイアス回路は、第３トランジスタのコレクタ端子から電位が取り出されることにより、他の素子に流れて無駄に消費される電流も無い。
よって、本実施の形態のバイアス回路は、消費電流を抑制しながら、温度変動や電源電圧変動に対して、より安定したバイアス電圧を出力することが可能となる。
それゆえ、前記実施の形態１のバイアス回路は、第２回路部１１６の部分だけ見れば電位生成回路として機能しており、電流生成回路１１５の部分だけ見れば電流生成回路として機能することがわかる。
本実施の形態のバイアス回路の一構成例を、次に説明する実施の形態６において、電力センサ３３０に対するバイアス回路部３０８に採用している。
〔実施の形態６〕
本発明の他の実施の形態について図７に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態１〜５と同じである。また、説明の便宜上、前記実施の形態１〜５の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
図７は、本実施の形態のパワーアンプの一構成例を示す回路図である。
本実施の形態のパワーアンプ（電力増幅器）は、高周波増幅用トランジスタ３１５および高周波増幅用トランジスタ３１８によって２段階で増幅される、電力センサ３３０付きの２段アンプである。また、バイアス回路部３０５〜３０８で構成される部分が、上記２段アンプに対するバイアス回路である。
また、本実施の形態のパワーアンプは、上記背景技術において説明した従来のパワーアンプと、バイアス回路８０５ａ〜８０５ｃの部分を除いて、同様の構成を有している。すなわち、図７の符号３１１〜３２５で示される構成部材は、図１１の符号８１１〜８２５で示される構成部材に対応している。
図１１に示した従来のパワーアンプにおいては、バイアス供給を求める３個の回路（高周波増幅用トランジスタ８１５、高周波増幅用トランジスタ８１８、電力センサ８３０）に対して、３個のバイアス回路８０５ａ〜８０５ｃが独立に接続されている。
また、それら３個のバイアス回路８０５ａ〜８０５ｃ全体としては合計１２個ものトランジスタが使用されていた。なお、回路規模の大小を比較する基準としては、実際のレイアウト占有面積を本明細書中で比較するのは困難なので、簡易的にトランジスタの使用個数を基準とする。
これに対して本実施の形態のパワーアンプは、図７に示すように、バイアス回路部３０５〜３０８を備えている。
バイアス回路部３０５は、図１に示した回路ブロック部１０５と同様の構成を有している。また、バイアス回路部３０５は、第１電源ポート３０１および第２電源ポート３０２から電源を供給され、出力がバイアス回路部３０６〜３０８に接続されている。なお、Ｅ点は図１のＤ点に対応する。
バイアス回路部３０６は、図１に示した電流生成回路１１５と同様の構成を有している。また、バイアス回路部３０６は、第１電源ポート３０１および第３電源ポート３０３から電源を供給され、出力が高周波増幅用トランジスタ３１５のベース端子に接続されている。
よって、バイアス回路部３０５およびバイアス回路部３０６の構成だけを見れば、前記実施の形態１のバイアス回路における回路ブロック部１０５および電流生成回路１１５の構成と同様の構成であることがわかる。それゆえ、ピーキング電流源が等価的に内部に取り込まれていることがわかる。
バイアス回路部３０７は、バイアス回路部３０６すなわち図１に示した電流生成回路１１５と同様の構成を有している。また、バイアス回路部３０７は、第１電源ポート３０１および第４電源ポート３０４から電源を供給され、出力が高周波増幅用トランジスタ３１８のベース端子に接続されている。よって、バイアス回路部３０５およびバイアス回路部３０７の構成だけを見れば、この回路部分においても、ピーキング電流源が等価的に内部に取り込まれていることがわかる。
バイアス回路部３０８は、図１に示した第２回路部１１６と同様の構成を有している。また、バイアス回路部３０８は、第１電源ポート３０１から電源を供給され、出力が電力センサ３３０に接続されている。よって、バイアス回路部３０５およびバイアス回路部３０８の構成だけを見れば、この回路部分においても、ピーキング電圧源が等価的に内部に取り込まれていることがわかる。
以上のように、本実施の形態のパワーアンプにおいては、バイアス供給を求める３個の回路（高周波増幅用トランジスタ３１５、高周波増幅用トランジスタ３１８、電力センサ３３０）に対して、接続されるバイアス回路が完全に独立ではなく、バイアス回路部３０５を共有したバイアス回路部３０６〜３０８として構成されている。
すなわち、本実施の形態のパワーアンプでは、バイアス回路部３０５すなわち回路ブロック部１０５を共有して、前記実施の形態１のバイアス回路を２個、および前記実施の形態２のバイアス回路を１個備えていることになる。
それゆえ、回路の一部が共有された結果、バイアス回路全体としてはトランジスタの個数が合計８個にまで削減されている。すなわち、従来のパワーアンプよりも回路規模が縮小されている。
ここで、本実施の形態のパワーアンプでは、バイアス回路部３０５を共有することが可能となっている。これについて、本実施の形態のパワーアンプでは、バイアス回路部３０５を共有することが容易であり、従来のパワーアンプでは、共有することが困難である理由について説明する。
従来の第１バイアス回路および第２バイアス回路では、基準電源回路から直流安定電位を取り出す位置として、既に説明したように図９に示すＨ点を用いていた。
ところが、従来の第１バイアス回路および第２バイアス回路では、このＨ点に対して高周波信号が漏れる回路構造になっている。この漏れは、Ｈ点に接続されるトランジスタ（従来の第１バイアス回路では第３トランジスタ５０６、従来の第２バイアス回路では第３トランジスタ７０６）のベース／エミッタ間アイソレーションが完璧ではないことが原因である。
もし、上記のように高周波信号が漏れたＨ点を介して基準電源回路（すなわち、回路ブロック部５０５、および回路ブロック部７０５）を共有したならば、従来のパワーアンプにおいては、例えば、２段目アンプ（高周波増幅用トランジスタ８１８）から１段目アンプ（高周波増幅用トランジスタ８１５）へ正帰還が掛かって発振してしまうなどの危険が生じてしまう。このため、従来の第１バイアス回路および第２バイアス回路では、回路ブロック部５０５、および回路ブロック部７０５を共有することが困難であった。
これに対して、本実施の形態のパワーアンプでは、基準電源回路から直流安定電位を取り出す位置として、既に説明したように図９に示すＩ点しか用いていない。
図９におけるＩ点は、図１におけるＤ点である。高周波増幅用トランジスタ１３３を通る高周波信号は、このＤ点に漏れて至るまでには、第４トランジスタ１１２のベース／エミッタ間アイソレーションと第３トランジスタ１１１のコレクタ／ベース間アイソレーションとの２段階によって減衰されてしまう。
このため、Ｄ点には高周波信号がほとんど漏れて来ない。よって、本実施の形態のパワーアンプにおいては、バイアス回路部３０５を共有しても、発振などの問題が起きにくい。
以上により、本実施の形態のパワーアンプは、バイアス回路部３０５を共有することが可能となるので、回路規模を縮小することが可能となる。また、本実施の形態のパワーアンプは、前記実施の形態１および前記実施の形態２のバイアス回路を備えることにより、消費電流を抑制しながら、温度変動や電源電圧変動に対して、より安定したバイアス電流およびバイアス電圧を出力することが可能となる。
なお、上記パワーアンプは、電力センサ３３０付きの２段アンプとして説明したが、これに限らず、設計に応じてＮ段アンプとしてもよいし、その他の接地アンプ回路やミキサ回路などであってもよい。
本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、温度変動や電源電圧変動に対して、より安定したバイアス電流およびバイアス電圧を出力するバイアス回路、それを備えたパワーアンプを実現する上で特に有効であり、高度な変調方式が採用される無線通信システムを搭載する通信機器などに好適に利用することができる。
本発明におけるバイアス回路の第１実施形態を示す回路図である。 従来のピーキング電流源回路の構成を示す回路図である。 電源電圧と出力電圧・電流との関係を示すグラフである。 電源電圧と高周波増幅用トランジスタのコレクタアイドル電流との関係を示すグラフである。 温度と高周波増幅用トランジスタのコレクタアイドル電流との関係を示すグラフである。 上記バイアス回路の消費電流と、従来の第２バイアス回路の消費電流とを示すグラフである。 本発明におけるパワーアンプの実施の一形態を示す回路図である。 従来の第１バイアス回路の構成を示す回路図である。 従来の基準電源回路の構成を示す回路図である。 従来の第２バイアス回路の構成を示す回路図である。 従来のパワーアンプの構成を示す回路図である。 本発明におけるバイアス回路の第２実施形態を示す回路図である。 本発明におけるバイアス回路の第３実施形態を示す回路図である。 本発明におけるバイアス回路の第４実施形態を示す回路図である。
符号の説明
１０１ 第１トランジスタ
１０２ 第２トランジスタ
１０３ 抵抗（第１抵抗）
１０４ 調整用抵抗（第２抵抗）
１０５ 回路ブロック部
１１１ 第３トランジスタ
１１２ 第４トランジスタ（第５トランジスタ）
１１３ 調整用抵抗（第３抵抗、第４抵抗）
１１４ 調整用抵抗（第３抵抗、第４抵抗）
１１５ 電流生成回路
１１６ 第２回路部（電圧生成回路）
１２１ 第１電源ポート
１２２ 第２電源ポート
１２３ 第３電源ポート
１３３ 高周波増幅用トランジスタ（増幅用トランジスタ）
１５１，１５２ 調整用抵抗
１６１ 抵抗
１６２ 歪補償用容量
１７１ 第６トランジスタ
１７２ 抵抗（第５抵抗）
１７３ 保護用抵抗（第６抵抗）
１７４ 制御端子
３０１ 第１電源ポート
３０２ 第２電源ポート
３０３ 第３電源ポート
３０４ 第４電源ポート（第３電源ポート）
３０５ バイアス回路部
３０６，３０７ バイアス回路部（電流生成回路）
３０８ バイアス回路部（電位生成回路）
３１５，３１８ 高周波増幅用トランジスタ（増幅用トランジスタ）
３３０ 電力センサ

Claims (10)

  1. エミッタ端子が接地され、ベース端子が第１抵抗を介して接地され、およびコレクタ端子が第２抵抗を介して第１電源ポートに接続されている第１トランジスタと、
    エミッタ端子が上記第１トランジスタのベース端子に接続され、ベース端子が上記第１トランジスタのコレクタ端子に接続され、およびコレクタ端子が第２電源ポートから電源を供給されている第２トランジスタと、
    エミッタ端子が接地され、ベース端子が上記第１トランジスタのベース端子に接続され、およびコレクタ端子が第３抵抗を介して上記第１電源ポートに接続されている第３トランジスタと、
    ベース端子が上記第３トランジスタのコレクタ端子に接続され、およびコレクタ端子が第３電源ポートから電源を供給されている第４トランジスタとを備え、
    上記第４トランジスタのエミッタ端子から電流が取り出され、
    上記第３トランジスタのベース端子から、上記第１トランジスタ、上記第２抵抗、および上記第３抵抗を順次介して、当該第３トランジスタのコレクタ端子までで接続されるループ回路が構成されていることを特徴とするバイアス回路。
  2. エミッタ端子が接地され、ベース端子が第１抵抗を介して接地され、およびコレクタ端子が第２抵抗を介して第１電源ポートに接続されている第１トランジスタと、
    エミッタ端子が上記第１トランジスタのベース端子に接続され、ベース端子が上記第１トランジスタのコレクタ端子に接続され、およびコレクタ端子が第２電源ポートから電源を供給されている第２トランジスタと、
    エミッタ端子が接地され、ベース端子が上記第１トランジスタのベース端子に接続され、およびコレクタ端子が第３抵抗を介して上記第１電源ポートに接続されている第３トランジスタとを備え、
    上記第３トランジスタのコレクタ端子から電位が取り出され、
    上記第３トランジスタのベース端子から、上記第１トランジスタ、上記第２抵抗、および上記第３抵抗を順次介して、当該第３トランジスタのコレクタ端子までで接続されるループ回路が構成されていることを特徴とするバイアス回路。
  3. 上記第１トランジスタのエミッタ端子および上記第３トランジスタのエミッタ端子のうち少なくとも一方は、調整用抵抗を介して接地されていることを特徴とする請求項１または２に記載のバイアス回路。
  4. 一方の端子が上記第４トランジスタのベース端子に接続され、他方の端子が接地されている歪補償回路をさらに備え、
    上記歪補償回路は、歪補償用容量、抵抗、または、歪補償用容量および抵抗が直列接続された回路、により構成されていることを特徴とする請求項１に記載のバイアス回路。
  5. 第５抵抗および第６トランジスタにより構成されており、上記第１抵抗と並列に接続される直列回路をさらに備え、
    上記第６トランジスタのベース端子は、第６抵抗を介して制御端子に接続されていることを特徴とする請求項１または２に記載のバイアス回路。
  6. 複数の増幅用トランジスタと、前記複数の増幅用トランジスタのベース端子に出力電流をそれぞれ供給するバイアス回路とを備える電力増幅器であって、
    上記バイアス回路は、
    エミッタ端子が接地され、ベース端子が第１抵抗を介して接地され、およびコレクタ端子が第２抵抗を介して第１電源ポートに接続されている第１トランジスタと、
    エミッタ端子が上記第１トランジスタのベース端子に接続され、ベース端子が上記第１トランジスタのコレクタ端子に接続され、およびコレクタ端子が第２電源ポートから電源を供給されている第２トランジスタと、
    エミッタ端子が接地され、ベース端子が上記第１トランジスタのベース端子に接続され、およびコレクタ端子が第３抵抗を介して上記第１電源ポートに接続されている第３トランジスタと、ベース端子が前記第３トランジスタのコレクタ端子に接続され、およびコレクタ端子が第３電源ポートから電源を供給されている第４トランジスタとを有する、上記複数の増幅用トランジスタと対になるように設けられた複数の電流生成回路とを備え、
    上記複数の電流生成回路の第４トランジスタのエミッタ端子から、上記対になるように設けられた複数の増幅用トランジスタのベース端子に、出力電流がそれぞれ供給され、
    上記各第３トランジスタのベース端子から、上記第１トランジスタ、上記第２抵抗、および上記各第３抵抗を順次介して、当該各第３トランジスタのコレクタ端子までで接続されるループ回路がそれぞれ構成されていることを特徴とする電力増幅器。
  7. 電力センサと、
    エミッタ端子が接地され、ベース端子が上記第１トランジスタのベース端子に接続され、およびコレクタ端子が第４抵抗を介して上記第１電源ポートに接続されている第５トランジスタを有する電位生成回路とをさらに備え、
    上記電位生成回路の第５トランジスタのエミッタ端子から、上記電力センサに出力電圧が供給されることを特徴とする請求項６に記載の電力増幅器。
  8. 上記第１トランジスタのエミッタ端子および上記複数の電流生成回路の第３トランジスタのエミッタ端子のうち少なくとも一つの端子は、調整用抵抗を介して接地されていることを特徴とする請求項６に記載の電力増幅器。
  9. 上記複数の電流生成回路毎に設けられ、一方の端子が上記第４トランジスタのベース端子に接続され、他方の端子が接地されている歪補償回路をさらに備え、
    上記歪補償回路は、歪補償用容量、抵抗、または、歪補償用容量および抵抗が直列接続された回路、により構成されていることを特徴とする請求項６に記載の電力増幅器。
  10. 第５抵抗および第６トランジスタにより構成されており、上記第１抵抗と並列に接続される直列回路をさらに備え、
    上記第６トランジスタのベース端子は、第６抵抗を介して制御端子に接続されていることを特徴とする請求項６に記載の電力増幅器。
JP2007156749A 2006-09-29 2007-06-13 バイアス回路および電力増幅器 Expired - Fee Related JP4332570B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007156749A JP4332570B2 (ja) 2006-09-29 2007-06-13 バイアス回路および電力増幅器
US11/902,843 US7579914B2 (en) 2006-09-29 2007-09-26 Bias circuit and power amplifier
TW096136324A TWI349426B (en) 2006-09-29 2007-09-28 Bias circuit and power amplifier

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006269550 2006-09-29
JP2007156749A JP4332570B2 (ja) 2006-09-29 2007-06-13 バイアス回路および電力増幅器

Publications (2)

Publication Number Publication Date
JP2008109621A JP2008109621A (ja) 2008-05-08
JP4332570B2 true JP4332570B2 (ja) 2009-09-16

Family

ID=39260528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007156749A Expired - Fee Related JP4332570B2 (ja) 2006-09-29 2007-06-13 バイアス回路および電力増幅器

Country Status (3)

Country Link
US (1) US7579914B2 (ja)
JP (1) JP4332570B2 (ja)
TW (1) TWI349426B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090267588A1 (en) * 2008-04-23 2009-10-29 Schmitz Michael J Method and apparatus to dynamically control impedance to maximize power supply
JP4901804B2 (ja) * 2008-05-19 2012-03-21 シャープ株式会社 高周波電力増幅器
JP5141389B2 (ja) * 2008-06-12 2013-02-13 三菱電機株式会社 電力増幅器
KR100985795B1 (ko) 2008-08-28 2010-10-06 한국전자통신연구원 임계전압과 온도 및 공급 전원의 변화를 보상하기 위한 보상 바이어스 회로와, 그를 이용한 증폭기
JP4744615B2 (ja) * 2009-02-26 2011-08-10 株式会社日立製作所 マイクロ波、ミリ波帯増幅回路及びそれを用いたミリ波無線機
JP5316285B2 (ja) * 2009-07-27 2013-10-16 三菱電機株式会社 電力増幅器用バイアス回路
JP2012191276A (ja) * 2011-03-09 2012-10-04 Toshiba Corp ベース電流補償回路
US9806674B2 (en) * 2015-12-14 2017-10-31 Murata Manufacturing Co., Ltd. Power amplifier circuit
CN109565263B (zh) * 2016-08-10 2022-10-14 株式会社村田制作所 功率放大模块、前端电路以及通信装置
CN107453721B (zh) * 2017-05-22 2023-04-18 公安海警学院 高频功率放大电路
CN109617531B (zh) * 2017-10-04 2023-08-25 株式会社村田制作所 功率放大电路
JP2019097152A (ja) * 2017-11-20 2019-06-20 株式会社村田製作所 電力増幅器及び化合物半導体装置
CN111106805B (zh) * 2018-10-26 2023-06-13 株式会社村田制作所 功率放大模块
JP2020161859A (ja) * 2019-03-25 2020-10-01 株式会社村田製作所 電力増幅回路
JP2021016046A (ja) * 2019-07-11 2021-02-12 株式会社村田製作所 バイアス回路
KR102778143B1 (ko) * 2020-01-20 2025-03-06 삼성전기주식회사 전력 증폭기 및 전력 증폭 모듈
US11264953B2 (en) * 2020-01-31 2022-03-01 Analog Devices International Unlimited Company Bias arrangements for improving linearity of amplifiers
US11303309B1 (en) 2020-10-07 2022-04-12 Analog Devices International Unlimited Company Bias arrangements with linearization transistors sensing RF signals and providing bias signals at different terminals
CN113595518B (zh) * 2021-09-30 2021-12-07 成都明夷电子科技有限公司 一种自适应高可靠性hbt线性功率放大器
TWI830070B (zh) * 2021-10-05 2024-01-21 立積電子股份有限公司 功率放大器
CN116667797A (zh) * 2023-02-10 2023-08-29 珠海市杰理科技股份有限公司 无线设备、芯片及其中频电路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6097706A (ja) 1983-11-01 1985-05-31 Mitsubishi Electric Corp 定電流ドライブ回路
JPH0863244A (ja) 1994-08-25 1996-03-08 Hitachi Ltd 電流源回路
JP3125723B2 (ja) 1997-08-18 2001-01-22 日本電気株式会社 エミッタ接地増幅回路用バイアス回路
JP3922773B2 (ja) 1997-11-27 2007-05-30 三菱電機株式会社 電力増幅器
JP3607855B2 (ja) 1999-07-19 2005-01-05 シャープ株式会社 電力増幅器
JP3532834B2 (ja) 2000-06-27 2004-05-31 富士通カンタムデバイス株式会社 高周波増幅器バイアス回路、高周波電力増幅器および通信装置
US6483473B1 (en) 2000-07-18 2002-11-19 Marconi Communications Inc. Wireless communication device and method
JP2002116831A (ja) 2000-10-05 2002-04-19 Sharp Corp 定電流発生回路
JP3995943B2 (ja) 2002-01-31 2007-10-24 三菱電機株式会社 バイアス回路
JP4287116B2 (ja) 2002-02-27 2009-07-01 シャープ株式会社 電力増幅器
US6750721B2 (en) * 2002-04-30 2004-06-15 Freescale Semiconductor, Inc. HBT linearizer and power booster
JP2004172681A (ja) 2002-11-18 2004-06-17 New Japan Radio Co Ltd 電力増幅器用バイアス回路
JP2004274433A (ja) 2003-03-10 2004-09-30 Mitsubishi Electric Corp 高周波集積回路装置
KR100547236B1 (ko) 2003-03-25 2006-01-31 학교법인 한국정보통신학원 전력증폭기에서의 바이어스 안정화 회로
JP2006094076A (ja) 2004-09-24 2006-04-06 Renesas Technology Corp 高周波電力増幅回路および高周波電力増幅用電子部品

Also Published As

Publication number Publication date
TW200830698A (en) 2008-07-16
US20080079495A1 (en) 2008-04-03
US7579914B2 (en) 2009-08-25
JP2008109621A (ja) 2008-05-08
TWI349426B (en) 2011-09-21

Similar Documents

Publication Publication Date Title
JP2008109621A (ja) バイアス回路および電力増幅器
Kim et al. A linear multi-mode CMOS power amplifier with discrete resizing and concurrent power combining structure
JP2010124433A (ja) 高周波電力増幅器
US9118282B2 (en) Power amplifier and amplification method thereof
Choi et al. Linearity enhancement of a fully integrated 6-GHz GaN power amplifier
JP2004537212A (ja) 改善された線形電力増幅器
JP2007116694A (ja) 高効率混合モード電力増幅器
KR100316373B1 (ko) 마이크로파대앰프
JP7171950B2 (ja) 電力増幅装置
JP4330549B2 (ja) 高周波電力増幅装置
US9065389B2 (en) Radio frequency power amplifier with no reference voltage for biasing and electronic system
JP5313970B2 (ja) 高周波電力増幅器
Huang et al. A compact high-efficiency CMOS power amplifier with built-in linearizer
US20250030383A1 (en) Power amplification module
JP5708190B2 (ja) 高周波増幅回路、無線装置
Chen et al. A 28-GHz-band highly linear stacked-FET power amplifier IC with high back-off PAE in 56-nm SOI CMOS
US10615751B2 (en) Asymmetrical parallel-combining (APC) technique for RF power amplifier
JP2006093773A (ja) 高周波電力増幅モジュール
JP2008205592A (ja) 増幅器およびそれを用いたドハティ増幅器
JP5757362B2 (ja) 高周波増幅回路、無線装置
KR101503973B1 (ko) 증폭장치
JP2006067379A (ja) 高周波電力増幅器
Yamamoto et al. 0.8-/1.5-GHz-band WCDMA HBT MMIC power amplifiers with an analog bias control scheme
KR100531373B1 (ko) 전력 증폭기
Li et al. A 54-GHz 23.3%-PAE CMOS power amplifier using dual-gated transistors

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090526

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090622

R150 Certificate of patent or registration of utility model

Ref document number: 4332570

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130626

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees