JPS6097706A - 定電流ドライブ回路 - Google Patents
定電流ドライブ回路Info
- Publication number
- JPS6097706A JPS6097706A JP58206540A JP20654083A JPS6097706A JP S6097706 A JPS6097706 A JP S6097706A JP 58206540 A JP58206540 A JP 58206540A JP 20654083 A JP20654083 A JP 20654083A JP S6097706 A JPS6097706 A JP S6097706A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- current
- base
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、定電流で負荷を駆動する定電流ドライブ回
路に関するものである。
路に関するものである。
従来この種の回路として第１図に示すものがあった。第
１図において、ＩＯは定電流源を、ＱｌからＱ５はＮＰ
Ｎ型トランジスタを、Ｒ１は抵抗を示す。電源端子Ｖｃ
ｃと接地端子ＧＮＤ間には電源が接続され、出力端子０
ＵＴＰｔＪＴと電源端子Ｖｃｅ間には負荷が接続される
。
１図において、ＩＯは定電流源を、ＱｌからＱ５はＮＰ
Ｎ型トランジスタを、Ｒ１は抵抗を示す。電源端子Ｖｃ
ｃと接地端子ＧＮＤ間には電源が接続され、出力端子０
ＵＴＰｔＪＴと電源端子Ｖｃｅ間には負荷が接続される
。
次に従来のものの動作について説明する。電源が投入さ
れ、定電流源ＩＯからＩＯなる電流がトランジスタＱ２
のベースに供給され、さらに抵抗Ｒ１とトランジスタＱ
１のベースに流れ込み、さらにトランジスタＱ５のベー
スからエミッタを通り、トランジスタＱ３と０４のそれ
ぞれのベースを介して接地端子ＧＮＤに到達し、回路が
動作を開始する。すると、トランジスタＱ２とＱｌによ
って負帰還がかかり、結果としてトランジスタＱ２のコ
レクタ電流は次式で安定状態となる。
れ、定電流源ＩＯからＩＯなる電流がトランジスタＱ２
のベースに供給され、さらに抵抗Ｒ１とトランジスタＱ
１のベースに流れ込み、さらにトランジスタＱ５のベー
スからエミッタを通り、トランジスタＱ３と０４のそれ
ぞれのベースを介して接地端子ＧＮＤに到達し、回路が
動作を開始する。すると、トランジスタＱ２とＱｌによ
って負帰還がかかり、結果としてトランジスタＱ２のコ
レクタ電流は次式で安定状態となる。
ここでＩｃ（Ｑ２）はトランジスタＱ２のコレクタ電流
を、ＶＢＥ（Ｑｌ）はトランジスタＱｌのベース・エミ
ッタ間電圧を、Ｒ１は抵抗Ｒ１の抵抗値を示す。従って
トランジスタＱ３のコレクタ電流１ｃ（Ｑ３）は次式で
表わせる。
を、ＶＢＥ（Ｑｌ）はトランジスタＱｌのベース・エミ
ッタ間電圧を、Ｒ１は抵抗Ｒ１の抵抗値を示す。従って
トランジスタＱ３のコレクタ電流１ｃ（Ｑ３）は次式で
表わせる。
Ｉ ｃ （Ｑ３） ＝Ｉ ｏ＋Ｉ ｃ （Ｑ２） ・・
・（２）ここでＲ０は定電流源の電流値を示す。つまり
、トランジスタＱ３とＱ４はそれぞれのベースとエミッ
タを相互に接続してカレントミラー回路を構成している
ので、出力電流１ｃ（Ｑ４）は次式で表わすことができ
る。
・（２）ここでＲ０は定電流源の電流値を示す。つまり
、トランジスタＱ３とＱ４はそれぞれのベースとエミッ
タを相互に接続してカレントミラー回路を構成している
ので、出力電流１ｃ（Ｑ４）は次式で表わすことができ
る。
Ｉ ｃ （Ｑ４） −１ｃ （Ｑ３） ・・・（３）即
ち（１１（２） （３１式より となる。
ち（１１（２） （３１式より となる。
従来の定電流ドライブ回路は以上のように構成されてい
るので、ＩＯを温度に無関係に一定としても、ＶＢＥ（
Ｑｌ）が約−’ｌ ｍ Ｖ ／ ℃の温度係数を持ち、
さらにＲ１も集積回路化した場合、約＋２０００ｐｐｍ
／ ”Ｃの温度係数を持つため、出力電流１ｃ （Ｑ
４）を温度に無関係に一定値に設定することができない
という欠点があった。
るので、ＩＯを温度に無関係に一定としても、ＶＢＥ（
Ｑｌ）が約−’ｌ ｍ Ｖ ／ ℃の温度係数を持ち、
さらにＲ１も集積回路化した場合、約＋２０００ｐｐｍ
／ ”Ｃの温度係数を持つため、出力電流１ｃ （Ｑ
４）を温度に無関係に一定値に設定することができない
という欠点があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、定電流源を、相対する２つのトラ
ンジスタのベース・エミッタ間の電位差が抵抗の両端に
印加されるようにして作り出した絶対温度に比例した電
流を源として構成された絶対温度に比例した電流を発生
する定電流源とし、さらにトランジスタのへ−ス・エミ
ッタ間電圧に依存した電流を作り、上記２つの電流をカ
レントミラー回路のトランジスタ及びそのエミッタに接
続した抵抗に流し、上記相対する２つのトランジスタの
ベース・エミッタ間の電位差の正の温度係数と上記トラ
ンジスタのベース・エミッタ間電圧の負の温度係数を相
互に打ち消すようにし、かつ同時に上記定電流を作り出
すときの抵抗の温度係数及び上記ベース・エミッタ間電
圧に依存する電流を作るときの抵抗の温度係数を同時に
打ち消すようにすることにより、温度に無関係に出力電
流を得ることのできる、あるいはさらに所望の温度係数
を持った電流を得ることのできる定電流ドライブ回路を
提供することを目的としている。
めになされたもので、定電流源を、相対する２つのトラ
ンジスタのベース・エミッタ間の電位差が抵抗の両端に
印加されるようにして作り出した絶対温度に比例した電
流を源として構成された絶対温度に比例した電流を発生
する定電流源とし、さらにトランジスタのへ−ス・エミ
ッタ間電圧に依存した電流を作り、上記２つの電流をカ
レントミラー回路のトランジスタ及びそのエミッタに接
続した抵抗に流し、上記相対する２つのトランジスタの
ベース・エミッタ間の電位差の正の温度係数と上記トラ
ンジスタのベース・エミッタ間電圧の負の温度係数を相
互に打ち消すようにし、かつ同時に上記定電流を作り出
すときの抵抗の温度係数及び上記ベース・エミッタ間電
圧に依存する電流を作るときの抵抗の温度係数を同時に
打ち消すようにすることにより、温度に無関係に出力電
流を得ることのできる、あるいはさらに所望の温度係数
を持った電流を得ることのできる定電流ドライブ回路を
提供することを目的としている。
以下、この発明の一実施例を図について説明する。第２
図において、！Ｔは相対する２つのトランジスタのベー
ス・エミッタ間の電位差が抵抗の両端に印加されるよう
にして作り出した絶対温度に比例した電流を源として構
成された絶対温度に比例した電流を発生する定電流源、
ＱｌがらＱ８はＮＰＮ型トランジスタ、Ｒ１とＲ２は上
記絶対温度に比例した電流を作り出す時に用いた抵抗と
その構造を同じにする第１．第２抵抗である。そして第
１トランジスタＱ１のベースと第２トランジスタＱ２の
エミッタと第５トランジスタＱ５のベースと第１抵抗Ｒ
１の一方の端子が相互接続され、第１抵抗Ｒ１の他端と
第１トランジスタＱｌのエミッタと第３トランジスタＱ
３のコレクタが相互接続され、第３トランジスタＱ３の
ベースと第４ トランジスタＱ４のベースと第５トラン
ジスタＱ５のエミッタが相互接続され、第３トランジス
タＱ３のエミッタと第２抵抗Ｒ２の一方の端子が接続さ
れ、第２抵抗Ｒ２の他端と第４トランジスタＱ４のエミ
ッタが接続されてこの接続点が接地端子ＧＮＤとされ、
第４トランジスタＱ４のコレクタが出力端子ＯＵＴ Ｐ
ＵＴとされ、第５トランジスタＱ５のコレクタと第２
トランジスタＱ２のコレクタと第７トランジスタＱ７の
コレクタと第８トランジスタＱ８のコレクタと前記定電
流源ＩＴの一方の端子が相互接続されてこの接続点が電
源端子Ｖｃｃとされ、第６トランジスタＱ６のエミッタ
と第７トランジスタＱ７のエミッタと第１トランジスタ
Ｑｌのコレクタが相互接続され、第６トランジスタＱ６
のベースと第７トランジスタＱ７のベースと第２トラン
ジスタＱ２のベースと第８トランジスタＱ８のエミッタ
が相互接続され、第６トランジスタＱ６のコレクタと第
８トランジスタＱ８のベースと前記定電流源ＩＴの他方
の端子とが相互接続されている。また電源端子Ｖｃｃと
接地端子ＧＮＤ間には電源が接続され、出力端子０ＵＴ
ＰＵＴと電源端子Ｖｃｅ間には負荷が接続される。
図において、！Ｔは相対する２つのトランジスタのベー
ス・エミッタ間の電位差が抵抗の両端に印加されるよう
にして作り出した絶対温度に比例した電流を源として構
成された絶対温度に比例した電流を発生する定電流源、
ＱｌがらＱ８はＮＰＮ型トランジスタ、Ｒ１とＲ２は上
記絶対温度に比例した電流を作り出す時に用いた抵抗と
その構造を同じにする第１．第２抵抗である。そして第
１トランジスタＱ１のベースと第２トランジスタＱ２の
エミッタと第５トランジスタＱ５のベースと第１抵抗Ｒ
１の一方の端子が相互接続され、第１抵抗Ｒ１の他端と
第１トランジスタＱｌのエミッタと第３トランジスタＱ
３のコレクタが相互接続され、第３トランジスタＱ３の
ベースと第４ トランジスタＱ４のベースと第５トラン
ジスタＱ５のエミッタが相互接続され、第３トランジス
タＱ３のエミッタと第２抵抗Ｒ２の一方の端子が接続さ
れ、第２抵抗Ｒ２の他端と第４トランジスタＱ４のエミ
ッタが接続されてこの接続点が接地端子ＧＮＤとされ、
第４トランジスタＱ４のコレクタが出力端子ＯＵＴ Ｐ
ＵＴとされ、第５トランジスタＱ５のコレクタと第２
トランジスタＱ２のコレクタと第７トランジスタＱ７の
コレクタと第８トランジスタＱ８のコレクタと前記定電
流源ＩＴの一方の端子が相互接続されてこの接続点が電
源端子Ｖｃｃとされ、第６トランジスタＱ６のエミッタ
と第７トランジスタＱ７のエミッタと第１トランジスタ
Ｑｌのコレクタが相互接続され、第６トランジスタＱ６
のベースと第７トランジスタＱ７のベースと第２トラン
ジスタＱ２のベースと第８トランジスタＱ８のエミッタ
が相互接続され、第６トランジスタＱ６のコレクタと第
８トランジスタＱ８のベースと前記定電流源ＩＴの他方
の端子とが相互接続されている。また電源端子Ｖｃｃと
接地端子ＧＮＤ間には電源が接続され、出力端子０ＵＴ
ＰＵＴと電源端子Ｖｃｅ間には負荷が接続される。
次に本発明の動作について第２図を用いて説明する。電
源が投入され、定電流源ＩＴからＩＴなる電流がトラン
ジスタＱ８のベースからエミッタに抜け、トランジスタ
Ｑ２のベースに供給されエミッタを通り、トランジスタ
Ｑ５のベースからエミッタに抜け、トランジスタＱ３と
Ｑ４の各ベースに電流が供給され、トランジスタＱ３の
エミッタから抵抗Ｒ２を通って、またはトランジスタＱ
４のエミッタを通って、それぞれ接地端子ＧＮＤに到達
し、回路が動作を開始する。すると、トランジスタＱ２
とＱ６．Ｑ８．Ｑ７さらにＱｌを介して負帰還がかかり
、結果としてトランジスタＱ２のコレクタ電流は次式で
安定状態となる。
源が投入され、定電流源ＩＴからＩＴなる電流がトラン
ジスタＱ８のベースからエミッタに抜け、トランジスタ
Ｑ２のベースに供給されエミッタを通り、トランジスタ
Ｑ５のベースからエミッタに抜け、トランジスタＱ３と
Ｑ４の各ベースに電流が供給され、トランジスタＱ３の
エミッタから抵抗Ｒ２を通って、またはトランジスタＱ
４のエミッタを通って、それぞれ接地端子ＧＮＤに到達
し、回路が動作を開始する。すると、トランジスタＱ２
とＱ６．Ｑ８．Ｑ７さらにＱｌを介して負帰還がかかり
、結果としてトランジスタＱ２のコレクタ電流は次式で
安定状態となる。
１（１
ここでＩｃ（Ｑ２）はトランジスタ。２のコレクタ電流
を、ＶＢＥ（Ｑｌ）はトランジスタ。■のベース・エミ
ッタ間電圧を、Ｒ１は抵抗Ｒ１の抵抗値を示す。
を、ＶＢＥ（Ｑｌ）はトランジスタ。■のベース・エミ
ッタ間電圧を、Ｒ１は抵抗Ｒ１の抵抗値を示す。
また、この時、トランジスタ。１のコレクタ電流１ｃ（
Ｑｌ）は、トランジスタ。６．Ｑ７．Ｑ８で構成される
カレントミラー回路によって一定の利得で増幅された前
記絶対温度に比例した電流を発生する定電流源ＩＴから
のＩＴなる電流、即ち前記カレントミラー回路のトラン
ジスタ。６とＱ７（７）ベース・エミッタ接合面積比を
ｎとした場合、ｎ Ｉ Ｔとして流れるから、次式で表
わすことができる。
Ｑｌ）は、トランジスタ。６．Ｑ７．Ｑ８で構成される
カレントミラー回路によって一定の利得で増幅された前
記絶対温度に比例した電流を発生する定電流源ＩＴから
のＩＴなる電流、即ち前記カレントミラー回路のトラン
ジスタ。６とＱ７（７）ベース・エミッタ接合面積比を
ｎとした場合、ｎ Ｉ Ｔとして流れるから、次式で表
わすことができる。
Ｉ ｃ （Ｑｌ） −ｎ ・ＩＴ −（６３ここでＪＴ
は、絶対温度に比例した電流を発生する定電流源からの
電流値を表わし、この定電流源は相対する２つのトラン
ジスタのベース・エミッタ間の電位差を抵抗の両端に印
加させるようにして作り出した絶対温度に比例した電流
を発生する定電流源であるから、次式でその電流値を表
ゎすごとができる。
は、絶対温度に比例した電流を発生する定電流源からの
電流値を表わし、この定電流源は相対する２つのトラン
ジスタのベース・エミッタ間の電位差を抵抗の両端に印
加させるようにして作り出した絶対温度に比例した電流
を発生する定電流源であるから、次式でその電流値を表
ゎすごとができる。
ここでΔＶＢＥは相対する２つのトランジスタのベース
・エミッタ間の電位差を、Ｒは抵抗Ｒ１及びＲ２と同一
構造の抵抗の抵抗値を示す。
・エミッタ間の電位差を、Ｒは抵抗Ｒ１及びＲ２と同一
構造の抵抗の抵抗値を示す。
従ってトランジスタＱ３のコレクタ電流１ｃ（Ｑ３）は
（５）、 （６）、 （７）より次式で表わせる。
（５）、 （６）、 （７）より次式で表わせる。
Ｉ ｃ （Ｑ３） ＝Ｉ ｃ （Ｑｌ） ＋Ｉ ｃ （
Ｑ２） ・＝Ｔ８１次にこの電流１ｃ（Ｑ３）は、抵抗
Ｒ２で電圧に変換され、その値は次式で表わすことがで
きる。
Ｑ２） ・＝Ｔ８１次にこの電流１ｃ（Ｑ３）は、抵抗
Ｒ２で電圧に変換され、その値は次式で表わすことがで
きる。
ＶＲ２＝Ｒ２・ Ｉｃ（Ｑ３） ・ ａｌ・・・ （１
１） ここでＶＨ２は抵抗Ｒ２での電圧降下を、Ｒ２は抵抗Ｒ
２の抵抗値を示す。
１） ここでＶＨ２は抵抗Ｒ２での電圧降下を、Ｒ２は抵抗Ｒ
２の抵抗値を示す。
次に（１１）式を変形して次のように書ける。
・ＶＢＥ（Ｑｌ） ・・・ （１２）
ここでΔＶ［ｌＥについては次式で表わせる。
ここでｑは電子の電荷を、ｋはボルツマン定数を、Ｔは
絶対温度を、ＪｌとＪ２は前記の相対する２つのトラン
ジスタの電流密度を示している。
絶対温度を、ＪｌとＪ２は前記の相対する２つのトラン
ジスタの電流密度を示している。
また、ＶＢＥ（Ｑｌ）については次式で表わせる。
ＶＢＥ （Ｑ １ ） ＝ Ｖｇｏ （１−−）Ｏ
＋ ＶＢＥＯ（−） ・・・（１４）
Ｏ
ここでＶｇｏは絶対温度Ｔ＝０°Ｋにおける半導体材料
によって決まるエネルギー・バンド・ギャップの外挿電
圧を示し、またＶ Ｂｌ！０も、同条件時ノベース・エ
ミッタ間電圧を示している。
によって決まるエネルギー・バンド・ギャップの外挿電
圧を示し、またＶ Ｂｌ！０も、同条件時ノベース・エ
ミッタ間電圧を示している。
そこで（１２）式に（１３）式と（１４）式を代入する
と、 ・・・ （１５） となり、温度係数をめるため、（Ｉ５）式を絶対温度Ｔ
で微分すると次にょうになる。
と、 ・・・ （１５） となり、温度係数をめるため、（Ｉ５）式を絶対温度Ｔ
で微分すると次にょうになる。
ａＴ Ｒｑ Ｊ２
そこで温度係数を０とするため、右辺＝０とすると、次
の条件が導出できる。
の条件が導出できる。
・・・ （１７ン
これはＴｏ−Ｔとすれば（１７）式は次のようになる。
Ｖｇ＝ＶＴ＋ＶＢＥ （Ｑｌ） ・＝ （１９）となり
、半導体材料にシリコンを選べばＶｇ＝１゜２４（Ｖ）
なので、（１９）式からトランジスタＱ３（７）ＩＬ／
クク電流１ｃ（Ｑ３）を、ＶＴとＶＢＥ（Ｑｌ）の比に
すれば良いから次式が成立する。
、半導体材料にシリコンを選べばＶｇ＝１゜２４（Ｖ）
なので、（１９）式からトランジスタＱ３（７）ＩＬ／
クク電流１ｃ（Ｑ３）を、ＶＴとＶＢＥ（Ｑｌ）の比に
すれば良いから次式が成立する。
・・・（２０）
（Ｋは定数）
即ち
となる。ここでＩｃ（Ｑ２）はトランジスタＱ２のコレ
クタ電流を、Ｉｃ（Ｑｌ）はトランジスタＱ１のコレク
タ電流を示す。つまり次式のようにＩｃ（Ｑ２）とＩｃ
（Ｑｌ）を設定すれば、出力電流１ｃ（Ｑ４）は、温度
に無関係な一定の電流として取り出すことができる。
クタ電流を、Ｉｃ（Ｑｌ）はトランジスタＱ１のコレク
タ電流を示す。つまり次式のようにＩｃ（Ｑ２）とＩｃ
（Ｑｌ）を設定すれば、出力電流１ｃ（Ｑ４）は、温度
に無関係な一定の電流として取り出すことができる。
ＶＢＥ （Ｑｌ） Ｉ ｃ （Ｑ２）
Ｖｇ−ＶＢＩ！ （Ｑｌ） Ｉ ｃ （Ｑｌ）・・・
（２２） 要するに、第２図のＩＴは抵抗の温度係数を含んだ絶対
温度に比例する電流とし、この電流は、トランジスタＱ
１からＱ８の直流電流増幅率ｈＦＥが十分大きいと仮定
すると、トランジスタＱ６のコレクタ電流として供給さ
れる。ここでトランジスタＱ６．Ｑ７．ＱＢによりカレ
ントミラー回路が構成されているから、トランジスタＱ
６とＱｌのベース・エミッタ接合面積の比の分だけ増幅
され、トランジスタＱ１のコレクタ電流として流れる。
（２２） 要するに、第２図のＩＴは抵抗の温度係数を含んだ絶対
温度に比例する電流とし、この電流は、トランジスタＱ
１からＱ８の直流電流増幅率ｈＦＥが十分大きいと仮定
すると、トランジスタＱ６のコレクタ電流として供給さ
れる。ここでトランジスタＱ６．Ｑ７．ＱＢによりカレ
ントミラー回路が構成されているから、トランジスタＱ
６とＱｌのベース・エミッタ接合面積の比の分だけ増幅
され、トランジスタＱ１のコレクタ電流として流れる。
一方、トランジスタＱｌ、Ｑ２と抵抗Ｒ１によって負帰
還がかかり、トランジスタＱ１のベース・エミッタ間電
圧を抵抗Ｒ１で割算した値で、トランジスタＱ２のコレ
クタ電流が決定され、もちろん、抵抗Ｒ１の温度係数を
含む形でトランジスタＱ１のベース・エミッタ間電圧の
温度係数をもって抵抗Ｒ１を介して流れる。
還がかかり、トランジスタＱ１のベース・エミッタ間電
圧を抵抗Ｒ１で割算した値で、トランジスタＱ２のコレ
クタ電流が決定され、もちろん、抵抗Ｒ１の温度係数を
含む形でトランジスタＱ１のベース・エミッタ間電圧の
温度係数をもって抵抗Ｒ１を介して流れる。
このようにして絶対温度に比例した電流は、トランジス
タＱ１のコレクタ電流として流れ、またトランジスタＱ
１のベース・エミッタ間電圧、即ち負の温度係数をもつ
電圧を抵抗Ｒ１で割算した電流が抵抗Ｒ１を介して流れ
、上記２つの種類の電流は、トランジスタＱ３のコレク
タに供給され、ここで合成されて、トランジスタＱ３の
コレクタ電流として流れ、抵抗Ｒ２で電流から電圧に変
換される。この抵抗Ｒ２での電圧降下は、すべての抵抗
の温度係数を打ち消すと同時に、前記（２２）式の条件
に設定しておけば、周囲温度変化に無関係な一定の電圧
として得られる。
タＱ１のコレクタ電流として流れ、またトランジスタＱ
１のベース・エミッタ間電圧、即ち負の温度係数をもつ
電圧を抵抗Ｒ１で割算した電流が抵抗Ｒ１を介して流れ
、上記２つの種類の電流は、トランジスタＱ３のコレク
タに供給され、ここで合成されて、トランジスタＱ３の
コレクタ電流として流れ、抵抗Ｒ２で電流から電圧に変
換される。この抵抗Ｒ２での電圧降下は、すべての抵抗
の温度係数を打ち消すと同時に、前記（２２）式の条件
に設定しておけば、周囲温度変化に無関係な一定の電圧
として得られる。
ここでトランジスタＱ３とＱ４のベースは相互に接続さ
れたカレントミラー回路を構成しているので、トランジ
スタＱ４のコレクタ電流は周囲の温度変化に無関係な一
定の電流として得られるわけである。
れたカレントミラー回路を構成しているので、トランジ
スタＱ４のコレクタ電流は周囲の温度変化に無関係な一
定の電流として得られるわけである。
また前記（２２）式の関係を意識的にずらして、故意に
正または負の温度係数を持たせることも可能である。
正または負の温度係数を持たせることも可能である。
このように本実施例では、出力電流の温度への依存性を
コントロールできるばかりでなく、従来の定電流ドライ
ブ回路より、少ない電流値の定電流源から、大きな出力
電流を得ることができる。
コントロールできるばかりでなく、従来の定電流ドライ
ブ回路より、少ない電流値の定電流源から、大きな出力
電流を得ることができる。
なお、前記実施例に、該定電流ドライブ回路を“ＯＮ”
、“ＯＦＦ”するための制御入力を付加した本発明の他
の実施例を第３図に示した。ここでＣ０ＮＴは制御入力
端子、Ｒ３はカレントミラー回路の安定化のために挿入
したインピーダンス低下用抵抗である。
、“ＯＦＦ”するための制御入力を付加した本発明の他
の実施例を第３図に示した。ここでＣ０ＮＴは制御入力
端子、Ｒ３はカレントミラー回路の安定化のために挿入
したインピーダンス低下用抵抗である。
〔発明の効果〕
以上のように、この発明によれば、定電流源を、相対す
る２つのトランジスタのベース・エミッタ間の電位差が
抵抗の両端に印加されるようにして作り出した絶対温度
に比例した電流を源として構成された絶対温度に比例し
た電流を発生する定電流源とし、さらにトランジスタの
ベース・エミッタ間電圧に依存した電流を作り、上記２
つの電流をカレントミラー回路のトランジスタ及びその
エミッタに接続した抵抗に流し、上記相対する２つのト
ランジスタのベース・エミッタ間の電位差の正の温度係
数と上記トランジスタのベース・エミッタ間電圧の負の
温度係数を相互に打ち消すようにし、かつ同時に上記定
電流を作り出すときの抵抗の温度係数及び上記ベース・
エミッタ間電圧に依存する電流を作るときの抵抗の温度
係数を同時に打ち消すようにすることにより、出方電流
の温度への依存性をコントロールできるばかりでなく、
従来の定電流ドライブ回路より少ない電流値の定電流源
から、大きな出力電流が得られる効果がある。
る２つのトランジスタのベース・エミッタ間の電位差が
抵抗の両端に印加されるようにして作り出した絶対温度
に比例した電流を源として構成された絶対温度に比例し
た電流を発生する定電流源とし、さらにトランジスタの
ベース・エミッタ間電圧に依存した電流を作り、上記２
つの電流をカレントミラー回路のトランジスタ及びその
エミッタに接続した抵抗に流し、上記相対する２つのト
ランジスタのベース・エミッタ間の電位差の正の温度係
数と上記トランジスタのベース・エミッタ間電圧の負の
温度係数を相互に打ち消すようにし、かつ同時に上記定
電流を作り出すときの抵抗の温度係数及び上記ベース・
エミッタ間電圧に依存する電流を作るときの抵抗の温度
係数を同時に打ち消すようにすることにより、出方電流
の温度への依存性をコントロールできるばかりでなく、
従来の定電流ドライブ回路より少ない電流値の定電流源
から、大きな出力電流が得られる効果がある。
第１図は従来の定電流ドライブ回路を示す回路図、第２
図はこの発明の一実施例による定電流ドライブ回路を示
す回路図、第３図はこの発明の他の実施例による定電流
ドライブ回路を示す回路図である。 ＩＴ・・・定電流源、Ｑｌ−Ｑ８・・・第１ないし第８
のトランジスタ、Ｒ１，Ｒ２・・・第１．第２の抵抗、
ＶＣＣ・・・電源端子、ＧＮＤ・・・接地端子、０ＵＴ
ＰＵＴ・・・出力端子。 なお図中同一符号は同−又は相当部分を示す。 代理人 大岩増雄 第１図 第２図 第３図
図はこの発明の一実施例による定電流ドライブ回路を示
す回路図、第３図はこの発明の他の実施例による定電流
ドライブ回路を示す回路図である。 ＩＴ・・・定電流源、Ｑｌ−Ｑ８・・・第１ないし第８
のトランジスタ、Ｒ１，Ｒ２・・・第１．第２の抵抗、
ＶＣＣ・・・電源端子、ＧＮＤ・・・接地端子、０ＵＴ
ＰＵＴ・・・出力端子。 なお図中同一符号は同−又は相当部分を示す。 代理人 大岩増雄 第１図 第２図 第３図
Claims (1)
- （１１相対する２つのトランジスタのベース・エミッタ
間の電位差が抵抗の両端に印加されるようにして作り出
した絶対温度に比例した電流を源として構成された絶対
温度に比例した電流を発生する定電流源と、第１ないし
第８の導電型を同一にするトランジスタと、前記抵抗と
同一構造を有する第１と第２の抵抗とによって構成され
、第１トランジスタのベースと第２トランジスタのエミ
ッタと第５トランジスタのベースと第１抵抗の一方の端
子を相互接続し、第１抵抗の他端と第１トランジスタの
エミッタと第３トランジスタのコレクタを相互接続し、
第３トランジスタのベースと第４トランジスタのベース
と第５トランジスタのエミッタを相互接続し、第３トラ
ンジスタのエミッタと第２抵抗の一方の端子を接続し、
第２抵抗の他端と第４トランジスタのエミッタを接続し
てこの接続点を接地端子とし、第４トランジスタのコレ
クタを出力端子とし、第５トランジスタのコレクタと第
２トランジスタのコレクタと第７トランジスタのコレク
タと第８トランジスタのコレクタと前記定電流源の一方
の端子とを相互接続してこの接続点を電源端子とし、第
６トランジスタのエミッタと第７トランジスタのエミッ
タと第１トランジスタのコレクタを相互接続し、第６ト
ランジスタのベースと第７トランジスタのベースと第２
トランジスタのベースと第８トランジスタのエミッタを
相互接続し、第６トランジスタのコレクタと第８トラン
ジスタのベースと前記定電流源の他方の端子とを相互接
続して構成され、前記電源端子と前記接地端子との間に
電源を接続し、前記出力端子と前記電源端子との間に負
荷を接続するか、前記出力端子と別電源との間に負荷を
接続して、負荷に流れる電流を所望の温度特性を持つ電
流値に設定したことを特徴とする定電流ドライブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58206540A JPS6097706A (ja) | 1983-11-01 | 1983-11-01 | 定電流ドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58206540A JPS6097706A (ja) | 1983-11-01 | 1983-11-01 | 定電流ドライブ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6097706A true JPS6097706A (ja) | 1985-05-31 |
| JPH0153929B2 JPH0153929B2 (ja) | 1989-11-16 |
Family
ID=16525062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58206540A Granted JPS6097706A (ja) | 1983-11-01 | 1983-11-01 | 定電流ドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6097706A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7579914B2 (en) | 2006-09-29 | 2009-08-25 | Sharp Kabushiki Kaisha | Bias circuit and power amplifier |
-
1983
- 1983-11-01 JP JP58206540A patent/JPS6097706A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7579914B2 (en) | 2006-09-29 | 2009-08-25 | Sharp Kabushiki Kaisha | Bias circuit and power amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0153929B2 (ja) | 1989-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5229711A (en) | Reference voltage generating circuit | |
| JPH08321732A (ja) | カレントミラー回路および基準電流回路 | |
| JPS63136712A (ja) | 差動比較回路 | |
| JPS6222283B2 (ja) | ||
| JP2869664B2 (ja) | 電流増幅器 | |
| JPS6269308A (ja) | 基準電圧発生回路装置 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS6340900Y2 (ja) | ||
| JPS63214009A (ja) | 複合トランジスタ | |
| JPS6097706A (ja) | 定電流ドライブ回路 | |
| JPS6258009B2 (ja) | ||
| JPH0527139B2 (ja) | ||
| JPH05324108A (ja) | 定電流出力回路 | |
| JP3338219B2 (ja) | 定電流発生回路 | |
| JPS63157215A (ja) | 電流ミラー回路 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPH0153930B2 (ja) | ||
| JPH0115224Y2 (ja) | ||
| JPH0399505A (ja) | 電圧制御可変利得増幅器 | |
| JPS6125319A (ja) | 比較装置 | |
| JPH067379Y2 (ja) | 基準電圧源回路 | |
| JPH0330828B2 (ja) | ||
| JPS61116989A (ja) | 直流モ−タの速度制御装置 | |
| JPH0346848B2 (ja) | ||
| JPS6297363A (ja) | 基準電圧発生回路 |