JP4359959B2 - 容量性負荷の駆動装置 - Google Patents
容量性負荷の駆動装置 Download PDFInfo
- Publication number
- JP4359959B2 JP4359959B2 JP10564099A JP10564099A JP4359959B2 JP 4359959 B2 JP4359959 B2 JP 4359959B2 JP 10564099 A JP10564099 A JP 10564099A JP 10564099 A JP10564099 A JP 10564099A JP 4359959 B2 JP4359959 B2 JP 4359959B2
- Authority
- JP
- Japan
- Prior art keywords
- charging
- discharge
- coil
- transistor
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、エレクトロルミネッセンス素子（ＥＬ素子という）等の容量性負荷の駆動装置に関する。
【０００２】
【従来の技術】
従来、例えば、ＥＬ素子の発光駆動を行う駆動回路として、特開平９−３０５１４４号公報にて示されるものがある。
この駆動回路は、定電流制御回路を備えており、この定電流制御回路は、走査電極駆動回路から走査電極に走査電圧を印加するときの充放電電流を定電流制御し、走査電極駆動回路への衝撃電流を抑制するようにしている。
【０００３】
具体的には、上記駆動回路では、定電流制御回路は、図９（ａ）にて示すごとく、充電回路１及び放電回路２を備えている。充電回路１では、ＦＥＴ１ａが、インバータ１ｄ及びカップリングコンデンサ１ｃを通し制御信号１（図９（ｂ）参照）を受けてオンすると、電圧ＶＨ＋の印加のもと、ＥＬ素子の複数のマトリクス状画素の一画素に相当するＥＬ素子部３が、抵抗１ｂ及びＦＥＴ１ａを通して充電される。一方、放電回路２では、ＦＥＴ２ａが、カップリングコンデンサ２ｃを通し制御信号２（図９（ｂ）参照）を受けてオンすると、ＥＬ素子部３が、ＦＥＴ２ａ及び抵抗２ｂを通して放電する。
【０００４】
【発明が解決しようとする課題】
ところで、上述のような定電流制御回路における充放電は、抵抗１ｂ或いは抵抗２ｂのため、ＥＬ素子部３の電流ＩＥＬは、図９（ｂ）にて示すごとく、瞬時に立ち上がり或いは瞬時に立ち下がる。なお、これに伴い、ＥＬ素子部３の端子電圧ＶＥＬは、図９（ｂ）にて示すごとく、直線的に上昇或いは低下する。
【０００５】
従って、上記定電流制御回路によれば、抵抗による電流ＩＥＬの抑制に基づき定電流制御が行えるとしても、当該電流ＩＥＬが、上述のように、瞬時に立ち上がり或いは立ち下がるということは、衝撃電流としての急激な立ち上がり或いは立ち下がりに相当し、その結果、ラジオノイズが誘発されるという不具合がある。
【０００６】
これに対し、両抵抗１ａ、２ａを、図１０（ａ）にて示すごとく廃止すると、ＥＬ素子部３の電流ＩＥＬは、抵抗１ａ又は抵抗２ａがある場合に比べて、図１０（ｂ）にて示すごとくさらに急激に変化する。従って、ラジオノイズの誘発はより一層ひどくなる。
以上のような現象に対する対策としては、特開平２−２５６１９１号公報に示すように、例えば、直流電源に対し直列接続されているＥＬ素子部とＦＥＴ１ａ、２ａとの間にコイルを直列接続して、当該コイルにより上記衝撃電流の立ち上がりや立ち下がりを緩和して、ラジオノイズの発生を抑制することが考えられる。
【０００７】
ここで、上記特開平２−２５６１９１号公報のものでは、ＥＬ素子の駆動周波数ｆEL（Ｈｚ）が、次の数１の式により表されるＥＬ素子部３の静電容量ＣELとコイルのインダクタンスＬとの直列回路の共振周波数によって特定される。
【０００８】
【数１】
ｆEL＝１／４π（ＬＣEL）1/2
従って、この数１の式において、ＣEL＝２（ｎＦ）とし、ｆEL＝４００（Ｈｚ）とするとき、上記直列回路に直流電源の電圧が直接印加される場合、電流を効果的に抑制するには、上記直列回路の過渡的共振現象を考慮して、コイルのインダクタンスＬを２０（Ｈ）程度の大きい値としなければならない。
【０００９】
しかし、このように大きなインダクタンスＬを有するコイルは、汎用品として入手するのは困難である。
そこで、本発明は、以上のようなことに対処するため、大きなインダクタンスのコイルに依存することなく、ラジオノイズの発生を良好に抑制するようにした容量性負荷の駆動装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題の解決にあたり、請求項１に記載の発明に係る容量性負荷の駆動装置は、
容量性負荷（１、１１１、１１２、１２１、…）と電源（５）との間に接続されて第１制御信号に基づきオンする充電用トランジスタ（８１ａ、８３ａ）を有し、この充電用トランジスタのオンにより電源による給電のもと容量性負荷を充電する充電系統（８１、８３）と、
容量性負荷と接地ラインとの間に接続されて第２制御信号に基づきオンする放電用トランジスタ（８２ａ、８４ａ）を有し、この放電用トランジスタのオンにより容量性負荷を接地ラインを通して放電させる放電系統（８２、８４）とを備えて、
充電系統による充電及び放電系統による放電に応じて容量性負荷を駆動する。
【００１１】
そして、当該駆動装置において、充電系統は、充電用トランジスタと電源との間に接続した充電用コイル（８１ｃ、８３ｃ）と、充電用コイルの電源側端子と充電用トランジスタのゲート端子との間に接続した充電側抵抗器（８１ｇ、８３ｆ）と、充電側抵抗器と並列に接続した充電側入力保護用ツェナーダイオード（８１ｉ、８３ｈ）と、充電用トランジスタのゲート端子と充電側抵抗器との接続点と第１制御信号との間に接続した充電側カップリングコンデンサ（８１ｅ、８３ｅ）と、を備え、放電系統は、放電用トランジスタと接地ラインとの間に接続した放電用コイル（８２ｃ、８４ｃ）と、放電用コイルの接地ライン側端子と放電用トランジスタのゲート端子との間に接続した放電側抵抗器（８２ｅ、８４ｅ）と、放電側抵抗器と並列に接続した放電側入力保護用ツェナーダイオード（８２ｇ、８４ｇ）と、放電用トランジスタのゲート端子と放電側抵抗器との接続点と第２制御信号との間に接続した放電側カップリングコンデンサ（８２ｄ、８４ｄ）と、を備えている。これにより、充電用トランジスタのオンにより充電用コイルのインダクタンスとＥＬ素子部の静電容量とが過渡現象的な充電用ＬＣ回路を形成するので、ＥＬ素子部の充電電流がその過渡的変化を抑制されながら変化する。一方、放電用トランジスタのオンにより放電用コイルのインダクタンスとＥＬ素子部の静電容量とが過渡現象的な放電用ＬＣ回路を形成するので、ＥＬ素子部の放電電流がその過渡的変化を抑制されながら変化する。
【００１２】
よって、コイルに代えて抵抗を接続した場合に生ずるＥＬ素子部の充電時や放電時の電流の瞬時の変化が適正に抑制されることとなる。その結果、コイルに代えて抵抗を接続した場合に生ずるラジオノイズの発生が、上述のような電流の過渡的変化の抑制により良好に抑制され得る。
また、上述のごとく、充電用コイルは電源回路と充電用トランジスタとの間に接続されている。従って、充電用トランジスタがオンすると、充電用コイルには電源からの電圧に基づき過渡的に逆起電力が発生する。これに伴い、充電用トランジスタにかかる電圧が電源からの電圧よりも大きく低下するため、当該充電用トランジスタに流れる電流、即ち充電用コイルとＥＬ素子部との直列回路に流れる電流が、当該充電用トランジスタの特性のもと小さく抑制される。
【００１３】
その結果、充電用コイルの過渡的電圧降下も小さくて済むので、ＥＬ素子の駆動周波数が高くても、充電用コイルとしては、そのインダクタンスは小さいもので十分であって、市販のコイルで十分に間に合う。以上のような作用効果は、放電系統でも同様である。
また、請求項２に記載の発明に係る容量性負荷の駆動装置は、
複数条の走査電極（２０１、３０１、…）と、これら複数条の走査電極と交差するように当該複数条の走査電極に発光層（１４）を介し対向して配置された複数のデータ電極（４０１、４０２、…）とを備えて、各走査電極と各データ電極との各交差位置にて複数のＥＬ素子部（１１１、１１２、…）を構成してなるＥＬ素子（１）からなる容量性負荷と、
電源（５）からの給電のもと複数の走査電極を走査電圧の印加により線順次走査する走査電極駆動手段（２、３）と、
複数の走査電極の走査に同期して、複数のデータ電極にデータ電圧を印加するデータ電極駆動手段（４）と、
電源と各ＥＬ素子部との間に各対応の走査電極を介し接続されて第１制御信号に基づきオンする充電用トランジスタ（８１ａ、８３ａ）を有し、この充電用トランジスタのオンにより電源による給電のもと上記線順次走査された走査電極に対応する各ＥＬ素子部を充電する充電系統（８１、８３）と、
各ＥＬ素子部と接地ラインとの間に各対応の走査電極を介し接続されて第２制御信号に基づきオンする放電用トランジスタ（８２ａ、８４ａ）を有し、この放電用トランジスタのオンにより上記線順次走査された走査電極に対応する各ＥＬ素子部を接地ラインを通して放電させる放電系統（８２、８４）とを備えて、
充電系統による充電及び放電系統による放電に応じて走査電極駆動手段及びデータ電極駆動手段によりＥＬ素子においてその複数のＥＬ素子部を選択的に発光させるように駆動する。
【００１４】
そして、当該容量性負荷の駆動装置において、充電系統は、充電用トランジスタと電源との間に接続した充電用コイル（８１ｃ、８３ｃ）と、充電用コイルの電源側端子と充電用トランジスタのゲート端子との間に接続した充電側抵抗器（８１ｇ、８３ｆ）と、充電側抵抗器と並列に接続した充電側入力保護用ツェナーダイオード（８１ｉ、８３ｈ）と、充電用トランジスタのゲート端子と充電側抵抗器との接続点と第１制御信号との間に接続した充電側カップリングコンデンサ（８１ｅ、８３ｅ）と、を備え、放電系統は、放電用トランジスタと接地ラインとの間に接続した放電用コイル（８２ｃ、８４ｃ）と、放電用コイルの接地ライン側端子と放電用トランジスタのゲート端子との間に接続した放電側抵抗器（８２ｅ、８４ｅ）と、放電側抵抗器と並列に接続した放電側入力保護用ツェナーダイオード（８２ｇ、８４ｇ）と、放電用トランジスタのゲート端子と放電側抵抗器との接続点と第２制御信号との間に接続した放電側カップリングコンデンサ（８２ｄ、８４ｄ）と、を備えている。これにより、容量性負荷としてＥＬ素子を用いた場合でも、充電用コイル及び放電用コイルが請求項１に記載の場合と同様の役割を果たし、この結果、請求項１に記載の発明と同様の作用効果を達成できる。
【００１５】
ここで、請求項３に記載の発明のように、請求項２に記載の容量性負荷の駆動装置において、走査電極駆動手段は、充電用トランジスタのオンのもとオンされて充電用コイルを介する電源からの電圧を上記線順次走査された走査電極に印加するサイリスタ（２１ａ、２１ｂ、２２ａ、２２ｂ）を備えれば、各走査電極の線順次走査を確保しつつ請求項２に記載の発明の作用効果を達成できる。
【００１６】
また、請求項４に記載の発明によれば、請求項１乃至３のいずれか一つに記載の容量性負荷の駆動装置において、充電用コイルに並列接続されたダイオード（８１ｄ、８３ｄ）を備える。
これにより、ＥＬ素子部への充電電圧が当該ＥＬ素子部の駆動電圧を超えないように抑制され得る。その結果、ＥＬ素子部の誤発光を招くことなく、請求項１乃至３のいずれか一つに記載の発明の作用効果を達成できる。
【００１７】
また、請求項５に記載の発明によれば、請求項１乃至４のいずれか一つに記載の容量性負荷の駆動装置において、
電源と充電用トランジスタとの間にて充電用コイルに直列接続された充電用抵抗（Ｒ１）と、
放電用トランジスタと接地ラインとの間にて放電用コイルに直列接続された放電用抵抗（Ｒ２）とを備える。
【００１８】
これにより、ＥＬ素子部の充電時や放電時の衝撃電流の変化は、抵抗のため、請求項１や請求項２に記載の発明の場合程は抑制されないが、コイルなしで抵抗のみの場合よりも、抑制される。よって、ラジオノイズの発生を、コイルなしで抵抗のみの場合よりも抑制しつつ抵抗による定電流制御が可能となる。
【００１９】
【発明の実施の形態】
以下、本発明の各実施形態を図面により説明する。
（第１実施形態）
図１は、本発明に係るＥＬ表示装置の第１実施形態を示す全体ブロック図である。
【００２０】
このＥＬ表示装置は、ＥＬ表示パネルであるＥＬ素子１を備えており、このＥＬ素子１の模式的断面構成は、図２にて示されている。
図２において、ＥＬ素子１は、ガラス基板１１上に順次積層形成された透明電極１２、絶縁層１３、発光層１４、絶縁層１５、背面電極１６から構成されており、透明電極１２、背面電極１６間に交流のパルス電圧を印加することにより、ＥＬ素子１が発光する。この図２では、ガラス基板１１より光を取り出すようにしている。なお、背面電極１６を透明電極とすることで、図２の上下の両方向から光を取り出すようにしてもよい。
【００２１】
当該ＥＬ素子１は、図２に示す構成に対し、図３において、透明電極１２、背面電極１６を行列上に複数配置して走査電極およびデータ電極とし、後述する複数のＥＬ素子部をマトリクス状に配置して表示を行うように構成されている。具体的には、行方向に奇数走査電極２０１、２０２、…、偶数走査電極３０１、３０２、…が形成され、列方向にデータ電極４０１、４０２、４０３、…が形成されている。
【００２２】
走査電極２０１、３０１、２０２、３０２、…とデータ電極４０１、４０２、４０３、…とのそれぞれの交差領域には、複数のＥＬ素子部１１１、１１２、…１２１、…が画素として形成されている。なお、各ＥＬ素子部は、容量性の素子であるため、図３ではコンデンサの記号で表されている。
当該ＥＬ素子１の表示駆動を行うために、走査電極駆動回路２、３（それぞれ、ドライバＩＣからなる）およびデータ電極駆動回路４（ドライバＩＣからなる）が設けられている。
【００２３】
走査電極駆動回路２は、プッシュプルタイプの駆動回路であり、この走査電極駆動回路２は、奇数走査電極２０１、２０２、…に接続されたサイリスタ２１ａ、２２ａ、…（以下、ＳＣＲ２１ａ、２２ａ、…という）及びサイリスタ２１ｂ、２２ｂ、…（以下、ＳＣＲ２１ｂ、２２ｂ、…という）と、制御回路２０とを有する。
【００２４】
これにより、走査電極駆動回路２は、後述する走査側アイソレーション回路７による制御のもと制御回路２０からの出力に従って、ＳＣＲ２１ａ、２２ａ、２１ｂ、２２ｂをオンオフし、奇数走査電極２０１、２０２、…を線順次走査すべくこれらに走査電圧を印加する。
また、ＳＣＲ２１ａ、２１ｂ、２２ａ、２２ｂ、…のそれぞれには、ダイオード２１ｃ、２１ｄ、２２ｃ、２２ｄ、…が接続されており、これらダイオードは、奇数走査電極を所望の基準電圧に設定する。
【００２５】
走査電極駆動回路３も同様の構成からなり、この走査電極駆動回路３は、制御回路３０、ＳＣＲ３１ａ、３２ａ、…及びＳＣＲ３１ｂ、３２ｂ、…を有して、走査側アイソレーション回路７による制御のもと制御回路３０からの出力に従って、ＳＣＲ３１ａ、３２ａ、３１ｂ、３２ｂをオンオフし、偶数走査電極３０１、３０２、…を線順次走査すべくこれらに走査電圧を供給する。また、ＳＣＲ３１ａ、３１ｂ、３２ａ、３２ｂ、…のそれぞれには、ダイオード３１ｃ、３１ｄ、３２ｃ、３２ｄ、…が接続されており、これらダイオードは、偶数走査電極を所望の基準電圧に設定する。
【００２６】
データ電極駆動回路４は、制御回路４０、ＰチャンネルＦＥＴ４１ａ、４２ａ、…とＮチャンネルＦＥＴ４１ｂ、４２ｂ、…を有して、データ電極４０１、４０２、４０３、…にデータ電圧を供給する。なお、各ＦＥＴ４１ａ、４２ａ、…及び４１ｂ、４２ｂ、…には、それぞれ、寄生ダイオードが形成されている。
電源回路５は、図１にて示すごとく、データ電極駆動回路４、制御回路６、走査側アイソレーション回路７、走査側コンポジット回路８及走査電極駆動回路２、３に接続されている。
【００２７】
この電源回路５は、ＥＬ素子１の駆動用電圧に基づき、走査電極駆動回路２、３に出力する走査電圧、データ電極駆動回路４に出力する電圧、制御回路６に出力する制御回路用電圧、走査側アイソレーション回路７に出力するアイソレーション回路電圧及び走査側コンポジット回路８に出力する電圧ＶＨ−及びＶＨ＋を生成する。
【００２８】
制御回路６は、ＥＬ素子１に所定の表示を行わせるように、走査側アイソレーション回路７を介し走査電極駆動回路２、３に走査電圧を順次出力させるための制御信号を出力し、データ電極駆動回路４にＥＬ素子１のデータ電極に対しデータ電圧を出力させるための制御信号Ａ、Ｂを出力する。
走査側アイソレーション回路７は、制御回路６からの制御信号及び電源回路５からのアイソレーション回路電圧に基づき信号１乃至４を走査側コンポジット回路８に出力するとともに、ＳＣＲ２１ａ、ＳＣＲ２１ｂ、ＳＣＲ２２ａ、ＳＣＲ２２ｂを制御する信号（複数の走査電極の線順次走査を行うための信号）を走査電極駆動回路２、３に出力する。
【００２９】
走査側コンポジット回路８は、充放電回路からなるもので、この走査側コンポジット回路８は、電源回路５からの電圧ＶＨ−及びＶＨ＋を、走査側アイソレーション回路７からの制御信号１乃至制御信号４に基づき走査電極駆動回路２、３に出力する。
この走査側コンポジット回路８は、図３及び図４にて示すごとく、４つのコンポジット回路部８１乃至８４を備えている。
【００３０】
コンポジット回路部８１は、充電回路部を構成するもので、このコンポジット回路部８１は、図４にて示すごとく、ＦＥＴ８１ａ（寄生ダイオード８１ｂを有する）を備えている。このＦＥＴ８１ａは、ソース端子にて、コイル８１ｃとダイオード８１ｄとの並列回路を通して、電源回路５から電圧ＶＨ＋（２４０Ｖ）を印加されるようになっている。ダイオード８１ｄは、そのアノードにて、ＦＥＴ８１ａのソース端子に接続されている。
【００３１】
また、ＦＥＴ８１ａは、そのドレイン端子にて、ＳＣＲ２１ａのアノード（以下、走査電極駆動回路２、３の端子Ｖｓという）に接続されており、このＦＥＴ８１ａのゲート端子は、カップリングコンデンサ８１ｅ及びインバータ８１ｆを通して走査側アイソレーション回路７から制御信号１を印加されるようになっている。なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、カップリングコンデンサ８１ｅが特許請求の範囲の充電側カップリングコンデンサに対応する。
【００３２】
また、抵抗８１ｇは、その一端にて、ＦＥＴ８１ａのゲートに接続されており、この抵抗８１ｇの他端は、コイル８１ｃを介してＦＥＴ８１ａのソース端子に接続されている。なお、ノイズ除去用コンデンサ８１ｈ及び入力保護用ツェナーダイオード８１ｉは、抵抗８１ｇに並列接続されている。また、本実施形態の記載と特許請求の範囲の記載との対応関係については、抵抗８１ｇが特許請求の範囲の充電側抵抗器に対応し、入力保護用ツェナーダイオード８１ｉが特許請求の範囲の充電側入力保護用ツェナーダイオードに対応する。コンポジット回路部８２は、放電回路部を構成するもので、このコンポジット回路部８２は、ＦＥＴ８２ａ（寄生ダイオード８２ｂを有する）を備えている。このＦＥＴ８２ａは、ソース端子にて、コイル８２ｃを介し接地ライン（ＧＮＤ）に接続されている。
【００３３】
また、ＦＥＴ８２ａは、そのドレイン端子にて、ダイオード２１ｃのカソード（以下、走査電極駆動回路２、３の端子Ｇ２という）に接続されており、このＦＥＴ８２ａのゲート端子は、カップリングコンデンサ８２ｄを通して走査側アイソレーション回路７から制御信号２を印加されるようになっている。また、抵抗８２ｅは、その一端にて、ＦＥＴ８２ａのゲートに接続されており、この抵抗８２ｅの他端は、接地ライン（ＧＮＤ）に接続されている。なお、ノイズ除去用コンデンサ８２ｆ及び入力保護用ツェナーダイオード８２ｇは、抵抗８２ｅに並列接続されている。また、本実施形態の記載と特許請求の範囲の記載との対応関係については、カップリングコンデンサ８２ｄが特許請求の範囲の放電側カップリングコンデンサに対応し、抵抗８２ｅが特許請求の範囲の放電側抵抗器に対応し、入力保護用ツェナーダイオード８２ｇが特許請求の範囲の放電側入力保護用ツェナーダイオードに対応する。
【００３４】
コンポジット回路部８３は、充電回路部を構成するもので、このコンポジット回路部８３は、ＦＥＴ８３ａ（寄生ダイオード８３ｂを有する）を備えている。このＦＥＴ８３ａは、ソース端子にて、コイル８３ｃとダイオード８３ｄとの並列回路を通して、電源回路５から電圧ＶＨ−（−２００Ｖ）を印加されるようになっている。ダイオード８３ｄは、そのアノードにて、ＦＥＴ８３ａのソース端子に接続されている。
【００３５】
また、ＦＥＴ８３ａは、そのドレイン端子にて、ＳＣＲ２１ｂのカソード（以下、走査電極駆動回路２、３の端子ＦＧＮＤという）に接続されており、このＦＥＴ８３ａのゲート端子は、カップリングコンデンサ８３ｅを通して走査側アイソレーション回路７から制御信号３を印加されるようになっている。また、抵抗８３ｆは、その一端にて、ＦＥＴ８３ａのゲートに接続されており、この抵抗８３ｆの他端は、コイル８３ｃを介してＦＥＴ８３ａのソース端子に接続されている。なお、ノイズ除去用コンデンサ８３ｇ及び入力保護用ツェナーダイオード８３ｈは、抵抗８３ｆに並列接続されている。なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、カップリングコンデンサ８３ｅが特許請求の範囲の充電側カップリングコンデンサに対応し、抵抗８３ｆが特許請求の範囲の充電側抵抗器に対応し、入力保護用ツェナーダイオード８３ｈが特許請求の範囲の充電側入力保護用ツェナーダイオードに対応する。
【００３６】
また、コンポジット回路部８４は、放電回路部を構成するもので、このコンポジット回路部８４は、ＦＥＴ８４ａ（寄生ダイオード８４ｂを有する）を備えている。このＦＥＴ８４ａは、ソース端子にて、コイル８４ｃを介し接地ライン（ＧＮＤ）に接続されている。また、ＦＥＴ８４ａは、そのドレイン端子にて、ダイオード２１ｄのカソード（以下、走査電極駆動回路２、３の端子Ｇ１という）に接続されており、このＦＥＴ８４ａのゲート端子は、カップリングコンデンサ８４ｄを通して走査側アイソレーション回路７から制御信号４を印加されるようになっている。なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、カップリングコンデンサ８４ｄが特許請求の範囲の放電側カップリングコンデンサに対応する。
【００３７】
また、抵抗８４ｅは、その一端にて、ＦＥＴ８４ａのゲートに接続されており、この抵抗８４ｅの他端は、接地ライン（ＧＮＤ）に接続されている。なお、ノイズ除去用コンデンサ８４ｆ及び入力保護用ツェナーダイオード８４ｇは、抵抗８４ｅに並列接続されている。また、本実施形態の記載と特許請求の範囲の記載との対応関係については、抵抗８４ｅが特許請求の範囲の放電側抵抗器に対応し、入力保護用ツェナーダイオード８４ｇが特許請求の範囲の放電側入力保護用ツェナーダイオードに対応する。なお、ＳＣＲ２１ａのカソードとＳＣＲ２１ｂのアノードとの共通端子及びダイオード２１ｃのアノードとダイオード２１ｄのカソードとの共通端子は、ＥＬ素子１のＥＬ素子部（例えば、ＥＬ素子部１１１）を介して、データ電極駆動回路４のＦＥＴ４１ａのソース端子とＦＥＴ４１ｂのドレイン端子との共通端子に接続されている。また、ＦＥＴ４１ａのドレイン端子（以下、データ電極駆動回路４の端子ＶＤＤＨという）には、電圧（＋４０Ｖ）が印加されるようになっており、ＦＥＴ４１ｂのソース端子（以下、データ電極駆動回路４の端子ＶＳＳＨという）は接地ライン（ＧＮＤ）に接続されている。
【００３８】
次に、走査側コンポジット回路８の作動につき、ＥＬ素子１及び走査電極駆動回路２、３及びデータ電極駆動回路４との関係において、図３乃至図６を参照して説明する。
但し、説明の都合上、走査電極駆動回路２の両ＳＣＲ２１ａ、２１ｂ、ＥＬ素子１の走査電極２０１及びデータ電極４０１上のＥＬ素子部１１１並びにデータ電極駆動回路４の両ＦＥＴ４１ａ、４１ｂとの関係において走査側コンポジット回路８の作動につき説明する。
【００３９】
正フィールド（図５参照）において、ＥＬ素子部１１１を駆動するとき、ＳＣＲ２１ａが走査側アイソレーション回路７によりオンされ、ＦＥＴ８１ａが走査側アイソレーション回路７からの制御信号１（ローレベルを有する）に基づきオンされる（図５参照）。これに伴い、電源回路５からの電圧ＶＨ＋（２４０Ｖ）が、コイル８１ｃ、ＦＥＴ８１ａ及びＳＣＲ２１ａを通してＥＬ素子部１１１に印加される。このことは、ＥＬ素子部１１１が電源回路５からの電圧ＶＨ＋のもとに充電されることを意味する。
【００４０】
このとき、データ電極駆動回路４のＦＥＴ４１ａのゲートに制御回路６からハイレベルの制御信号Ａ（図５参照）が印加されると、このＦＥＴ４１ａがオンし電源回路５からの電圧ＶＭ（＋４０Ｖ）をデータ電極４０１を通してＥＬ素子部１１１に印加する。これにより、ＥＬ素子部１１１が非発光となる（図５参照）。
【００４１】
次に、上述と同様に電圧ＶＨ＋がＥＬ素子部１１１に印加され、またＦＥＴ４１ｂのゲートに制御回路６からハイレベルの制御信号Ｂ（図５参照）が印加されると、ＦＥＴ４１ｂがオンしデータ電極４０１を通しＥＬ素子部１１１に０Ｖを印加する。これにより、ＥＬ素子部１１１が発光する。
制御信号１がローレベルになると同時に走査側アイソレーション回路７からハイレベルの制御信号２（図５参照）がコンポジット回路部８２のＦＥＴ８２ａのゲートに印加されると、このＦＥＴ８２ａがオンする。すると、ＥＬ素子部１１１が、走査電極２０１、ダイオード２１ｃ、ＦＥＴ８２ａ及びコイル８２ｃを通して放電する。これに伴い、走査電極２０１への印加電圧が指数関数的に低下する。
【００４２】
負フィールドにおいては、ＥＬ素子部１１１を駆動するとき、ＳＣＲ２１ｂが走査側アイソレーション回路７によりオンされ、コンポジット回路部８３のＦＥＴ８３ｂが走査側アイソレーション回路７からの制御信号３（ハイレベルを有する）に基づきオンされる。これに伴い、電源回路５からの電圧ＶＨ−（−２００Ｖ）が、コイル８３ｃ、ＦＥＴ８３ａ、ＳＣＲ２１ｂ及び走査電極２０１を通してＥＬ素子部１１１に印加される。このことは、ＥＬ素子部１１１が電源回路５からの電圧ＶＨ−のもと充電されることを意味する。
【００４３】
このとき、ＦＥＴ４１ｂのゲート端子に制御回路６からハイレベルの制御信号Ｂ（図５参照）が印加されると、このＦＥＴ４１ｂがオンしデータ電極４０１を通しＥＬ素子部１１１に０Ｖを印加する。これにより、ＥＬ素子部１１１が非発光となる（図５参照）。
上述と同様に電圧ＶＨ−がＥＬ素子部１１１に印加され、またＦＥＴ４１ａのゲートに制御回路６からハイレベルの制御信号Ａ（図５参照）が印加されると、ＦＥＴ４１ａがオンしデータ電極４０１を通しＥＬ素子部１１１に電圧ＶＭを印加する。これにより、ＥＬ素子部１１１が発光する。
【００４４】
制御信号３がローレベルになると同時に走査側アイソレーション回路７からハイレベルの制御信号４（図５参照）がコンポジット回路部８４のＦＥＴ８４ａのゲートに印加されると、このＦＥＴ８４ａがオンする。すると、ＥＬ素子部１１１が、走査電極２０１、ダイオード２１ｄ、ＦＥＴ８４ａ及びコイル８４ｃを通して放電する。これに伴い、走査電極２０１への印加電圧が指数関数的に低下する。なお、ＶＨ−の絶対値がＥＬ素子部１１１のしきい値である。
【００４５】
ここで、例えば、コンポジット回路部８１において上述のごとくＦＥＴ８１ａがオンすると、コイル８１ｃのインダクタンス（Ｌ１で表す）とＥＬ素子部１１１の静電容量（ＣELで表す）とが過渡現象的に直列回路であるＬＣ回路を形成する（図６（ａ）参照）。
これに伴い、電圧ＶＨ＋に基づき、コイル８１ｃに過渡現象的に電流が流れ、当該コイル８１ｃに逆起電力が発生する。この逆起電力は、コイル８１ａのインダクタンスのため、上昇率を抑制されながら、指数関数的に上昇する。
【００４６】
換言すれば、ＥＬ素子部１１１への流入電流（図６（ｂ）にて符号ＩＥＬ参照）及び当該ＥＬ素子部１１１の端子電圧（図６（ｂ）にて符号ＶＥＬ参照）が、コイル８１ｃのインダクタンス及びＥＬ素子部１１１の静電容量のため、上昇率を抑制されながら、位相のずれを伴いつつ、指数関数的に上昇する。
これにより、コイル８１ｃに代えて抵抗を接続した場合に生ずるＥＬ素子部１１１の充電時の衝撃電流の瞬時の立ち上がりが適正に抑制されることとなる。その結果、コイル８１ｃに代えて抵抗を接続した場合に生ずるラジオノイズの発生が、上記衝撃電流の立ち上がりの抑制により未然に防止され得る。なお、コイル８１ｃに代えて抵抗を接続した場合に生ずる電力損失も低減できるのはもちろんである。
【００４７】
また、コイル８１ｃに並列接続したダイオード８１ｄは、ＥＬ素子部１１１への充電電圧が当該ＥＬ素子部１１１の駆動電圧を超えないように抑制する役割を果たす。このため、ＥＬ素子の誤発光を招くことがない。
また、上述のごとく、コンポジット回路部８２においてＦＥＴ８２ａがオンすると、コイル８２ｃのインダクタンスとＥＬ素子部１１１の静電容量とが過渡現象的に直列回路を形成する。これに伴い、ＥＬ素子部１１１の放電電圧及び放電電流が、コイル８２ｃのインダクタンスとＥＬ素子部１１１の静電容量のため、減少率を抑制されながら、指数関数的に減少する。
【００４８】
これにより、コイル８２ｃに代えて抵抗を接続した場合に生ずるＥＬ素子部１１１の放電時の衝撃電流の瞬時の立ち下がりが適正に抑制されることとなる。その結果、コイル８２ｃに代えて抵抗を接続した場合に生ずるラジオノイズの発生が、上記衝撃電流の立ち下がりの抑制により未然に防止され得る。なお、コイル８２ｃに代えて抵抗を接続した場合に生ずる電力損失も低減できるのはもちろんである。
【００４９】
また、上述のごとく、コイル８１ｃは電源回路５とＦＥＴ８１ａとの間に接続されている。従って、ＦＥＴ８１ａがオンすると、コイル８１ｃには電圧ＶＨ−に基づき過渡的に逆起電力が発生する。これに伴い、ＦＥＴ８１ａにかかる電圧が電圧ＶＨ−よりも大きく低下するため、当該ＦＥＴ８１ａに流れる電流、即ちコイル８１ｃとＥＬ素子部１１１との直列回路に流れる電流が、当該ＦＥＴ８１ａの特性のもと小さく抑制される。
【００５０】
その結果、コイル８１ｃの過渡的電圧降下も小さくて済むので、ＥＬ素子１の駆動周波数が高くても、コイル８１ｃとしては、そのインダクタンスは、例えば、数μＨ乃至数１０μＨ程度の小さいもので十分である。よって、市販のコイルで十分に間に合う。
また、コイル８２ｃはＦＥＴ８２ａと接地ラインとの間に接続されている。従って、ＦＥＴ８２ａがオンすると、コイル８２ｃにはＥＬ素子部１１１の放電電圧に基づき過渡的に逆起電力が発生する。これに伴い、ＦＥＴ８２ａにかかる電圧が当該放電電圧よりも大きく低下するため、当該ＦＥＴ８２ａに流れる電流、即ちコイル８２ｃとＥＬ素子部１１１との直列回路に流れる電流が、当該ＦＥＴ８２ａの特性のもと小さく抑制される。
【００５１】
その結果、コイル８２ｃの過渡的電圧降下も小さくて済むので、ＥＬ素子１の駆動周波数が高くても、コイル８２ｃとしては、コイル８１ｃと同様、そのインダクタンスは、例えば、数μＨ乃至数１０μＨ程度の小さいもので十分であって、市販のコイルで十分に間に合う。
以上のような作用効果は、コンポジット回路部８３、８４においても同様である。
（第２実施形態）
図７は本発明の第２実施形態を示している。
【００５２】
この第２実施形態では、図７（ａ）にて示すごとく、コンポジット回路部８１において、抵抗Ｒ１が、コイル８１ｃとダイオード８１ｄとの並列回路とＦＥＴ８１ａのソース端子との間に付加的に接続されている。
コンポジット回路部８３においても、抵抗Ｒ１と同様の抵抗が、コイル８３ｃとダイオード８３ｄとの並列回路とＦＥＴ８３ａのソース端子との間に付加的に接続されている。
【００５３】
また、コンポジット回路部８２においては、抵抗Ｒ２が、図７（ａ）にて示すごとく、コイル８２ｃとＦＥＴ８２ａのソース端子との間に付加的に接続され、コンポジット回路部８４においても、同様に、抵抗Ｒ２と同様の抵抗が、コイル８４ｃとＦＥＴ８４ａのソース端子との間に付加的に接続されている。その他の構成は上記第１実施形態と同様である。
【００５４】
このように構成した本第２実施形態においては、上記第１実施形態にて述べたと同様にコンポジット回路部８１のコイル８１ｃに流れる電流は、抵抗Ｒ１を通りＦＥＴ８１に流入する。
このため、ＥＬ素子部１１１の充電時の衝撃電流の立ち上がりは、抵抗Ｒ１のため、上記第１実施形態にて述べた程は抑制されないが、コイル８１ｃなしで抵抗Ｒ１のみの場合よりも、抑制される。よって、ラジオノイズの発生を、コイル８１ｃなしで抵抗Ｒ１のみの場合よりも抑制しつつ抵抗Ｒ１による定電流制御が可能となる。このようなことは、コンポジット回路部８２におけるＥＬ素子部１１１の放電時の衝撃電流においても同様である。
【００５５】
また、以上のようなことは、コンポジット回路部８３、８４においても同様である。その他の作用効果は、上記第１実施形態と同様である。
図８は、上記各実施形態の変形例を示している。
この変形例においては、上記各実施形態にて述べた走査電極駆動回路２において、各ＳＣＲ２１ａ、２１ｂ、２２ａ、２２ｂに代えて、各ＦＥＴ２１ｅ、２１ｆ、２２ｅ、２２ｆが採用されている。
【００５６】
ここで、ＦＥＴ２１ｅのドレイン端子及びＦＥＴ２１ｆのソース端子は、走査電極２０１に接続されている。また、ＦＥＴ２１ｅは、そのソース端子にてダイオード２１ｃのカソードに接続され、一方、ＦＥＴ２１ｆは、そのドレイン端子にてダイオード２１ｄのアノードに接続されている。
また、ＦＥＴ２２ｅのドレイン端子及びＦＥＴ２２ｆのソース端子は、走査電極２０２に接続されている。また、ＦＥＴ２２ｅは、そのソース端子にてダイオード２２ｃのカソードに接続され、一方、ＦＥＴ２２ｆは、そのドレイン端子にてダイオード２２ｄのアノードに接続されている。
【００５７】
走査電極駆動回路３においても、走査電極駆動回路２と同様の変更がなされている。即ち、走査電極駆動回路３は、上記各ＳＣＲ３１ａ、３１ｂ、３２ａ、３２ｂに代えて、各ＦＥＴ３１ｅ、３１ｆ、３２ｅ、３２ｆが採用されている。その他の構成は、上記第１実施形態或いは第２実施形態と同様である。
これによっても、上記各実施形態と同様の作用効果を達成できる。
【００５８】
なお、本発明の実施にあたり、コンポジット回路部８１乃至８４の各ＦＥＴは、例えば、バイポーラトランジスタやＩＧＢＴであってもよい。
また、本発明の実施にあたり、ＥＬ素子１に限ることなく、電池の充電装置や液晶表示素子等の各種の容量性負荷に本発明を適用して実施しても、上記各実施形態や変形例と同様の作用効果を達成できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態を示すＥＬ表示装置を示す全体構成図である。
【図２】図１のＥＬ素子を示す模式的な断面構成図である。
【図３】図１のＥＬ素子、両走査電極駆動回路、データ電極駆動回路及び走査側コンポジット回路の構成を示す回路図である。
【図４】図３の走査電極２０１及びデータ電極４０１との関連において各コンポジット回路部、走査電極駆動回路２の両ＳＣＲ及び両ダイオード並びにデータ電極駆動回路４の両ＦＥＴとＥＬ素子部１１１との関係を示す回路本構成図である。
【図５】図４の各回路素子の動作を示すタイミングチャートである。
【図６】（ａ）は、両コンポジット回路部８１、８２とＥＬ素子部１１１との関係を示す概略構成図であり、（ｂ）は、図６（ａ）の構成において、その回路素子の動作を示すタイミングチャートである。
【図７】（ａ）は、本発明の第２実施形態を示す回路構成図であり、（ｂ）は、図７（ａ）における回路素子の作動を示すタイミングチャートである。
【図８】上記各実施形態の変形例をを示す回路構成図である。
【図９】（ａ）及び（ｂ）は、従来のＥＬ表示装置の部分的構成及びその動作を説明するためのタイミングチャートを示す図である。
【図１０】（ａ）及び（ｂ）は、図９において抵抗を廃止した構成及びその動作を説明するためのタイミングチャートを示す図である。
【符号の説明】
１…ＥＬ素子、２、３…走査電極駆動回路、４…データ電極駆動回路、
５…電源回路、２１ａ、２１ｂ…サイリスタ、
８１乃至８４…コンポジット回路部、
８１ａ、８１ａ、８３ａ、８４ａ…ＦＥＴ、
８１ｃ、８２ｃ、８３ｃ、８４ｃ…コイル、８１ｄ、８３ｄ…ダイオード、
１１１、１１２、１２１…ＥＬ素子部、
２０１、２０２、３０１、３０２…走査電極、
４０１、４０２…データ電極、Ｒ１、Ｒ２…抵抗。
【発明の属する技術分野】
本発明は、エレクトロルミネッセンス素子（ＥＬ素子という）等の容量性負荷の駆動装置に関する。
【０００２】
【従来の技術】
従来、例えば、ＥＬ素子の発光駆動を行う駆動回路として、特開平９−３０５１４４号公報にて示されるものがある。
この駆動回路は、定電流制御回路を備えており、この定電流制御回路は、走査電極駆動回路から走査電極に走査電圧を印加するときの充放電電流を定電流制御し、走査電極駆動回路への衝撃電流を抑制するようにしている。
【０００３】
具体的には、上記駆動回路では、定電流制御回路は、図９（ａ）にて示すごとく、充電回路１及び放電回路２を備えている。充電回路１では、ＦＥＴ１ａが、インバータ１ｄ及びカップリングコンデンサ１ｃを通し制御信号１（図９（ｂ）参照）を受けてオンすると、電圧ＶＨ＋の印加のもと、ＥＬ素子の複数のマトリクス状画素の一画素に相当するＥＬ素子部３が、抵抗１ｂ及びＦＥＴ１ａを通して充電される。一方、放電回路２では、ＦＥＴ２ａが、カップリングコンデンサ２ｃを通し制御信号２（図９（ｂ）参照）を受けてオンすると、ＥＬ素子部３が、ＦＥＴ２ａ及び抵抗２ｂを通して放電する。
【０００４】
【発明が解決しようとする課題】
ところで、上述のような定電流制御回路における充放電は、抵抗１ｂ或いは抵抗２ｂのため、ＥＬ素子部３の電流ＩＥＬは、図９（ｂ）にて示すごとく、瞬時に立ち上がり或いは瞬時に立ち下がる。なお、これに伴い、ＥＬ素子部３の端子電圧ＶＥＬは、図９（ｂ）にて示すごとく、直線的に上昇或いは低下する。
【０００５】
従って、上記定電流制御回路によれば、抵抗による電流ＩＥＬの抑制に基づき定電流制御が行えるとしても、当該電流ＩＥＬが、上述のように、瞬時に立ち上がり或いは立ち下がるということは、衝撃電流としての急激な立ち上がり或いは立ち下がりに相当し、その結果、ラジオノイズが誘発されるという不具合がある。
【０００６】
これに対し、両抵抗１ａ、２ａを、図１０（ａ）にて示すごとく廃止すると、ＥＬ素子部３の電流ＩＥＬは、抵抗１ａ又は抵抗２ａがある場合に比べて、図１０（ｂ）にて示すごとくさらに急激に変化する。従って、ラジオノイズの誘発はより一層ひどくなる。
以上のような現象に対する対策としては、特開平２−２５６１９１号公報に示すように、例えば、直流電源に対し直列接続されているＥＬ素子部とＦＥＴ１ａ、２ａとの間にコイルを直列接続して、当該コイルにより上記衝撃電流の立ち上がりや立ち下がりを緩和して、ラジオノイズの発生を抑制することが考えられる。
【０００７】
ここで、上記特開平２−２５６１９１号公報のものでは、ＥＬ素子の駆動周波数ｆEL（Ｈｚ）が、次の数１の式により表されるＥＬ素子部３の静電容量ＣELとコイルのインダクタンスＬとの直列回路の共振周波数によって特定される。
【０００８】
【数１】
ｆEL＝１／４π（ＬＣEL）1/2
従って、この数１の式において、ＣEL＝２（ｎＦ）とし、ｆEL＝４００（Ｈｚ）とするとき、上記直列回路に直流電源の電圧が直接印加される場合、電流を効果的に抑制するには、上記直列回路の過渡的共振現象を考慮して、コイルのインダクタンスＬを２０（Ｈ）程度の大きい値としなければならない。
【０００９】
しかし、このように大きなインダクタンスＬを有するコイルは、汎用品として入手するのは困難である。
そこで、本発明は、以上のようなことに対処するため、大きなインダクタンスのコイルに依存することなく、ラジオノイズの発生を良好に抑制するようにした容量性負荷の駆動装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題の解決にあたり、請求項１に記載の発明に係る容量性負荷の駆動装置は、
容量性負荷（１、１１１、１１２、１２１、…）と電源（５）との間に接続されて第１制御信号に基づきオンする充電用トランジスタ（８１ａ、８３ａ）を有し、この充電用トランジスタのオンにより電源による給電のもと容量性負荷を充電する充電系統（８１、８３）と、
容量性負荷と接地ラインとの間に接続されて第２制御信号に基づきオンする放電用トランジスタ（８２ａ、８４ａ）を有し、この放電用トランジスタのオンにより容量性負荷を接地ラインを通して放電させる放電系統（８２、８４）とを備えて、
充電系統による充電及び放電系統による放電に応じて容量性負荷を駆動する。
【００１１】
そして、当該駆動装置において、充電系統は、充電用トランジスタと電源との間に接続した充電用コイル（８１ｃ、８３ｃ）と、充電用コイルの電源側端子と充電用トランジスタのゲート端子との間に接続した充電側抵抗器（８１ｇ、８３ｆ）と、充電側抵抗器と並列に接続した充電側入力保護用ツェナーダイオード（８１ｉ、８３ｈ）と、充電用トランジスタのゲート端子と充電側抵抗器との接続点と第１制御信号との間に接続した充電側カップリングコンデンサ（８１ｅ、８３ｅ）と、を備え、放電系統は、放電用トランジスタと接地ラインとの間に接続した放電用コイル（８２ｃ、８４ｃ）と、放電用コイルの接地ライン側端子と放電用トランジスタのゲート端子との間に接続した放電側抵抗器（８２ｅ、８４ｅ）と、放電側抵抗器と並列に接続した放電側入力保護用ツェナーダイオード（８２ｇ、８４ｇ）と、放電用トランジスタのゲート端子と放電側抵抗器との接続点と第２制御信号との間に接続した放電側カップリングコンデンサ（８２ｄ、８４ｄ）と、を備えている。これにより、充電用トランジスタのオンにより充電用コイルのインダクタンスとＥＬ素子部の静電容量とが過渡現象的な充電用ＬＣ回路を形成するので、ＥＬ素子部の充電電流がその過渡的変化を抑制されながら変化する。一方、放電用トランジスタのオンにより放電用コイルのインダクタンスとＥＬ素子部の静電容量とが過渡現象的な放電用ＬＣ回路を形成するので、ＥＬ素子部の放電電流がその過渡的変化を抑制されながら変化する。
【００１２】
よって、コイルに代えて抵抗を接続した場合に生ずるＥＬ素子部の充電時や放電時の電流の瞬時の変化が適正に抑制されることとなる。その結果、コイルに代えて抵抗を接続した場合に生ずるラジオノイズの発生が、上述のような電流の過渡的変化の抑制により良好に抑制され得る。
また、上述のごとく、充電用コイルは電源回路と充電用トランジスタとの間に接続されている。従って、充電用トランジスタがオンすると、充電用コイルには電源からの電圧に基づき過渡的に逆起電力が発生する。これに伴い、充電用トランジスタにかかる電圧が電源からの電圧よりも大きく低下するため、当該充電用トランジスタに流れる電流、即ち充電用コイルとＥＬ素子部との直列回路に流れる電流が、当該充電用トランジスタの特性のもと小さく抑制される。
【００１３】
その結果、充電用コイルの過渡的電圧降下も小さくて済むので、ＥＬ素子の駆動周波数が高くても、充電用コイルとしては、そのインダクタンスは小さいもので十分であって、市販のコイルで十分に間に合う。以上のような作用効果は、放電系統でも同様である。
また、請求項２に記載の発明に係る容量性負荷の駆動装置は、
複数条の走査電極（２０１、３０１、…）と、これら複数条の走査電極と交差するように当該複数条の走査電極に発光層（１４）を介し対向して配置された複数のデータ電極（４０１、４０２、…）とを備えて、各走査電極と各データ電極との各交差位置にて複数のＥＬ素子部（１１１、１１２、…）を構成してなるＥＬ素子（１）からなる容量性負荷と、
電源（５）からの給電のもと複数の走査電極を走査電圧の印加により線順次走査する走査電極駆動手段（２、３）と、
複数の走査電極の走査に同期して、複数のデータ電極にデータ電圧を印加するデータ電極駆動手段（４）と、
電源と各ＥＬ素子部との間に各対応の走査電極を介し接続されて第１制御信号に基づきオンする充電用トランジスタ（８１ａ、８３ａ）を有し、この充電用トランジスタのオンにより電源による給電のもと上記線順次走査された走査電極に対応する各ＥＬ素子部を充電する充電系統（８１、８３）と、
各ＥＬ素子部と接地ラインとの間に各対応の走査電極を介し接続されて第２制御信号に基づきオンする放電用トランジスタ（８２ａ、８４ａ）を有し、この放電用トランジスタのオンにより上記線順次走査された走査電極に対応する各ＥＬ素子部を接地ラインを通して放電させる放電系統（８２、８４）とを備えて、
充電系統による充電及び放電系統による放電に応じて走査電極駆動手段及びデータ電極駆動手段によりＥＬ素子においてその複数のＥＬ素子部を選択的に発光させるように駆動する。
【００１４】
そして、当該容量性負荷の駆動装置において、充電系統は、充電用トランジスタと電源との間に接続した充電用コイル（８１ｃ、８３ｃ）と、充電用コイルの電源側端子と充電用トランジスタのゲート端子との間に接続した充電側抵抗器（８１ｇ、８３ｆ）と、充電側抵抗器と並列に接続した充電側入力保護用ツェナーダイオード（８１ｉ、８３ｈ）と、充電用トランジスタのゲート端子と充電側抵抗器との接続点と第１制御信号との間に接続した充電側カップリングコンデンサ（８１ｅ、８３ｅ）と、を備え、放電系統は、放電用トランジスタと接地ラインとの間に接続した放電用コイル（８２ｃ、８４ｃ）と、放電用コイルの接地ライン側端子と放電用トランジスタのゲート端子との間に接続した放電側抵抗器（８２ｅ、８４ｅ）と、放電側抵抗器と並列に接続した放電側入力保護用ツェナーダイオード（８２ｇ、８４ｇ）と、放電用トランジスタのゲート端子と放電側抵抗器との接続点と第２制御信号との間に接続した放電側カップリングコンデンサ（８２ｄ、８４ｄ）と、を備えている。これにより、容量性負荷としてＥＬ素子を用いた場合でも、充電用コイル及び放電用コイルが請求項１に記載の場合と同様の役割を果たし、この結果、請求項１に記載の発明と同様の作用効果を達成できる。
【００１５】
ここで、請求項３に記載の発明のように、請求項２に記載の容量性負荷の駆動装置において、走査電極駆動手段は、充電用トランジスタのオンのもとオンされて充電用コイルを介する電源からの電圧を上記線順次走査された走査電極に印加するサイリスタ（２１ａ、２１ｂ、２２ａ、２２ｂ）を備えれば、各走査電極の線順次走査を確保しつつ請求項２に記載の発明の作用効果を達成できる。
【００１６】
また、請求項４に記載の発明によれば、請求項１乃至３のいずれか一つに記載の容量性負荷の駆動装置において、充電用コイルに並列接続されたダイオード（８１ｄ、８３ｄ）を備える。
これにより、ＥＬ素子部への充電電圧が当該ＥＬ素子部の駆動電圧を超えないように抑制され得る。その結果、ＥＬ素子部の誤発光を招くことなく、請求項１乃至３のいずれか一つに記載の発明の作用効果を達成できる。
【００１７】
また、請求項５に記載の発明によれば、請求項１乃至４のいずれか一つに記載の容量性負荷の駆動装置において、
電源と充電用トランジスタとの間にて充電用コイルに直列接続された充電用抵抗（Ｒ１）と、
放電用トランジスタと接地ラインとの間にて放電用コイルに直列接続された放電用抵抗（Ｒ２）とを備える。
【００１８】
これにより、ＥＬ素子部の充電時や放電時の衝撃電流の変化は、抵抗のため、請求項１や請求項２に記載の発明の場合程は抑制されないが、コイルなしで抵抗のみの場合よりも、抑制される。よって、ラジオノイズの発生を、コイルなしで抵抗のみの場合よりも抑制しつつ抵抗による定電流制御が可能となる。
【００１９】
【発明の実施の形態】
以下、本発明の各実施形態を図面により説明する。
（第１実施形態）
図１は、本発明に係るＥＬ表示装置の第１実施形態を示す全体ブロック図である。
【００２０】
このＥＬ表示装置は、ＥＬ表示パネルであるＥＬ素子１を備えており、このＥＬ素子１の模式的断面構成は、図２にて示されている。
図２において、ＥＬ素子１は、ガラス基板１１上に順次積層形成された透明電極１２、絶縁層１３、発光層１４、絶縁層１５、背面電極１６から構成されており、透明電極１２、背面電極１６間に交流のパルス電圧を印加することにより、ＥＬ素子１が発光する。この図２では、ガラス基板１１より光を取り出すようにしている。なお、背面電極１６を透明電極とすることで、図２の上下の両方向から光を取り出すようにしてもよい。
【００２１】
当該ＥＬ素子１は、図２に示す構成に対し、図３において、透明電極１２、背面電極１６を行列上に複数配置して走査電極およびデータ電極とし、後述する複数のＥＬ素子部をマトリクス状に配置して表示を行うように構成されている。具体的には、行方向に奇数走査電極２０１、２０２、…、偶数走査電極３０１、３０２、…が形成され、列方向にデータ電極４０１、４０２、４０３、…が形成されている。
【００２２】
走査電極２０１、３０１、２０２、３０２、…とデータ電極４０１、４０２、４０３、…とのそれぞれの交差領域には、複数のＥＬ素子部１１１、１１２、…１２１、…が画素として形成されている。なお、各ＥＬ素子部は、容量性の素子であるため、図３ではコンデンサの記号で表されている。
当該ＥＬ素子１の表示駆動を行うために、走査電極駆動回路２、３（それぞれ、ドライバＩＣからなる）およびデータ電極駆動回路４（ドライバＩＣからなる）が設けられている。
【００２３】
走査電極駆動回路２は、プッシュプルタイプの駆動回路であり、この走査電極駆動回路２は、奇数走査電極２０１、２０２、…に接続されたサイリスタ２１ａ、２２ａ、…（以下、ＳＣＲ２１ａ、２２ａ、…という）及びサイリスタ２１ｂ、２２ｂ、…（以下、ＳＣＲ２１ｂ、２２ｂ、…という）と、制御回路２０とを有する。
【００２４】
これにより、走査電極駆動回路２は、後述する走査側アイソレーション回路７による制御のもと制御回路２０からの出力に従って、ＳＣＲ２１ａ、２２ａ、２１ｂ、２２ｂをオンオフし、奇数走査電極２０１、２０２、…を線順次走査すべくこれらに走査電圧を印加する。
また、ＳＣＲ２１ａ、２１ｂ、２２ａ、２２ｂ、…のそれぞれには、ダイオード２１ｃ、２１ｄ、２２ｃ、２２ｄ、…が接続されており、これらダイオードは、奇数走査電極を所望の基準電圧に設定する。
【００２５】
走査電極駆動回路３も同様の構成からなり、この走査電極駆動回路３は、制御回路３０、ＳＣＲ３１ａ、３２ａ、…及びＳＣＲ３１ｂ、３２ｂ、…を有して、走査側アイソレーション回路７による制御のもと制御回路３０からの出力に従って、ＳＣＲ３１ａ、３２ａ、３１ｂ、３２ｂをオンオフし、偶数走査電極３０１、３０２、…を線順次走査すべくこれらに走査電圧を供給する。また、ＳＣＲ３１ａ、３１ｂ、３２ａ、３２ｂ、…のそれぞれには、ダイオード３１ｃ、３１ｄ、３２ｃ、３２ｄ、…が接続されており、これらダイオードは、偶数走査電極を所望の基準電圧に設定する。
【００２６】
データ電極駆動回路４は、制御回路４０、ＰチャンネルＦＥＴ４１ａ、４２ａ、…とＮチャンネルＦＥＴ４１ｂ、４２ｂ、…を有して、データ電極４０１、４０２、４０３、…にデータ電圧を供給する。なお、各ＦＥＴ４１ａ、４２ａ、…及び４１ｂ、４２ｂ、…には、それぞれ、寄生ダイオードが形成されている。
電源回路５は、図１にて示すごとく、データ電極駆動回路４、制御回路６、走査側アイソレーション回路７、走査側コンポジット回路８及走査電極駆動回路２、３に接続されている。
【００２７】
この電源回路５は、ＥＬ素子１の駆動用電圧に基づき、走査電極駆動回路２、３に出力する走査電圧、データ電極駆動回路４に出力する電圧、制御回路６に出力する制御回路用電圧、走査側アイソレーション回路７に出力するアイソレーション回路電圧及び走査側コンポジット回路８に出力する電圧ＶＨ−及びＶＨ＋を生成する。
【００２８】
制御回路６は、ＥＬ素子１に所定の表示を行わせるように、走査側アイソレーション回路７を介し走査電極駆動回路２、３に走査電圧を順次出力させるための制御信号を出力し、データ電極駆動回路４にＥＬ素子１のデータ電極に対しデータ電圧を出力させるための制御信号Ａ、Ｂを出力する。
走査側アイソレーション回路７は、制御回路６からの制御信号及び電源回路５からのアイソレーション回路電圧に基づき信号１乃至４を走査側コンポジット回路８に出力するとともに、ＳＣＲ２１ａ、ＳＣＲ２１ｂ、ＳＣＲ２２ａ、ＳＣＲ２２ｂを制御する信号（複数の走査電極の線順次走査を行うための信号）を走査電極駆動回路２、３に出力する。
【００２９】
走査側コンポジット回路８は、充放電回路からなるもので、この走査側コンポジット回路８は、電源回路５からの電圧ＶＨ−及びＶＨ＋を、走査側アイソレーション回路７からの制御信号１乃至制御信号４に基づき走査電極駆動回路２、３に出力する。
この走査側コンポジット回路８は、図３及び図４にて示すごとく、４つのコンポジット回路部８１乃至８４を備えている。
【００３０】
コンポジット回路部８１は、充電回路部を構成するもので、このコンポジット回路部８１は、図４にて示すごとく、ＦＥＴ８１ａ（寄生ダイオード８１ｂを有する）を備えている。このＦＥＴ８１ａは、ソース端子にて、コイル８１ｃとダイオード８１ｄとの並列回路を通して、電源回路５から電圧ＶＨ＋（２４０Ｖ）を印加されるようになっている。ダイオード８１ｄは、そのアノードにて、ＦＥＴ８１ａのソース端子に接続されている。
【００３１】
また、ＦＥＴ８１ａは、そのドレイン端子にて、ＳＣＲ２１ａのアノード（以下、走査電極駆動回路２、３の端子Ｖｓという）に接続されており、このＦＥＴ８１ａのゲート端子は、カップリングコンデンサ８１ｅ及びインバータ８１ｆを通して走査側アイソレーション回路７から制御信号１を印加されるようになっている。なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、カップリングコンデンサ８１ｅが特許請求の範囲の充電側カップリングコンデンサに対応する。
【００３２】
また、抵抗８１ｇは、その一端にて、ＦＥＴ８１ａのゲートに接続されており、この抵抗８１ｇの他端は、コイル８１ｃを介してＦＥＴ８１ａのソース端子に接続されている。なお、ノイズ除去用コンデンサ８１ｈ及び入力保護用ツェナーダイオード８１ｉは、抵抗８１ｇに並列接続されている。また、本実施形態の記載と特許請求の範囲の記載との対応関係については、抵抗８１ｇが特許請求の範囲の充電側抵抗器に対応し、入力保護用ツェナーダイオード８１ｉが特許請求の範囲の充電側入力保護用ツェナーダイオードに対応する。コンポジット回路部８２は、放電回路部を構成するもので、このコンポジット回路部８２は、ＦＥＴ８２ａ（寄生ダイオード８２ｂを有する）を備えている。このＦＥＴ８２ａは、ソース端子にて、コイル８２ｃを介し接地ライン（ＧＮＤ）に接続されている。
【００３３】
また、ＦＥＴ８２ａは、そのドレイン端子にて、ダイオード２１ｃのカソード（以下、走査電極駆動回路２、３の端子Ｇ２という）に接続されており、このＦＥＴ８２ａのゲート端子は、カップリングコンデンサ８２ｄを通して走査側アイソレーション回路７から制御信号２を印加されるようになっている。また、抵抗８２ｅは、その一端にて、ＦＥＴ８２ａのゲートに接続されており、この抵抗８２ｅの他端は、接地ライン（ＧＮＤ）に接続されている。なお、ノイズ除去用コンデンサ８２ｆ及び入力保護用ツェナーダイオード８２ｇは、抵抗８２ｅに並列接続されている。また、本実施形態の記載と特許請求の範囲の記載との対応関係については、カップリングコンデンサ８２ｄが特許請求の範囲の放電側カップリングコンデンサに対応し、抵抗８２ｅが特許請求の範囲の放電側抵抗器に対応し、入力保護用ツェナーダイオード８２ｇが特許請求の範囲の放電側入力保護用ツェナーダイオードに対応する。
【００３４】
コンポジット回路部８３は、充電回路部を構成するもので、このコンポジット回路部８３は、ＦＥＴ８３ａ（寄生ダイオード８３ｂを有する）を備えている。このＦＥＴ８３ａは、ソース端子にて、コイル８３ｃとダイオード８３ｄとの並列回路を通して、電源回路５から電圧ＶＨ−（−２００Ｖ）を印加されるようになっている。ダイオード８３ｄは、そのアノードにて、ＦＥＴ８３ａのソース端子に接続されている。
【００３５】
また、ＦＥＴ８３ａは、そのドレイン端子にて、ＳＣＲ２１ｂのカソード（以下、走査電極駆動回路２、３の端子ＦＧＮＤという）に接続されており、このＦＥＴ８３ａのゲート端子は、カップリングコンデンサ８３ｅを通して走査側アイソレーション回路７から制御信号３を印加されるようになっている。また、抵抗８３ｆは、その一端にて、ＦＥＴ８３ａのゲートに接続されており、この抵抗８３ｆの他端は、コイル８３ｃを介してＦＥＴ８３ａのソース端子に接続されている。なお、ノイズ除去用コンデンサ８３ｇ及び入力保護用ツェナーダイオード８３ｈは、抵抗８３ｆに並列接続されている。なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、カップリングコンデンサ８３ｅが特許請求の範囲の充電側カップリングコンデンサに対応し、抵抗８３ｆが特許請求の範囲の充電側抵抗器に対応し、入力保護用ツェナーダイオード８３ｈが特許請求の範囲の充電側入力保護用ツェナーダイオードに対応する。
【００３６】
また、コンポジット回路部８４は、放電回路部を構成するもので、このコンポジット回路部８４は、ＦＥＴ８４ａ（寄生ダイオード８４ｂを有する）を備えている。このＦＥＴ８４ａは、ソース端子にて、コイル８４ｃを介し接地ライン（ＧＮＤ）に接続されている。また、ＦＥＴ８４ａは、そのドレイン端子にて、ダイオード２１ｄのカソード（以下、走査電極駆動回路２、３の端子Ｇ１という）に接続されており、このＦＥＴ８４ａのゲート端子は、カップリングコンデンサ８４ｄを通して走査側アイソレーション回路７から制御信号４を印加されるようになっている。なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、カップリングコンデンサ８４ｄが特許請求の範囲の放電側カップリングコンデンサに対応する。
【００３７】
また、抵抗８４ｅは、その一端にて、ＦＥＴ８４ａのゲートに接続されており、この抵抗８４ｅの他端は、接地ライン（ＧＮＤ）に接続されている。なお、ノイズ除去用コンデンサ８４ｆ及び入力保護用ツェナーダイオード８４ｇは、抵抗８４ｅに並列接続されている。また、本実施形態の記載と特許請求の範囲の記載との対応関係については、抵抗８４ｅが特許請求の範囲の放電側抵抗器に対応し、入力保護用ツェナーダイオード８４ｇが特許請求の範囲の放電側入力保護用ツェナーダイオードに対応する。なお、ＳＣＲ２１ａのカソードとＳＣＲ２１ｂのアノードとの共通端子及びダイオード２１ｃのアノードとダイオード２１ｄのカソードとの共通端子は、ＥＬ素子１のＥＬ素子部（例えば、ＥＬ素子部１１１）を介して、データ電極駆動回路４のＦＥＴ４１ａのソース端子とＦＥＴ４１ｂのドレイン端子との共通端子に接続されている。また、ＦＥＴ４１ａのドレイン端子（以下、データ電極駆動回路４の端子ＶＤＤＨという）には、電圧（＋４０Ｖ）が印加されるようになっており、ＦＥＴ４１ｂのソース端子（以下、データ電極駆動回路４の端子ＶＳＳＨという）は接地ライン（ＧＮＤ）に接続されている。
【００３８】
次に、走査側コンポジット回路８の作動につき、ＥＬ素子１及び走査電極駆動回路２、３及びデータ電極駆動回路４との関係において、図３乃至図６を参照して説明する。
但し、説明の都合上、走査電極駆動回路２の両ＳＣＲ２１ａ、２１ｂ、ＥＬ素子１の走査電極２０１及びデータ電極４０１上のＥＬ素子部１１１並びにデータ電極駆動回路４の両ＦＥＴ４１ａ、４１ｂとの関係において走査側コンポジット回路８の作動につき説明する。
【００３９】
正フィールド（図５参照）において、ＥＬ素子部１１１を駆動するとき、ＳＣＲ２１ａが走査側アイソレーション回路７によりオンされ、ＦＥＴ８１ａが走査側アイソレーション回路７からの制御信号１（ローレベルを有する）に基づきオンされる（図５参照）。これに伴い、電源回路５からの電圧ＶＨ＋（２４０Ｖ）が、コイル８１ｃ、ＦＥＴ８１ａ及びＳＣＲ２１ａを通してＥＬ素子部１１１に印加される。このことは、ＥＬ素子部１１１が電源回路５からの電圧ＶＨ＋のもとに充電されることを意味する。
【００４０】
このとき、データ電極駆動回路４のＦＥＴ４１ａのゲートに制御回路６からハイレベルの制御信号Ａ（図５参照）が印加されると、このＦＥＴ４１ａがオンし電源回路５からの電圧ＶＭ（＋４０Ｖ）をデータ電極４０１を通してＥＬ素子部１１１に印加する。これにより、ＥＬ素子部１１１が非発光となる（図５参照）。
【００４１】
次に、上述と同様に電圧ＶＨ＋がＥＬ素子部１１１に印加され、またＦＥＴ４１ｂのゲートに制御回路６からハイレベルの制御信号Ｂ（図５参照）が印加されると、ＦＥＴ４１ｂがオンしデータ電極４０１を通しＥＬ素子部１１１に０Ｖを印加する。これにより、ＥＬ素子部１１１が発光する。
制御信号１がローレベルになると同時に走査側アイソレーション回路７からハイレベルの制御信号２（図５参照）がコンポジット回路部８２のＦＥＴ８２ａのゲートに印加されると、このＦＥＴ８２ａがオンする。すると、ＥＬ素子部１１１が、走査電極２０１、ダイオード２１ｃ、ＦＥＴ８２ａ及びコイル８２ｃを通して放電する。これに伴い、走査電極２０１への印加電圧が指数関数的に低下する。
【００４２】
負フィールドにおいては、ＥＬ素子部１１１を駆動するとき、ＳＣＲ２１ｂが走査側アイソレーション回路７によりオンされ、コンポジット回路部８３のＦＥＴ８３ｂが走査側アイソレーション回路７からの制御信号３（ハイレベルを有する）に基づきオンされる。これに伴い、電源回路５からの電圧ＶＨ−（−２００Ｖ）が、コイル８３ｃ、ＦＥＴ８３ａ、ＳＣＲ２１ｂ及び走査電極２０１を通してＥＬ素子部１１１に印加される。このことは、ＥＬ素子部１１１が電源回路５からの電圧ＶＨ−のもと充電されることを意味する。
【００４３】
このとき、ＦＥＴ４１ｂのゲート端子に制御回路６からハイレベルの制御信号Ｂ（図５参照）が印加されると、このＦＥＴ４１ｂがオンしデータ電極４０１を通しＥＬ素子部１１１に０Ｖを印加する。これにより、ＥＬ素子部１１１が非発光となる（図５参照）。
上述と同様に電圧ＶＨ−がＥＬ素子部１１１に印加され、またＦＥＴ４１ａのゲートに制御回路６からハイレベルの制御信号Ａ（図５参照）が印加されると、ＦＥＴ４１ａがオンしデータ電極４０１を通しＥＬ素子部１１１に電圧ＶＭを印加する。これにより、ＥＬ素子部１１１が発光する。
【００４４】
制御信号３がローレベルになると同時に走査側アイソレーション回路７からハイレベルの制御信号４（図５参照）がコンポジット回路部８４のＦＥＴ８４ａのゲートに印加されると、このＦＥＴ８４ａがオンする。すると、ＥＬ素子部１１１が、走査電極２０１、ダイオード２１ｄ、ＦＥＴ８４ａ及びコイル８４ｃを通して放電する。これに伴い、走査電極２０１への印加電圧が指数関数的に低下する。なお、ＶＨ−の絶対値がＥＬ素子部１１１のしきい値である。
【００４５】
ここで、例えば、コンポジット回路部８１において上述のごとくＦＥＴ８１ａがオンすると、コイル８１ｃのインダクタンス（Ｌ１で表す）とＥＬ素子部１１１の静電容量（ＣELで表す）とが過渡現象的に直列回路であるＬＣ回路を形成する（図６（ａ）参照）。
これに伴い、電圧ＶＨ＋に基づき、コイル８１ｃに過渡現象的に電流が流れ、当該コイル８１ｃに逆起電力が発生する。この逆起電力は、コイル８１ａのインダクタンスのため、上昇率を抑制されながら、指数関数的に上昇する。
【００４６】
換言すれば、ＥＬ素子部１１１への流入電流（図６（ｂ）にて符号ＩＥＬ参照）及び当該ＥＬ素子部１１１の端子電圧（図６（ｂ）にて符号ＶＥＬ参照）が、コイル８１ｃのインダクタンス及びＥＬ素子部１１１の静電容量のため、上昇率を抑制されながら、位相のずれを伴いつつ、指数関数的に上昇する。
これにより、コイル８１ｃに代えて抵抗を接続した場合に生ずるＥＬ素子部１１１の充電時の衝撃電流の瞬時の立ち上がりが適正に抑制されることとなる。その結果、コイル８１ｃに代えて抵抗を接続した場合に生ずるラジオノイズの発生が、上記衝撃電流の立ち上がりの抑制により未然に防止され得る。なお、コイル８１ｃに代えて抵抗を接続した場合に生ずる電力損失も低減できるのはもちろんである。
【００４７】
また、コイル８１ｃに並列接続したダイオード８１ｄは、ＥＬ素子部１１１への充電電圧が当該ＥＬ素子部１１１の駆動電圧を超えないように抑制する役割を果たす。このため、ＥＬ素子の誤発光を招くことがない。
また、上述のごとく、コンポジット回路部８２においてＦＥＴ８２ａがオンすると、コイル８２ｃのインダクタンスとＥＬ素子部１１１の静電容量とが過渡現象的に直列回路を形成する。これに伴い、ＥＬ素子部１１１の放電電圧及び放電電流が、コイル８２ｃのインダクタンスとＥＬ素子部１１１の静電容量のため、減少率を抑制されながら、指数関数的に減少する。
【００４８】
これにより、コイル８２ｃに代えて抵抗を接続した場合に生ずるＥＬ素子部１１１の放電時の衝撃電流の瞬時の立ち下がりが適正に抑制されることとなる。その結果、コイル８２ｃに代えて抵抗を接続した場合に生ずるラジオノイズの発生が、上記衝撃電流の立ち下がりの抑制により未然に防止され得る。なお、コイル８２ｃに代えて抵抗を接続した場合に生ずる電力損失も低減できるのはもちろんである。
【００４９】
また、上述のごとく、コイル８１ｃは電源回路５とＦＥＴ８１ａとの間に接続されている。従って、ＦＥＴ８１ａがオンすると、コイル８１ｃには電圧ＶＨ−に基づき過渡的に逆起電力が発生する。これに伴い、ＦＥＴ８１ａにかかる電圧が電圧ＶＨ−よりも大きく低下するため、当該ＦＥＴ８１ａに流れる電流、即ちコイル８１ｃとＥＬ素子部１１１との直列回路に流れる電流が、当該ＦＥＴ８１ａの特性のもと小さく抑制される。
【００５０】
その結果、コイル８１ｃの過渡的電圧降下も小さくて済むので、ＥＬ素子１の駆動周波数が高くても、コイル８１ｃとしては、そのインダクタンスは、例えば、数μＨ乃至数１０μＨ程度の小さいもので十分である。よって、市販のコイルで十分に間に合う。
また、コイル８２ｃはＦＥＴ８２ａと接地ラインとの間に接続されている。従って、ＦＥＴ８２ａがオンすると、コイル８２ｃにはＥＬ素子部１１１の放電電圧に基づき過渡的に逆起電力が発生する。これに伴い、ＦＥＴ８２ａにかかる電圧が当該放電電圧よりも大きく低下するため、当該ＦＥＴ８２ａに流れる電流、即ちコイル８２ｃとＥＬ素子部１１１との直列回路に流れる電流が、当該ＦＥＴ８２ａの特性のもと小さく抑制される。
【００５１】
その結果、コイル８２ｃの過渡的電圧降下も小さくて済むので、ＥＬ素子１の駆動周波数が高くても、コイル８２ｃとしては、コイル８１ｃと同様、そのインダクタンスは、例えば、数μＨ乃至数１０μＨ程度の小さいもので十分であって、市販のコイルで十分に間に合う。
以上のような作用効果は、コンポジット回路部８３、８４においても同様である。
（第２実施形態）
図７は本発明の第２実施形態を示している。
【００５２】
この第２実施形態では、図７（ａ）にて示すごとく、コンポジット回路部８１において、抵抗Ｒ１が、コイル８１ｃとダイオード８１ｄとの並列回路とＦＥＴ８１ａのソース端子との間に付加的に接続されている。
コンポジット回路部８３においても、抵抗Ｒ１と同様の抵抗が、コイル８３ｃとダイオード８３ｄとの並列回路とＦＥＴ８３ａのソース端子との間に付加的に接続されている。
【００５３】
また、コンポジット回路部８２においては、抵抗Ｒ２が、図７（ａ）にて示すごとく、コイル８２ｃとＦＥＴ８２ａのソース端子との間に付加的に接続され、コンポジット回路部８４においても、同様に、抵抗Ｒ２と同様の抵抗が、コイル８４ｃとＦＥＴ８４ａのソース端子との間に付加的に接続されている。その他の構成は上記第１実施形態と同様である。
【００５４】
このように構成した本第２実施形態においては、上記第１実施形態にて述べたと同様にコンポジット回路部８１のコイル８１ｃに流れる電流は、抵抗Ｒ１を通りＦＥＴ８１に流入する。
このため、ＥＬ素子部１１１の充電時の衝撃電流の立ち上がりは、抵抗Ｒ１のため、上記第１実施形態にて述べた程は抑制されないが、コイル８１ｃなしで抵抗Ｒ１のみの場合よりも、抑制される。よって、ラジオノイズの発生を、コイル８１ｃなしで抵抗Ｒ１のみの場合よりも抑制しつつ抵抗Ｒ１による定電流制御が可能となる。このようなことは、コンポジット回路部８２におけるＥＬ素子部１１１の放電時の衝撃電流においても同様である。
【００５５】
また、以上のようなことは、コンポジット回路部８３、８４においても同様である。その他の作用効果は、上記第１実施形態と同様である。
図８は、上記各実施形態の変形例を示している。
この変形例においては、上記各実施形態にて述べた走査電極駆動回路２において、各ＳＣＲ２１ａ、２１ｂ、２２ａ、２２ｂに代えて、各ＦＥＴ２１ｅ、２１ｆ、２２ｅ、２２ｆが採用されている。
【００５６】
ここで、ＦＥＴ２１ｅのドレイン端子及びＦＥＴ２１ｆのソース端子は、走査電極２０１に接続されている。また、ＦＥＴ２１ｅは、そのソース端子にてダイオード２１ｃのカソードに接続され、一方、ＦＥＴ２１ｆは、そのドレイン端子にてダイオード２１ｄのアノードに接続されている。
また、ＦＥＴ２２ｅのドレイン端子及びＦＥＴ２２ｆのソース端子は、走査電極２０２に接続されている。また、ＦＥＴ２２ｅは、そのソース端子にてダイオード２２ｃのカソードに接続され、一方、ＦＥＴ２２ｆは、そのドレイン端子にてダイオード２２ｄのアノードに接続されている。
【００５７】
走査電極駆動回路３においても、走査電極駆動回路２と同様の変更がなされている。即ち、走査電極駆動回路３は、上記各ＳＣＲ３１ａ、３１ｂ、３２ａ、３２ｂに代えて、各ＦＥＴ３１ｅ、３１ｆ、３２ｅ、３２ｆが採用されている。その他の構成は、上記第１実施形態或いは第２実施形態と同様である。
これによっても、上記各実施形態と同様の作用効果を達成できる。
【００５８】
なお、本発明の実施にあたり、コンポジット回路部８１乃至８４の各ＦＥＴは、例えば、バイポーラトランジスタやＩＧＢＴであってもよい。
また、本発明の実施にあたり、ＥＬ素子１に限ることなく、電池の充電装置や液晶表示素子等の各種の容量性負荷に本発明を適用して実施しても、上記各実施形態や変形例と同様の作用効果を達成できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態を示すＥＬ表示装置を示す全体構成図である。
【図２】図１のＥＬ素子を示す模式的な断面構成図である。
【図３】図１のＥＬ素子、両走査電極駆動回路、データ電極駆動回路及び走査側コンポジット回路の構成を示す回路図である。
【図４】図３の走査電極２０１及びデータ電極４０１との関連において各コンポジット回路部、走査電極駆動回路２の両ＳＣＲ及び両ダイオード並びにデータ電極駆動回路４の両ＦＥＴとＥＬ素子部１１１との関係を示す回路本構成図である。
【図５】図４の各回路素子の動作を示すタイミングチャートである。
【図６】（ａ）は、両コンポジット回路部８１、８２とＥＬ素子部１１１との関係を示す概略構成図であり、（ｂ）は、図６（ａ）の構成において、その回路素子の動作を示すタイミングチャートである。
【図７】（ａ）は、本発明の第２実施形態を示す回路構成図であり、（ｂ）は、図７（ａ）における回路素子の作動を示すタイミングチャートである。
【図８】上記各実施形態の変形例をを示す回路構成図である。
【図９】（ａ）及び（ｂ）は、従来のＥＬ表示装置の部分的構成及びその動作を説明するためのタイミングチャートを示す図である。
【図１０】（ａ）及び（ｂ）は、図９において抵抗を廃止した構成及びその動作を説明するためのタイミングチャートを示す図である。
【符号の説明】
１…ＥＬ素子、２、３…走査電極駆動回路、４…データ電極駆動回路、
５…電源回路、２１ａ、２１ｂ…サイリスタ、
８１乃至８４…コンポジット回路部、
８１ａ、８１ａ、８３ａ、８４ａ…ＦＥＴ、
８１ｃ、８２ｃ、８３ｃ、８４ｃ…コイル、８１ｄ、８３ｄ…ダイオード、
１１１、１１２、１２１…ＥＬ素子部、
２０１、２０２、３０１、３０２…走査電極、
４０１、４０２…データ電極、Ｒ１、Ｒ２…抵抗。
Claims (5)
- 容量性負荷（１、１１１、１１２、１２１、…）と電源（５）との間に接続されて第１制御信号に基づきオンする充電用トランジスタ（８１ａ、８３ａ）を有し、この充電用トランジスタのオンにより前記電源による給電のもと前記容量性負荷を充電する充電系統（８１、８３）と、
前記容量性負荷と接地ラインとの間に接続されて第２制御信号に基づきオンする放電用トランジスタ（８２ａ、８４ａ）を有し、この放電用トランジスタのオンにより前記容量性負荷を前記接地ラインを通して放電させる放電系統（８２、８４）とを備えて、
前記充電系統による充電及び前記放電系統による放電に応じて前記容量性負荷を駆動する駆動装置において、
前記充電系統は、
前記充電用トランジスタと前記電源との間に接続した充電用コイル（８１ｃ、８３ｃ）と、
前記充電用コイルの前記電源側端子と前記充電用トランジスタのゲート端子との間に接続した充電側抵抗器（８１ｇ、８３ｆ）と、
前記充電側抵抗器と並列に接続した充電側入力保護用ツェナーダイオード（８１ｉ、８３ｈ）と、
前記充電用トランジスタのゲート端子と前記充電側抵抗器との接続点と前記第１制御信号との間に接続した充電側カップリングコンデンサ（８１ｅ、８３ｅ）と、を備え、
前記放電系統は、
前記放電用トランジスタと前記接地ラインとの間に接続した放電用コイル（８２ｃ、８４ｃ）と、
前記放電用コイルの前記接地ライン側端子と前記放電用トランジスタのゲート端子との間に接続した放電側抵抗器（８２ｅ、８４ｅ）と、
前記放電側抵抗器と並列に接続した放電側入力保護用ツェナーダイオード（８２ｇ、８４ｇ）と、
前記放電用トランジスタのゲート端子と前記放電側抵抗器との接続点と前記第２制御信号との間に接続した放電側カップリングコンデンサ（８２ｄ、８４ｄ）と、を備えていることを特徴とする容量性負荷の駆動装置。 - 複数条の走査電極（２０１、３０１、…）と、これら複数条の走査電極と交差するように当該複数条の走査電極に発光層（１４）を介し対向して配置された複数のデータ電極（４０１、４０２、…）とを備えて、前記各走査電極と前記各データ電極との各交差位置にて複数のＥＬ素子部（１１１、１１２、…）を構成してなるＥＬ素子（１）からなる容量性負荷と、
電源（５）からの給電のもと前記複数の走査電極を走査電圧の印加により線順次走査する走査電極駆動手段（２、３）と、
前記複数の走査電極の走査に同期して、前記複数のデータ電極にデータ電圧を印加するデータ電極駆動手段（４）と、
前記電源と前記各ＥＬ素子部との間に前記各対応の走査電極を介し接続されて第１制御信号に基づきオンする充電用トランジスタ（８１ａ、８３ａ）を有し、この充電用トランジスタのオンにより前記電源による給電のもと前記線順次走査された走査電極に対応する各ＥＬ素子部を充電する充電系統（８１、８３）と、
前記各ＥＬ素子部と接地ラインとの間に前記各対応の走査電極を介し接続されて第２制御信号に基づきオンする放電用トランジスタ（８２ａ、８４ａ）を有し、この放電用トランジスタのオンにより前記線順次走査された走査電極に対応する各ＥＬ素子部を前記接地ラインを通して放電させる放電系統（８２、８４）とを備えて、
前記充電系統による充電及び前記放電系統による放電に応じて前記走査電極駆動手段及び前記データ電極駆動手段により前記ＥＬ素子においてその複数のＥＬ素子部を選択的に発光させるように駆動する容量性負荷の駆動装置において、
前記充電系統は、
前記充電用トランジスタと前記電源との間に接続した充電用コイル（８１ｃ、８３ｃ）と、
前記充電用コイルの前記電源側端子と前記充電用トランジスタのゲート端子との間に接続した充電側抵抗器（８１ｇ、８３ｆ）と、
前記充電側抵抗器と並列に接続した充電側入力保護用ツェナーダイオード（８１ｉ、８３ｈ）と、
前記充電用トランジスタのゲート端子と前記充電側抵抗器との接続点と前記第１制御信号との間に接続した充電側カップリングコンデンサ（８１ｅ、８３ｅ）と、を備え、
前記放電系統は、
前記放電用トランジスタと前記接地ラインとの間に接続した放電用コイル（８２ｃ、８４ｃ）と、
前記放電用コイルの前記接地ライン側端子と前記放電用トランジスタのゲート端子との間に接続した放電側抵抗器（８２ｅ、８４ｅ）と、
前記放電側抵抗器と並列に接続した放電側入力保護用ツェナーダイオード（８２ｇ、８４ｇ）と、
前記放電用トランジスタのゲート端子と前記放電側抵抗器との接続点と前記第２制御信号との間に接続した放電側カップリングコンデンサ（８２ｄ、８４ｄ）と、を備えていることを特徴とする容量性負荷の駆動装置。 - 前記走査電極駆動手段は、前記充電用トランジスタのオンのもとオンされて前記充電用コイルを介する前記電源からの電圧を前記線順次走査された走査電極に印加するサイリスタ（２１ａ、２１ｂ、２２ａ、２２ｂ）を備えることを特徴とする請求項２に記載の容量性負荷の駆動装置。
- 前記充電用コイルに並列接続されたダイオード（８１ｄ、８３ｄ）を備えることを特徴とする請求項１乃至３のいずれか一つに記載の容量性負荷の駆動装置。
- 前記電源と前記充電用トランジスタとの間にて前記充電用コイルに直列接続された充電用抵抗（Ｒ１）と、
前記放電用トランジスタと前記接地ラインとの間にて前記放電用コイルに直列接続された放電用抵抗（Ｒ２）とを備えることを特徴とする請求項１乃至４のいずれか一つに記載の容量性負荷の駆動装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10564099A JP4359959B2 (ja) | 1999-04-13 | 1999-04-13 | 容量性負荷の駆動装置 |
| US09/547,678 US6580409B1 (en) | 1999-04-13 | 2000-04-12 | Device for driving capacitive load |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10564099A JP4359959B2 (ja) | 1999-04-13 | 1999-04-13 | 容量性負荷の駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000298455A JP2000298455A (ja) | 2000-10-24 |
| JP4359959B2 true JP4359959B2 (ja) | 2009-11-11 |
Family
ID=14413065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10564099A Expired - Fee Related JP4359959B2 (ja) | 1999-04-13 | 1999-04-13 | 容量性負荷の駆動装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6580409B1 (ja) |
| JP (1) | JP4359959B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8610645B2 (en) | 2000-05-12 | 2013-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| TW554637B (en) | 2000-05-12 | 2003-09-21 | Semiconductor Energy Lab | Display device and light emitting device |
| JP4612947B2 (ja) | 2000-09-29 | 2011-01-12 | 日立プラズマディスプレイ株式会社 | 容量性負荷駆動回路およびそれを用いたプラズマディスプレイ装置 |
| JP2002278496A (ja) * | 2001-03-21 | 2002-09-27 | Pioneer Electronic Corp | 自発光ディスプレイ装置およびその駆動方法 |
| TWI289287B (en) * | 2002-03-08 | 2007-11-01 | Sanyo Electric Co | Display device |
| US7557779B2 (en) * | 2003-06-13 | 2009-07-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| WO2005004096A1 (ja) * | 2003-07-08 | 2005-01-13 | Semiconductor Energy Laboratory Co., Ltd. | 表示装置およびその駆動方法 |
| CN102569342B (zh) | 2004-12-06 | 2015-04-22 | 株式会社半导体能源研究所 | 显示装置 |
| US7977678B2 (en) * | 2007-12-21 | 2011-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US20090251391A1 (en) * | 2008-04-02 | 2009-10-08 | Solomon Systech Limited | Method and apparatus for power recycling in a display system |
| WO2012048407A1 (en) * | 2010-10-11 | 2012-04-19 | Scobil Industries Corp. | Integrated drive circuit for multi-segment electroluminescent displays |
| WO2015019543A1 (ja) * | 2013-08-05 | 2015-02-12 | パナソニック株式会社 | 表示パネル及び表示パネルの駆動方法 |
| CN112368762A (zh) * | 2018-06-29 | 2021-02-12 | 堺显示器制品株式会社 | 显示装置 |
| US12020625B2 (en) * | 2021-07-30 | 2024-06-25 | Samsung Display Co., Ltd. | Display apparatus |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4070663A (en) * | 1975-07-07 | 1978-01-24 | Sharp Kabushiki Kaisha | Control system for driving a capacitive display unit such as an EL display panel |
| US5027040A (en) | 1988-09-14 | 1991-06-25 | Daichi Company, Ltd. | EL operating power supply circuit |
| JP2664219B2 (ja) * | 1988-09-20 | 1997-10-15 | 株式会社日立製作所 | 駆動回路 |
| US5847516A (en) | 1995-07-04 | 1998-12-08 | Nippondenso Co., Ltd. | Electroluminescent display driver device |
| JP3598650B2 (ja) | 1996-05-13 | 2004-12-08 | 株式会社デンソー | Ｅｌ表示装置 |
| US5982105A (en) * | 1997-11-10 | 1999-11-09 | Applied Concepts, Inc. | Transformerless electroluminescent lamp driver topology |
-
1999
- 1999-04-13 JP JP10564099A patent/JP4359959B2/ja not_active Expired - Fee Related
-
2000
- 2000-04-12 US US09/547,678 patent/US6580409B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000298455A (ja) | 2000-10-24 |
| US6580409B1 (en) | 2003-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4359959B2 (ja) | 容量性負荷の駆動装置 | |
| US5847516A (en) | Electroluminescent display driver device | |
| KR100967745B1 (ko) | 표시장치용 구동회로 및 표시장치 | |
| US6121943A (en) | Electroluminescent display with constant current control circuits in scan electrode circuit | |
| US20060001637A1 (en) | Shift register, display device having the same and method of driving the same | |
| US20050007361A1 (en) | Current-driven active matrix display panel for improved pixel programming | |
| JP2007011322A (ja) | 表示装置及びその駆動方法 | |
| JP4081912B2 (ja) | ディスプレイ装置 | |
| KR20150079248A (ko) | 리셋구동부를 포함하는 유기전계 발광표시장치 | |
| US7863970B2 (en) | Current source device | |
| KR100656720B1 (ko) | 용량성 발광 소자의 구동장치 | |
| CN112368762A (zh) | 显示装置 | |
| KR100805566B1 (ko) | 버퍼 및 이를 이용한 유기전계발광 표시장치 | |
| KR20100073440A (ko) | 제어 드라이버 및 이를 구비한 표시장치 | |
| JP2897695B2 (ja) | Ｅｌ素子の駆動装置 | |
| US20070236426A1 (en) | Method for driving display | |
| JP3598650B2 (ja) | Ｅｌ表示装置 | |
| KR20070082505A (ko) | 표시 패널의 구동장치 및 그 방법 | |
| KR101072999B1 (ko) | 플라즈마 표시 장치와 그 구동 장치 | |
| KR100739078B1 (ko) | 플라즈마 표시 장치 및 그 구동 장치 | |
| KR100740093B1 (ko) | 플라즈마 표시 장치 및 그 구동 장치와 구동 방법 | |
| KR100740091B1 (ko) | 플라즈마 표시 장치 및 그 구동 장치와 구동 방법 | |
| KR100648685B1 (ko) | 플라즈마 표시 장치 및 그 구동 장치와 구동 방법 | |
| KR100684856B1 (ko) | 플라즈마 표시 장치 및 그 구동 장치와 구동 방법 | |
| JPH08146916A (ja) | 表示装置の駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090625 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090721 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090803 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |