JP2000298455A

JP2000298455A - 容量性負荷の駆動装置

Info

Publication number: JP2000298455A
Application number: JP11105640A
Authority: JP
Inventors: Takeshi Ito; 武志伊藤; Hideki Saito; 英樹斉藤; Hisanori Ninoyu; 寿典二之湯
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1999-04-13
Filing date: 1999-04-13
Publication date: 2000-10-24
Anticipated expiration: 2019-04-13
Also published as: JP4359959B2; US6580409B1

Abstract

(57)【要約】【課題】大きなインダクタンスのコイルに依存するこ
となく、ラジオノイズの発生を良好に抑制するようにし
た容量性負荷の駆動装置を提供する。【解決手段】ＦＥＴ８１ａがオンすると、コイル８１
ｃのインダクタンスとＥＬ素子部１１１の静電容量とが
過渡現象的に直列回路を形成する。これに伴い、電圧Ｖ
Ｈ＋に基づくＥＬ素子部１１１への流入電流及び当該Ｅ
Ｌ素子部１１１の端子電圧が上昇率を抑制されながら上
昇する。また、ＦＥＴ８２ａがオンすると、コイル８２
ｃのインダクタンスとＥＬ素子部１１１の静電容量とが
過渡現象的に直列回路を形成する。これに伴い、ＥＬ素
子部１１１の放電電圧及び放電電流が減少率を抑制され
ながら減少する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、エレクトロルミネ
ッセンス素子（ＥＬ素子という）等の容量性負荷の駆動
装置に関する。

【０００２】

【従来の技術】従来、例えば、ＥＬ素子の発光駆動を行
う駆動回路として、特開平９−３０５１４４号公報にて
示されるものがある。この駆動回路は、定電流制御回路
を備えており、この定電流制御回路は、走査電極駆動回
路から走査電極に走査電圧を印加するときの充放電電流
を定電流制御し、走査電極駆動回路への衝撃電流を抑制
するようにしている。

【０００３】具体的には、上記駆動回路では、定電流制
御回路は、図９（ａ）にて示すごとく、充電回路１及び
放電回路２を備えている。充電回路１では、ＦＥＴ１ａ
が、インバータ１ｄ及びカップリングコンデンサ１ｃを
通し制御信号１（図９（ｂ）参照）を受けてオンする
と、電圧ＶＨ＋の印加のもと、ＥＬ素子の複数のマトリ
クス状画素の一画素に相当するＥＬ素子部３が、抵抗１
ｂ及びＦＥＴ１ａを通して充電される。一方、放電回路
２では、ＦＥＴ２ａが、カップリングコンデンサ２ｃを
通し制御信号２（図９（ｂ）参照）を受けてオンする
と、ＥＬ素子部３が、ＦＥＴ２ａ及び抵抗２ｂを通して
放電する。

【０００４】

【発明が解決しようとする課題】ところで、上述のよう
な定電流制御回路における充放電は、抵抗１ｂ或いは抵
抗２ｂのため、ＥＬ素子部３の電流ＩＥＬは、図９
（ｂ）にて示すごとく、瞬時に立ち上がり或いは瞬時に
立ち下がる。なお、これに伴い、ＥＬ素子部３の端子電
圧ＶＥＬは、図９（ｂ）にて示すごとく、直線的に上昇
或いは低下する。

【０００５】従って、上記定電流制御回路によれば、抵
抗による電流ＩＥＬの抑制に基づき定電流制御が行える
としても、当該電流ＩＥＬが、上述のように、瞬時に立
ち上がり或いは立ち下がるということは、衝撃電流とし
ての急激な立ち上がり或いは立ち下がりに相当し、その
結果、ラジオノイズが誘発されるという不具合がある。

【０００６】これに対し、両抵抗１ａ、２ａを、図１０
（ａ）にて示すごとく廃止すると、ＥＬ素子部３の電流
ＩＥＬは、抵抗１ａ又は抵抗２ａがある場合に比べて、
図１０（ｂ）にて示すごとくさらに急激に変化する。従
って、ラジオノイズの誘発はより一層ひどくなる。以上
のような現象に対する対策としては、特開平２−２５６
１９１号公報に示すように、例えば、直流電源に対し直
列接続されているＥＬ素子部とＦＥＴ１ａ、２ａとの間
にコイルを直列接続して、当該コイルにより上記衝撃電
流の立ち上がりや立ち下がりを緩和して、ラジオノイズ
の発生を抑制することが考えられる。

【０００７】ここで、上記特開平２−２５６１９１号公
報のものでは、ＥＬ素子の駆動周波数ｆ_EL（Ｈｚ）が、
次の数１の式により表されるＥＬ素子部３の静電容量Ｃ
_ELとコイルのインダクタンスＬとの直列回路の共振周波
数によって特定される。

【０００８】

【数１】ｆ_EL＝１／４π（ＬＣ_EL）^1/2 従って、この数１の式において、Ｃ_EL＝２（ｎＦ）と
し、ｆ_EL＝４００（Ｈｚ）とするとき、上記直列回路に
直流電源の電圧が直接印加される場合、電流を効果的に
抑制するには、上記直列回路の過渡的共振現象を考慮し
て、コイルのインダクタンスＬを２０（Ｈ）程度の大き
い値としなければならない。

【０００９】しかし、このように大きなインダクタンス
Ｌを有するコイルは、汎用品として入手するのは困難で
ある。そこで、本発明は、以上のようなことに対処する
ため、大きなインダクタンスのコイルに依存することな
く、ラジオノイズの発生を良好に抑制するようにした容
量性負荷の駆動装置を提供することを目的とする。

【００１０】

【課題を解決するための手段】上記課題の解決にあた
り、請求項１に記載の発明に係る容量性負荷の駆動装置
は、容量性負荷（１、１１１、１１２、１２１、…）と
電源（５）との間に接続されて第１制御信号に基づきオ
ンする充電用トランジスタ（８１ａ、８３ａ）を有し、
この充電用トランジスタのオンにより電源による給電の
もと容量性負荷を充電する充電系統（８１、８３）と、
容量性負荷と接地ラインとの間に接続されて第２制御信
号に基づきオンする放電用トランジスタ（８２ａ、８４
ａ）を有し、この放電用トランジスタのオンにより容量
性負荷を接地ラインを通して放電させる放電系統（８
２、８４）とを備えて、充電系統による充電及び放電系
統による放電に応じて容量性負荷を駆動する。

【００１１】そして、当該駆動装置において、充電系統
は、充電用トランジスタと電源との間に接続した充電用
コイル（８１ｃ、８３ｃ）を備え、放電系統は、放電用
トランジスタと接地ラインとの間に接続した放電用コイ
ル（８２ｃ、８４ｃ）を備えている。これにより、充電
用トランジスタのオンにより充電用コイルのインダクタ
ンスとＥＬ素子部の静電容量とが過渡現象的な充電用Ｌ
Ｃ回路を形成するので、ＥＬ素子部の充電電流がその過
渡的変化を抑制されながら変化する。一方、放電用トラ
ンジスタのオンにより放電用コイルのインダクタンスと
ＥＬ素子部の静電容量とが過渡現象的な放電用ＬＣ回路
を形成するので、ＥＬ素子部の放電電流がその過渡的変
化を抑制されながら変化する。

【００１２】よって、コイルに代えて抵抗を接続した場
合に生ずるＥＬ素子部の充電時や放電時の電流の瞬時の
変化が適正に抑制されることとなる。その結果、コイル
に代えて抵抗を接続した場合に生ずるラジオノイズの発
生が、上述のような電流の過渡的変化の抑制により良好
に抑制され得る。また、上述のごとく、充電用コイルは
電源回路と充電用トランジスタとの間に接続されてい
る。従って、充電用トランジスタがオンすると、充電用
コイルには電源からの電圧に基づき過渡的に逆起電力が
発生する。これに伴い、充電用トランジスタにかかる電
圧が電源からの電圧よりも大きく低下するため、当該充
電用トランジスタに流れる電流、即ち充電用コイルとＥ
Ｌ素子部との直列回路に流れる電流が、当該充電用トラ
ンジスタの特性のもと小さく抑制される。

【００１３】その結果、充電用コイルの過渡的電圧降下
も小さくて済むので、ＥＬ素子の駆動周波数が高くて
も、充電用コイルとしては、そのインダクタンスは小さ
いもので十分であって、市販のコイルで十分に間に合
う。以上のような作用効果は、放電系統でも同様であ
る。また、請求項２に記載の発明に係る容量性負荷の駆
動装置は、複数条の走査電極（２０１、３０１、…）
と、これら複数条の走査電極と交差するように当該複数
条の走査電極に発光層（１４）を介し対向して配置され
た複数のデータ電極（４０１、４０２、…）とを備え
て、各走査電極と各データ電極との各交差位置にて複数
のＥＬ素子部（１１１、１１２、…）を構成してなるＥ
Ｌ素子（１）からなる容量性負荷と、電源（５）からの
給電のもと複数の走査電極を走査電圧の印加により線順
次走査する走査電極駆動手段（２、３）と、複数の走査
電極の走査に同期して、複数のデータ電極にデータ電圧
を印加するデータ電極駆動手段（４）と、電源と各ＥＬ
素子部との間に各対応の走査電極を介し接続されて第１
制御信号に基づきオンする充電用トランジスタ（８１
ａ、８３ａ）を有し、この充電用トランジスタのオンに
より電源による給電のもと上記線順次走査された走査電
極に対応する各ＥＬ素子部を充電する充電系統（８１、
８３）と、各ＥＬ素子部と接地ラインとの間に各対応の
走査電極を介し接続されて第２制御信号に基づきオンす
る放電用トランジスタ（８２ａ、８４ａ）を有し、この
放電用トランジスタのオンにより上記線順次走査された
走査電極に対応する各ＥＬ素子部を接地ラインを通して
放電させる放電系統（８２、８４）とを備えて、充電系
統による充電及び放電系統による放電に応じて走査電極
駆動手段及びデータ電極駆動手段によりＥＬ素子におい
てその複数のＥＬ素子部を選択的に発光させるように駆
動する。

【００１４】そして、当該容量性負荷の駆動装置におい
て、充電系統は、充電用トランジスタと電源との間に接
続した充電用コイル（８１ｃ、８３ｃ）を備え、放電系
統は、放電用トランジスタと接地ラインとの間に接続し
た放電用コイル（８２ｃ、８４ｃ）を備えている。これ
により、容量性負荷としてＥＬ素子を用いた場合でも、
充電用コイル及び放電用コイルが請求項１に記載の場合
と同様の役割を果たし、この結果、請求項１に記載の発
明と同様の作用効果を達成できる。

【００１５】ここで、請求項３に記載の発明のように、
請求項２に記載の容量性負荷の駆動装置において、走査
電極駆動手段は、充電用トランジスタのオンのもとオン
されて充電用コイルを介する電源からの電圧を上記線順
次走査された走査電極に印加するサイリスタ（２１ａ、
２１ｂ、２２ａ、２２ｂ）を備えれば、各走査電極の線
順次走査を確保しつつ請求項２に記載の発明の作用効果
を達成できる。

【００１６】また、請求項４に記載の発明によれば、請
求項１乃至３のいずれか一つに記載の容量性負荷の駆動
装置において、充電用コイルに並列接続されたダイオー
ド（８１ｄ、８３ｄ）を備える。これにより、ＥＬ素子
部への充電電圧が当該ＥＬ素子部の駆動電圧を超えない
ように抑制され得る。その結果、ＥＬ素子部の誤発光を
招くことなく、請求項１乃至３のいずれか一つに記載の
発明の作用効果を達成できる。

【００１７】また、請求項５に記載の発明によれば、請
求項１乃至４のいずれか一つに記載の容量性負荷の駆動
装置において、電源と充電用トランジスタとの間にて充
電用コイルに直列接続された充電用抵抗（Ｒ１）と、放
電用トランジスタと接地ラインとの間にて放電用コイル
に直列接続された放電用抵抗（Ｒ２）とを備える。

【００１８】これにより、ＥＬ素子部の充電時や放電時
の衝撃電流の変化は、抵抗のため、請求項１や請求項２
に記載の発明の場合程は抑制されないが、コイルなしで
抵抗のみの場合よりも、抑制される。よって、ラジオノ
イズの発生を、コイルなしで抵抗のみの場合よりも抑制
しつつ抵抗による定電流制御が可能となる。

【００１９】

【発明の実施の形態】以下、本発明の各実施形態を図面
により説明する。（第１実施形態）図１は、本発明に係るＥＬ表示装置の
第１実施形態を示す全体ブロック図である。

【００２０】このＥＬ表示装置は、ＥＬ表示パネルであ
るＥＬ素子１を備えており、このＥＬ素子１の模式的断
面構成は、図２にて示されている。図２において、ＥＬ
素子１は、ガラス基板１１上に順次積層形成された透明
電極１２、絶縁層１３、発光層１４、絶縁層１５、背面
電極１６から構成されており、透明電極１２、背面電極
１６間に交流のパルス電圧を印加することにより、ＥＬ
素子１が発光する。この図２では、ガラス基板１１より
光を取り出すようにしている。なお、背面電極１６を透
明電極とすることで、図２の上下の両方向から光を取り
出すようにしてもよい。

【００２１】当該ＥＬ素子１は、図２に示す構成に対
し、図３において、透明電極１２、背面電極１６を行列
上に複数配置して走査電極およびデータ電極とし、後述
する複数のＥＬ素子部をマトリクス状に配置して表示を
行うように構成されている。具体的には、行方向に奇数
走査電極２０１、２０２、…、偶数走査電極３０１、３
０２、…が形成され、列方向にデータ電極４０１、４０
２、４０３、…が形成されている。

【００２２】走査電極２０１、３０１、２０２、３０
２、…とデータ電極４０１、４０２、４０３、…とのそ
れぞれの交差領域には、複数のＥＬ素子部１１１、１１
２、…１２１、…が画素として形成されている。なお、
各ＥＬ素子部は、容量性の素子であるため、図３ではコ
ンデンサの記号で表されている。当該ＥＬ素子１の表示
駆動を行うために、走査電極駆動回路２、３（それぞ
れ、ドライバＩＣからなる）およびデータ電極駆動回路
４（ドライバＩＣからなる）が設けられている。

【００２３】走査電極駆動回路２は、プッシュプルタイ
プの駆動回路であり、この走査電極駆動回路２は、奇数
走査電極２０１、２０２、…に接続されたサイリスタ２
１ａ、２２ａ、…（以下、ＳＣＲ２１ａ、２２ａ、…と
いう）及びサイリスタ２１ｂ、２２ｂ、…（以下、ＳＣ
Ｒ２１ｂ、２２ｂ、…という）と、制御回路２０とを有
する。

【００２４】これにより、走査電極駆動回路２は、後述
する走査側アイソレーション回路７による制御のもと制
御回路２０からの出力に従って、ＳＣＲ２１ａ、２２
ａ、２１ｂ、２２ｂをオンオフし、奇数走査電極２０
１、２０２、…を線順次走査すべくこれらに走査電圧を
印加する。また、ＳＣＲ２１ａ、２１ｂ、２２ａ、２２
ｂ、…のそれぞれには、ダイオード２１ｃ、２１ｄ、２
２ｃ、２２ｄ、…が接続されており、これらダイオード
は、奇数走査電極を所望の基準電圧に設定する。

【００２５】走査電極駆動回路３も同様の構成からな
り、この走査電極駆動回路３は、制御回路３０、ＳＣＲ
３１ａ、３２ａ、…及びＳＣＲ３１ｂ、３２ｂ、…を有
して、走査側アイソレーション回路７による制御のもと
制御回路３０からの出力に従って、ＳＣＲ３１ａ、３２
ａ、３１ｂ、３２ｂをオンオフし、偶数走査電極３０
１、３０２、…を線順次走査すべくこれらに走査電圧を
供給する。また、ＳＣＲ３１ａ、３１ｂ、３２ａ、３２
ｂ、…のそれぞれには、ダイオード３１ｃ、３１ｄ、３
２ｃ、３２ｄ、…が接続されており、これらダイオード
は、偶数走査電極を所望の基準電圧に設定する。

【００２６】データ電極駆動回路４は、制御回路４０、
ＰチャンネルＦＥＴ４１ａ、４２ａ、…とＮチャンネル
ＦＥＴ４１ｂ、４２ｂ、…を有して、データ電極４０
１、４０２、４０３、…にデータ電圧を供給する。な
お、各ＦＥＴ４１ａ、４２ａ、…及び４１ｂ、４２ｂ、
…には、それぞれ、寄生ダイオードが形成されている。
電源回路５は、図１にて示すごとく、データ電極駆動回
路４、制御回路６、走査側アイソレーション回路７、走
査側コンポジット回路８及走査電極駆動回路２、３に接
続されている。

【００２７】この電源回路５は、ＥＬ素子１の駆動用電
圧に基づき、走査電極駆動回路２、３に出力する走査電
圧、データ電極駆動回路４に出力する電圧、制御回路６
に出力する制御回路用電圧、走査側アイソレーション回
路７に出力するアイソレーション回路電圧及び走査側コ
ンポジット回路８に出力する電圧ＶＨ−及びＶＨ＋を生
成する。

【００２８】制御回路６は、ＥＬ素子１に所定の表示を
行わせるように、走査側アイソレーション回路７を介し
走査電極駆動回路２、３に走査電圧を順次出力させるた
めの制御信号を出力し、データ電極駆動回路４にＥＬ素
子１のデータ電極に対しデータ電圧を出力させるための
制御信号Ａ、Ｂを出力する。走査側アイソレーション回
路７は、制御回路６からの制御信号及び電源回路５から
のアイソレーション回路電圧に基づき信号１乃至４を走
査側コンポジット回路８に出力するとともに、ＳＣＲ２
１ａ、ＳＣＲ２１ｂ、ＳＣＲ２２ａ、ＳＣＲ２２ｂを制
御する信号（複数の走査電極の線順次走査を行うための
信号）を走査電極駆動回路２、３に出力する。

【００２９】走査側コンポジット回路８は、充放電回路
からなるもので、この走査側コンポジット回路８は、電
源回路５からの電圧ＶＨ−及びＶＨ＋を、走査側アイソ
レーション回路７からの制御信号１乃至制御信号４に基
づき走査電極駆動回路２、３に出力する。この走査側コ
ンポジット回路８は、図３及び図４にて示すごとく、４
つのコンポジット回路部８１乃至８４を備えている。

【００３０】コンポジット回路部８１は、充電回路部を
構成するもので、このコンポジット回路部８１は、図４
にて示すごとく、ＦＥＴ８１ａ（寄生ダイオード８１ｂ
を有する）を備えている。このＦＥＴ８１ａは、ソース
端子にて、コイル８１ｃとダイオード８１ｄとの並列回
路を通して、電源回路５から電圧ＶＨ＋（２４０Ｖ）を
印加されるようになっている。ダイオード８１ｄは、そ
のアノードにて、ＦＥＴ８１ａのソース端子に接続され
ている。

【００３１】また、ＦＥＴ８１ａは、そのドレイン端子
にて、ＳＣＲ２１ａのアノード（以下、走査電極駆動回
路２、３の端子Ｖｓという）に接続されており、このＦ
ＥＴ８１ａのゲート端子は、カップリングコンデンサ８
１ｅ及びインバータ８１ｆを通して走査側アイソレーシ
ョン回路７から制御信号１を印加されるようになってい
る。

【００３２】また、抵抗８１ｇは、その一端にて、ＦＥ
Ｔ８１ａのゲートに接続されており、この抵抗８１ｇの
他端は、コイル８１ｃを介してＦＥＴ８１ａのソース端
子に接続されている。なお、ノイズ除去用コンデンサ８
１ｈ及び入力保護用ツェナーダイオード８１ｉは、抵抗
８１ｇに並列接続されている。コンポジット回路部８２
は、放電回路部を構成するもので、このコンポジット回
路部８２は、ＦＥＴ８２ａ（寄生ダイオード８２ｂを有
する）を備えている。このＦＥＴ８２ａは、ソース端子
にて、コイル８２ｃを介し接地ライン（ＧＮＤ）に接続
されている。

【００３３】また、ＦＥＴ８２ａは、そのドレイン端子
にて、ダイオード２１ｃのカソード（以下、走査電極駆
動回路２、３の端子Ｇ２という）に接続されており、こ
のＦＥＴ８２ａのゲート端子は、カップリングコンデン
サ８２ｄを通して走査側アイソレーション回路７から制
御信号２を印加されるようになっている。また、抵抗８
２ｅは、その一端にて、ＦＥＴ８２ａのゲートに接続さ
れており、この抵抗８２ｅの他端は、接地ライン（ＧＮ
Ｄ）に接続されている。なお、ノイズ除去用コンデンサ
８２ｆ及び入力保護用ツェナーダイオード８２ｇは、抵
抗８２ｅに並列接続されている。

【００３４】コンポジット回路部８３は、充電回路部を
構成するもので、このコンポジット回路部８３は、ＦＥ
Ｔ８３ａ（寄生ダイオード８３ｂを有する）を備えてい
る。このＦＥＴ８３ａは、ソース端子にて、コイル８３
ｃとダイオード８３ｄとの並列回路を通して、電源回路
５から電圧ＶＨ−（−２００Ｖ）を印加されるようにな
っている。ダイオード８３ｄは、そのアノードにて、Ｆ
ＥＴ８３ａのソース端子に接続されている。

【００３５】また、ＦＥＴ８３ａは、そのドレイン端子
にて、ＳＣＲ２１ｂのカソード（以下、走査電極駆動回
路２、３の端子ＦＧＮＤという）に接続されており、こ
のＦＥＴ８３ａのゲート端子は、カップリングコンデン
サ８３ｅを通して走査側アイソレーション回路７から制
御信号３を印加されるようになっている。また、抵抗８
３ｆは、その一端にて、ＦＥＴ８３ａのゲートに接続さ
れており、この抵抗８３ｆの他端は、コイル８３ｃを介
してＦＥＴ８３ａのソース端子に接続されている。な
お、ノイズ除去用コンデンサ８３ｇ及び入力保護用ツェ
ナーダイオード８３ｈは、抵抗８３ｆに並列接続されて
いる。

【００３６】また、コンポジット回路部８４は、放電回
路部を構成するもので、このコンポジット回路部８４
は、ＦＥＴ８４ａ（寄生ダイオード８４ｂを有する）を
備えている。このＦＥＴ８４ａは、ソース端子にて、コ
イル８４ｃを介し接地ライン（ＧＮＤ）に接続されてい
る。また、ＦＥＴ８４ａは、そのドレイン端子にて、ダ
イオード２１ｄのカソード（以下、走査電極駆動回路
２、３の端子Ｇ１という）に接続されており、このＦＥ
Ｔ８４ａのゲート端子は、カップリングコンデンサ８４
ｄを通して走査側アイソレーション回路７から制御信号
４を印加されるようになっている。

【００３７】また、抵抗８４ｅは、その一端にて、ＦＥ
Ｔ８４ａのゲートに接続されており、この抵抗８４ｅの
他端は、接地ライン（ＧＮＤ）に接続されている。な
お、ノイズ除去用コンデンサ８４ｆ及び入力保護用ツェ
ナーダイオード８４ｇは、抵抗８４ｅに並列接続されて
いる。なお、ＳＣＲ２１ａのカソードとＳＣＲ２１ｂの
アノードとの共通端子及びダイオード２１ｃのアノード
とダイオード２１ｄのカソードとの共通端子は、ＥＬ素
子１のＥＬ素子部（例えば、ＥＬ素子部１１１）を介し
て、データ電極駆動回路４のＦＥＴ４１ａのソース端子
とＦＥＴ４１ｂのドレイン端子との共通端子に接続され
ている。また、ＦＥＴ４１ａのドレイン端子（以下、デ
ータ電極駆動回路４の端子ＶＤＤＨという）には、電圧
（＋４０Ｖ）が印加されるようになっており、ＦＥＴ４
１ｂのソース端子（以下、データ電極駆動回路４の端子
ＶＳＳＨという）は接地ライン（ＧＮＤ）に接続されて
いる。

【００３８】次に、走査側コンポジット回路８の作動に
つき、ＥＬ素子１及び走査電極駆動回路２、３及びデー
タ電極駆動回路４との関係において、図３乃至図６を参
照して説明する。但し、説明の都合上、走査電極駆動回
路２の両ＳＣＲ２１ａ、２１ｂ、ＥＬ素子１の走査電極
２０１及びデータ電極４０１上のＥＬ素子部１１１並び
にデータ電極駆動回路４の両ＦＥＴ４１ａ、４１ｂとの
関係において走査側コンポジット回路８の作動につき説
明する。

【００３９】正フィールド（図５参照）において、ＥＬ
素子部１１１を駆動するとき、ＳＣＲ２１ａが走査側ア
イソレーション回路７によりオンされ、ＦＥＴ８１ａが
走査側アイソレーション回路７からの制御信号１（ロー
レベルを有する）に基づきオンされる（図５参照）。こ
れに伴い、電源回路５からの電圧ＶＨ＋（２４０Ｖ）
が、コイル８１ｃ、ＦＥＴ８１ａ及びＳＣＲ２１ａを通
してＥＬ素子部１１１に印加される。このことは、ＥＬ
素子部１１１が電源回路５からの電圧ＶＨ＋のもとに充
電されることを意味する。

【００４０】このとき、データ電極駆動回路４のＦＥＴ
４１ａのゲートに制御回路６からハイレベルの制御信号
Ａ（図５参照）が印加されると、このＦＥＴ４１ａがオ
ンし電源回路５からの電圧ＶＭ（＋４０Ｖ）をデータ電
極４０１を通してＥＬ素子部１１１に印加する。これに
より、ＥＬ素子部１１１が非発光となる（図５参照）。

【００４１】次に、上述と同様に電圧ＶＨ＋がＥＬ素子
部１１１に印加され、またＦＥＴ４１ｂのゲートに制御
回路６からハイレベルの制御信号Ｂ（図５参照）が印加
されると、ＦＥＴ４１ｂがオンしデータ電極４０１を通
しＥＬ素子部１１１に０Ｖを印加する。これにより、Ｅ
Ｌ素子部１１１が発光する。制御信号１がローレベルに
なると同時に走査側アイソレーション回路７からハイレ
ベルの制御信号２（図５参照）がコンポジット回路部８
２のＦＥＴ８２ａのゲートに印加されると、このＦＥＴ
８２ａがオンする。すると、ＥＬ素子部１１１が、走査
電極２０１、ダイオード２１ｃ、ＦＥＴ８２ａ及びコイ
ル８２ｃを通して放電する。これに伴い、走査電極２０
１への印加電圧が指数関数的に低下する。

【００４２】負フィールドにおいては、ＥＬ素子部１１
１を駆動するとき、ＳＣＲ２１ｂが走査側アイソレーシ
ョン回路７によりオンされ、コンポジット回路部８３の
ＦＥＴ８３ｂが走査側アイソレーション回路７からの制
御信号３（ハイレベルを有する）に基づきオンされる。
これに伴い、電源回路５からの電圧ＶＨ−（−２００
Ｖ）が、コイル８３ｃ、ＦＥＴ８３ａ、ＳＣＲ２１ｂ及
び走査電極２０１を通してＥＬ素子部１１１に印加され
る。このことは、ＥＬ素子部１１１が電源回路５からの
電圧ＶＨ−のもと充電されることを意味する。

【００４３】このとき、ＦＥＴ４１ｂのゲート端子に制
御回路６からハイレベルの制御信号Ｂ（図５参照）が印
加されると、このＦＥＴ４１ｂがオンしデータ電極４０
１を通しＥＬ素子部１１１に０Ｖを印加する。これによ
り、ＥＬ素子部１１１が非発光となる（図５参照）。上
述と同様に電圧ＶＨ−がＥＬ素子部１１１に印加され、
またＦＥＴ４１ａのゲートに制御回路６からハイレベル
の制御信号Ａ（図５参照）が印加されると、ＦＥＴ４１
ａがオンしデータ電極４０１を通しＥＬ素子部１１１に
電圧ＶＭを印加する。これにより、ＥＬ素子部１１１が
発光する。

【００４４】制御信号３がローレベルになると同時に走
査側アイソレーション回路７からハイレベルの制御信号
４（図５参照）がコンポジット回路部８４のＦＥＴ８４
ａのゲートに印加されると、このＦＥＴ８４ａがオンす
る。すると、ＥＬ素子部１１１が、走査電極２０１、ダ
イオード２１ｄ、ＦＥＴ８４ａ及びコイル８４ｃを通し
て放電する。これに伴い、走査電極２０１への印加電圧
が指数関数的に低下する。なお、ＶＨ−の絶対値がＥＬ
素子部１１１のしきい値である。

【００４５】ここで、例えば、コンポジット回路部８１
において上述のごとくＦＥＴ８１ａがオンすると、コイ
ル８１ｃのインダクタンス（Ｌ１で表す）とＥＬ素子部
１１１の静電容量（Ｃ_ELで表す）とが過渡現象的に直列
回路であるＬＣ回路を形成する（図６（ａ）参照）。こ
れに伴い、電圧ＶＨ＋に基づき、コイル８１ｃに過渡現
象的に電流が流れ、当該コイル８１ｃに逆起電力が発生
する。この逆起電力は、コイル８１ａのインダクタンス
のため、上昇率を抑制されながら、指数関数的に上昇す
る。

【００４６】換言すれば、ＥＬ素子部１１１への流入電
流（図６（ｂ）にて符号ＩＥＬ参照）及び当該ＥＬ素子
部１１１の端子電圧（図６（ｂ）にて符号ＶＥＬ参照）
が、コイル８１ｃのインダクタンス及びＥＬ素子部１１
１の静電容量のため、上昇率を抑制されながら、位相の
ずれを伴いつつ、指数関数的に上昇する。これにより、
コイル８１ｃに代えて抵抗を接続した場合に生ずるＥＬ
素子部１１１の充電時の衝撃電流の瞬時の立ち上がりが
適正に抑制されることとなる。その結果、コイル８１ｃ
に代えて抵抗を接続した場合に生ずるラジオノイズの発
生が、上記衝撃電流の立ち上がりの抑制により未然に防
止され得る。なお、コイル８１ｃに代えて抵抗を接続し
た場合に生ずる電力損失も低減できるのはもちろんであ
る。

【００４７】また、コイル８１ｃに並列接続したダイオ
ード８１ｄは、ＥＬ素子部１１１への充電電圧が当該Ｅ
Ｌ素子部１１１の駆動電圧を超えないように抑制する役
割を果たす。このため、ＥＬ素子の誤発光を招くことが
ない。また、上述のごとく、コンポジット回路部８２に
おいてＦＥＴ８２ａがオンすると、コイル８２ｃのイン
ダクタンスとＥＬ素子部１１１の静電容量とが過渡現象
的に直列回路を形成する。これに伴い、ＥＬ素子部１１
１の放電電圧及び放電電流が、コイル８２ｃのインダク
タンスとＥＬ素子部１１１の静電容量のため、減少率を
抑制されながら、指数関数的に減少する。

【００４８】これにより、コイル８２ｃに代えて抵抗を
接続した場合に生ずるＥＬ素子部１１１の放電時の衝撃
電流の瞬時の立ち下がりが適正に抑制されることとな
る。その結果、コイル８２ｃに代えて抵抗を接続した場
合に生ずるラジオノイズの発生が、上記衝撃電流の立ち
下がりの抑制により未然に防止され得る。なお、コイル
８２ｃに代えて抵抗を接続した場合に生ずる電力損失も
低減できるのはもちろんである。

【００４９】また、上述のごとく、コイル８１ｃは電源
回路５とＦＥＴ８１ａとの間に接続されている。従っ
て、ＦＥＴ８１ａがオンすると、コイル８１ｃには電圧
ＶＨ−に基づき過渡的に逆起電力が発生する。これに伴
い、ＦＥＴ８１ａにかかる電圧が電圧ＶＨ−よりも大き
く低下するため、当該ＦＥＴ８１ａに流れる電流、即ち
コイル８１ｃとＥＬ素子部１１１との直列回路に流れる
電流が、当該ＦＥＴ８１ａの特性のもと小さく抑制され
る。

【００５０】その結果、コイル８１ｃの過渡的電圧降下
も小さくて済むので、ＥＬ素子１の駆動周波数が高くて
も、コイル８１ｃとしては、そのインダクタンスは、例
えば、数μＨ乃至数１０μＨ程度の小さいもので十分で
ある。よって、市販のコイルで十分に間に合う。また、
コイル８２ｃはＦＥＴ８２ａと接地ラインとの間に接続
されている。従って、ＦＥＴ８２ａがオンすると、コイ
ル８２ｃにはＥＬ素子部１１１の放電電圧に基づき過渡
的に逆起電力が発生する。これに伴い、ＦＥＴ８２ａに
かかる電圧が当該放電電圧よりも大きく低下するため、
当該ＦＥＴ８２ａに流れる電流、即ちコイル８２ｃとＥ
Ｌ素子部１１１との直列回路に流れる電流が、当該ＦＥ
Ｔ８２ａの特性のもと小さく抑制される。

【００５１】その結果、コイル８２ｃの過渡的電圧降下
も小さくて済むので、ＥＬ素子１の駆動周波数が高くて
も、コイル８２ｃとしては、コイル８１ｃと同様、その
インダクタンスは、例えば、数μＨ乃至数１０μＨ程度
の小さいもので十分であって、市販のコイルで十分に間
に合う。以上のような作用効果は、コンポジット回路部
８３、８４においても同様である。（第２実施形態）図７は本発明の第２実施形態を示して
いる。

【００５２】この第２実施形態では、図７（ａ）にて示
すごとく、コンポジット回路部８１において、抵抗Ｒ１
が、コイル８１ｃとダイオード８１ｄとの並列回路とＦ
ＥＴ８１ａのソース端子との間に付加的に接続されてい
る。コンポジット回路部８３においても、抵抗Ｒ１と同
様の抵抗が、コイル８３ｃとダイオード８３ｄとの並列
回路とＦＥＴ８３ａのソース端子との間に付加的に接続
されている。

【００５３】また、コンポジット回路部８２において
は、抵抗Ｒ２が、図７（ａ）にて示すごとく、コイル８
２ｃとＦＥＴ８２ａのソース端子との間に付加的に接続
され、コンポジット回路部８４においても、同様に、抵
抗Ｒ２と同様の抵抗が、コイル８４ｃとＦＥＴ８４ａの
ソース端子との間に付加的に接続されている。その他の
構成は上記第１実施形態と同様である。

【００５４】このように構成した本第２実施形態におい
ては、上記第１実施形態にて述べたと同様にコンポジッ
ト回路部８１のコイル８１ｃに流れる電流は、抵抗Ｒ１
を通りＦＥＴ８１に流入する。このため、ＥＬ素子部１
１１の充電時の衝撃電流の立ち上がりは、抵抗Ｒ１のた
め、上記第１実施形態にて述べた程は抑制されないが、
コイル８１ｃなしで抵抗Ｒ１のみの場合よりも、抑制さ
れる。よって、ラジオノイズの発生を、コイル８１ｃな
しで抵抗Ｒ１のみの場合よりも抑制しつつ抵抗Ｒ１によ
る定電流制御が可能となる。このようなことは、コンポ
ジット回路部８２におけるＥＬ素子部１１１の放電時の
衝撃電流においても同様である。

【００５５】また、以上のようなことは、コンポジット
回路部８３、８４においても同様である。その他の作用
効果は、上記第１実施形態と同様である。図８は、上記
各実施形態の変形例を示している。この変形例において
は、上記各実施形態にて述べた走査電極駆動回路２にお
いて、各ＳＣＲ２１ａ、２１ｂ、２２ａ、２２ｂに代え
て、各ＦＥＴ２１ｅ、２１ｆ、２２ｅ、２２ｆが採用さ
れている。

【００５６】ここで、ＦＥＴ２１ｅのドレイン端子及び
ＦＥＴ２１ｆのソース端子は、走査電極２０１に接続さ
れている。また、ＦＥＴ２１ｅは、そのソース端子にて
ダイオード２１ｃのカソードに接続され、一方、ＦＥＴ
２１ｆは、そのドレイン端子にてダイオード２１ｄのア
ノードに接続されている。また、ＦＥＴ２２ｅのドレイ
ン端子及びＦＥＴ２２ｆのソース端子は、走査電極２０
２に接続されている。また、ＦＥＴ２２ｅは、そのソー
ス端子にてダイオード２２ｃのカソードに接続され、一
方、ＦＥＴ２２ｆは、そのドレイン端子にてダイオード
２２ｄのアノードに接続されている。

【００５７】走査電極駆動回路３においても、走査電極
駆動回路２と同様の変更がなされている。即ち、走査電
極駆動回路３は、上記各ＳＣＲ３１ａ、３１ｂ、３２
ａ、３２ｂに代えて、各ＦＥＴ３１ｅ、３１ｆ、３２
ｅ、３２ｆが採用されている。その他の構成は、上記第
１実施形態或いは第２実施形態と同様である。これによ
っても、上記各実施形態と同様の作用効果を達成でき
る。

【００５８】なお、本発明の実施にあたり、コンポジッ
ト回路部８１乃至８４の各ＦＥＴは、例えば、バイポー
ラトランジスタやＩＧＢＴであってもよい。また、本発
明の実施にあたり、ＥＬ素子１に限ることなく、電池の
充電装置や液晶表示素子等の各種の容量性負荷に本発明
を適用して実施しても、上記各実施形態や変形例と同様
の作用効果を達成できる。

【図面の簡単な説明】

【図１】本発明の第１実施形態を示すＥＬ表示装置を示
す全体構成図である。

【図２】図１のＥＬ素子を示す模式的な断面構成図であ
る。

【図３】図１のＥＬ素子、両走査電極駆動回路、データ
電極駆動回路及び走査側コンポジット回路の構成を示す
回路図である。

【図４】図３の走査電極２０１及びデータ電極４０１と
の関連において各コンポジット回路部、走査電極駆動回
路２の両ＳＣＲ及び両ダイオード並びにデータ電極駆動
回路４の両ＦＥＴとＥＬ素子部１１１との関係を示す回
路本構成図である。

【図５】図４の各回路素子の動作を示すタイミングチャ
ートである。

【図６】（ａ）は、両コンポジット回路部８１、８２と
ＥＬ素子部１１１との関係を示す概略構成図であり、
（ｂ）は、図６（ａ）の構成において、その回路素子の
動作を示すタイミングチャートである。

【図７】（ａ）は、本発明の第２実施形態を示す回路構
成図であり、（ｂ）は、図７（ａ）における回路素子の
作動を示すタイミングチャートである。

【図８】上記各実施形態の変形例をを示す回路構成図で
ある。

【図９】（ａ）及び（ｂ）は、従来のＥＬ表示装置の部
分的構成及びその動作を説明するためのタイミングチャ
ートを示す図である。

【図１０】（ａ）及び（ｂ）は、図９において抵抗を廃
止した構成及びその動作を説明するためのタイミングチ
ャートを示す図である。

【符号の説明】

１…ＥＬ素子、２、３…走査電極駆動回路、４…データ
電極駆動回路、５…電源回路、２１ａ、２１ｂ…サイリ
スタ、８１乃至８４…コンポジット回路部、８１ａ、８
１ａ、８３ａ、８４ａ…ＦＥＴ、８１ｃ、８２ｃ、８３
ｃ、８４ｃ…コイル、８１ｄ、８３ｄ…ダイオード、１
１１、１１２、１２１…ＥＬ素子部、２０１、２０２、
３０１、３０２…走査電極、４０１、４０２…データ電
極、Ｒ１、Ｒ２…抵抗。

───────────────────────────────────────────────────── フロントページの続き (72)発明者二之湯寿典愛知県刈谷市昭和町１丁目１番地株式会社デンソー内Ｆターム(参考） 3K007 AB00 CA01 CB01 DA05 GA02 5C080 AA06 BB05 DD12 EE29 FF12 JJ02 JJ03 JJ04 JJ05 JJ06

Claims

【特許請求の範囲】

【請求項１】容量性負荷（１、１１１、１１２、１２
１、…）と電源（５）との間に接続されて第１制御信号
に基づきオンする充電用トランジスタ（８１ａ、８３
ａ）を有し、この充電用トランジスタのオンにより前記
電源による給電のもと前記容量性負荷を充電する充電系
統（８１、８３）と、前記容量性負荷と接地ラインとの間に接続されて第２制
御信号に基づきオンする放電用トランジスタ（８２ａ、
８４ａ）を有し、この放電用トランジスタのオンにより
前記容量性負荷を前記接地ラインを通して放電させる放
電系統（８２、８４）とを備えて、前記充電系統による充電及び前記放電系統による放電に
応じて前記容量性負荷を駆動する駆動装置において、前記充電系統は、前記充電用トランジスタと前記電源と
の間に接続した充電用コイル（８１ｃ、８３ｃ）を備
え、前記放電系統は、前記放電用トランジスタと前記接地ラ
インとの間に接続した放電用コイル（８２ｃ、８４ｃ）
を備えていることを特徴とする容量性負荷の駆動装置。
【請求項２】複数条の走査電極（２０１、３０１、
…）と、これら複数条の走査電極と交差するように当該
複数条の走査電極に発光層（１４）を介し対向して配置
された複数のデータ電極（４０１、４０２、…）とを備
えて、前記各走査電極と前記各データ電極との各交差位
置にて複数のＥＬ素子部（１１１、１１２、…）を構成
してなるＥＬ素子（１）からなる容量性負荷と、電源（５）からの給電のもと前記複数の走査電極を走査
電圧の印加により線順次走査する走査電極駆動手段
（２、３）と、前記複数の走査電極の走査に同期して、前記複数のデー
タ電極にデータ電圧を印加するデータ電極駆動手段
（４）と、前記電源と前記各ＥＬ素子部との間に前記各対応の走査
電極を介し接続されて第１制御信号に基づきオンする充
電用トランジスタ（８１ａ、８３ａ）を有し、この充電
用トランジスタのオンにより前記電源による給電のもと
前記線順次走査された走査電極に対応する各ＥＬ素子部
を充電する充電系統（８１、８３）と、前記各ＥＬ素子部と接地ラインとの間に前記各対応の走
査電極を介し接続されて第２制御信号に基づきオンする
放電用トランジスタ（８２ａ、８４ａ）を有し、この放
電用トランジスタのオンにより前記線順次走査された走
査電極に対応する各ＥＬ素子部を前記接地ラインを通し
て放電させる放電系統（８２、８４）とを備えて、前記充電系統による充電及び前記放電系統による放電に
応じて前記走査電極駆動手段及び前記データ電極駆動手
段により前記ＥＬ素子においてその複数のＥＬ素子部を
選択的に発光させるように駆動する容量性負荷の駆動装
置において、前記充電系統は、前記充電用トランジスタと前記電源と
の間に接続した充電用コイル（８１ｃ、８３ｃ）を備
え、前記放電系統は、前記放電用トランジスタと前記接地ラ
インとの間に接続した放電用コイル（８２ｃ、８４ｃ）
を備えていることを特徴とする容量性負荷の駆動装置。
【請求項３】前記走査電極駆動手段は、前記充電用ト
ランジスタのオンのもとオンされて前記充電用コイルを
介する前記電源からの電圧を前記線順次走査された走査
電極に印加するサイリスタ（２１ａ、２１ｂ、２２ａ、
２２ｂ）を備えることを特徴とする請求項２に記載の容
量性負荷の駆動装置。
【請求項４】前記充電用コイルに並列接続されたダイ
オード（８１ｄ、８３ｄ）を備えることを特徴とする請
求項１乃至３のいずれか一つに記載の容量性負荷の駆動
装置。
【請求項５】前記電源と前記充電用トランジスタとの
間にて前記充電用コイルに直列接続された充電用抵抗
（Ｒ１）と、前記放電用トランジスタと前記接地ラインとの間にて前
記放電用コイルに直列接続された放電用抵抗（Ｒ２）と
を備えることを特徴とする請求項１乃至４のいずれか一
つに記載の容量性負荷の駆動装置。