JP4438006B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP4438006B2
JP4438006B2 JP2007094715A JP2007094715A JP4438006B2 JP 4438006 B2 JP4438006 B2 JP 4438006B2 JP 2007094715 A JP2007094715 A JP 2007094715A JP 2007094715 A JP2007094715 A JP 2007094715A JP 4438006 B2 JP4438006 B2 JP 4438006B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
chip
dams
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007094715A
Other languages
English (en)
Other versions
JP2008252026A (ja
Inventor
吉浩 佐伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2007094715A priority Critical patent/JP4438006B2/ja
Priority to US12/073,494 priority patent/US7804161B2/en
Publication of JP2008252026A publication Critical patent/JP2008252026A/ja
Application granted granted Critical
Publication of JP4438006B2 publication Critical patent/JP4438006B2/ja
Priority to US12/805,914 priority patent/US8432025B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/381Auxiliary members
    • H10W72/387Flow barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/921Structures or relative sizes of bond pads
    • H10W72/923Bond pads having multiple stacked layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/941Dispositions of bond pads
    • H10W72/9415Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置及び半導体装置の製造方法に関し、特に、基板に半導体チップをフリップチップ実装した半導体装置及び半導体装置の製造方法に関する。
近年、電子機器の高機能化や軽薄短小化の要求に伴って電子部品の高密度集積化や高密度実装化が進み、それにつれてフリップチップ実装を用いたMCM(マルチチップモジュール)又はSIP(システムインパッケージ)タイプの半導体装置が主流になりつつある。この種の半導体装置の中には、インターポーザと称される実装基板に半導体チップをフリップチップ実装した構成を採用したものがある。
図9は従来の半導体装置(例えば、特許文献1参照)の構成を示すもので、図中(A)はその平面図、(B)はその断面図である。図示した半導体装置900は、実装基板910、チップ903、ダム905、バンプ901、液状樹脂層904によって構成されるものである。チップ903は、チップ実装領域の所定の辺と当該所定の辺に対応するダム905との間の距離L10が、前記チップ実装領域の他の辺と当該他の辺に対応するダム905との間の距離L12よりも長いことを特徴とするものである。
特開2005−276879公報
液状樹脂は前記L10を表す領域に滴下され、チップ903と基板910との間の微小な空間に毛細管現象により引き込まれ、充填され、液状樹脂層904を形成する。
しかしながら、前記微小な空間に充填され、尚且つチップの側面を覆うように、さらに液状樹脂を滴下すると、液状樹脂がダム905を乗り越え、電極パッド901まで到達し、さらには基板の側面にも流出する恐れがある。
これを解決するためには、前記L10、及び前記L12の距離をさらに大きくする必要があり、その分だけ実装基板910の外形サイズが大きくなってしまう。
また、チップがフリップチップ実装により何段にも積層されると、液状樹脂の滴下量をさらに増加させなければならず、ゆえに、液状樹脂の流出を防止するため、実装基板910の外形サイズをさらに大きくする結果となってしまう。
本発明は、前記問題点に鑑みなされたものであり、以下の目的を達成することを課題とする。
即ち、本発明の目的は、液状樹脂の流出を防止し、基板を縮小することができる半導体装置及び半導体装置の製造方法を提供することにある。
本発明者は鋭意検討した結果、下記の半導体装置を用いることにより、上記問題を解決できることを見出し、上記目的を達成するに至った。
即ち、本発明の半導体装置は、基板上の実装領域に設けられ、該基板の面方向の形状が四辺を有する矩形状の平面視矩形状チップと、前記平面視矩形状チップの下部及び側面に設けられた液体樹脂層と、前記平面視矩形状チップの前記液体樹脂層の設けられた第1の側面側の前記基板上に設けられ、該第1の側面側から離れる方向へ向かって該第1の側面に対して並列に配列され、前記平面視矩形状チップの前記四辺の内の該第1の側面を構成する第1の辺の延伸方向に長い長尺状であり、該第1の辺の延伸方向の一端部から他端部に渡る領域の内の該第1の辺の延伸方向の両端部が該第1の側面に最も近くなるように屈曲または湾曲し、且つ前記一端部から他端部に渡る長さが該第1の側面から離れるほど長い複数の第1のダムと、を備えた半導体装置である。
本発明の半導体装置によると、複数の第1のダムを形成することにより、液状樹脂の滴下量が増加しても、液状樹脂が基板の外部に流出させず、ゆえに、基板サイズを縮小することができる。
また、本発明の半導体装置は、前記複数の第1のダムは、互いに同じ高さであることがよい。また、本発明の半導体装置は、前記複数の第1のダムの間隔と、該第1のダムの幅と、が同じであることが良い。また、本発明の半導体装置は、前記複数の第1のダムは、前記第1の辺の延伸方向の一端部から他端部に渡る領域の内の該第1の辺の延伸方向の両端部が前記第1の側面に最も近くなるように屈曲または湾曲した、コの字状、三角状、または円弧状であることがよい。
本発明の半導体装置は、前記複数の第1のダムは、前記平面視矩形状チップの前記四辺の内の前記第1の辺と、該第1の辺に対応する前記基板の端部との間の距離が、該平面視矩形状チップの前記四辺の内の該第1の辺以外の他の辺と該他の辺に対応する前記基板の端部との間の距離よりも長い領域に設けられていることが好ましい。このため、上記効果に加え、アンダーフィル材を滴下する位置を広く設けることにより、平面視矩形状チップが複数枚積層されているような場合であっても、十分な液状樹脂層を形成することができる。
また、請求項1に係る発明によれば、液状樹脂の滴下量を増やしても、複数のダムにより形成される開口部で表面張力が発生し、液状樹脂が上方に盛り上がるため、液状樹脂の流出を防ぐことができる。また、チップが複数段形成されている場合でも、最上段のチップとその直下のチップとの隙間にも液状樹脂を充填することができる。さらに、毛細管現象によりチップと基板との隙間に引き込まれた液状樹脂と、チップ周囲から引き込まれる液状樹脂と、により発生するボイドを抑制することができる。また、前記基板上に、複数の前記平面視矩形状チップが実装されていてもよい。このように、チップが複数段形成されている場合でも、最上段のチップとその直下のチップとの隙間にも液状樹脂を充填することができる。
前記複数の第1のダムの間隔は、該第1のダムの幅の150%〜500%であることがよい。このため、液状樹脂を滴下する位置を容易に設定することができ、液状樹脂をチップ実装領域に均一に広がりの流出を防ぐことができる。
また、前記第1のダムの、前記一端部と他端部とを結ぶ直線を前記第1の辺に投影したときの長さは、該第1の辺の延伸方向の長さより短いことが良い。このため、ダムが占有する領域を最小限することができるため、基板のサイズを縮小することができる。
また、前記平面視矩形状チップにおける前記四辺の内の前記第1の辺に連続する辺と、該連続する辺に対応する前記基板の端部との間の、該基板上の領域に設けられ、該連続する辺の延伸方向に長い長尺状の単数または複数の第2のダムを備えることが良い。また、前記平面視矩形状チップにおける前記四辺の内の、前記第1の辺に対向する辺と、該対向する辺に対応する前記基板の端部との間の、該基板上の領域に設けられ、該対向する辺の延伸方向に長い長尺状の単数または複数の第3のダムを備えることがよい。
このため、毛細管現象により、パッドと基板との隙間に引き込まれた液状樹脂が、液状樹脂を滴下した箇所とは異なる箇所に広がることを防止することができる。
また、本発明の半導体の製造方法は、基板上にポリイミド膜を形成する工程と、前記ポリイミド膜を、マスクを介して露光し、前記基板の面方向の形状が四辺を有する矩形状の平面視矩形状チップを該基板の実装領域に実装したときの該平面視矩形状チップの前記四辺の内の一辺に連続する第1の側面側から離れる方向へ向かって該第1の側面に対して並列に該基板上に配列され、前記平面視矩形状チップの前記四辺の内の該第1の側面を構成する第1の辺の延伸方向に長い長尺状であり、該第1の辺の延伸方向の一端部から他端部に渡る領域の内の該第1の辺の延伸方向の両端部が該第1の側面に最も近くなるように屈曲または湾曲し、且つ前記一端部から他端部に渡る長さが該第1の側面から離れるほど長くなるように複数の第1のダムを形成し、該形成した前記複数の第1のダムを硬化させる工程と、前記基板上の前記実装領域に前記平面視矩形状チップを実装する工程と、前記複数の第1のダムの内の最も前記第1の側面に近い第1のダムの内周側の前記基板上の領域に液状樹脂を滴下する工程と、を備えた半導体装置の製造方法である。
本発明によれば、液状樹脂の流出を防止し、基板を縮小することができる半導体装置を提供することができる。
以下に、本発明の半導体装置の最良の形態について、図面により説明する。なお、重複する説明は省略する場合がある。
<半導体装置>
本発明の半導体装置は、基板上の実装領域に設けられた平面視矩形状チップと、前記平面視矩形状チップの下部及び側面に設けられた液状樹脂層と、前記平面視矩形状チップの側面に沿うように基板上に形成された複数のダムと、を備える。
これらの中でも好ましい態様としては、前記複数のダムは、前記平面視矩形状チップの所定の辺と該所定の辺に対応する前記基板の端部との間の距離が、前記平面視矩形状チップの他の辺と該他の辺に対応する前記基板の端部との間の距離よりも長い領域に設けられている。
ここで、「前記平面視矩形状チップの所定の辺と該所定の辺に対応する前記基板の端部との間の距離」とは、例えば、図1中のL1を表す。具体的には、平面視矩形状チップのいずれか一つの辺と、該一つの辺に対応する平面視矩形状基板の辺と、の距離を示す。
「前記平面視矩形状チップの他の辺と該他の辺に対応する前記基板の端部との間の距離」とは、例えば、図1中のL2を表す図1前記平面視矩形状チップの他の辺と該他の辺に対応する前記基板の端部との間の距離を示す。具体的には、前記いずれか一つの辺とは異なる辺と、該異なる辺と対応する平面視矩形上基板の辺と、の距離を示す。
「前記平面視矩形状チップの所定の辺と該所定の辺に対応する前記基板の端部との間の距離が、前記平面視矩形状チップの他の辺と該他の辺に対応する前記基板の端部との間の距離よりも長い領域」とは、L1で表される領域を示す。
この領域を有することにより、液状樹脂を滴下する位置を容易に設定することができ、液状樹脂を滴下する際の漏れ等を抑制することができる。
「前記平面視矩形状チップの側面に沿うように形成された複数のダム」とは、図8に示すように、ダム76の一方の端部と他方の端部とを結ぶ直線と、該直線に隣接する前記平面視矩形状チップ72の辺と、が平行であるか、又はそれらの二つの辺を延長した時のなす角度θが、0°以上45°以下であるように、形成された複数のダムを示す。
以下に、各構成部分である、複数のダム、及びチップについて詳述する。
〔複数のダム〕
本発明の半導体装置は、複数のダムを有する。ダムを複数設けることにより、液状樹脂の充填量が多くなっても、複数のダムにより基板の周りに液状樹脂が流出しない。さらには、図1(B)のように、チップが複数段積層されている場合でも、液状樹脂の表面張力により、上層部のチップ間の隙間13にも液状樹脂を充填することが可能となり、液状樹脂層15を形成することができる点で好ましい。
以下に、複数のダムの形状、長さ、高さ、後述するチップと隣接するダムとの距離、複数のダムのピッチ、材質について詳述する。
−形状−
複数のダムの形状は、図2(A)に示すように、それぞれ開口部27がチップ側に向くように配置されていることが好ましく、それぞれ直線状であることが好ましい。
開口部27を有するような形状とは、例えば、図2(A)で示すようなコの字形状、図4に示すような円弧形状、図5に示すような三角形状であってもよい。つまり、開口部27がチップ側に向くように配置されているため、この開口部27に液状樹脂を滴下しても、液状樹脂が表面張力により高さ方向に盛り上がるので、図3(B)で示すように、チップが複数段形成されていても上層部に液状樹脂が到達し、液状樹脂層25を形成することができる点で好ましい。
−長さ−
複数のダムは、それぞれのダムの端部を結ぶ直線の距離が、該ダムに対応する前記チップの辺の長さ以下であることを特徴とする。
つまり、例えば、図2(A)に示すように、ダム26がコの字形状である場合には、基板の端部側に位置するダム26の端部と端部とを結ぶ直線の距離L3がチップ22のダム26に対応する辺より長いことが好ましい態様として挙げられる。ここで、端部とは、図2(A)で説明すると、ダム26の内周面側の角部を表す。
また、図8のように、複数のダム76が、チップ72のダム76と隣接する辺と平行ではない場合におけるダム76の長さは、ダム76の長さのcosθであるL4を表す。
−高さ−
ダムの高さは、液状樹脂の流出を防止する観点から、定義される。具体的には、基板の底面からチップの上面までの高さが560μmのとき、ダムの高さは3μm以上であることが挙げられる。
また、ダムが複数存在する場合には、チップに近いダムが高くなるようにしてもよく、チップに近いダムを低くするようにしてもよく、複数のダムのいずれも同じ高さであることが挙げられる。これらの中でも、製造を容易にする観点から、複数のダムのいずれも同じ高さであることが好ましい。
−幅−
図1に示すように、ダム16の幅Wは、ダムの下地に対する密着強度の観点から、Min.幅が定義される。特に、後述するダム16の間隔と同一であることが好ましい。
−チップと隣接するダムとの距離、複数のダムのピッチ−
本発明の半導体装置は、チップと、チップと隣接するダムと、の間隔は、ダムの幅の400%〜44000%であることが好ましい。
また、複数のダムのピッチが、前記ダムの幅の150%以上500%以下であることが好ましい。
図1(B)に示すように、チップ12と、チップ12と隣接するダム16と、の間隔L5は、液状樹脂を滴下する際、液滴がチップ12に接しないように滴下することができる観点から、前記ダム16の幅Wの400%以上44000%以下であることが好ましい。
複数のダム16のピッチL6は、毛細管現象の観点から、前記ダム16の幅Wの150%以上500%以下であることが好ましく、200%であることが特に好ましい。
−位置−
ダムが配置される位置は、図1に示すように、所定の辺(以下、適宜、「供給辺」と称する)と該所定の辺に対応する基板10の端部との長さL1で表される領域に形成され、この領域に液状樹脂を供給する態様が挙げられる。本発明の半導体装置において、好ましい態様としては、図6に示すように、前記所定の辺以外の他の辺と、前記他の辺に対応する基板50の端部との間にも単数、又は複数のダム(以下、適宜、「第1補助ダム」と称する)が設けられていることが挙げられる。ダムを形成する位置としては、供給辺に対辺に単数又は複数のダム59を形成することが挙げられ、供給辺と直行する辺にも単数又は複数のダム58を形成することが挙げられる。より好ましい態様としては、供給辺の対辺、及び供給辺と直行する辺に単数又は複数のダム58、59を形成することが挙げられる。また、これらの第1補助ダム58、59の形状は、直線状であっても、開口部54を有するような形状であってもよく、開口部54を有する場合には、該開口部54がチップ52側に向くように形成されていることが好ましい。
これは、チップ52と基板50との隙間に引き込まれた液状樹脂が、チップ52から流出した後に、チップ52周辺を液状樹脂で覆いやすくするためである。具体的には、図6(B)に示すように、チップ52から流出した液状樹脂55がダム58に沿って広がり、チップ52の外周部を覆うことにより液状樹脂層を形成することができる。
特に好ましい態様としては、図7に示すように、基板60の外周部をさらにダム65(以下、適宜、「第2補助ダム」と称する)で覆う形態であることが挙げられる。これは、基板60上に形成されたすべてのダム66、68、及び69を乗り越えて基板60上に流出しても、基板60の側面に第2補助ダム65を設けていることにより、基板60の側面等に流出することを防止することができる。
これらの第1補助ダム、及び第2補助ダムの高さ、幅は、前述の内容と同様である。
−材質−
ダムの材質は、製造の容易さの観点から、ポリイミド、ソルダーレジスト 等の有機材料、SiO、SiN等の無機材料、Cu、Al、Ni,Au等の金属材料であることが挙げられる。これらの中でも、ポリイミドが好ましい態様として挙げられる。
[チップ]
本発明の半導体装置は、配線及びバンプが形成されたチップ12を有する。
チップ12は、半導体装置の小型化、高密度化等を考慮して、フリップチップ実装することが好ましい。フリップチップ実装とは、例えば、図1(B)、図2(B)のように、チップ表面に形成された突起電極(以下、適宜、「バンプ」と称する)が、バンプ13を下に向けて直接電気的に接続する実装方法を表す。
基板10とチップ12との隙間、及びチップ12間の隙間13は、液状樹脂が毛細管現象により引き込まれるような隙間であることが好ましく、10μm以上30μm以下であることが好ましい。
また、チップは、基板上に実装されていてもよく、回路基板、または半導体素子等であってもよい。例えば、これらの表面に設けられたパッドとチップのパッドとが電気的に接続されている形態を有するものであってもよい。
<半導体装置の製造方法>
本発明の半導体装置の製造方法は、例えば、以下のように製造することができる。例として、図7の製造工程の概略を説明する。
まず、回路基板上にポリイミド膜を形成し、図7に示すように、所定の位置、及び所定の形状にダムが配置されるように、マスクで露光後、従来の形成技術によりダムを形成し、その後、槽内で硬化処理を行い、ダムを硬化させる。
次に、回路基板上に、チップをフリップチップ接続する。
最後に、回路基板の供給辺に液状樹脂を滴下することで、チップと回路基板との間を液状樹脂にて充填する。
以上の工程により、本発明の半導体装置を製造することができる。
以上のように、本発明の半導体装置は、所定形状のダムを所定の位置に複数配置しているため、液状樹脂の流出を防止し、流出を防止することができるために基板のサイズを無駄に大きくすることなく、基板を縮小することができる。
なお、本実施形態は、限定的に解釈されるものではなく、本発明の要件を満足する範囲内で実現可能であることは、言うまでもない。
(A)は、本発明の実施形態における半導体装置の上面図であり、(B)は、本発明の実施形態における(A)に示した半導体装置のA−A断面図である。 (A)は、本発明の実施形態における半導体装置の上面図であり、(B)は、本発明の実施形態における(A)に示した半導体装置のA−A断面図である。 (A)は、本発明の実施形態における半導体装置に液状樹脂を滴下した上面図であり、(B)は、本発明の実施形態における(A)に示した液状樹脂を滴下した半導体装置のA−A断面図である。 本発明の実施形態における半導体装置の上面図である。 本発明の実施形態における半導体装置の上面図である。 (A)は、本発明の実施形態における半導体装置の上面図であり、(B)は、液状樹脂の流動方向を表した図である。 本発明の実施形態における半導体装置の上面図である。 本発明の実施形態における半導体装置の上面図である。 (A)は、従来技術の半導体装置の上面図であり、(B)は、従来技術の実施形態における(A)に示した半導体装置のA−A断面図である。
符号の説明
10、20、30、40、50、60、70 基板
12、22、32、42、52、62、72 チップ
13、23 隙間
14、24 突起電極(バンプ)
15、25 液状樹脂層
16、26、36、46、56、66、76 ダム
55 液状樹脂
58、59、68、69 ダム(第1補助ダム)
65 ダム(第2補助ダム)
27、34、44、54、64 開口部
100、200、300、400、500、600、700 半導体装置

Claims (11)

  1. 基板上の実装領域に設けられ、該基板の面方向の形状が四辺を有する矩形状の平面視矩形状チップと、
    前記平面視矩形状チップの下部及び側面に設けられた液体樹脂層と、
    前記平面視矩形状チップの前記液体樹脂層の設けられた第1の側面側の前記基板上に設けられ、該第1の側面側から離れる方向へ向かって該第1の側面に対して並列に配列され、前記平面視矩形状チップの前記四辺の内の該第1の側面を構成する第1の辺の延伸方向に長い長尺状であり、該第1の辺の延伸方向の一端部から他端部に渡る領域の内の該第1の辺の延伸方向の両端部が該第1の側面に最も近くなるように屈曲または湾曲し、且つ前記一端部から他端部に渡る長さが該第1の側面から離れるほど長い複数の第1のダムと、
    を備えた半導体装置。
  2. 前記複数の第1のダムは、互いに同じ高さである請求項1に記載の半導体装置。
  3. 前記複数の第1のダムの間隔と、該第1のダムの幅と、が同じである請求項1または請求項2に記載の半導体装置。
  4. 前記複数の第1のダムの間隔は、該第1のダムの幅の150%〜500%である請求項1または請求項2に記載の半導体装置。
  5. 前記第1のダムは、前記第1の辺の延伸方向の一端部から他端部に渡る領域の内の該第1の辺の延伸方向の両端部が前記第1の側面に最も近くなるように屈曲または湾曲した、コの字状、三角状、または円弧状である請求項1〜請求項4の何れか1項に記載の半導体装置。
  6. 前記第1のダムの、前記一端部と他端部とを結ぶ直線を前記第1の辺に投影したときの長さは、該第1の辺の延伸方向の長さより短い請求項1〜請求項5の何れか1項に記載の半導体装置。
  7. 前記複数の第1のダムは、前記平面視矩形状チップの前記四辺の内の前記第1の辺と、該第1の辺に対応する前記基板の端部との間の距離が、該平面視矩形状チップの前記四辺の内の該第1の辺以外の他の辺と該他の辺に対応する前記基板の端部との間の距離よりも長い領域に設けられている請求項1〜請求項6の何れか1項に記載の半導体装置。
  8. 前記平面視矩形状チップにおける前記四辺の内の前記第1の辺に連続する辺と、該連続する辺に対応する前記基板の端部との間の、該基板上の領域に設けられ、該連続する辺の延伸方向に長い長尺状の単数または複数の第2のダムを備えたことを特徴とする請求項1〜請求項7の何れか1項に記載の半導体装置。
  9. 前記平面視矩形状チップにおける前記四辺の内の、前記第1の辺に対向する辺と、該対向する辺に対応する前記基板の端部との間の、該基板上の領域に設けられ、該対向する辺の延伸方向に長い長尺状の単数または複数の第3のダムを備えたことを特徴とする請求項1〜請求項8の何れか1項に記載の半導体装置。
  10. 前記基板上に、複数の前記平面視矩形状チップが実装されたことを特徴とする請求項1〜請求項9の何れか1項に記載の半導体装置。
  11. 基板上にポリイミド膜を形成する工程と、
    前記ポリイミド膜を、マスクを介して露光し、前記基板の面方向の形状が四辺を有する矩形状の平面視矩形状チップを該基板の実装領域に実装したときの該平面視矩形状チップの前記四辺の内の一辺に連続する第1の側面側から離れる方向へ向かって該第1の側面に対して並列に該基板上に配列され、前記平面視矩形状チップの前記四辺の内の該第1の側面を構成する第1の辺の延伸方向に長い長尺状であり、該第1の辺の延伸方向の一端部から他端部に渡る領域の内の該第1の辺の延伸方向の両端部が該第1の側面に最も近くなるように屈曲または湾曲し、且つ前記一端部から他端部に渡る長さが該第1の側面から離れるほど長くなるように複数の第1のダムを形成し、該形成した前記複数の第1のダムを硬化させる工程と、
    前記基板上の前記実装領域に前記平面視矩形状チップを実装する工程と、
    前記複数の第1のダムの内の最も前記第1の側面に近い第1のダムの内周側の前記基板上の領域に液状樹脂を滴下する工程と、
    を備えた半導体装置の製造方法。
JP2007094715A 2007-03-30 2007-03-30 半導体装置及び半導体装置の製造方法 Active JP4438006B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007094715A JP4438006B2 (ja) 2007-03-30 2007-03-30 半導体装置及び半導体装置の製造方法
US12/073,494 US7804161B2 (en) 2007-03-30 2008-03-06 Semiconductor device and dam for resin
US12/805,914 US8432025B2 (en) 2007-03-30 2010-08-24 Semiconductor device and plurality of dams

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007094715A JP4438006B2 (ja) 2007-03-30 2007-03-30 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008252026A JP2008252026A (ja) 2008-10-16
JP4438006B2 true JP4438006B2 (ja) 2010-03-24

Family

ID=39792862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007094715A Active JP4438006B2 (ja) 2007-03-30 2007-03-30 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (2) US7804161B2 (ja)
JP (1) JP4438006B2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101483274B1 (ko) * 2008-10-23 2015-01-16 삼성전자주식회사 반도체 패키징 장치
JP5579402B2 (ja) * 2009-04-13 2014-08-27 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法並びに電子装置
US8828806B2 (en) 2009-06-01 2014-09-09 Shin-Etsu Chemical Co., Ltd. Dam composition for use with multilayer semiconductor package underfill material, and fabrication of multilayer semiconductor package using the same
US8952552B2 (en) * 2009-11-19 2015-02-10 Qualcomm Incorporated Semiconductor package assembly systems and methods using DAM and trench structures
JP5625340B2 (ja) * 2009-12-07 2014-11-19 富士通セミコンダクター株式会社 半導体装置とその製造方法
DE102010031945A1 (de) * 2010-07-22 2012-01-26 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
US8440543B2 (en) * 2011-09-19 2013-05-14 Teledyne Scientific & Imaging, Llc Hybrid circuit structure and partial backfill method for improving thermal cycling reliability of same
JP5962285B2 (ja) * 2012-07-19 2016-08-03 日亜化学工業株式会社 発光装置およびその製造方法
US10192810B2 (en) * 2013-06-28 2019-01-29 Intel Corporation Underfill material flow control for reduced die-to-die spacing in semiconductor packages
KR20150025994A (ko) * 2013-08-30 2015-03-11 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 제조 방법
JP2015119077A (ja) * 2013-12-19 2015-06-25 ソニー株式会社 半導体装置およびその製造方法
TWI548005B (zh) * 2014-01-24 2016-09-01 環旭電子股份有限公司 選擇性電子封裝模組的製造方法
US9691746B2 (en) 2014-07-14 2017-06-27 Micron Technology, Inc. Methods of manufacturing stacked semiconductor die assemblies with high efficiency thermal paths
US9607959B2 (en) * 2014-08-27 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging device having plural microstructures disposed proximate to die mounting region
TWI669810B (zh) * 2014-09-11 2019-08-21 日商索尼半導體解決方案公司 Solid-state imaging device, imaging device, electronic device, and semiconductor device
US9972557B2 (en) * 2014-12-11 2018-05-15 Stmicroelectronics Pte Ltd Integrated circuit (IC) package with a solder receiving area and associated methods
EP4362378A3 (en) 2015-08-13 2024-07-03 Huawei Technologies Co., Ltd. Uplink reference signal transmission method, user terminal, and base station
JP6591234B2 (ja) * 2015-08-21 2019-10-16 ルネサスエレクトロニクス株式会社 半導体装置
US9842788B2 (en) 2015-12-31 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill control structures and method
US11676929B2 (en) 2016-10-21 2023-06-13 Sony Semiconductor Solutions Corporation Electronic substrate and electronic apparatus
WO2018074581A1 (ja) * 2016-10-21 2018-04-26 ソニーセミコンダクタソリューションズ株式会社 電子基板、および電子装置
US10586716B2 (en) * 2017-06-09 2020-03-10 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US10529637B1 (en) 2018-10-31 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method of forming same
KR102570902B1 (ko) * 2018-11-23 2023-08-25 삼성전자주식회사 반도체 패키지
US11443997B2 (en) 2020-07-20 2022-09-13 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
US12400990B2 (en) 2021-08-17 2025-08-26 Samsung Electronics Co., Ltd. Semiconductor package
KR20230075165A (ko) * 2021-11-22 2023-05-31 삼성전자주식회사 반도체 패키지

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258357A (ja) * 1988-08-24 1990-02-27 Hitachi Ltd ピングリッドアレイ型半導体装置
JPH02130857A (ja) * 1988-11-10 1990-05-18 Ibiden Co Ltd 半導体塔載用基板及びその製造方法
JP2513033B2 (ja) * 1989-06-15 1996-07-03 日本電気株式会社 半導体装置
JPH0325965A (ja) * 1989-06-23 1991-02-04 Fuji Electric Co Ltd 半導体装置
US5175612A (en) * 1989-12-19 1992-12-29 Lsi Logic Corporation Heat sink for semiconductor device assembly
US5202577A (en) * 1990-02-06 1993-04-13 Dai Nippon Printing Co., Ltd. Leadframe having a particular dam bar
JPH04146654A (ja) * 1990-10-09 1992-05-20 Shindengen Electric Mfg Co Ltd 半導体装置とその製造方法
JP2546431B2 (ja) * 1990-10-29 1996-10-23 日本電気株式会社 フィルムキャリアテープ
JPH04290252A (ja) * 1991-03-19 1992-10-14 Nec Corp 混成集積回路
JPH07112028B2 (ja) * 1992-11-30 1995-11-29 日本電気株式会社 半導体チップの実装方法
JP3032964B2 (ja) * 1996-12-30 2000-04-17 アナムインダストリアル株式会社 ボールグリッドアレイ半導体のパッケージ及び製造方法
JP3285815B2 (ja) * 1998-03-12 2002-05-27 松下電器産業株式会社 リードフレーム,樹脂封止型半導体装置及びその製造方法
US6291264B1 (en) * 2000-07-31 2001-09-18 Siliconware Precision Industries Co., Ltd. Flip-chip package structure and method of fabricating the same
US6459144B1 (en) * 2001-03-02 2002-10-01 Siliconware Precision Industries Co., Ltd. Flip chip semiconductor package
US6570259B2 (en) * 2001-03-22 2003-05-27 International Business Machines Corporation Apparatus to reduce thermal fatigue stress on flip chip solder connections
JP3893301B2 (ja) * 2002-03-25 2007-03-14 沖電気工業株式会社 半導体装置の製造方法および半導体モジュールの製造方法
TW544894B (en) * 2002-04-10 2003-08-01 Siliconware Precision Industries Co Ltd Chip carrier with dam bar
JP3544970B2 (ja) * 2002-09-30 2004-07-21 沖電気工業株式会社 Cofテープキャリア、半導体素子、半導体装置
JP2004179576A (ja) 2002-11-29 2004-06-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP4437014B2 (ja) * 2003-04-25 2010-03-24 パナソニック株式会社 電子回路装置
JP2006351559A (ja) * 2003-06-23 2006-12-28 Shinko Electric Ind Co Ltd 配線基板および配線基板への半導体チップ実装構造
JP4415717B2 (ja) 2004-03-23 2010-02-17 ソニー株式会社 半導体装置及びその製造方法
US7148560B2 (en) * 2005-01-25 2006-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. IC chip package structure and underfill process
JP2006294986A (ja) 2005-04-13 2006-10-26 Fuji Photo Film Co Ltd 基板実装構造、及び、カメラモジュール
JP3828917B1 (ja) * 2005-05-24 2006-10-04 日東電工株式会社 配線回路基板

Also Published As

Publication number Publication date
US7804161B2 (en) 2010-09-28
US8432025B2 (en) 2013-04-30
US20100320581A1 (en) 2010-12-23
JP2008252026A (ja) 2008-10-16
US20080237895A1 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
JP4438006B2 (ja) 半導体装置及び半導体装置の製造方法
KR101578175B1 (ko) 배선 기판 및 반도체 장치
TWI361482B (en) Flip-chip semiconductor package structure and package substrate applicable thereto
CN100508177C (zh) 半导体器件
JP4415717B2 (ja) 半導体装置及びその製造方法
JP4441545B2 (ja) 半導体装置
US8378482B2 (en) Wiring board
CN104009012B (zh) 半导体芯片和半导体器件
TWI527186B (zh) 半導體封裝及其製造方法
JP5243735B2 (ja) 回路基板及び半導体装置
TWI390685B (zh) 半導體元件封裝基板及半導體元件封裝結構
JP5117371B2 (ja) 半導体装置およびその製造方法
JP5015065B2 (ja) 配線基板
JP4437014B2 (ja) 電子回路装置
US20170053846A1 (en) Semiconductor device
JP4760361B2 (ja) 半導体装置
JP3997903B2 (ja) 回路基板および半導体装置
JP2009188275A (ja) 半導体チップ、半導体装置、半導体装置の製造方法、および液晶モジュール
TWI567910B (zh) 薄膜覆晶封裝體及薄膜封裝基板
JP2017157642A (ja) 実装構造及びモジュール
JP2007189005A (ja) 半導体装置の実装構造
TW201306203A (zh) 避免銲料橋接金屬柱之半導體封裝構造
KR20100025436A (ko) 플립칩 패키지 및 그 제조방법
TW201113964A (en) Method for manufacturing semiconductor device
JP5050431B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080811

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090130

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4438006

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250