JPH0325965A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0325965A JPH0325965A JP16134089A JP16134089A JPH0325965A JP H0325965 A JPH0325965 A JP H0325965A JP 16134089 A JP16134089 A JP 16134089A JP 16134089 A JP16134089 A JP 16134089A JP H0325965 A JPH0325965 A JP H0325965A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- copper layer
- soldered
- projecting parts
- parts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、容器の熱良導性の底坂上に固定される絶縁板
の表面に金属層の接続導体部を有し、その接続導体部に
絶縁板上に支持される半導体素体の上面１ｔ８ｉとの接
続導線の端部が結合され、容器外に引き出される外部端
子の端部がはんだ付けされる半導体装置に関する． 〔従来の技術〕 熱良導性の底坂上に絶縁板をはさんで固定される半導体
素体の上面電極と外部端子の接続を絶縁板上の接ｙｔ４
体部を介して行う際、接続導体部をアルミナなどからな
る絶縁板の表面に張られた銅などの金属層のパターンに
よって形或することが行われる，このために、例えばＤ
Ｂ Ｃ （ＤｉｒｅｃｔＢＮＤＩＮＧ Ｃｏρｐｅ
ｒ） ！＆板と呼ばれる銅張りセラミックｉ＆板が用い
られる。これら、銅層のパターンはエフチングによって
任意に形或できる利点がある。
の表面に金属層の接続導体部を有し、その接続導体部に
絶縁板上に支持される半導体素体の上面１ｔ８ｉとの接
続導線の端部が結合され、容器外に引き出される外部端
子の端部がはんだ付けされる半導体装置に関する． 〔従来の技術〕 熱良導性の底坂上に絶縁板をはさんで固定される半導体
素体の上面電極と外部端子の接続を絶縁板上の接ｙｔ４
体部を介して行う際、接続導体部をアルミナなどからな
る絶縁板の表面に張られた銅などの金属層のパターンに
よって形或することが行われる，このために、例えばＤ
Ｂ Ｃ （ＤｉｒｅｃｔＢＮＤＩＮＧ Ｃｏρｐｅ
ｒ） ！＆板と呼ばれる銅張りセラミックｉ＆板が用い
られる。これら、銅層のパターンはエフチングによって
任意に形或できる利点がある。
第２図はそのようなＤＢＣ基板のパターンを示す。六角
形のＤＢＣ基板ｌの表面に銅層パターン２，３，４．５
が形威されている．各パターン間および基板縁部との間
には絶縁距離が確保されている．銅層パターン２の上に
は半導体チフプ６がろう付されている．銅層パターン３
は半導体チップ６の上面の電極、例えばエミンタ電極と
、また銅層パターン４は半導体チフブ６の上面の他の１
ｉ極、例えばベース電極とそれぞれ複数のアルミニウム
線７の超音波溶接などによるボンディングによって接続
されている。そして、銅パターン３，４の両端にそれぞ
れ外部引き出し端子８がはんだ付けされている。外部引
き出し端子８の他端は容器外でエミ，タ端子あるいはベ
ース端子を形戊する。外部引出し端子が接続されない銅
層パターン５は、図示しない半導体チップ６の上面の！
極間の接続などに用いられる． 〔発明が解決しようとする課題〕 第２図に示したような半導体装置において、銅層パター
ン３．４に外部引き出し端子８のはんだ付けの際、はん
だ量が少なすぎると接合が不完全で端子取れが起こるお
それがあり、逆にはんだ量が多すぎると余分のはんだが
流れ、ボンディングされた導線７まで達して導線切れが
起こるおそれがあるので、はんだ量を適正値に管理しな
ければならなかった． 本発明の目的は、はんだ量を厳密に適正値に管理する手
数を省き、はんだ量が多すぎても他の部分にはんだが流
れて障害を起こすことのない半導体装置を提供すること
にある． 〔課題を解決するための手段〕 上記の目的を達成するために、本発明は、容器の熱良導
性底板上に固定される絶縁板の表面に金属層の接続導体
部を有し、その接続導体部に′Ｓｆ！３縁坂上に支持さ
れる半導体素体の上面電極との接続導線の端部が結合さ
れ、容器外に引き出される外部端子の端部がはんだ付け
される半導体装置において、接Ｖｔ導体部の金属層が外
部端子の端部のはんだ付けされる個所の近傍に張り出し
た部分を有ずるものとする。
形のＤＢＣ基板ｌの表面に銅層パターン２，３，４．５
が形威されている．各パターン間および基板縁部との間
には絶縁距離が確保されている．銅層パターン２の上に
は半導体チフプ６がろう付されている．銅層パターン３
は半導体チップ６の上面の電極、例えばエミンタ電極と
、また銅層パターン４は半導体チフブ６の上面の他の１
ｉ極、例えばベース電極とそれぞれ複数のアルミニウム
線７の超音波溶接などによるボンディングによって接続
されている。そして、銅パターン３，４の両端にそれぞ
れ外部引き出し端子８がはんだ付けされている。外部引
き出し端子８の他端は容器外でエミ，タ端子あるいはベ
ース端子を形戊する。外部引出し端子が接続されない銅
層パターン５は、図示しない半導体チップ６の上面の！
極間の接続などに用いられる． 〔発明が解決しようとする課題〕 第２図に示したような半導体装置において、銅層パター
ン３．４に外部引き出し端子８のはんだ付けの際、はん
だ量が少なすぎると接合が不完全で端子取れが起こるお
それがあり、逆にはんだ量が多すぎると余分のはんだが
流れ、ボンディングされた導線７まで達して導線切れが
起こるおそれがあるので、はんだ量を適正値に管理しな
ければならなかった． 本発明の目的は、はんだ量を厳密に適正値に管理する手
数を省き、はんだ量が多すぎても他の部分にはんだが流
れて障害を起こすことのない半導体装置を提供すること
にある． 〔課題を解決するための手段〕 上記の目的を達成するために、本発明は、容器の熱良導
性底板上に固定される絶縁板の表面に金属層の接続導体
部を有し、その接続導体部に′Ｓｆ！３縁坂上に支持さ
れる半導体素体の上面電極との接続導線の端部が結合さ
れ、容器外に引き出される外部端子の端部がはんだ付け
される半導体装置において、接Ｖｔ導体部の金属層が外
部端子の端部のはんだ付けされる個所の近傍に張り出し
た部分を有ずるものとする。
引き出し端子のはんだ付けの際、はんだ量が適正値を越
えたときも余分のはんだは金属層の張り出し部分に流れ
、理想的なはんだのフィレ７ ｔ・形状が形或され、他
の部分にはんだが流れ出ることがない． 〔実施例〕 第１図に本発明の一実施例のＤＢＣＩ板のパターンを示
し、第２図と共通の部分には同一の符月が付されている
．第２図と比較すれば明らかなように、このＤＢＣＭＷ
Ｉでは、銅層パターン３，４の外部引き出し導体８の接
続部近傍にはんだだまりとなる張り出し部９が設けられ
ている。この張り出し部９を設けても銅層パターン３，
４．５相互間および銅層パターン３．４とＤＢＣ基板１
の縁部との間には絶縁距′Ｍａが確保されている．外部
引き出し端子８のはんだ付けの際、はんだ量が余分にあ
ると張り出し部９にたまり、導線７のボンディング部の
方へ流れ出ることはない．この場合、はんだが張り出し
部９に流れ出ることにより、外部引き出し端子と銅層パ
ターンの間に理想的なフィレ，ト形状（すそ野形）のは
んだ層が形威され、はんだ付の伯頼性が向上する． 〔発明の効果〕 本発明によれば、絶縁板上の接続導体部を外部引き出し
端子がはんだ付けされる近傍において張り出させ、はん
だだまりとなるようにすることにより、はんだの適正盪
の範囲が拡がり半導体装置の組立工程の合理化が容易に
なったほかに、端子はんだ付部の信頼性の向上にもなっ
た．
えたときも余分のはんだは金属層の張り出し部分に流れ
、理想的なはんだのフィレ７ ｔ・形状が形或され、他
の部分にはんだが流れ出ることがない． 〔実施例〕 第１図に本発明の一実施例のＤＢＣＩ板のパターンを示
し、第２図と共通の部分には同一の符月が付されている
．第２図と比較すれば明らかなように、このＤＢＣＭＷ
Ｉでは、銅層パターン３，４の外部引き出し導体８の接
続部近傍にはんだだまりとなる張り出し部９が設けられ
ている。この張り出し部９を設けても銅層パターン３，
４．５相互間および銅層パターン３．４とＤＢＣ基板１
の縁部との間には絶縁距′Ｍａが確保されている．外部
引き出し端子８のはんだ付けの際、はんだ量が余分にあ
ると張り出し部９にたまり、導線７のボンディング部の
方へ流れ出ることはない．この場合、はんだが張り出し
部９に流れ出ることにより、外部引き出し端子と銅層パ
ターンの間に理想的なフィレ，ト形状（すそ野形）のは
んだ層が形威され、はんだ付の伯頼性が向上する． 〔発明の効果〕 本発明によれば、絶縁板上の接続導体部を外部引き出し
端子がはんだ付けされる近傍において張り出させ、はん
だだまりとなるようにすることにより、はんだの適正盪
の範囲が拡がり半導体装置の組立工程の合理化が容易に
なったほかに、端子はんだ付部の信頼性の向上にもなっ
た．
第１図は本発明の一実施例の半導体装置における銅張り
セラミノク基板の平面図、第２図は従来の半導体装置に
おける銅張りセラミノク２，（板の平面図である。 １：ＤＢＣ基板、２．３，４．５ ：銅層パターン、
６；半導体チップ、７；導線、８：外部引き出し端子、
９：張り出し部。 代Ｊ！人｝ｆノ７ −ｋ 山 ロ 巖ゝ、゛／
セラミノク基板の平面図、第２図は従来の半導体装置に
おける銅張りセラミノク２，（板の平面図である。 １：ＤＢＣ基板、２．３，４．５ ：銅層パターン、
６；半導体チップ、７；導線、８：外部引き出し端子、
９：張り出し部。 代Ｊ！人｝ｆノ７ −ｋ 山 ロ 巖ゝ、゛／
Claims (1)
- １）容器の熱良導性底板上に固定される絶縁板の表面に
金属層の接続導体部を有し、その接続導体部に絶縁板上
に支持される半導体素体の上面電極との接続導線の端部
が結合され、容器外に引き出される外部端子の端部がは
んだ付けされるものにおいて、接続導体部の金属層が外
部端子の端部のはんだ付けされる個所の近傍に張り出し
た部分を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16134089A JPH0325965A (ja) | 1989-06-23 | 1989-06-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16134089A JPH0325965A (ja) | 1989-06-23 | 1989-06-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0325965A true JPH0325965A (ja) | 1991-02-04 |
Family
ID=15733222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16134089A Pending JPH0325965A (ja) | 1989-06-23 | 1989-06-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0325965A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1039539A3 (en) * | 1999-03-26 | 2004-02-04 | Kabushiki Kaisha Toshiba | Ceramic circuit board |
| JP2006351942A (ja) * | 2005-06-17 | 2006-12-28 | Aisin Seiki Co Ltd | 熱電変換モジュール及び熱電変換モジュールの製造方法 |
| US7804161B2 (en) * | 2007-03-30 | 2010-09-28 | Oki Semiconductor Co., Ltd. | Semiconductor device and dam for resin |
| CN111590155A (zh) * | 2020-04-22 | 2020-08-28 | 成都四威高科技产业园有限公司 | 一种钎焊喇叭片的加工方法 |
-
1989
- 1989-06-23 JP JP16134089A patent/JPH0325965A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1039539A3 (en) * | 1999-03-26 | 2004-02-04 | Kabushiki Kaisha Toshiba | Ceramic circuit board |
| JP2006351942A (ja) * | 2005-06-17 | 2006-12-28 | Aisin Seiki Co Ltd | 熱電変換モジュール及び熱電変換モジュールの製造方法 |
| US7804161B2 (en) * | 2007-03-30 | 2010-09-28 | Oki Semiconductor Co., Ltd. | Semiconductor device and dam for resin |
| US8432025B2 (en) | 2007-03-30 | 2013-04-30 | Lapis Semiconductor Co., Ltd. | Semiconductor device and plurality of dams |
| CN111590155A (zh) * | 2020-04-22 | 2020-08-28 | 成都四威高科技产业园有限公司 | 一种钎焊喇叭片的加工方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3972062A (en) | Mounting assemblies for a plurality of transistor integrated circuit chips | |
| KR100214561B1 (ko) | 버틈 리드 패키지 | |
| US4288840A (en) | Printed circuit board | |
| JPH06302653A (ja) | 半導体装置 | |
| US5406120A (en) | Hermetically sealed semiconductor ceramic package | |
| KR100612165B1 (ko) | 전원 회로 장치 | |
| JPH0325965A (ja) | 半導体装置 | |
| JPH0239097B2 (ja) | ||
| US3936928A (en) | Method for providing mounting assemblies for a plurality of transistor integrated circuit chips | |
| JPS61251047A (ja) | 半導体デバイスパッケージ及びその製造方法 | |
| JP4100483B2 (ja) | 複合半導体装置及びその製造方法 | |
| JP2528326B2 (ja) | 回路基板に対するコンデンサの取付方法 | |
| US5506447A (en) | Hybrid integrated circuit | |
| JP2567661B2 (ja) | 混成集積回路 | |
| JPH0617317Y2 (ja) | 混成集積回路の接続構造 | |
| JPS5828362Y2 (ja) | ハイブリツド集積回路 | |
| JP2002270903A (ja) | 裏面発光チップ型発光素子 | |
| JP2830221B2 (ja) | ハイブリッド集積回路のマウント構造 | |
| JPH0247109B2 (ja) | ||
| JPS6115587B2 (ja) | ||
| JPH065762A (ja) | 混成集積回路 | |
| JPH0741167Y2 (ja) | 絶縁物封止型回路装置 | |
| JPH1041416A (ja) | 電子部品 | |
| JPH0585051U (ja) | Ｉｃパッケージ | |
| JPS63107126A (ja) | 半導体装置 |