JP4497247B2 - 積層型セラミック電子部品の製造方法 - Google Patents

積層型セラミック電子部品の製造方法 Download PDF

Info

Publication number
JP4497247B2
JP4497247B2 JP2009539565A JP2009539565A JP4497247B2 JP 4497247 B2 JP4497247 B2 JP 4497247B2 JP 2009539565 A JP2009539565 A JP 2009539565A JP 2009539565 A JP2009539565 A JP 2009539565A JP 4497247 B2 JP4497247 B2 JP 4497247B2
Authority
JP
Japan
Prior art keywords
ceramic
base material
layer
material layer
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009539565A
Other languages
English (en)
Other versions
JPWO2009104619A1 (ja
Inventor
修 近川
哲也 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of JP4497247B2 publication Critical patent/JP4497247B2/ja
Publication of JPWO2009104619A1 publication Critical patent/JPWO2009104619A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63Vias, e.g. via plugs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

この発明は、積層型セラミック電子部品の製造方法に関するもので、特に、いわゆる無収縮プロセスを利用する積層型セラミック電子部品の製造方法に関するものである。
積層型セラミック電子部品の一例としての多層セラミック基板は、積層された複数のセラミック層を備えるもので、通常、表面や内部に導体パターンを形成している。この導体パターンとしては、たとえば、セラミック層の平面方向に延びる面内導体と、セラミック層を厚み方向に貫通するように延びる層間接続導体(代表的にはビアホール導体)とがある。
一般に、このような多層セラミック基板は、そこに半導体デバイスやチップ積層コンデンサ等の表面実装型電子部品を搭載し、これら表面実装型電子部品を相互に配線するものである。また、多層セラミック基板には、キャパシタやインダクタのような受動素子が内蔵されることがあり、上述した面内導体や層間接続導体によって、これらの受動素子が構成され、また、必要に応じて、各表面実装型電子部品と内蔵された受動素子とが相互に接続される。
多層セラミック基板をより多機能化、高機能化、高性能化するためには、上述した導体パターンを高精度かつ高密度に形成することが必要となる。
ところで、多層セラミック基板を得るためには、セラミック層となるべきセラミックグリーンシートを積層してなる未焼結セラミック積層体を焼成しなければならない。この焼成工程において、セラミックグリーンシートは、そこに含まれるバインダの消失やセラミック粉末の焼結に伴って収縮するが、収縮は、特に大面積の多層セラミック基板においては、基板全体にて均一には生じにくく、そのため、多層セラミック基板の平面方向に関して、収縮ばらつきによる寸法誤差を生じたり、多層セラミック基板全体に反りやうねりが生じたりすることがある。
その結果、導体パターンに不所望な変形や歪みが生じ、より具体的には、面内導体や層間接続導体の位置精度が低下したり、面内導体や層間接続導体において断線が生じたりすることがある。このような導体パターンに生じる変形や歪みは、導体パターンの高密度化を阻害する主たる原因となっている。
そこで、多層セラミック基板を製造するにあたって、多層セラミック基板の平面方向における焼成収縮を実質的に生じさせない方法、いわゆる無収縮プロセスを適用することが、たとえば特許第2554415号公報(特許文献1)において提案されている。
この無収縮プロセスにおいては、Al等のセラミック粉末にホウケイ酸ガラス等のガラス粉末を混合してなる基材層用セラミック粉末を主成分とする基材層用セラミックグリーンシートが用意されるとともに、たとえばAl粉末を主成分とする拘束層用セラミックグリーンシートが用意される。そして、基材層用セラミックグリーンシートに面内導体や層間接続導体が形成された後、これらを積層して、未焼結セラミック積層体を作製し、次いで、この未焼結セラミック積層体の上下両主面上に拘束層用セラミックグリーンシートを配置し、これらを圧着することによって、拘束層付き未焼結セラミック積層体を構成する複合積層体が作製される。
このようにして得られた複合積層体は、各セラミックグリーンシート中に含まれるバインダ等の有機成分を除去するために熱処理され、次いで、未焼結セラミック積層体が焼結する温度、すなわち、基材層用セラミック粉末が焼結する温度で焼成される。この焼成工程において、拘束層に含まれるAl粉末は実質的に焼結しないため、拘束層は実質的に収縮せず、未焼結セラミック積層体の上下両主面に対して拘束力を及ぼす。このことから、未焼結セラミック積層体の平面方向の収縮が実質的に抑制され、未焼結セラミック積層体は実質的に厚み方向にのみ収縮する。そして、焼成工程の後、拘束層に由来するAl粉末からなる多孔質層を除去することによって、多層セラミック基板となる、焼結したセラミック積層体が取り出される。
上述した無収縮プロセスによれば、平面方向に関して、積層された基材層用セラミックグリーンシートの寸法精度が維持されるため、不均一な変形がもたらされにくく、そのため、導体パターンの不所望な変形や歪みがもたらされにくくなり、高精度に形成された信頼性の高い導体パターンを有する多層セラミック基板を得ることができる。
しかしながら、無収縮プロセスには、拘束層の性質に関して、次のような解決されるべき課題がある。
すなわち、無収縮プロセスでは、拘束層が未焼結セラミック積層体の主面を強力に拘束することによって、未焼結セラミック積層体の収縮が抑制され、多層セラミック基板を高精度に作製することができる。他方、拘束層による拘束力が強力になるほど、焼成工程後において、拘束層の除去が困難になる。そのため、拘束層の一部が多層セラミック基板表面上のたとえば導体に付着したままとなることがあり、この場合には、この導体へのめっき付与性やワイヤボンディング接続性に支障が生じる。この問題を解決するため、強力な洗浄装置が提案されているが、基板表面への損傷が大きく、また、コスト上昇も招く。
たとえば、拘束層に使用するAl粉末のような無機粉末の粒径を小さくすると、基材層と拘束層との界面において、基材層中のガラスと拘束層中の無機粉末粒子とが反応しやすくなるため、界面に反応生成物が生じやすく、これによって、基材層と拘束層との固着状態が強固なものとなる。しかし、このことは、裏返すと、拘束層の除去、さらには反応生成物の除去が困難になるという問題を引き起こす。
他方、拘束層中の無機粉末の粒径を大きくすると、基材層中のガラスと拘束層中の無機粉末粒子とが反応しにくくなるため、拘束層の除去は容易になるが、拘束層による平面方向での収縮を抑制し得る力が低くなり、場合によっては、収縮を抑制し得ないことがある。
このことから、拘束層中の無機粉末の粒径の調整が重要な意味を持つが、拘束層による高い拘束性と拘束層の除去容易性とを両立させることは非常に難しく、無収縮プロセスを実施する上で障壁となっている。
特許第2554415号公報
そこで、この発明の目的は、上述した問題を解決し得る、多層セラミック基板のような積層型セラミック電子部品の製造方法を提供しようとすることである。
この発明は、
(1)低温焼結性セラミック粉末を含む未焼結セラミック積層体を作製する、第1の工程と、
(2)低温焼結性セラミック粉末が焼結する温度では実質的に焼結しない難焼結性セラミック粉末を含む拘束層を、未焼結セラミック積層体の少なくとも一方主面上に配置する、第2の工程と、
(3)拘束層が配置された未焼結セラミック積層体を、低温焼結性セラミック粉末が焼結する温度で焼成し、それによって、積層型セラミック電子部品を得る、第3の工程と、
(4)次いで、拘束層を積層型セラミック電子部品から除去する、第4の工程と、
を備える、積層型セラミック電子部品の製造方法に向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
まず、第1の工程において作製される未焼結セラミック積層体は、Agを主成分として含む第1の導体パターンを有するとともに、第1の低温焼結性セラミック粉末を含む、第1基材層と、Agを主成分として含む第2の導体パターンを有するとともに、第2の低温焼結性セラミック粉末を含む、第2基材層とを備える。ここで、第2基材層は、第1基材層よりも焼成時において上記Agが拡散しやすい組成とされる。そして、第2基材層は、未焼結セラミック積層体の少なくとも一方主面に沿って配置される。また、第2の工程では、上記拘束層が未焼結セラミック積層体の第2基材層に接するように配置される。そして、上記未焼結セラミック積層体において、第1および第2の低温焼結性セラミック粉末は、それぞれ、第1および第2のガラス粉末を含み、上記第1の工程において、第2基材層を第1基材層よりもAgが拡散しやすい組成とするため、第2のガラス粉末におけるB の量を第1のガラス粉末におけるB の量よりも多くすることが行なわれる。
上記未焼結セラミック積層体において、第1の低温焼結性セラミック粉末と第2の低温焼結性セラミック粉末とは、構成元素を共通にしていることが好ましい
この発明に係る積層型セラミック電子部品の製造方法は、上記第4の工程の後、積層型セラミック電子部品上に表面実装型電子部品を搭載する工程をさらに備えていてもよい。
この発明によれば、拘束層に接する第2基材層は、Agが拡散しやすい組成であるためガラス軟化点が下がり、したがって、拘束層との間で強固な固着状態を得ることができる。その結果、拘束層による拘束力を向上させることができ、第3の工程において、未焼結セラミック積層体に対して十分な拘束力を及ぼすことができ、高い精度をもって積層型セラミック電子部品を製造することができる。
また、上述のように、拘束層において高い拘束力を得ることができるので、拘束層に含まれる難焼結性セラミック粉末として、粒径の比較的大きいものを用いることができる。したがって、第4の工程において、拘束層を容易に除去し得る状態を問題なく実現することができる。
他方、Agが拡散しやすい第2基材層は、拘束層と接する箇所にのみ配置すれば足りるため、積層型セラミック電子部品全体にAgが容易に拡散するわけではない。したがって、Agが拡散することによる絶縁信頼性低下などの電気的特性の劣化を最低限に抑えることができる。
上記未焼結セラミック積層体において、第1の低温焼結性セラミック粉末と第2の低温焼結性セラミック粉末とが構成元素を共通にしていると、焼成時において、第1基材層と第2基材層との間に中間生成物が形成されないので、第1基材層と第2基材層との間での接合強度を高めることができる。
この発明の第1の実施形態による積層型セラミック電子部品の製造方法、特に、多層セラミック基板の製造方法を説明するためのもので、第1基材層用グリーンシート1a、第2基材層用グリーンシート2a、ならびに拘束層用グリーンシート10aおよび11aを互いに分離して示す断面図である。 図1に示した第1基材層用グリーンシート1a、第2基材層用グリーンシート2aならびに拘束層用グリーンシート10aおよび11aを積層して得られた未焼結の複合積層体13を示す断面図である。 図2に示した複合積層体13を焼成した後の状態を示す断面図である。 図3に示した拘束層10および11を除去して取り出された焼結後の多層セラミック基板14を示す断面図である。 図4に示した多層セラミック基板14上に表面実装型電子部品15および16を搭載した状態を示す断面図である。
符号の説明
1a 第1基材層用グリーンシート
2a 第2基材層用グリーンシート
1 第1基材層
2 第2基材層
5,6 層間接続導体(導体パターン)
7〜9 面内導体(導体パターン)
10a,11a 拘束層用グリーンシート
10,11 拘束層
12 未焼結セラミック積層体、
13 複合積層体
14 多層セラミック基板(積層型セラミック電子部品)
15,16 表面実装型電子部品
図1ないし図4は、この発明の一実施形態による積層型セラミック電子部品の製造方法を説明するための断面図である。ここでは、特に多層セラミック基板の製造方法が示されている。
まず、図1に示すように、未焼結の第1基材層1(図2参照)となるべき第1基材層用グリーンシート1aが用意されるとともに、未焼結の第2基材層2(図2参照)となるべき第2基材層用グリーンシート2aが用意される。第1基材層用グリーンシート1aおよび第2基材層用グリーンシート2aは、それぞれ、第1および第2の低温焼結性セラミック粉末を含んでいる。これら基材層用グリーンシート1aおよび2aは、上記低温焼結性セラミック粉末を、バインダ、溶剤、可塑剤等からなるビヒクル中に分散させることによって、スラリーを作製し、次いで、得られたスラリーをドクターブレード法のようなキャスティング法によってシート状に成形することによって得られる。
上記第1および第2の低温焼結性セラミック粉末は、好ましくは、構成元素を共通にしている。より具体的には、第1および第2の低温焼結性セラミック粉末としては、ともに、CaOを0〜55重量%、SiOを45〜70重量%、Alを0〜30重量%、および不純物を0〜10重量%含むとともに、これら100重量部に対して、Bを5〜20重量部含む混合物を、1200℃以上の温度で溶融してガラス化した後、水中で急冷し、これを粉砕して、平均粒径が3.0〜3.5μmのCaO−SiO−Al−B系ガラス粉末を作製し、このガラス粉末と、アルミナ粉末とを混合したものが用いられる。
ここで、第1基材層1よりも第2基材層2において、Agの拡散がより生じやすくするため、たとえば、上記ガラス粉末を構成するガラスの組成比が調整される。すなわち、第1の低温焼結性セラミック粉末に含まれる第1のガラス粉末と第2の低温焼結性セラミック粉末に含まれる第2のガラス粉末との間で、ガラスの組成比が互いに異ならされる。一例として、上記CaO−SiO−Al−B系ガラスにおいて、Bの量を多くすれば、ガラスの軟化点は低下し、Ag拡散が生じやすくなるので、第2のガラス粉末を構成するガラスにおけるBの量が、第1のガラス粉末を構成するガラスにおけるBの量より多くされる。
前述したバインダとしては、たとえば、アクリルまたはブチラール系の樹脂が用いられ、溶剤としては、たとえば、トルエン、キシレン、水系溶剤が用いられ、可塑剤としては、たとえば、DOP(ジオクチルフタレート)やDBP(ジブチルフタレート)が用いられる。
なお、未焼結の第1および第2基材層1および2は、上述したキャスティング法により形成したグリーンシート1aおよび2aによって与えられることが好ましいが、厚膜印刷法により形成した未焼結の厚膜印刷層によって与えられてもよい。
次いで、同じく図1を参照して、パンチング加工やレーザー加工等により、基材層用グリーンシート1aおよび2aに、それぞれ、層間接続導体用孔3および4が形成される。そして、層間接続導体用孔3および4に、それぞれ、導電性ペーストが充填され、未焼結の層間接続導体5および6が形成される。
また、基材層用グリーンシート1aおよび2a上に、それぞれ、導電性ペーストを印刷することによって、未焼結の面内導体7および8が形成される。なお、図示した実施形態では、後述する拘束層用グリーンシート11a上にも、面内導体9が形成される。
上述した層間接続導体5および6ならびに面内導体7〜9を形成するための導電性ペーストとしては、Agを主成分とするものが用いられる。
他方、同じく図1に示すように、拘束層10および11(図2参照)となるべき拘束層用グリーンシート10aおよび11aが用意される。これら拘束層用グリーンシート10aおよび11aは、上記の基材層用グリーンシート1aおよび2aにそれぞれ含まれる第1および第2の低温焼結性セラミック粉末が焼結する温度、さらには未焼結の層間接続導体5および6ならびに未焼結の面内導体7〜9が焼結する温度では実質的に焼結しない、たとえばアルミナ粉末のような難焼結性セラミック粉末を含むものである。拘束層用グリーンシート10aおよび11aがアルミナ粉末を含む場合、その焼結温度は1500〜1600℃であるため、基材層用グリーンシート1aおよび2a、層間接続導体5および6ならびに面内導体7〜9の焼結温度では実質的に焼結しない。
拘束層用グリーンシート10aおよび11aは、上記の難焼結性セラミック粉末を、バインダ、溶剤、可塑剤等からなるビヒクル中に分散させてスラリーを作製し、得られたスラリーをドクターブレード法のようなキャスティング法によってシート状に成形することによって作製される。
次に、層間接続導体5および6や面内導体7〜9といった導体パターンがそれぞれ形成された複数の第1基材層用グリーンシート1aおよび第2基材層用グリーンシート2aが積層されることによって、図2に示すような未焼結セラミック積層体12が作製される。未焼結セラミック積層体12において、第1基材層用グリーンシート1aは未焼結の第1基材層1を構成し、第2基材層用グリーンシート2aは未焼結の第2基材層2を構成する。この実施形態では、未焼結セラミック積層体12において、第1基材層1を積層方向に挟むように、第2基材層2が積層される。
また、未焼結セラミック積層体12を積層方向に挟むように、拘束層用グリーンシート10aおよび11aが積層され、それによって、拘束層10および11が与えられる。この積層状態において、拘束層10および11は、第2基材層2と接している。なお、拘束層10および11は、グリーンシート10aおよび11aによって与えられるのではなく、厚膜印刷法により形成した厚膜印刷層によって与えられてもよい。
このようにして得られた、拘束層10および11を備える未焼結セラミック積層体12は、静水圧プレスまたは金型を用いた一軸プレスを適用してプレスされ、それによって、複合積層体13が得られる。
図2に示した未焼結セラミック積層体12が、複数の多層セラミック基板を得るための集合基板の状態にあるとき、後で実施される分割工程を容易にするため、未焼結セラミック積層体12の少なくとも一方の主面から厚みの20%程度まで溝を形成する工程が、複合積層体13を得た後、前述したプレス工程の前または後に実施される。
次に、複合積層体13が、第1および第2基材層1および2にそれぞれ含まれる第1および第2の低温焼結性セラミック粉末が焼結する温度、たとえば1050℃以下、好ましくは800〜1000℃の温度で焼成される。
上述の焼成工程の結果、複合積層体13において、拘束層10および11は実質的に焼結しないが、未焼結セラミック積層体12が焼結して、図3に示すように、拘束層10および11の間に、焼結後のセラミック積層体、すなわち多層セラミック基板14が得られている。
図2と図3とを対比すればわかるように、焼結後の多層セラミック基板14は、焼成前の未焼結セラミック積層体12に比べて、拘束層10および11の作用により、平面方向の収縮が抑制されている。ここで、拘束層10および11に接する第2基材層2は、第1基材層1に比べて、Agが拡散しやすい組成であるため、ガラス軟化点が下がり、したがって、拘束層10および11との間で強固な固着状態を得ることができる。その結果、拘束層10および11による拘束力を向上させることができ、上記の焼成工程において、未焼結セラミック積層体12に対して十分な拘束力を及ぼすことができ、高い精度をもって多層セラミック基板14を製造することができる。
また、前述したように、未焼結セラミック積層体12において、第1基材層1に含まれる第1の低温焼結性セラミック粉末と第2基材層2に含まれる第2の低温焼結性セラミック粉末とが構成元素を共通にしている。したがって、上述した焼成時において、第1基材層1と第2基材層2との間に中間生成物が形成されないので、第1基材層1と第2基材層2との間での接合強度を高めることができ、剥離が発生しないようにすることができる。
他方、厚み方向に関しては、図2に未焼結セラミック積層体12の厚みT1および図3に焼結後の多層セラミック基板14の厚みT2がそれぞれ示されているが、T2<T1であり、焼結後の多層セラミック基板14は、焼成前の未焼結セラミック積層体12に比べて、厚み方向に比較的大きく収縮している。
次に、焼成後の複合積層体13から、たとえばウェットブラスト、サンドブラスト、ブラッシング等の手法に基づいて、拘束層10および11を除去することによって、図4に示すように、多層セラミック基板14が取り出される。前述したように、拘束層10および11において高い拘束力を得ることができるので、拘束層10および11に含まれる難焼結性セラミック粉末の粒径を比較的大きいものとすることができる。これによって、拘束層10および11を容易に除去することができ、多層セラミック基板14の表面に拘束層10および11の残渣をほとんど残さない状態とすることができる。
次いで、必要に応じて、多層セラミック基板14の表面が洗浄される。このとき、それほど強い洗浄力を及ぼす必要はない。洗浄方法としては、超音波洗浄やアルミナ砥粒等を叩き付ける物理的処理が適用されても、エッチング等の化学的処理が適用されても、あるいは、これらの処理が組み合わされてもよい。
次に、面内導体7〜9のうち、多層セラミック基板14の表面に露出したものにめっきが施される。このめっきは、後述する表面実装型電子部品の実装の信頼性を高めるためのもので、たとえば、Ni/Au、Ni/Pd/Au、Ni/Sn等のめっきが施され、めっき方法としては電気めっきおよび無電解めっきのいずれが適用されてもよい。
このようにして得られた多層セラミック基板14において、Agが拡散しやすい第2基材層2は、拘束層10および11と接する箇所にのみ配置すれば足りるため、多層セラミック基板14全体にAgが容易に拡散するわけではない。したがって、Agが拡散することによる絶縁信頼性低下などの電気的特性の劣化を最低限に抑えることができる。
多層セラミック基板14の上方主面上には、図5の断面図に示すように、表面実装型電子部品15および16が搭載される。一方の表面実装型電子部品15は、たとえばチップコンデンサであり、外表面上に位置する面内導体8にはんだ17を介して電気的に接続される。他方の表面実装型電子部品16は、たとえば半導体チップであり、外表面上に位置する面内導体8にはんだバンプ18を介して電気的に接続される。図5では図示しないが、必要に応じて、表面実装型電子部品15および16は樹脂封止されてもよい。
前述したように、多層セラミック基板14が集合基板の状態で製造されるとき、上述のように、表面実装型電子部品15および16を搭載した後に分割工程を実施することが好ましい。
以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他種々の実施形態が可能である。
たとえば、図示の実施形態では、第2基材層2が未焼結セラミック積層体12あるいは多層セラミック基板14の両主面に沿って配置され、かつ、複合積層体13の両主面に沿って拘束層10および11が配置されたが、拘束層が複合積層体の一方主面にのみ沿って配置されるならば、第2基材層は、この拘束層が配置された側の主面にのみ沿って配置されればよい。
また、多層セラミック基板14における第1基材層1および第2基材層2の各々の層数、特に、第1基材層1の層数は、必要な設計に応じて、任意に変更することができる。
また、この発明は、多層セラミック基板に限らず、他の機能を有する積層型セラミック電子部品にも適用することができる。
次に、この発明による効果を確認するために実施した実験例について説明する。
第1基材層用グリーンシートおよび第2基材層用グリーンシートとして、アルミナ粉末およびホウケイ酸ガラス粉末を重量比で60:40の割合で含むものを用意した。ここで、第1基材層用グリーンシートに含まれるホウケイ酸ガラスおよび第2基材層用グリーンシートに含まれるホウケイ酸ガラスの各組成比を、以下の表1に示すとおりとした。
Figure 0004497247
表1に示すように、第2基材層用グリーンシートに含まれるホウケイ酸ガラスのB量は、第1基材層用グリーンシートに含まれるホウケイ酸ガラスのB量より多くされ、したがって、前者のガラスの軟化点が後者のガラスの軟化点より低くなるようにされた。
他方、拘束層用グリーンシートとして、平均粒径1.0μmのアルミナ粉末を含み、かつ厚み300μmのものを用意した。
次に、第1基材層部分の合計厚みが300μm、これを積層方向に挟む第2基材層部分の合計厚みが片側で15μmとなるように、上記第1基材層用グリーンシートおよび第2基材層用グリーンシートをそれぞれ適当数積層して、未焼結セラミック積層体を作製し、さらに、この未焼結セラミック積層体を積層方向に挟むように、上記拘束層用グリーンシートを積層しかつ圧着して、未焼成の複合積層体を得た。
なお、上記未焼結セラミック積層体を作製するにあたって、その内部に、Agを主成分とする導体パターンとしての2本のマイクロストリップラインを形成して、5GHz共振器を組み合わせたバンドパスフィルタを構成した。
次に、上記複合積層体を900℃の温度で焼成し、その後、ウェットブラストによって拘束層を除去して、この発明の範囲内の実施例による積層型セラミック電子部品を取り出した。
他方、この発明の範囲外の比較用の積層型セラミック電子部品として、上記第1基材層用グリーンシートのみを積層したもの(比較例1)、および上記第2基材層用グリーンシートのみを積層したもの(比較例2)も作製した。
以上のようにして得られた実施例ならびに比較例1および2の各々について、まず、拘束層による拘束力を評価すると、実施例および比較例2では、いわゆる無収縮焼成(収縮率=焼成後の寸法/焼成前の寸法=99.9%)を実現していたのに対し、比較例1では、拘束層による拘束が十分に働かず、大きく収縮を生じていた。
また、実施例および比較例2について、フィルタ特性値を評価すると、実施例では、挿入損失が0.5dBであったのに対し、比較例2では、挿入損失が1.0dBと大きい値となった。
また、実施例におけるAg拡散量をWDXによるマッピング分析で評価すると、第1基材層部分に比べ、第2基材層部分の方がAg拡散量が多いことが確認された。
なお、拘束層の除去性については、実施例ならびに比較例1および2の間で、同じ平均粒径のアルミナ粉末を含む拘束層を用いたので、有意な差がなかった。

Claims (3)

  1. Agを主成分として含む第1の導体パターンを有するとともに、第1の低温焼結性セラミック粉末を含む、第1基材層と、Agを主成分として含む第2の導体パターンを有するとともに、第2の低温焼結性セラミック粉末を含み、かつ焼成時において前記第1基材層よりも前記Agが拡散しやすい組成とされる、第2基材層とを備え、前記第2基材層が少なくとも一方主面に沿って配置された、未焼結セラミック積層体を作製する、第1の工程と、
    前記第1および第2の低温焼結性セラミック粉末が焼結する温度では実質的に焼結しない難焼結性セラミック粉末を含む拘束層を、前記未焼結セラミック積層体の前記第2基材層に接するように配置する、第2の工程と、
    前記拘束層が配置された前記未焼結セラミック積層体を、前記第1および第2の低温焼結性セラミック粉末が焼結する温度で焼成し、それによって、積層型セラミック電子部品を得る、第3の工程と、
    次いで、前記拘束層を前記積層型セラミック電子部品から除去する、第4の工程と
    を備え
    前記未焼結セラミック積層体において、前記第1および第2の低温焼結性セラミック粉末は、それぞれ、第1および第2のガラス粉末を含み、前記第1の工程において、前記第2基材層を前記第1基材層よりも前記Agが拡散しやすい組成とするため、前記第2のガラス粉末におけるB の量を前記第1のガラス粉末におけるB の量よりも多くすることが行なわれる、
    積層型セラミック電子部品の製造方法。
  2. 前記未焼結セラミック積層体において、前記第1の低温焼結性セラミック粉末と前記第2の低温焼結性セラミック粉末とは、構成元素を共通にしている、請求項1に記載の積層型セラミック電子部品の製造方法。
  3. 前記第4の工程の後、前記積層型セラミック電子部品上に表面実装型電子部品を搭載する工程をさらに備える、請求項1または2に記載の積層型セラミック電子部品の製造方法。
JP2009539565A 2008-02-19 2009-02-18 積層型セラミック電子部品の製造方法 Expired - Fee Related JP4497247B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008037646 2008-02-19
JP2008037646 2008-02-19
PCT/JP2009/052726 WO2009104619A1 (ja) 2008-02-19 2009-02-18 積層型セラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP4497247B2 true JP4497247B2 (ja) 2010-07-07
JPWO2009104619A1 JPWO2009104619A1 (ja) 2011-06-23

Family

ID=40985497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009539565A Expired - Fee Related JP4497247B2 (ja) 2008-02-19 2009-02-18 積層型セラミック電子部品の製造方法

Country Status (6)

Country Link
US (1) US20100038013A1 (ja)
EP (1) EP2120522A4 (ja)
JP (1) JP4497247B2 (ja)
KR (1) KR101175412B1 (ja)
CN (1) CN101683010B (ja)
WO (1) WO2009104619A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103295914B (zh) * 2012-02-29 2018-01-16 深圳光启高等理工研究院 一种基于陶瓷基板的超材料及其制备方法
US10432152B2 (en) * 2015-05-22 2019-10-01 Nxp Usa, Inc. RF amplifier output circuit device with integrated current path, and methods of manufacture thereof
TW201825438A (zh) * 2016-08-26 2018-07-16 美商薩比克環球應用科技公司 陶瓷複合物裝置及方法
JP6996138B2 (ja) * 2017-07-10 2022-01-17 日本電気硝子株式会社 焼結体の製造方法及び焼結体の製造装置
CN111540604B (zh) * 2020-05-07 2022-05-31 无锡太湖学院 一种多层片状陶瓷电子元器件的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284816A (ja) * 2000-04-03 2001-10-12 Murata Mfg Co Ltd 多層回路基板およびその製造方法
JP2002198647A (ja) * 2000-12-26 2002-07-12 Kyocera Corp 低温焼成セラミック配線基板の製造方法
JP2007129048A (ja) * 2005-11-02 2007-05-24 Tdk Corp 多層セラミックス基板及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01169989A (ja) * 1987-12-24 1989-07-05 Ngk Insulators Ltd セラミックグリーンシート
US5254191A (en) * 1990-10-04 1993-10-19 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of ceramic bodies
DE69530651T2 (de) * 1994-10-31 2004-03-25 Tdk Corp. Herstellungsverfahren von keramischen elektronischen Komponenten und Vorrichtung zur Herstellung
JPH11171645A (ja) * 1997-12-09 1999-06-29 Hitachi Metals Ltd 電子部品
JP3275818B2 (ja) * 1998-02-12 2002-04-22 株式会社村田製作所 積層コンデンサ
JP2002226259A (ja) * 2000-11-29 2002-08-14 Murata Mfg Co Ltd セラミック電子部品の基体用組成物、セラミック電子部品および積層型セラミック電子部品の製造方法
JP2002368420A (ja) * 2001-06-05 2002-12-20 Murata Mfg Co Ltd ガラスセラミック多層基板の製造方法およびガラスセラミック多層基板
US7687137B2 (en) * 2005-02-28 2010-03-30 Kyocera Corporation Insulating substrate and manufacturing method therefor, and multilayer wiring board and manufacturing method therefor
JP4994052B2 (ja) * 2006-03-28 2012-08-08 京セラ株式会社 基板およびこれを用いた回路基板
ATE491327T1 (de) * 2006-05-29 2010-12-15 Murata Manufacturing Co Verfahren zur herstellung eines keramischen, mehrschichtsubstrats

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284816A (ja) * 2000-04-03 2001-10-12 Murata Mfg Co Ltd 多層回路基板およびその製造方法
JP2002198647A (ja) * 2000-12-26 2002-07-12 Kyocera Corp 低温焼成セラミック配線基板の製造方法
JP2007129048A (ja) * 2005-11-02 2007-05-24 Tdk Corp 多層セラミックス基板及びその製造方法

Also Published As

Publication number Publication date
EP2120522A1 (en) 2009-11-18
US20100038013A1 (en) 2010-02-18
KR20090127440A (ko) 2009-12-11
JPWO2009104619A1 (ja) 2011-06-23
CN101683010B (zh) 2012-05-09
KR101175412B1 (ko) 2012-08-20
EP2120522A4 (en) 2011-01-26
WO2009104619A1 (ja) 2009-08-27
CN101683010A (zh) 2010-03-24

Similar Documents

Publication Publication Date Title
JP5029699B2 (ja) セラミック複合多層基板及びその製造方法並びに電子部品
JP3687484B2 (ja) セラミック基板の製造方法および未焼成セラミック基板
JP2011040604A (ja) 積層型セラミック電子部品およびその製造方法
JP2001358247A (ja) 多層配線基板の製造方法
KR100905423B1 (ko) 세라믹 전자 부품 및 그 제조 방법
JP4497247B2 (ja) 積層型セラミック電子部品の製造方法
KR100462499B1 (ko) 다층 세라믹 기판 및 그 제조방법, 미소결 세라믹 적층체및 전자 장치
JP6128209B2 (ja) 多層配線基板及びその製造方法並びにプローブカード用基板
JP4826356B2 (ja) セラミック基板の製造方法
JP3646587B2 (ja) 多層セラミック基板およびその製造方法
JP3591437B2 (ja) 多層セラミック基板およびその製造方法ならびに電子装置
JP4565383B2 (ja) キャビティを備えた多層セラミック基板およびその製造方法
JP2006108483A (ja) キャビティを備えた多層セラミック基板およびその製造方法
JP4089356B2 (ja) 多層セラミック基板の製造方法
JP4048974B2 (ja) 多層セラミック基板を備える電子部品の製造方法
JP4900227B2 (ja) 多層セラミック基板の製造方法及び多層セラミック基板、これを用いた電子部品
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
JP4038616B2 (ja) 多層セラミック基板の製造方法
JP4110536B2 (ja) 多層セラミック集合基板および多層セラミック集合基板の製造方法
JP2004165247A (ja) 多層セラミック基板、その製造方法、通信用デバイスおよびそれを用いた通信機器
JP4645962B2 (ja) 多層セラミック基板
JPWO2009151006A1 (ja) セラミック成形体の製造方法
JP4826348B2 (ja) 突起状電極付き多層セラミック電子部品の製造方法
JP4569265B2 (ja) セラミック多層基板及びその製造方法
KR20000045202A (ko) 저온동시소성세라믹의 내장 커패시터 제조방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4497247

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees