JP4502019B2 - 高周波モジュール - Google Patents

Description

本発明は、携帯電話や無線ＬＡＮ等の無線通信機器に好ましく用いられる高周波モジュールに関し、特に、パワーアンプを備えた高周波モジュールに関するものである。

携帯電話や無線ＬＡＮ等の無線通信機器は高周波回路部を備えており、高周波回路部にはパワーアンプが使用されている。パワーアンプは通信機器の送信回路に必須の部品である。特に近年は、無線ＬＡＮ機能を携帯電話機に搭載することも期待されており、高周波回路部のさらなる小型化が望まれている。そこで、高周波回路部においてはパワーアンプとその前後段に設けられるフィルタとを一体化した高周波モジュールが用いられている。

図５は、高周波モジュールの構成の一例を示すブロック図である。

図５に示すように、高周波モジュール２は、パワーアンプ１１と、パワーアンプ１１の前段に設けられた第１のフィルタ１２と、パワーアンプ１１の後段に設けられた第２のフィルタ１３とで構成されている。高周波モジュール２の入力端は高周波回路部のトランシーバＩＣ（ＲＦＩＣ）に接続され、出力端はアンテナスイッチ５１を介してアンテナ５２に接続されている。第１のフィルタ１２は、ＲＦＩＣ内のミキサで発生したスプリアス信号を除去するためのバンドパスフィルタ（ＢＰＦ）であり、第２のフィルタ１３は、パワーアンプ１１で発生した逓倍波スプリアス信号を抑圧するためのローパスフィルタ（ＬＰＦ）またはバンドパスフィルタである（特許文献１参照）。

高周波モジュール２の前段に設けられるＲＦＩＣは平衡出力であるため、高周波モジュール２も平衡入力で構成する必要がある。従来の高周波モジュール２においては、バランを用いて平衡−不平衡変換を行った後、バンドパスフィルタである第１のフィルタ１２を介してパワーアンプ１１に接続されていたが、近年はバランの機能を有する、いわゆるバランスフィルタも多く使用されている（特許文献２参照）。

図６は、高周波モジュール２の従来の構造を示す略断面図である。

図６に示すように、高周波モジュール２は、多層基板１０と、多層基板１０の上面に実装されたパワーアンプＩＣ１１と、多層基板１０の内層に形成された第１及び第２のフィルタ１２，１３とを備えている。パワーアンプＩＣ１１の直下にサーマルビア２２が配置されており、サーマルビア２２は多層基板１０の上下を貫通してパワーアンプＩＣ１１と基板底面のグランド端子２０とを接続している（特許文献３、４参照）。

多層基板１０の内層にはグランドパターン２３，２４が設けられており、これらのグランドパターン２３，２４はサーマルビア２２に接続されている。内層の第１のフィルタ１２の入力端はビアホールを介して高周波モジュール用入力端子１８に接続されており、第２のフィルタ１３の出力端はビアホールを介して高周波モジュール用出力端子１９に接続されている。

その他の従来技術として、グランドビア及びパターンを用いて送受信回路間或いは異なるバンド間との結合を電磁気的に分離する構造も知られている（特許文献５〜７参照）また、誘電体基板の表面に実装されたパワーアンプと弾性表面波素子（フィルタ）との間に干渉防止接地部を設けた構造も知られている（特許文献７）。また、ＲＦアンテナスイッチ回路部と複数のダイプレクサとが一体化された大規模な高周波モジュールも知られている（特許文献８）。さらに、高周波モジュールに組み込まれるフィルタとして、２本のインダクタ電極を有する２ポール型共振フィルタ、または３本のインダクタ電極を有する３ポール型共振フィルタも知られている（特許文献９参照）。
特開２００５−１０１８９３号公報 特開２００５−４５４４７号公報 特開２００６−１２１１４７号公報 特開２００５−１２３９０９号公報 特開２００６−１４０８６２号公報 特開２００４−２３５８７７号公報 特開２００５−２４４３３６号公報 特開２００６−１５７８８０号公報 特開２００７−２３５４３５号公報

上述したように、パワーアンプは消費電力が大きく、発熱量も大きいため、放熱するためのサーマルビアが必須である。従来、サーマルビア２２はパワーアンプＩＣ１１の下面と対向する位置に配置されていたため、パワーアンプＩＣ１１の直下には他の回路や配線を配置することができず、高周波モジュールの小型化に対する弊害となっていた。また、挿入損失の劣化を防ぐため、各フィルタの配線を極力短くすることが望ましく、各フィルタをパワーアンプの近傍に配置することが望ましいが、サーマルビアの存在によってそれが妨げられていた。

一方、高周波モジュールの小型化が進むにつれ、パワーアンプの前段及び後段に設けられる第１のフィルタと第２のフィルタとの間隔が近くなり、これらのフィルタが電磁気的に結合し、アイソレーションが低下するという問題がある。パワーアンプの利得と比較して、フィルタ間のアイソレーションが小さい場合、前後段のフィルタを介してパワーアンプに帰還がかかり、パワーアンプの動作が不安定となり、最悪の場合、パワーアンプが発振するという問題がある。

したがって、本発明の目的は、第１のフィルタとパワーアンプとのインピーダンス整合を図りつつ、小型で高性能な高周波モジュールを提供することにある。

上記課題を解決するため、本発明の高周波モジュールは、多層基板と、多層基板の主面に実装されたパワーアンプＩＣと、多層基板の内層においてパワーアンプＩＣの略直下に設けられた第１のフィルタと、多層基板の内層に設けられ、第１のフィルタの出力端とパワーアンプＩＣの入力端とを接続する配線パターンとを備え、配線パターンはパワーアンプＩＣの略直下に設けられていることを特徴とするものである。本発明によれば、第１のフィルタの平衡入力端を高周波モジュール用入力端子にできるだけ近づけて配置することができる。

本発明において、配線パターンはトリプレートストリップ線路として構成されていることが好ましい。これによれば、第１のフィルタとパワーアンプＩＣとの間のインピーダンス整合を確実に取ることができ、第１のフィルタとパワーアンプＩＣとの間でインピーダンスの不整合が生じたとしても、フィルタの素子値を変えることなく、第１のフィルタとパワーアンプＩＣのインピーダンス整合を容易に調整することができる。

本発明において、第１のフィルタはインターディジタル型の電極を用いた１／４波長（λ／４）共振器からなることが好ましい。インターディジタル型の電極を用いたλ／４共振器（以下、単にインターディジタル型λ／４共振器という）によれば、小型で高性能なバランスバンドパスフィルタを実現でき、多層基板への内蔵も容易である。また、第１のフィルタを構成するインターディジタル型λ／４共振器は、その構造上、インターディジタル型の電極の両側に入力端及び出力端をそれぞれ有していることから、出力端側をパワーアンプＩＣの略直下に配置することで、出力端側を高周波モジュールの入力端側に配置することができる。また、インターディジタル型λ／４共振器は、インターディジタル結合された一対の１／４波長共振器に一対の平衡端子が接続されていることから、１／２波長共振器を用いた場合や、インターディジタル結合されていない単なる１／４波長共振器を２つ用いた場合に比べて、小型化が容易であり、平衡信号のバランス特性も優れている。さらに、インターディジタル型λ／４共振器はグランドビアと共にインターディジタル型の電極を有しており、インターディジタル型の電極を構成する多数の電極パターンを経由して多層基板に熱が伝わることで熱が分散するので、インターディジタル型の電極を経由した放熱効果を得ることができる。

本発明による高周波モジュールは、多層基板の内層においてパワーアンプＩＣの略直下に設けられた第２のフィルタをさらに備えることが好ましい。この場合において、第２のフィルタはパワーアンプＩＣの出力端に接続されていることが好ましい。これによれば、小型且つ高性能な高周波モジュールを提供することができる。

このように、本発明によれば、第１のフィルタとパワーアンプとのインピーダンス整合を図りつつ、小型で高性能な高周波モジュールを提供することができる。

以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。

図１は、本発明の好ましい実施形態による高周波モジュールの構造を示す略断面図である。

図１に示すように、高周波モジュール１は、多層基板１０と、多層基板１０の上面に実装されたパワーアンプＩＣ１１と、多層基板１０の内層に形成された第１及び第２のフィルタ１２，１３とを備えている。

多層基板１０は、表層又は内層に配線パターンが印刷された回路基板である。多層基板１０としては、耐熱性・耐湿性に優れ、高周波特性の良好なセラミック基板であることが好ましく、ＬＴＣＣ（Low Temperature Co-fired Ceramic：低温焼成セラミック）基板であることが特に好ましい。ＬＴＣＣは、９００℃以下での低温焼成が可能であるため、Ａｇ、Ｃｕ等の高周波特性に優れた低融点金属材料を内部配線として使用でき、これにより抵抗損失の少ない配線パターンを実現できる。また、配線パターンを内層に形成できるので、多層化が容易であり、ＬＣ機能を多層基板１０に内蔵することで小型化、高機能化が可能である。また、放熱性にも優れるため、パワーアンプＩＣ１１の実装基板として好適である。

多層基板１０の上面及び底面には多数の入出力端子が設けられている。特に、多層基板１０の上面にパワーアンプ用入力端子１６及び出力端子１７が設けられており、多層基板１０の底面には高周波モジュール用入力端子１８及び出力端子１９、及びグランド端子２０が設けられている。

パワーアンプＩＣ１１は、多層基板１０上に実装されたチップ部品（ベアチップ）である。これらは通常、ダイボンド工程を経て多層基板１０上に表面実装され、多層基板１０の表層又は内層に形成された配線パターンやボンディンブワイヤを介して他の素子と電気的に接続される。

第１のフィルタ１２はパワーアンプの前段に設けられるバンドパスフィルタであり、第２のフィルタ１３はパワーアンプの後段に設けられるローパスフィルタである（図５参照）。本実施形態において、第１のフィルタ１２はインターディジタル型λ／４共振器からなることが好ましい。インターディジタル型λ／４共振器によれば、小型で高性能なバランスバンドパスフィルタを実現でき、多層基板への内蔵も容易である。

第１及び第２のフィルタ１２，１３は、パワーアンプＩＣ１１の略直下に配置されている。ここにいう略直下とは、完全な直下でなくてもよいことを意味する。つまり、パワーアンプＩＣ１１と平面的に重なるように配置されていればよく、高周波モジュール１の小型化に寄与する程度に重なり合っていればよい。各フィルタ１２，１３とパワーアンプＩＣ１１との重なり度合いは、フィルタの大きさやアイソレーションに応じて適宜設定すればよい。

第１のフィルタ１２と第２のフィルタ１３の間には複数の結合低減用グランドビア２１が設けられている。第１のフィルタ１２と第２のフィルタ１３の間隔が近くなると、これらのフィルタが電磁気的に結合し、アイソレーションが低下するという問題がある。パワーアンプの利得と比較してフィルタのアイソレーションが小さい場合、前後段のフィルタを介してパワーアンプに帰還がかかり、パワーアンプの動作が不安定となり、最悪の場合には発振する可能性がある。

しかし、本実施形態においては、第１のフィルタ１２と第２のフィルタ１３との間に結合低減用グランドビア２１を配置しているので、アイソレーションの低下を防止することができ、パワーアンプの動作を安定させることができる。特に、結合低減用グランドビア２１がパワーアンプ用サーマルビア２２を兼ねていることから、ビアホールの総数を少なくすることができ、高周波モジュールを小型化することができる。

ここに、グランドビアとはグランド電極パターンに接続されたビアホールのことをいい、サーマルビアとは主として放熱のために用いられるビアホールのことをいう。また、ビアホールとは単なる貫通孔ではなく、層間の電気的導通を得るための導体を含むものである。導体は、貫通孔の内面に形成されていてもよく、貫通孔内を完全に埋めるものであってもよい。

パワーアンプＩＣ１１が発する熱を放熱させるため、パワーアンプＩＣ１１の直下にはサーマルビア２２（２２ａ，２２ｂ）が設けられている。しかし、パワーアンプＩＣ１１の略直下に第１及び第２のフィルタ１２，１３が設けられていることから、本実施形態のサーマルビア２２は多層基板１０を貫通するものではなく、多層基板１０の内層に形成されたグランドパターン２３，２４に接続されているだけである。そして、上層のグランドパターン２３と下層のグランドパターン２４は結合低減用グランドビア２１を介して接続されている。このように、上下のサーマルビア２２ａ，２２ｂの間に結合低減用グランドビア２１が介在することから、結合低減用グランドビア２１をサーマルビアとして機能させることができる。

パワーアンプＩＣ１１の放熱にはより多くのサーマルビアが必要であり、上記結合低減用グランドビア２１をサーマルビアとして使用するだけでは十分でない。しかし、上述のように第１及び第２のフィルタ１２，１３を配置した場合、多数のサーマルビアを設けることは困難である。そこで、本実施形態においては、第１のフィルタ１２を構成するグランドビアをサーマルビアと共用化することでこの問題を解決している。

バランスバンドパスフィルタとしてはλ／２共振器も知られているが、λ／２共振器におけるグランドビアは数が非常に少ない。これに対し、第１のフィルタ１２を構成するインターディジタル型λ／４共振器は、その構造上、多数のグランドビア２６を有している。本実施形態ではこのグランドビア２６をパワーアンプ用サーマルビアとして使用するので、ビアホールの総数を少なくすることができ、高周波モジュールを小型化することができる。さらに、インターディジタル型λ／４共振器はグランドビア２６と共に多数のインターディジタル型の電極を有しており、インターディジタル型の電極にも熱が伝わることで熱を分散させることができるので、インターディジタル型の電極から多層基板１０を通じた放熱効果を得ることができる。

第１のフィルタ１２の入力端子は、ビアホール２７を介して基板底面の高周波モジュール用入力端子１８に接続されている。また、第１のフィルタ１２の出力端子は、第１のフィルタ１２の直上、つまりパワーアンプＩＣ１１の略直下に設けられた配線２８及びビアホール２９を介して基板上面のパワーアンプＩＣ用入力端子１６に接続されている。そして、この入力端子１６からボンディングワイヤ３０を介して、パワーアンプＩＣ１１上の入出力パッドに接続されている。

第１のフィルタ１２とパワーアンプＩＣ１１とを接続する配線２８の上下にはグランドパターン２３，２５が設けられており、これにより配線２８はトリプレートストリップ線路として構成されている。その理由は以下の通りである。

パワーアンプモジュールは、平衡入力−不平衡出力型のモジュールであり、前段のバンドパスフィルタにはバランスフィルタが用いられる（図５参照）。ここで、バランスフィルタの平衡入力の配線長やインピーダンスが異なるとコモンモードノイズが発生するため、モジュール内では平衡入力の配線を極力短くすることが必要となる。そのため、第１のフィルタ１２の平衡入力端を高周波モジュール用入力端子１８にできるだけ近づけて配置する必要がある。その結果、第１のフィルタ１２の不平衡出力端の位置は平衡入力端と反対側、つまりパワーアンプＩＣ１１の直下となる。

第１のフィルタ１２の出力とパワーアンプＩＣ１１の入力との間の配線２８も、パワーアンプＩＣ１１の直下に配置され、ビアホール２９及びボンディングワイヤ３０を介して、パワーアンプＩＣ１１の入力端に接続される。この場合、第１のフィルタ１２の出力側の配線長は入力側よりも長くなるが、平衡線路ほど大きな影響はない。さらに、配線２８はトリプレートストリップ線路であり、トリプレートストリップ線路は他の伝送線路（マイクロストリップ線路、コプレナ線路等）に比べて伝送損失が少ないため、配線による特性劣化を抑えることができる。

次に、本実施形態による高周波モジュール１の具体的な構成について詳細に説明する。

図２（ａ）及び（ｂ）は、高周波モジュール１の具体的な構成を示す平面図であって、（ａ）は多層基板１０の上面、（ｂ）は底面をそれぞれ示している。また、図３は、高周波モジュール１の等価回路図である。

図２（ａ）及び（ｂ）及び図３に示すように、高周波モジュール１は多層基板１０を有し、多層基板１０の上面にはパワーアンプＩＣ１１の他、チップインダクタ１４及びチップキャパシタ１５ａ〜１５ｄが実装されている。チップキャパシタ１５ａ，１５ｂは、パワーアンプの信号ライン上、チップインダクタ１４及びチップキャパシタ１５ｃ，１５ｄは、パワーアンプの電源ライン上に設けられるものであり、リフロー工程を経て多層基板１０上に実装される。チップキャパシタ１５ａ，１５ｂは、第１及び第２のフィルタ１２，１３とパワーアンプＩＣとの間に挿入されるＤＣブロッキングコンデンサＣ１７，Ｃ１８であり、チップキャパシタ１５ｃ，１５ｄは、パワーアンプＩＣ１１の電源ライン上に設けられるバイパスコンデンサＣ２４，Ｃ２５である。また、チップインダクタ１４は、パワーアンプの電源ライン上に設けられるチョークコイルＬ１２である。パワーアンプＩＣ１１の入出力パッドはボンディングワイヤ３０を介して多層基板１０上の対応する入出力端子に接続されている。また、図２（ｂ）に示すように、多層基板１０の底面の中央にはグランド端子が設けられ、その周囲には電源ライン、信号ライン、グランド電極パターン等に接続される入出力端子が設けられている。特に、中央の大きなグランド端子は放熱性と接続強度を確保する役割も果たしている。

図４は、高周波モジュール１の各層のパターンレイアウトを示す略平面図である。

図４に示すように、高周波モジュール１の多層基板１０は２０層の絶縁シートが積層されたものであり、配線等の導体パターンはこれらの多層シートの上下及び層間に形成されている。したがって、配線層は２１層である。詳細には、第１〜第２０層目の配線層１０１〜１２０は第１〜第２０層目の絶縁シートの上面にそれぞれ形成されており、第２１層目の配線層１２１は第２０層目の絶縁シートの裏面に形成されている。つまり、第１層目の配線層１０１は多層基板１０の上面、第２１層目の配線層１２１は多層基板１０の底面、第２〜第２０層目の配線層は多層基板１０の内層にそれぞれ形成されている。第２０層目の配線層１２０と第２１層目の配線層１２１が形成される絶縁シートは共通である。また、各配線層には、絶縁シートを貫通するビアホールが形成されている。すべての導体パターン及びビアホールに符号を付していないが、ハッチング部分が導体パターンであり、円形部分がビアホールである。

第１〜第３層目の配線層１０１〜１０３には、多数のサーマルビア２２ａが設けられている。サーマルビア２２ａはパワーアンプＩＣ１１の下方に設けられており、平面方向に対してほぼ等間隔に配列されている。

第４層目の配線層１０４にはグランドパターン２３が設けられており、第１９層目の配線層１１９にはグランドパターン２４が設けられている。これらのグランドパターン２３，２４は基板面の広い範囲に設けられており、第１及び第２のフィルタ１２，１３の上下を覆っている。サーマルビア２２ａの下端はグランドパターン２３に接続されている。

第４〜第１８層目の配線層１０４〜１１８には複数の結合低減用グランドビア２１が設けられている。グランドビア２１の上端は第４層目の配線層１０４のグランドパターン２３に接続されており、下端は第１９層目の配線層１１９のグランドパターン２４に接続されている。さらに、第１９層目の配線層１１９のグランドパターン２４は、基板の略中央に設けられた多数のグランドビア２２ｂを介して第２１層目の配線層１２１のグランド端子２０（ＧＮＤ）に接続されている。また、グランドパターン２４は、基板の周縁部に設けられたグランドビア３１を介して、第２１層目の配線層１２１の他のグランド端子ＧＮＤにも接続されている。こうして、結合低減用グランドビア２１はグランドパターンに接続される。

複数の結合低減用グランドビア２１は、多層基板１０の長手方向と直交する方向に沿って略直線的に配列されている。これにより、結合低減用グランドビア２１によって区画された２つの平面領域に第１のフィルタ１２及び第２のフィルタ１３をそれぞれ配置することができ、これらのフィルタのレイアウトが容易となるからである。

結合低減用グランドビア２１よりも図中下側の領域は、第１のフィルタ１２の形成領域である。また、結合低減用グランドビア２１よりも図中上側の領域は、第２のフィルタ１３の形成領域である。第１及び第２のフィルタ１２，１３は、主として、第５〜第１８層目の配線層１０５〜１１８の導体パターン及びこれらと接続されたビアホールによって構成されている。特に、第１のフィルタ１２は、伝送線路パターンＬ１〜Ｌ８、キャパシタンスパターンＣ１〜Ｃ１６によって構成されており、第２のフィルタ１３は、インダクタンスパターンＬ１０〜Ｌ１１、キャパシタンスパターンＣ１９〜Ｃ２３によって構成されている。

パワーアンプＩＣ１１の直下に設けられたサーマルビア２２は、従来のように全ての層を貫通して底面のグランド端子２０に接続されているわけでははい。しかし、結合低減用グランドビア２１がサーマルビアとしての役割を果たし、さらに第１のフィルタ１２が有する多数のグランドビア２６もサーマルビア２２としての役割を果たすことから、パワーアンプＩＣ１１専用のサーマルビア２２は不要である。

チップキャパシタ１５ａ，１５ｂはＤＣブロッキングコンデンサＣ１７，Ｃ１８であり、パワーアンプＩＣと第１のフィルタ１２，１３との間にそれぞれ設けられている。第７層目の配線層１０７には、第１のフィルタ１２の出力端とＤＣブロッキングコンデンサＣ１７の一端とを接続する配線パターン２８（配線パターンＬ９）が設けられている。この配線パターン２８の大部分は、パワーアンプＩＣ１１の直下に配設されており、一端はビアホール３３介してＤＣブロッキングコンデンサに接続され、他端はビアホール３２を介して第１のフィルタ１２の出力端に接続されている。

配線パターン２８はトリプレートストリップ線路を構成しており、その上下にはグランドパターンが設けられている。つまり、配線パターン２８は第４層目の配線層１０４のグランドパターン２３と第１０層目の配線層１１０のグランドパターン２５とで挟まれている。配線パターン２８から上方のグランドパターン２３，２５までの距離は等しい（３層分）。インターディジタル型λ／４共振器は多数のグランドビア２６を有することから、これらのグランドビア２６に所定の導体パターンを繋ぎ合わせるだけでトリプレートストリップ線路を構成するために必要な上下のグランド面（ここでは特にグランドパターン２５）を容易に形成することができる。このように、配線パターン２８の上下にグランドパターン２３，２５を設けることで、配線パターン２８をトリプレートストリップ線路として構成することができ、配線長が長くなることによる挿入損失の劣化を防止することができる。

以上説明したように、本実施形態の高周波モジュール１によれば、パワーアンプＩＣ１１の直下に第１及び第２のフィルタ１２，１３を配置すると共に、これらのフィルタ間の結合低減用グランドビア２１をパワーアンプＩＣ１１のサーマルビアと共用化していることから、第１のフィルタ１２と第２のフィルタ１３を近接配置したとしてもアイソレーションが低下することはない。したがって、パワーアンプの動作の安定性及びパワーアンプの放熱性を維持しつつ、モジュール全体の小型化を実現することができる。

また、本実施形態の高周波モジュール１によれば、第１のフィルタ１２であるインターディジタル型λ／４共振器のグランドビアをパワーアンプＩＣのサーマルビアと共用化していることから、パワーアンプ専用のサーマルビア２２を不要にすることができる。したがって、従来はサーマルビア２２の形成領域であったパワーアンプＩＣ１１の直下に第１及び第２のフィルタ１２，１３を設けることができる。すなわち、パワーアンプの放熱性を維持しつつ、モジュール全体の小型化を実現することができる。

また、インターディジタル型の電極を共振フィルタの一部として用いた場合、例えば、２ポール型や３ポール型の一般的な共振フィルタ（特許文献９参照）に比べて、共振器を小型化しつつＱ値を高くでき、平衡／不平衡の入出力変換も容易に行なうことができる。さらに、一般的な共振フィルタに比べて、多数の（本実施形態では４対（８本））のインターディジタル型の電極を有し、これらはすべてグランド電極に繋がっているため、インターディジタル型の電極にサーマルビアを繋げることで放熱効果をさらに良好にすることができる。

また、本実施形態の高周波モジュール１によれば、第１のフィルタ１２であるインターディジタル型λ／４共振器の出力端とパワーアンプＩＣ１１の入力端とを接続する配線２８をパワーアンプＩＣ１１の直下に設けると共に、この配線２８をトリプレートストリップ線路として構成したので、第１のフィルタ１２とパワーアンプＩＣ１１との間のインピーダンス整合を確実に取ることができる。たとえ第１のフィルタ１２とパワーアンプＩＣ１１との間でインピーダンスの不整合が生じたとしても、トリプレートストリップ線路からグランドまでの高さを調節してその特性インピーダンスを変化させれば、フィルタの素子値を変えることなく、第１のフィルタ１２とパワーアンプＩＣ１１のインピーダンス整合を容易に調整することができる。

以上、本発明をその好ましい実施形態に基づき説明したが、本発明はこれらの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の変更を加えることが可能であり、それらも本発明の範囲に包含されるものであることは言うまでもない。

例えば、上記実施形態においては、第１のフィルタ１２としてインターディジタル型λ／４共振器を用いているが、本発明はインターディジタル型λ／４共振器に限定されるものではなく、種々のフィルタ構造を用いることができる。この場合のフィルタは、できるだけ多くのグランドビアを備えていることが好ましい。

インターディジタル型λ／４共振器は、図２及び図３に示した回路構成に限定されるものではなく、例えばキャパシタンスＣ１〜Ｃ１６のいくつか又はすべてが省略された構成であってもかまわない。

また、上記実施形態においては、パワーアンプＩＣ１１の略直下に第１及び第２のフィルタ１２，１３が設けられているが、本発明はこれに限定されるものではなく、どのような素子を設けてもかなわない。

上記実施形態においては、前後段のフィルタ１２，１３とパワーアンプＩＣ１１との間にキャパシタＣ１７，Ｃ１８が設けられているが、本発明においてこれらのキャパシタを設けることは必須ではない。また、第１のフィルタ１２の前段や第２のフィルタ１３の後段にキャパシタや他の回路素子を設けてもよい。

さらに、本発明による高周波モジュールは、第１のフィルタ１２、パワーアンプＩＣ１１及び第２のフィルタ１３からなる回路構成に限定されるものではなく、例えば特許文献８に記載されているようなＲＦアンテナスイッチ回路部と一体化された大規模な高周波モジュールの一部としても用いることができる。

図１は、本発明の好ましい実施形態による高周波モジュールの構造を示す略断面図である。 図２（ａ）及び（ｂ）は、本発明の好ましい実施形態による高周波モジュール１の構成を示す平面図であって、（ａ）は上面、（ｂ）は底面をそれぞれ示している。 図３は、高周波モジュール１の等価回路図である。 図４は、高周波モジュール１の各層のパターンレイアウトを示す略平面図である。 図５は、高周波モジュール２の構成を示す略ブロック図である。 図６は、高周波モジュール２の従来の構造を示す略断面図である。

符号の説明

１ 高周波モジュール
２ 高周波モジュール
１０ 多層基板
１１ パワーアンプＩＣ
１２ 第１のフィルタ（ＢＰＦ）
１３ 第２のフィルタ（ＬＰＦ）
１４ チップインダクタ
１５ａ〜１５ｄ チップキャパシタ
１６ パワーアンプ用入力端子
１７ パワーアンプ用出力端子
１８ 高周波モジュール用入力端子
１９ 高周波モジュール用出力端子
２０ グランド端子
２１ 結合低減用グランドビア
２２ パワーアンプ用サーマルビア
２２ａ サーマルビア
２２ｂ サーマルビア
２３ グランドパターン（上層）
２４ グランドパターン（下層）
２５ トリプレートストリップ線路用グランドパターン
２６ グランドビア
２７ ビアホール
２８ 配線（トリプレートストリップ線路）
２９ ビアホール
３０ ボンディングワイヤ
３１ グランドビア
３２ ビアホール
３３ ビアホール
５１ アンテナスイッチ
５２ アンテナ
１０１〜１２１ 多層基板の各配線層

Claims (5)

1. 多層基板と、前記多層基板の主面に実装されたパワーアンプＩＣと、前記多層基板の内層において前記パワーアンプＩＣの略直下に設けられた第１のフィルタと、前記多層基板の内層に設けられ、前記第１のフィルタの出力端と前記パワーアンプＩＣの入力端とを接続する配線パターンとを備え、前記第１のフィルタは平衡入力端及び不平衡出力端を有するバランスフィルタであり、当該第１のフィルタの前記不平衡出力端は前記平衡入力端よりも前記多層基板の平面方向の内側に位置しており、前記配線パターンは前記パワーアンプＩＣの略直下に設けられていることを特徴とする高周波モジュール。
2. 前記配線パターンはトリプレートストリップ線路として構成されていることを特徴とする請求項１に記載の高周波モジュール。
3. 前記第１のフィルタはインターディジタル型λ／４共振器からなることを特徴とする請求項１又は２に記載の高周波モジュール。
4. 前記多層基板の内層において前記パワーアンプＩＣの略直下に設けられた第２のフィルタをさらに備えることを特徴とする請求項１乃至３のいずれか一項に記載の高周波モジュール。
5. 前記第２のフィルタの入力端は前記パワーアンプＩＣの出力端に接続されていることを特徴とする請求項４に記載の高周波モジュール。

Images