JP2000252716A - 分布定数フィルタおよびその製造方法、ならびに分布定数フィルタ回路基板 - Google Patents
分布定数フィルタおよびその製造方法、ならびに分布定数フィルタ回路基板Info
- Publication number
- JP2000252716A JP2000252716A JP11055590A JP5559099A JP2000252716A JP 2000252716 A JP2000252716 A JP 2000252716A JP 11055590 A JP11055590 A JP 11055590A JP 5559099 A JP5559099 A JP 5559099A JP 2000252716 A JP2000252716 A JP 2000252716A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- pattern
- conductor pattern
- pair
- side conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/203—Strip line filters
- H01P1/20327—Electromagnetic interstage coupling
- H01P1/20336—Comb or interdigital filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/203—Strip line filters
- H01P1/20327—Electromagnetic interstage coupling
- H01P1/20354—Non-comb or non-interdigital filters
- H01P1/20363—Linear resonators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/203—Strip line filters
- H01P1/20327—Electromagnetic interstage coupling
- H01P1/20354—Non-comb or non-interdigital filters
- H01P1/20381—Special shape resonators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
- H01P11/007—Manufacturing frequency-selective devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49016—Antenna or wave energy "plumbing" making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
(57)【要約】
【課題】 形状の小型化、安定した性能、信頼性の確保
を同時に達成しつつ、配線パターン等と接続可能な分布
定数フィルタおよびその製造方法を提供する。 【解決手段】 トリプレート構造のバンドパスフィル
タにおいて、従来は内層の低インピーダンスパターンと
同一面に形成されていた高インピーダンスパターンに代
えて、積層基板１１の厚み方向に延びる導電体パターン
１５(1)b, １５(2)bを形成する。これらの導電体パター
ン１５(1)b, １５(2)bは、それぞれ、内層の低インピー
ダンスパターンと表層の配線パターンとを繋ぐビアパタ
ーンとして機能すると共に、高インピーダンスラインと
しても機能する。フィルタリング特性が同一である限
り、導電体パターン１５(1）, １５(2) のライン全長
（平面距離）を、従来のライン全長よりも短くでき、導
電体パターン１５(1）, １５(2)の占有面積が縮少され
る。また、ビアパターンを別途設けた場合に生ずるフィ
ルタ特性の変化がない。
を同時に達成しつつ、配線パターン等と接続可能な分布
定数フィルタおよびその製造方法を提供する。 【解決手段】 トリプレート構造のバンドパスフィル
タにおいて、従来は内層の低インピーダンスパターンと
同一面に形成されていた高インピーダンスパターンに代
えて、積層基板１１の厚み方向に延びる導電体パターン
１５(1)b, １５(2)bを形成する。これらの導電体パター
ン１５(1)b, １５(2)bは、それぞれ、内層の低インピー
ダンスパターンと表層の配線パターンとを繋ぐビアパタ
ーンとして機能すると共に、高インピーダンスラインと
しても機能する。フィルタリング特性が同一である限
り、導電体パターン１５(1）, １５(2) のライン全長
（平面距離）を、従来のライン全長よりも短くでき、導
電体パターン１５(1）, １５(2)の占有面積が縮少され
る。また、ビアパターンを別途設けた場合に生ずるフィ
ルタ特性の変化がない。
Description
【０００１】
【発明の属する技術分野】本発明は、主にマイクロ波や
ミリ波帯で使用されるフィルタ素子に係わり、特に、各
種配線パターンを回路素子として構成される分布定数フ
ィルタおよびその製造方法、ならびに分布定数フィルタ
回路基板に関する。
ミリ波帯で使用されるフィルタ素子に係わり、特に、各
種配線パターンを回路素子として構成される分布定数フ
ィルタおよびその製造方法、ならびに分布定数フィルタ
回路基板に関する。
【０００２】
【従来の技術】携帯電話や自動車電話等のセルラー電話
システム、あるいは無線ＬＡＮ（ローカルエリアネット
ワーク）等のような、マイクロ波帯やミリ波帯の高周波
電波をキャリアとした通信システムにおいては、ローパ
スフィルタ（ＬＰＦ）、ハイパスフィルタ（ＨＰＦ）、
およびバンドパスフィルタ（ＢＰＦ）等のフィルタ素子
は、通常、集中定数回路ではなく分布定数回路として設
計される。ここで、集中定数回路とは、回路を構成する
素子の物理的形状が電気信号の波長よりも十分小さい回
路であり、インダクタンスＬやキャパシタＣ等のチップ
部品を回路素子として用いているものをいう。また、分
布定数回路とは、以下に述べるマイクロストリップライ
ン（マイクロストリップ線路）等を利用して構成される
もので、電気信号の波長と同程度またはその近傍の長さ
の各種配線パターンを回路素子として使用しているもの
をいう。
システム、あるいは無線ＬＡＮ（ローカルエリアネット
ワーク）等のような、マイクロ波帯やミリ波帯の高周波
電波をキャリアとした通信システムにおいては、ローパ
スフィルタ（ＬＰＦ）、ハイパスフィルタ（ＨＰＦ）、
およびバンドパスフィルタ（ＢＰＦ）等のフィルタ素子
は、通常、集中定数回路ではなく分布定数回路として設
計される。ここで、集中定数回路とは、回路を構成する
素子の物理的形状が電気信号の波長よりも十分小さい回
路であり、インダクタンスＬやキャパシタＣ等のチップ
部品を回路素子として用いているものをいう。また、分
布定数回路とは、以下に述べるマイクロストリップライ
ン（マイクロストリップ線路）等を利用して構成される
もので、電気信号の波長と同程度またはその近傍の長さ
の各種配線パターンを回路素子として使用しているもの
をいう。
【０００３】図１５は、誘電体基板の上にマイクロスト
リップラインパターンを平面的に形成してなるＢＰＦの
平面構成を表すものである。この図に示したＢＰＦは、
プリント基板やセラミック基板等の誘電体基板１０１の
上に、例えば銅等の導電体からなる微少な幅の複数のマ
イクロストリップライン１０２(1) 〜１０２(5) を、互
いに所定の距離をもって離間させて平行に配列した構造
を有する。隣接するマイクロストリップライン同士は、
通過波長λの４分の１程度の長さの部分が互いにオーバ
ーラップするように各長手方向にずらして配置されてい
る。マイクロストリップライン１０２(1) 〜１０２(5)
は、印刷法やリソグラフィ法により行われる配線基板の
表面層への配線パターン形成工程において同時に形成可
能である。
リップラインパターンを平面的に形成してなるＢＰＦの
平面構成を表すものである。この図に示したＢＰＦは、
プリント基板やセラミック基板等の誘電体基板１０１の
上に、例えば銅等の導電体からなる微少な幅の複数のマ
イクロストリップライン１０２(1) 〜１０２(5) を、互
いに所定の距離をもって離間させて平行に配列した構造
を有する。隣接するマイクロストリップライン同士は、
通過波長λの４分の１程度の長さの部分が互いにオーバ
ーラップするように各長手方向にずらして配置されてい
る。マイクロストリップライン１０２(1) 〜１０２(5)
は、印刷法やリソグラフィ法により行われる配線基板の
表面層への配線パターン形成工程において同時に形成可
能である。
【０００４】このようなマイクロストリップラインを用
いた構成のＢＰＦでは、例えばマイクロストリップライ
ン１０２(1) の端部から入力された高周波電波ＲＦ１
は、マイクロストリップライン１０２(1) 〜１０２(4)
を経て波長λ以外の高周波成分が除去され、波長λの高
周波信号ＲＦ２のみがマイクロストリップライン１０２
(5) の端部から出力されるようになっている。ここで、
空間における電波の波長をλ０とし、基板の実効誘電率
をεｗとすると、通過波長λは次の（１）式により与え
られる。したがって、マイクロストリップライン１０２
(1) 〜１０２(4)のパターンを最適化することにより、
所望の周波数帯域の高周波信号を選択的に透過させるこ
とができる。
いた構成のＢＰＦでは、例えばマイクロストリップライ
ン１０２(1) の端部から入力された高周波電波ＲＦ１
は、マイクロストリップライン１０２(1) 〜１０２(4)
を経て波長λ以外の高周波成分が除去され、波長λの高
周波信号ＲＦ２のみがマイクロストリップライン１０２
(5) の端部から出力されるようになっている。ここで、
空間における電波の波長をλ０とし、基板の実効誘電率
をεｗとすると、通過波長λは次の（１）式により与え
られる。したがって、マイクロストリップライン１０２
(1) 〜１０２(4)のパターンを最適化することにより、
所望の周波数帯域の高周波信号を選択的に透過させるこ
とができる。
【０００５】λ＝λ０／（εｗ）1/2 …（１）
【０００６】ところで、近年、高周波用途においても、
機器や基板の小型化要求が強くなっている。しかしなが
ら、図１５に示したマイクロストリップラインを用いた
構成のＢＰＦでは、マイクロストリップラインのパター
ンの長さは通過波長によってほぼ決まってしまうことか
ら、パターンの占有面積の縮減には自ずから限界があ
り、機器や基板の小型化が困難であった。
機器や基板の小型化要求が強くなっている。しかしなが
ら、図１５に示したマイクロストリップラインを用いた
構成のＢＰＦでは、マイクロストリップラインのパター
ンの長さは通過波長によってほぼ決まってしまうことか
ら、パターンの占有面積の縮減には自ずから限界があ
り、機器や基板の小型化が困難であった。
【０００７】そこで、例えば図１６および図１７に示し
たように、導電体パターンを基板の表面層に形成するの
ではなく、両面に接地導電層を有する基板の内層に一対
の導電体パターンを形成するようにした、いわゆるトリ
プレート構造のフィルタが提案されている。ここで、図
１６は、トリプレート構造のフィルタの斜視状態を表
し、図１７は平面構成を表す。これらの図に示したよう
に、このフィルタは、誘電体からなる第１の基板１１１
ａと、この第１の基板の上に形成された一対の導電体パ
ターン１１５(1）, １１５(2) と、第１の基板１１１ａ
の上に、これとの間に導電体パターン１１５(1）, １１
５(2) を挟むようにして積層された誘電体からなる第２
の基板１１１ｂとを備えている。第１の基板１１１ａお
よび第２の基板１１１ｂからなる積層基板１１１は、一
対の部分端面領域１１３(1) ，１１３(2) を除いてすべ
て、接地接続された接地導電層１１７によって覆われて
いる。
たように、導電体パターンを基板の表面層に形成するの
ではなく、両面に接地導電層を有する基板の内層に一対
の導電体パターンを形成するようにした、いわゆるトリ
プレート構造のフィルタが提案されている。ここで、図
１６は、トリプレート構造のフィルタの斜視状態を表
し、図１７は平面構成を表す。これらの図に示したよう
に、このフィルタは、誘電体からなる第１の基板１１１
ａと、この第１の基板の上に形成された一対の導電体パ
ターン１１５(1）, １１５(2) と、第１の基板１１１ａ
の上に、これとの間に導電体パターン１１５(1）, １１
５(2) を挟むようにして積層された誘電体からなる第２
の基板１１１ｂとを備えている。第１の基板１１１ａお
よび第２の基板１１１ｂからなる積層基板１１１は、一
対の部分端面領域１１３(1) ，１１３(2) を除いてすべ
て、接地接続された接地導電層１１７によって覆われて
いる。
【０００８】導電体パターン１１５(1) は、入力側導電
体パターンとして機能するもので、相対的に幅の広い、
低インピーダンスラインとしての導電体パターン（以
下、単に、低インピーダンスパターンともいう。）１１
５(1)aと、相対的に幅の狭い、高インピーダンスライン
としての導電体パターン（以下、単に、高インピーダン
スパターンともいう。）１１５(1)bとを縦列接続した形
を有している。一方、導電体パターン１１５(2) は出力
側導電体パターンとして機能するもので、相対的に幅の
広い導電体パターン１１５(2)aと、相対的に幅の狭い導
電体パターン１１５(2)bとを縦列接続した形を有してい
る。導電体パターン１１５(1) と導電体パターン１１５
(2) とは、所定の間隔を隔てて、それぞれの長手方向が
ほぼ平行となるように配置されている。幅の狭い導電体
パターン１１５(1)b，１１５(2)bは、それぞれの長さ方
向の中間部において、高周波信号ＲＦ１が供給される入
力部パターン１１６(1) ，およびフィルタリングされた
帯域の高周波信号ＲＦ２が出力される出力部パターン１
１６(2) に接続されている。幅の狭い導電体パターン１
１５(1)b，１１５(2)bの各一端側は、積層基板１１１の
一端面を覆う接地導電層１１７に接続されている。
体パターンとして機能するもので、相対的に幅の広い、
低インピーダンスラインとしての導電体パターン（以
下、単に、低インピーダンスパターンともいう。）１１
５(1)aと、相対的に幅の狭い、高インピーダンスライン
としての導電体パターン（以下、単に、高インピーダン
スパターンともいう。）１１５(1)bとを縦列接続した形
を有している。一方、導電体パターン１１５(2) は出力
側導電体パターンとして機能するもので、相対的に幅の
広い導電体パターン１１５(2)aと、相対的に幅の狭い導
電体パターン１１５(2)bとを縦列接続した形を有してい
る。導電体パターン１１５(1) と導電体パターン１１５
(2) とは、所定の間隔を隔てて、それぞれの長手方向が
ほぼ平行となるように配置されている。幅の狭い導電体
パターン１１５(1)b，１１５(2)bは、それぞれの長さ方
向の中間部において、高周波信号ＲＦ１が供給される入
力部パターン１１６(1) ，およびフィルタリングされた
帯域の高周波信号ＲＦ２が出力される出力部パターン１
１６(2) に接続されている。幅の狭い導電体パターン１
１５(1)b，１１５(2)bの各一端側は、積層基板１１１の
一端面を覆う接地導電層１１７に接続されている。
【０００９】このフィルタは、等価的には、図１８に示
したように、入力部パターン１１６(1) と接地との間に
接続されたキャパシタＣ１およびインダクタンスＬ１か
らなる並列共振回路ＰＲ１と、出力部パターン１１６
(2) と接地との間に接続されたキャパシタＣ２およびイ
ンダクタンスＬ２からなる並列共振回路ＰＲ２とがキャ
パシタＣ３を介して容量結合した形で表される。
したように、入力部パターン１１６(1) と接地との間に
接続されたキャパシタＣ１およびインダクタンスＬ１か
らなる並列共振回路ＰＲ１と、出力部パターン１１６
(2) と接地との間に接続されたキャパシタＣ２およびイ
ンダクタンスＬ２からなる並列共振回路ＰＲ２とがキャ
パシタＣ３を介して容量結合した形で表される。
【００１０】このフィルタでは、入力部パターン１１６
(1) の端部から入力された高周波電波ＲＦ１は、並列共
振回路ＰＲ１，ＰＲ２として機能する導電体パターン１
１５(1) および導電体パターン１１５(2) を経て波長λ
以外の高周波成分が除去され、波長λの高周波信号ＲＦ
２のみが出力部パターン１１６(2) の端部から出力され
るようになっている。このようなトリプレート構造のフ
ィルタによれば、図１５に示したマイクロストリップフ
ィルタよりも導電体パターンの占有面積を小さくできる
ので、小型のＢＰＦが実現可能である。
(1) の端部から入力された高周波電波ＲＦ１は、並列共
振回路ＰＲ１，ＰＲ２として機能する導電体パターン１
１５(1) および導電体パターン１１５(2) を経て波長λ
以外の高周波成分が除去され、波長λの高周波信号ＲＦ
２のみが出力部パターン１１６(2) の端部から出力され
るようになっている。このようなトリプレート構造のフ
ィルタによれば、図１５に示したマイクロストリップフ
ィルタよりも導電体パターンの占有面積を小さくできる
ので、小型のＢＰＦが実現可能である。
【００１１】なお、トリプレート構造のフィルタを、図
１８に示した等価回路のように機能させる場合には、通
過波長λの１／４の長さの一対のライン（導電体パター
ン）を容量結合させるコムライン型とするのが通常であ
るが、図１６および図１７に示したパターンでは、異な
るインピーダンスラインを縦列に繋いだ形にすること
で、ライン全長Ｌ１をλ／４よりも短くし、小型化を図
っている。以下の説明において、このようなタイプのＢ
ＰＦを短縮コムライン型の分布定数ＢＰＦと称するもの
とする。
１８に示した等価回路のように機能させる場合には、通
過波長λの１／４の長さの一対のライン（導電体パター
ン）を容量結合させるコムライン型とするのが通常であ
るが、図１６および図１７に示したパターンでは、異な
るインピーダンスラインを縦列に繋いだ形にすること
で、ライン全長Ｌ１をλ／４よりも短くし、小型化を図
っている。以下の説明において、このようなタイプのＢ
ＰＦを短縮コムライン型の分布定数ＢＰＦと称するもの
とする。
【００１２】
【発明が解決しようとする課題】ところで、図１５に示
したマイクロストリップラインを用いたＢＰＦは、上記
したように、印刷法やリソグラフィ法により配線基板の
表面層に配線パターンを形成する配線工程において、基
板の表面層パターンの一部として同時に形成可能であ
る。例えば図１９に示したように、マイクロストリップ
ライン１０２(1) 〜１０２(5) からなるＢＰＦと、ＭＭ
ＩＣ (Microwave Monolithic IC)１２４やチップコンデ
ンサ１２３(1) 〜１２３(4) 等の回路部品との間の結線
を、基板１０１の一表面上で行うことが可能である。な
お、この図１９は、マイクロストリップラインを用いた
ＢＰＦを表面に有する基板モジュールの平面構成を表す
もので、パターン１２０(1) 〜１２０(4) は接地導電パ
ターンであり、パターン１２１(1) , １２１(2) は電源
供給パッドであり、パターン１２２(1) ，１２２(2) は
電源配線である。
したマイクロストリップラインを用いたＢＰＦは、上記
したように、印刷法やリソグラフィ法により配線基板の
表面層に配線パターンを形成する配線工程において、基
板の表面層パターンの一部として同時に形成可能であ
る。例えば図１９に示したように、マイクロストリップ
ライン１０２(1) 〜１０２(5) からなるＢＰＦと、ＭＭ
ＩＣ (Microwave Monolithic IC)１２４やチップコンデ
ンサ１２３(1) 〜１２３(4) 等の回路部品との間の結線
を、基板１０１の一表面上で行うことが可能である。な
お、この図１９は、マイクロストリップラインを用いた
ＢＰＦを表面に有する基板モジュールの平面構成を表す
もので、パターン１２０(1) 〜１２０(4) は接地導電パ
ターンであり、パターン１２１(1) , １２１(2) は電源
供給パッドであり、パターン１２２(1) ，１２２(2) は
電源配線である。
【００１３】ところが、基板の小型化を図るために、上
記の図１６および図１７に示したトリプレート構造のＢ
ＰＦを用いた場合には、一対の導電体パターン１１５
(1）,１１５(2) および入力部パターン１１６(1) ，出
力部パターン１１６(2) は基板の内層に形成されること
から、例えば図２０に示したように、基板１０２の内層
のＢＰＦを構成する導電体パターン領域１３７と表面層
の配線パターンの接続パッド１３５(1) , １３５(2) と
の間を、それぞれ、ビア１３６(1) , １３６(2)によっ
て接続しなければならない。より具体的には、入力部パ
ターン１１６(1)（図１６，図１７）と接続パッド１３
５(1) との間をビア１３６(1) で接続し、出力部パター
ン１１６(2) （図１６，図１７）と接続パッド１３５
(2) との間をビア１３６(2) で接続することが必要であ
る。
記の図１６および図１７に示したトリプレート構造のＢ
ＰＦを用いた場合には、一対の導電体パターン１１５
(1）,１１５(2) および入力部パターン１１６(1) ，出
力部パターン１１６(2) は基板の内層に形成されること
から、例えば図２０に示したように、基板１０２の内層
のＢＰＦを構成する導電体パターン領域１３７と表面層
の配線パターンの接続パッド１３５(1) , １３５(2) と
の間を、それぞれ、ビア１３６(1) , １３６(2)によっ
て接続しなければならない。より具体的には、入力部パ
ターン１１６(1)（図１６，図１７）と接続パッド１３
５(1) との間をビア１３６(1) で接続し、出力部パター
ン１１６(2) （図１６，図１７）と接続パッド１３５
(2) との間をビア１３６(2) で接続することが必要であ
る。
【００１４】なお、図２０は、トリプレート構造のＢＰ
Ｆを用いて構成した基板モジュールの平面構成を表すも
ので、一点鎖線で示した領域１３７が、内層の導電体パ
ターン形成領域（すなわち、一対の導電体パターン１１
５(1）, １１５(2) 、入力部パターン１１６(1) および
出力部パターン１１６(2) が形成された領域）に相当す
る。この図で、パターン１３０(1) 〜１３０(3) は接地
導電パターンであり、パターン１３１(1) , １３１(2)
は電源供給パッドであり、パターン１３２(1)，１３２
(2) は電源配線であり、パターン１３８(1) 〜１３８
(4) は信号配線パターンである。これらの電源配線およ
び信号配線のパターンは、基板表面に搭載配置されたＭ
ＭＩＣ１３４やチップコンデンサ１３３(1) 〜１３３
(4) 等の回路部品に接続されている。
Ｆを用いて構成した基板モジュールの平面構成を表すも
ので、一点鎖線で示した領域１３７が、内層の導電体パ
ターン形成領域（すなわち、一対の導電体パターン１１
５(1）, １１５(2) 、入力部パターン１１６(1) および
出力部パターン１１６(2) が形成された領域）に相当す
る。この図で、パターン１３０(1) 〜１３０(3) は接地
導電パターンであり、パターン１３１(1) , １３１(2)
は電源供給パッドであり、パターン１３２(1)，１３２
(2) は電源配線であり、パターン１３８(1) 〜１３８
(4) は信号配線パターンである。これらの電源配線およ
び信号配線のパターンは、基板表面に搭載配置されたＭ
ＭＩＣ１３４やチップコンデンサ１３３(1) 〜１３３
(4) 等の回路部品に接続されている。
【００１５】このように、基板の内層パターンと表面層
の配線パターンとの間をビアによって接続すると、ＢＰ
Ｆの入出力部にこれらのビアの寄生インダクタンス成分
（高インピーダンス）が加わり、中心周波数や挿入損失
などのフィルタ特性が所望の特性から変化してしまう原
因となる。
の配線パターンとの間をビアによって接続すると、ＢＰ
Ｆの入出力部にこれらのビアの寄生インダクタンス成分
（高インピーダンス）が加わり、中心周波数や挿入損失
などのフィルタ特性が所望の特性から変化してしまう原
因となる。
【００１６】また、上記したように、図１６および図１
７に示した短縮コムライン型のトリプレート構造ＢＰＦ
における内層の導電体パターンは、小型化を図るため
に、幅の広い低インピーダンスパターン１１５(1)aと幅
の狭い高インピーダンスパターン１１５(1)bとを縦列接
続した形となっている。そして、これらのパターン幅の
差は、例えば１０倍以上になる場合もある。このため、
低インピーダンスパターンと高インピーダンスパターン
との接続部分が、温度変化の繰り返し等による大きなス
トレスを受けて、フィルタの性能劣化に繋がるというお
それもある。
７に示した短縮コムライン型のトリプレート構造ＢＰＦ
における内層の導電体パターンは、小型化を図るため
に、幅の広い低インピーダンスパターン１１５(1)aと幅
の狭い高インピーダンスパターン１１５(1)bとを縦列接
続した形となっている。そして、これらのパターン幅の
差は、例えば１０倍以上になる場合もある。このため、
低インピーダンスパターンと高インピーダンスパターン
との接続部分が、温度変化の繰り返し等による大きなス
トレスを受けて、フィルタの性能劣化に繋がるというお
それもある。
【００１７】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、小型の形状を維持しつつ、上記の問
題点をなくしつつ、他の配線パターン等と接続すること
が可能な分布定数フィルタおよびその製造方法、ならび
に分布定数フィルタ回路基板を提供することにある。
ので、その目的は、小型の形状を維持しつつ、上記の問
題点をなくしつつ、他の配線パターン等と接続すること
が可能な分布定数フィルタおよびその製造方法、ならび
に分布定数フィルタ回路基板を提供することにある。
【００１８】
【課題を解決するための手段】本発明の分布定数フィル
タは、誘電体からなる基板と、この基板の表面または内
部に形成され、電磁波信号が供給される入力側導電体パ
ターンと、基板の表面または内部に、入力側導電体パタ
ーンとの間に誘電体を介在させて形成され、入力側導電
体パターンに供給された電磁波信号の周波数帯域の一部
をなす周波数帯域の電磁波信号を出力する出力側導電体
パターンとを備え、入力側導電体パターンの少なくとも
一部または出力側導電体パターンの少なくとも一部が基
板の厚み方向に延びるように形成されるようにしたもの
である。
タは、誘電体からなる基板と、この基板の表面または内
部に形成され、電磁波信号が供給される入力側導電体パ
ターンと、基板の表面または内部に、入力側導電体パタ
ーンとの間に誘電体を介在させて形成され、入力側導電
体パターンに供給された電磁波信号の周波数帯域の一部
をなす周波数帯域の電磁波信号を出力する出力側導電体
パターンとを備え、入力側導電体パターンの少なくとも
一部または出力側導電体パターンの少なくとも一部が基
板の厚み方向に延びるように形成されるようにしたもの
である。
【００１９】本発明に係る分布定数フィルタの製造方法
は、誘電体からなる基板の表面または内部に、電磁波信
号が供給されることとなる入力側導電体パターンと、こ
の入力側導電体パターンに供給された電磁波信号の周波
数帯域の一部をなす周波数帯域の電磁波信号を出力する
こととなる出力側導電体パターンとを、これらのパター
ン間に誘電体を介在させるようにして形成する工程を含
む分布定数フィルタの製造方法であって、入力側導電体
パターンおよび出力側導電体パターンを形成する工程
が、基板の厚み方向に延びると共に入力側導電体パター
ンの少なくとも一部をなす導電体部分を形成する工程
と、基板の厚み方向に延びると共に出力側導電体パター
ンの少なくとも一部をなす導電体部分を形成する工程と
を含むようにしたものである。
は、誘電体からなる基板の表面または内部に、電磁波信
号が供給されることとなる入力側導電体パターンと、こ
の入力側導電体パターンに供給された電磁波信号の周波
数帯域の一部をなす周波数帯域の電磁波信号を出力する
こととなる出力側導電体パターンとを、これらのパター
ン間に誘電体を介在させるようにして形成する工程を含
む分布定数フィルタの製造方法であって、入力側導電体
パターンおよび出力側導電体パターンを形成する工程
が、基板の厚み方向に延びると共に入力側導電体パター
ンの少なくとも一部をなす導電体部分を形成する工程
と、基板の厚み方向に延びると共に出力側導電体パター
ンの少なくとも一部をなす導電体部分を形成する工程と
を含むようにしたものである。
【００２０】本発明に係る分布定数フィルタ回路基板
は、誘電体からなる基板と、この基板の表面または内部
に形成され、電磁波信号が供給される入力側導電体パタ
ーンと、基板の表面または内部に、入力側導電体パター
ンとの間に誘電体を介在させて形成され、入力側導電体
パターンに供給された電磁波信号の周波数帯域の一部を
なす周波数帯域の電磁波信号を出力する出力側導電体パ
ターンと、基板の表面に配置されると共に入力側導電体
パターンまたは出力側導電体パターンに接続された回路
部品とを備え、入力側導電体パターンの少なくとも一部
または出力側導電体パターンの少なくとも一部が基板の
厚み方向に延びているように構成したものである。
は、誘電体からなる基板と、この基板の表面または内部
に形成され、電磁波信号が供給される入力側導電体パタ
ーンと、基板の表面または内部に、入力側導電体パター
ンとの間に誘電体を介在させて形成され、入力側導電体
パターンに供給された電磁波信号の周波数帯域の一部を
なす周波数帯域の電磁波信号を出力する出力側導電体パ
ターンと、基板の表面に配置されると共に入力側導電体
パターンまたは出力側導電体パターンに接続された回路
部品とを備え、入力側導電体パターンの少なくとも一部
または出力側導電体パターンの少なくとも一部が基板の
厚み方向に延びているように構成したものである。
【００２１】本発明の分布定数フィルタでは、入力側導
電体パターンの少なくとも一部または出力側導電体パタ
ーンの少なくとも一部が基板の厚み方向に延びるように
形成されている。入力側導電体パターンには電磁波信号
が供給され、この入力側導電体パターンとの間に誘電体
を介在させて形成された出力側導電体パターンからは、
入力側導電体パターンに供給された電磁波信号の周波数
帯域の一部をなす周波数帯域の電磁波信号が出力され
る。
電体パターンの少なくとも一部または出力側導電体パタ
ーンの少なくとも一部が基板の厚み方向に延びるように
形成されている。入力側導電体パターンには電磁波信号
が供給され、この入力側導電体パターンとの間に誘電体
を介在させて形成された出力側導電体パターンからは、
入力側導電体パターンに供給された電磁波信号の周波数
帯域の一部をなす周波数帯域の電磁波信号が出力され
る。
【００２２】なお、本発明の分布定数フィルタでは、入
力側導電体パターンまたは出力側導電体パターンの少な
くとも一方が、インピーダンスの大きさが互いに異なる
第１の導電体部分および第２の導電体部分からなるもの
であるようにしてもよい。この場合には、基板の厚み方
向に延びるように形成されている部分が、第１の導電体
部分または第２の導電体部分のうち、よりインピーダン
スの高い導電体部分であるようにするのが好適である。
さらに、この場合において、よりインピーダンスの高い
導電体部分が、基板の表面または内部に互いに異なる階
層として形成された複数の導電体層の間を相互に接続す
るための層間接続部を兼ねるようにしてもよい。ここ
で、複数の導電体層のうち、基板の表面に形成された導
電体層が、回路部品が接続される配線パターンとして機
能するものであり、基板の内部に形成された導電体層
が、第１の導電体部分または第２の導電体部分のうち
の、よりインピーダンスの低い導電体部分として機能す
るものであるように構成することが可能である。
力側導電体パターンまたは出力側導電体パターンの少な
くとも一方が、インピーダンスの大きさが互いに異なる
第１の導電体部分および第２の導電体部分からなるもの
であるようにしてもよい。この場合には、基板の厚み方
向に延びるように形成されている部分が、第１の導電体
部分または第２の導電体部分のうち、よりインピーダン
スの高い導電体部分であるようにするのが好適である。
さらに、この場合において、よりインピーダンスの高い
導電体部分が、基板の表面または内部に互いに異なる階
層として形成された複数の導電体層の間を相互に接続す
るための層間接続部を兼ねるようにしてもよい。ここ
で、複数の導電体層のうち、基板の表面に形成された導
電体層が、回路部品が接続される配線パターンとして機
能するものであり、基板の内部に形成された導電体層
が、第１の導電体部分または第２の導電体部分のうち
の、よりインピーダンスの低い導電体部分として機能す
るものであるように構成することが可能である。
【００２３】本発明に係る分布定数フィルタの製造方法
では、入力側導電体パターンおよび出力側導電体パター
ンを形成する工程において、基板の厚み方向に延びると
共に入力側導電体パターンの少なくとも一部をなす導電
体部分が形成されると共に、基板の厚み方向に延びると
共に出力側導電体パターンの少なくとも一部をなす導電
体部分が形成される。
では、入力側導電体パターンおよび出力側導電体パター
ンを形成する工程において、基板の厚み方向に延びると
共に入力側導電体パターンの少なくとも一部をなす導電
体部分が形成されると共に、基板の厚み方向に延びると
共に出力側導電体パターンの少なくとも一部をなす導電
体部分が形成される。
【００２４】なお、本発明に係る分布定数フィルタの製
造方法では、入力側導電体パターンおよび出力側導電体
パターンを形成する工程が、一方の面に第１の接地導電
パターンが形成された第１の誘電体基板の他方の面に、
入力側導電体パターンの一部および出力側導電体パター
ンの一部として機能することとなる一対の導電体パター
ンを、互いに間隔をおいて選択的に形成する工程と、第
１の誘電体基板の他方の面に第２の誘電体基板を積層
し、両者を接合して一の合体基板を形成する工程と、合
体基板における第２の誘電体基板の表面に、導電体から
なる一対の配線パターンを、互いに間隔をおいて選択的
に形成する工程と、一対の導電体パターンの各々と一対
の配線パターンの各々との間を結ぶ一対の貫通穴を形成
する工程と、一対の貫通穴の内部に、入力側導電体パタ
ーンの他の一部および出力側導電体パターンの他の一部
として機能することとなる一対の導電体部分を形成し
て、一対の導電体パターンの各々と一対の配線パターン
の各々との間を電気的に接続する工程とを含むようにし
てもよい。
造方法では、入力側導電体パターンおよび出力側導電体
パターンを形成する工程が、一方の面に第１の接地導電
パターンが形成された第１の誘電体基板の他方の面に、
入力側導電体パターンの一部および出力側導電体パター
ンの一部として機能することとなる一対の導電体パター
ンを、互いに間隔をおいて選択的に形成する工程と、第
１の誘電体基板の他方の面に第２の誘電体基板を積層
し、両者を接合して一の合体基板を形成する工程と、合
体基板における第２の誘電体基板の表面に、導電体から
なる一対の配線パターンを、互いに間隔をおいて選択的
に形成する工程と、一対の導電体パターンの各々と一対
の配線パターンの各々との間を結ぶ一対の貫通穴を形成
する工程と、一対の貫通穴の内部に、入力側導電体パタ
ーンの他の一部および出力側導電体パターンの他の一部
として機能することとなる一対の導電体部分を形成し
て、一対の導電体パターンの各々と一対の配線パターン
の各々との間を電気的に接続する工程とを含むようにし
てもよい。
【００２５】また、本発明に係る分布定数フィルタの製
造方法では、入力側導電体パターンおよび出力側導電体
パターンを形成する工程が、第１の誘電体基板に一対の
第１の貫通穴を形成する工程と、第１の誘電体基板の一
方の面に、入力側導電体パターンの一部および出力側導
電体パターンの一部として機能することとなる一対の導
電体パターンを選択的に形成すると共に、一対の第１の
貫通穴の内部に、入力側導電体パターンの他の一部およ
び出力側導電体パターンの他の一部として機能すること
となる一対の第１の導電体部分を形成する工程と、第１
の誘電体基板の一対の導電体パターンが形成された面
に、第１の誘電体基板の一対の第１の貫通穴に対応して
形成された一対の第２の貫通穴を有する第２の誘電体基
板を積層し、両者を接合して一の合体基板を形成する工
程と、合体基板における第２の誘電体基板の表面に、導
電体からなる一対の配線パターンを互いに間隔をおいて
選択的に形成すると共に、第２の誘電体基板の一対の第
２の貫通穴の内部に、入力側導電体パターンの他の一部
および出力側導電体パターンの他の一部として機能する
こととなる一対の第２の導電体部分を形成して、第１の
誘電体基板の表面に形成された一対の導電体パターンの
各々と一対の配線パターンの各々との間を電気的に接続
する工程とを含むようにしてもよい。
造方法では、入力側導電体パターンおよび出力側導電体
パターンを形成する工程が、第１の誘電体基板に一対の
第１の貫通穴を形成する工程と、第１の誘電体基板の一
方の面に、入力側導電体パターンの一部および出力側導
電体パターンの一部として機能することとなる一対の導
電体パターンを選択的に形成すると共に、一対の第１の
貫通穴の内部に、入力側導電体パターンの他の一部およ
び出力側導電体パターンの他の一部として機能すること
となる一対の第１の導電体部分を形成する工程と、第１
の誘電体基板の一対の導電体パターンが形成された面
に、第１の誘電体基板の一対の第１の貫通穴に対応して
形成された一対の第２の貫通穴を有する第２の誘電体基
板を積層し、両者を接合して一の合体基板を形成する工
程と、合体基板における第２の誘電体基板の表面に、導
電体からなる一対の配線パターンを互いに間隔をおいて
選択的に形成すると共に、第２の誘電体基板の一対の第
２の貫通穴の内部に、入力側導電体パターンの他の一部
および出力側導電体パターンの他の一部として機能する
こととなる一対の第２の導電体部分を形成して、第１の
誘電体基板の表面に形成された一対の導電体パターンの
各々と一対の配線パターンの各々との間を電気的に接続
する工程とを含むようにしてもよい。
【００２６】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００２７】図１〜図３は、本発明の一実施の形態に係
る分布定数フィルタとしてのトリプレート構造のバンド
パスフィルタの構造を表すものである。これらの図のう
ち、図１は斜視状態を表し、図２はその平面構成を表
す。また、図３は、図２におけるIII −III 矢視断面を
表すものである。これらの図に示したように、このフィ
ルタは、誘電体からなる第１の基板１１ａと、この第１
の基板１１ａの上に積層された誘電体からなる第２の基
板１１ｂと、第１の基板１１ａおよび第２の基板１１ｂ
からなる積層基板１１の内部に形成された一対の導電体
パターン１５(1）, １５(2) とを備えている。積層基板
１１は、一対の部分端面領域１３(1) ，１３(2) および
部分表面領域１３(3) を除いてすべて、接地接続された
接地導電層１７によって覆われている。第１の基板１１
ａおよび第２の基板１１ｂは、いずれも、例えばポリテ
トラフルオロエチレン（商標名テフロン）等のポリオレ
フィン樹脂やポリイミド、あるいはガラスエポキシ等の
有機材料によって構成される。ここで、第１の基板１１
ａが本発明における「第１の誘電体基板」に対応し、第
２の基板１１ｂが本発明における「第２の誘電体基板」
に対応し、積層基板１１が本発明における「合体基板」
に対応する。
る分布定数フィルタとしてのトリプレート構造のバンド
パスフィルタの構造を表すものである。これらの図のう
ち、図１は斜視状態を表し、図２はその平面構成を表
す。また、図３は、図２におけるIII −III 矢視断面を
表すものである。これらの図に示したように、このフィ
ルタは、誘電体からなる第１の基板１１ａと、この第１
の基板１１ａの上に積層された誘電体からなる第２の基
板１１ｂと、第１の基板１１ａおよび第２の基板１１ｂ
からなる積層基板１１の内部に形成された一対の導電体
パターン１５(1）, １５(2) とを備えている。積層基板
１１は、一対の部分端面領域１３(1) ，１３(2) および
部分表面領域１３(3) を除いてすべて、接地接続された
接地導電層１７によって覆われている。第１の基板１１
ａおよび第２の基板１１ｂは、いずれも、例えばポリテ
トラフルオロエチレン（商標名テフロン）等のポリオレ
フィン樹脂やポリイミド、あるいはガラスエポキシ等の
有機材料によって構成される。ここで、第１の基板１１
ａが本発明における「第１の誘電体基板」に対応し、第
２の基板１１ｂが本発明における「第２の誘電体基板」
に対応し、積層基板１１が本発明における「合体基板」
に対応する。
【００２８】導電体パターン１５(1) は、入力側導電体
パターンとして機能するもので、相対的に幅の広い低イ
ンピーダンスパターン１５(1)aと、相対的に幅の狭い高
インピーダンスパターン１５(1)bとを有している。導電
体パターン１５(2) は、出力側導電体パターンとして機
能するもので、相対的に幅の広い低インピーダンスパタ
ーン１５(2)aと、相対的に幅の狭い高インピーダンスパ
ターン１５(2)bとを有している。低インピーダンスパタ
ーン１５(1)a，１５(2)aは、第１の基板１１ａおよび第
２の基板１１ｂによって挟まれた内層面に、互いに所定
の間隔を隔てて、それぞれの長手方向がほぼ平行となる
ように配置されている。高インピーダンスパターン１５
(1)b，１５(2)bは、第１の基板１１ａおよび第２の基板
１１ｂからなる積層基板１１を厚み方向に貫く形で形成
され、上記した内層面において、それぞれ、低インピー
ダンスパターン１５(1)a，１５(2)aと交差してこれらと
電気的に接続されている。
パターンとして機能するもので、相対的に幅の広い低イ
ンピーダンスパターン１５(1)aと、相対的に幅の狭い高
インピーダンスパターン１５(1)bとを有している。導電
体パターン１５(2) は、出力側導電体パターンとして機
能するもので、相対的に幅の広い低インピーダンスパタ
ーン１５(2)aと、相対的に幅の狭い高インピーダンスパ
ターン１５(2)bとを有している。低インピーダンスパタ
ーン１５(1)a，１５(2)aは、第１の基板１１ａおよび第
２の基板１１ｂによって挟まれた内層面に、互いに所定
の間隔を隔てて、それぞれの長手方向がほぼ平行となる
ように配置されている。高インピーダンスパターン１５
(1)b，１５(2)bは、第１の基板１１ａおよび第２の基板
１１ｂからなる積層基板１１を厚み方向に貫く形で形成
され、上記した内層面において、それぞれ、低インピー
ダンスパターン１５(1)a，１５(2)aと交差してこれらと
電気的に接続されている。
【００２９】高インピーダンスパターン１５(1)b, １５
(2)bは、相対的に小さい容量成分と相対的に大きい抵抗
成分とを有し、低インピーダンスパターン１５(1)a，１
５(2)aは、相対的に大きい容量成分と相対的に小さい抵
抗成分を有するものである。
(2)bは、相対的に小さい容量成分と相対的に大きい抵抗
成分とを有し、低インピーダンスパターン１５(1)a，１
５(2)aは、相対的に大きい容量成分と相対的に小さい抵
抗成分を有するものである。
【００３０】入力側の導電体パターン１５(1) における
高インピーダンスパターン１５(1)bの一端側（図１，図
３における下端側）は、積層基板１１の裏面側（図１，
図３における下面側）において接地導電層１７に電気的
に接続され、他端側（図１，図３における上端側）は、
部分表面領域１３(3) 上に形成された入力部パターン１
６(1) の一端部に電気的に接続されている。出力側の導
電体パターン１５(2)における高インピーダンスパター
ン１５(2)bの一端側（図１，図３における下端側）は、
積層基板１１の裏面側（図１，図３における下面側）に
おいて接地導電層１７に電気的に接続され、他端側（図
１，図３における上端側）は、部分表面領域１３(3) 上
に形成された出力部パターン１６(2) の一端部に電気的
に接続されている。入力部パターン１６(1) には、高周
波信号ＲＦ１が供給され、出力部パターン１６(2) から
は、フィルタリングされた帯域の高周波信号ＲＦ２が出
力されるようになっている。
高インピーダンスパターン１５(1)bの一端側（図１，図
３における下端側）は、積層基板１１の裏面側（図１，
図３における下面側）において接地導電層１７に電気的
に接続され、他端側（図１，図３における上端側）は、
部分表面領域１３(3) 上に形成された入力部パターン１
６(1) の一端部に電気的に接続されている。出力側の導
電体パターン１５(2)における高インピーダンスパター
ン１５(2)bの一端側（図１，図３における下端側）は、
積層基板１１の裏面側（図１，図３における下面側）に
おいて接地導電層１７に電気的に接続され、他端側（図
１，図３における上端側）は、部分表面領域１３(3) 上
に形成された出力部パターン１６(2) の一端部に電気的
に接続されている。入力部パターン１６(1) には、高周
波信号ＲＦ１が供給され、出力部パターン１６(2) から
は、フィルタリングされた帯域の高周波信号ＲＦ２が出
力されるようになっている。
【００３１】このように、高インピーダンスパターン１
５(1)b, １５(2)bは、短縮コムライン型の分布定数ＢＰ
Ｆの高インピーダンスラインとして機能すると同時に、
積層基板１１の表層の導電パターンと内層の導電パター
ンとを電気的に接続する機能をも有するものである。
５(1)b, １５(2)bは、短縮コムライン型の分布定数ＢＰ
Ｆの高インピーダンスラインとして機能すると同時に、
積層基板１１の表層の導電パターンと内層の導電パター
ンとを電気的に接続する機能をも有するものである。
【００３２】本実施の形態において、接地導電層１７
は、図３に示したように、下地導電層１７ａと、この下
地導電層１７ａ上に例えばめっき層として形成された被
覆導電層１７ｂとを有している。同様に、入力部パター
ン１６(1) は、図３に示したように、下地導電層１６
(1)aと、この下地導電層１６(1)a上に例えばめっき層と
して形成された被覆導電層１６(1)bとを有している。出
力部パターン１６(2) もまた同様の積層構造を有してい
る。なお、高インピーダンスパターン１５(1)bは、後述
するように、例えば被覆導電層１７ｂおよび被覆導電層
１６(1)bをさらに成長させて形成されるめっき層として
構成可能である。
は、図３に示したように、下地導電層１７ａと、この下
地導電層１７ａ上に例えばめっき層として形成された被
覆導電層１７ｂとを有している。同様に、入力部パター
ン１６(1) は、図３に示したように、下地導電層１６
(1)aと、この下地導電層１６(1)a上に例えばめっき層と
して形成された被覆導電層１６(1)bとを有している。出
力部パターン１６(2) もまた同様の積層構造を有してい
る。なお、高インピーダンスパターン１５(1)bは、後述
するように、例えば被覆導電層１７ｂおよび被覆導電層
１６(1)bをさらに成長させて形成されるめっき層として
構成可能である。
【００３３】次に、以上のような構成の分布定数フィル
タの作用を説明する。このフィルタは、上記の図１８に
示した回路と等価となるように機能する。すなわち、こ
のフィルタでは、入力部パターン１６(1) の端部から入
力された高周波電波ＲＦ１は、導電体パターン１５(1)
および導電体パターン１５(2) を経て波長λ以外の高周
波成分が除去され、波長λの高周波信号ＲＦ２のみが出
力部パターン１６(2)の端部から出力される。
タの作用を説明する。このフィルタは、上記の図１８に
示した回路と等価となるように機能する。すなわち、こ
のフィルタでは、入力部パターン１６(1) の端部から入
力された高周波電波ＲＦ１は、導電体パターン１５(1)
および導電体パターン１５(2) を経て波長λ以外の高周
波成分が除去され、波長λの高周波信号ＲＦ２のみが出
力部パターン１６(2)の端部から出力される。
【００３４】このように、本実施の形態のトリプレート
構造のフィルタでは、従来（図１６）において内層に形
成されていた高インピーダンスパターン１１５(1)b, １
１５(2)bに代えて、積層基板１１の厚み方向に延びるビ
ア状の導電体パターン１５(1)b, １５(2)bを形成し、こ
れらを高インピーダンスラインとして機能させるように
している。したがって、図２に示したように、本実施の
形態のフィルタでは、フィルタリング特性が同一である
限り、導電体パターン１５(1）, １５(2) のライン全長
Ｌ２が、従来のライン全長Ｌ１（図１７）よりもさらに
短くなる。このため、導電体パターン１５(1）, １５
(2) の占有面積を縮少することができ、結果として、Ｂ
ＰＦの小型化が可能である。
構造のフィルタでは、従来（図１６）において内層に形
成されていた高インピーダンスパターン１１５(1)b, １
１５(2)bに代えて、積層基板１１の厚み方向に延びるビ
ア状の導電体パターン１５(1)b, １５(2)bを形成し、こ
れらを高インピーダンスラインとして機能させるように
している。したがって、図２に示したように、本実施の
形態のフィルタでは、フィルタリング特性が同一である
限り、導電体パターン１５(1）, １５(2) のライン全長
Ｌ２が、従来のライン全長Ｌ１（図１７）よりもさらに
短くなる。このため、導電体パターン１５(1）, １５
(2) の占有面積を縮少することができ、結果として、Ｂ
ＰＦの小型化が可能である。
【００３５】また、本実施の形態では、従来の幅の狭い
平面状の導電体パターンである高インピーダンスライン
を配設しないので、太いラインと細いラインの接続部に
おける温度ストレスによる断線のおそれが少なくなる。
本実施の形態では、高インピーダンスパターン１５(1)
b, １５(2)bは、低インピーダンスパターン１５(1)a，
１５(2)aをそれぞれ貫いて交差するように形成されてい
ることから、温度ストレスが加わっても、この交差部分
では断線しにくいからである。
平面状の導電体パターンである高インピーダンスライン
を配設しないので、太いラインと細いラインの接続部に
おける温度ストレスによる断線のおそれが少なくなる。
本実施の形態では、高インピーダンスパターン１５(1)
b, １５(2)bは、低インピーダンスパターン１５(1)a，
１５(2)aをそれぞれ貫いて交差するように形成されてい
ることから、温度ストレスが加わっても、この交差部分
では断線しにくいからである。
【００３６】図４は、高インピーダンスラインの形状に
応じてＳパラメータのシミュレーションを行ったもの
で、入力インピーダンス（Ｓ１１）の結果を表すもので
ある。ここで、Ｓパラメータとは、散乱パラメータ(Sca
ttering Parameter)であり、入出力部における電力の散
乱から内部回路の状態を表すパラメータである。特に、
パラメータＳ１１は、入力における反射係数、すなわ
ち、入力インピーダンスに対応する。この図で、入力イ
ンピーダンスＺ１は、高インピーダンスラインを、従来
のように基板の内層面に沿って延びる平面状の導電体パ
ターンとした場合に得られるものであり、入力インピー
ダンスＺ２は、高インピーダンスラインを、本実施の形
態のように基板の厚み方向に延びるビア状の導電体パタ
ーンとした場合に得られるものである。この図は、一般
に、いわゆるスミスチャートと呼ばれるもので、横軸が
抵抗成分を示し、右まわり方向の円がインダクタンス成
分を示し、左まわり方向の円が容量成分を示している。
各円周上の左端はインダクタンス成分および容量成分の
０値を示し、円周上の右端はインダクタンス成分、容量
成分および抵抗成分の∞値を示す。また、最大円の円周
の左端は、抵抗成分の０値に対応する。
応じてＳパラメータのシミュレーションを行ったもの
で、入力インピーダンス（Ｓ１１）の結果を表すもので
ある。ここで、Ｓパラメータとは、散乱パラメータ(Sca
ttering Parameter)であり、入出力部における電力の散
乱から内部回路の状態を表すパラメータである。特に、
パラメータＳ１１は、入力における反射係数、すなわ
ち、入力インピーダンスに対応する。この図で、入力イ
ンピーダンスＺ１は、高インピーダンスラインを、従来
のように基板の内層面に沿って延びる平面状の導電体パ
ターンとした場合に得られるものであり、入力インピー
ダンスＺ２は、高インピーダンスラインを、本実施の形
態のように基板の厚み方向に延びるビア状の導電体パタ
ーンとした場合に得られるものである。この図は、一般
に、いわゆるスミスチャートと呼ばれるもので、横軸が
抵抗成分を示し、右まわり方向の円がインダクタンス成
分を示し、左まわり方向の円が容量成分を示している。
各円周上の左端はインダクタンス成分および容量成分の
０値を示し、円周上の右端はインダクタンス成分、容量
成分および抵抗成分の∞値を示す。また、最大円の円周
の左端は、抵抗成分の０値に対応する。
【００３７】入力インピーダンスＺ１は、図５（Ａ）に
示したように、両面にそれぞれ接地導電層５１，５２が
形成された厚さ１．６ｍｍの誘電体基板５３の内層面
に、長さが１．１ｍｍ、幅が０．３ｍｍ、厚さが１８μ
ｍの平面状の導電体パターンを形成した場合に得られた
ものである。一方、入力インピーダンスＺ２は、図５
（Ｂ）に示したように、両面にそれぞれ接地導電層６
１，６２が形成された厚さ１．６ｍｍの誘電体基板６３
を貫くように、直径が０．２ｍｍのビア状の導電体パタ
ーン６４を形成した場合に得られたものである。いずれ
の場合も、基板５３，６３の比誘電率を２．２とし、使
用周波数を５．０ＧＨｚとしている。
示したように、両面にそれぞれ接地導電層５１，５２が
形成された厚さ１．６ｍｍの誘電体基板５３の内層面
に、長さが１．１ｍｍ、幅が０．３ｍｍ、厚さが１８μ
ｍの平面状の導電体パターンを形成した場合に得られた
ものである。一方、入力インピーダンスＺ２は、図５
（Ｂ）に示したように、両面にそれぞれ接地導電層６
１，６２が形成された厚さ１．６ｍｍの誘電体基板６３
を貫くように、直径が０．２ｍｍのビア状の導電体パタ
ーン６４を形成した場合に得られたものである。いずれ
の場合も、基板５３，６３の比誘電率を２．２とし、使
用周波数を５．０ＧＨｚとしている。
【００３８】図４に示したように、高インピーダンスラ
インの形状を、それぞれ図５（Ａ），（Ｂ）のようにし
た場合の入力インピーダンスＺ１，Ｚ２はほぼ等しい値
となっている。すなわち、インダクティブな振る舞いに
おいて両者がほぼ一致するパターンサイズが存在するこ
とが判った。したがって、誘電体の比誘電率、厚み、ビ
ア状の導電体パターンの径を最適化することで、従来形
状の高インピーダンスラインと同様の効果を得ることが
でき、所望のＢＰＦを作成することが可能である。
インの形状を、それぞれ図５（Ａ），（Ｂ）のようにし
た場合の入力インピーダンスＺ１，Ｚ２はほぼ等しい値
となっている。すなわち、インダクティブな振る舞いに
おいて両者がほぼ一致するパターンサイズが存在するこ
とが判った。したがって、誘電体の比誘電率、厚み、ビ
ア状の導電体パターンの径を最適化することで、従来形
状の高インピーダンスラインと同様の効果を得ることが
でき、所望のＢＰＦを作成することが可能である。
【００３９】図６は、本発明の一実施の形態に係る分布
定数フィルタ回路基板の平面構成の一例を表すものであ
る。この分布定数フィルタ回路基板は、上記した実施の
形態に係るトリプレート構造のＢＰＦを基板内部に有す
ると共に、基板表面に、配線パターンと回路部品とを有
している。この図で、一点鎖線で示した領域３７が、図
１に示したトリプレート構造のＢＰＦが形成された領域
に相当する。パターン３５(1) ，３５(2) は、それぞ
れ、図１における入力部パターン１６(1) および出力部
パターン１６(2) に相当し、ビア状の導電パターン３６
(1) ，３６(2) は、それぞれ、図１における高インピー
ダンスパターン１５(1)b, １５(2)bに相当する。パター
ン３０(1) 〜３０(4) は接地導電パターンであり、パタ
ーン３１(1) , ３１(2) は電源供給パッドであり、パタ
ーン３２(1) ，３２(2) は電源配線であり、パターン３
８(1) 〜３８(4) は信号配線パターンである。また、こ
れらの電源配線および信号配線のパターンは、基板表面
に搭載配置されたＭＭＩＣ３４やチップコンデンサ３３
(1) 〜３３(4) 等の回路部品に接続されている。
定数フィルタ回路基板の平面構成の一例を表すものであ
る。この分布定数フィルタ回路基板は、上記した実施の
形態に係るトリプレート構造のＢＰＦを基板内部に有す
ると共に、基板表面に、配線パターンと回路部品とを有
している。この図で、一点鎖線で示した領域３７が、図
１に示したトリプレート構造のＢＰＦが形成された領域
に相当する。パターン３５(1) ，３５(2) は、それぞ
れ、図１における入力部パターン１６(1) および出力部
パターン１６(2) に相当し、ビア状の導電パターン３６
(1) ，３６(2) は、それぞれ、図１における高インピー
ダンスパターン１５(1)b, １５(2)bに相当する。パター
ン３０(1) 〜３０(4) は接地導電パターンであり、パタ
ーン３１(1) , ３１(2) は電源供給パッドであり、パタ
ーン３２(1) ，３２(2) は電源配線であり、パターン３
８(1) 〜３８(4) は信号配線パターンである。また、こ
れらの電源配線および信号配線のパターンは、基板表面
に搭載配置されたＭＭＩＣ３４やチップコンデンサ３３
(1) 〜３３(4) 等の回路部品に接続されている。
【００４０】この図に示したように、高インピーダンス
パターン１５(1)b, １５(2)bは、それぞれ、導電体パタ
ーン１５(1）, １５(2) の一部をなすと同時に、基板３
の内層と表層とを接続する役割を担っている。すなわ
ち、本実施の形態によれば、積層基板１１の厚み方向に
延びる導電体パターン１５(1)b, １５(2)bに高インピー
ダンスラインの役割および内層と表面層との接続の役割
の両方の機能を持たせ、従来の高インピーダンスライン
を削除するようにしている。このため、従来のＢＰＦの
ように内面層と表面層との接続のためのビアを追加する
ことによってフィルタ特性自体が変化してしまうという
不都合がない。すなわち、図１に示したようなトリプレ
ート構造のフィルタ素子単独として使用される場合はも
ちろん、図６のようにこれを実装基板に内蔵させた場合
においても、フィルタ特性を変化させることなく、かつ
小面積でフィルタ素子を含む基板モジュールを実現する
ことができる。
パターン１５(1)b, １５(2)bは、それぞれ、導電体パタ
ーン１５(1）, １５(2) の一部をなすと同時に、基板３
の内層と表層とを接続する役割を担っている。すなわ
ち、本実施の形態によれば、積層基板１１の厚み方向に
延びる導電体パターン１５(1)b, １５(2)bに高インピー
ダンスラインの役割および内層と表面層との接続の役割
の両方の機能を持たせ、従来の高インピーダンスライン
を削除するようにしている。このため、従来のＢＰＦの
ように内面層と表面層との接続のためのビアを追加する
ことによってフィルタ特性自体が変化してしまうという
不都合がない。すなわち、図１に示したようなトリプレ
ート構造のフィルタ素子単独として使用される場合はも
ちろん、図６のようにこれを実装基板に内蔵させた場合
においても、フィルタ特性を変化させることなく、かつ
小面積でフィルタ素子を含む基板モジュールを実現する
ことができる。
【００４１】次に、図１〜図３に示した構成の分布定数
フィルタの製造方法について説明する。
フィルタの製造方法について説明する。
【００４２】図７（Ａ），（Ｂ）〜図１０（Ａ），
（Ｂ）は、図１〜図３に示した分布定数フィルタの主要
な製造工程における断面を表すものである。これらのう
ち、図７（Ａ）〜図１０（Ａ）は、各工程における平面
図を示し、図７（Ｂ）〜図１０（Ｂ）は、それぞれ、図
７（Ａ）〜図１０（Ａ）における、VIIB-VIIB ，VIIIB-
VIIIB ，IXB-IXB ，XB-XB の各矢視断面を示す。
（Ｂ）は、図１〜図３に示した分布定数フィルタの主要
な製造工程における断面を表すものである。これらのう
ち、図７（Ａ）〜図１０（Ａ）は、各工程における平面
図を示し、図７（Ｂ）〜図１０（Ｂ）は、それぞれ、図
７（Ａ）〜図１０（Ａ）における、VIIB-VIIB ，VIIIB-
VIIIB ，IXB-IXB ，XB-XB の各矢視断面を示す。
【００４３】本製造方法では、まず、図７（Ａ），
（Ｂ）に示したように、誘電体材料（例えば、ポリテト
ラフルオロエチレン等のポリオレフィン樹脂、ポリイミ
ド、あるいはガラスエポキシ等の有機材料）からなる第
１の基板１１ａの一方の面に、導電体（例えば、銅など
の金属）からなる低インピーダンスパターン１５(1)a，
１５(2)aを形成する。これらの導電体パターン１５(1)
a，１５(2)aは、各一部に、それぞれ、ビア接続用ラン
ド１５(1)aa ，１５(2)aa を有している。これらの導電
体パターン１５(1)a，１５(2)aの形成は、例えば金属泊
の貼り付け工程、フォトリソグラフィ工程および選択的
エッチング工程等の通常の方法で形成する。第１の基板
１１ａの他方の面には、下地導電層１７ａを形成する。
（Ｂ）に示したように、誘電体材料（例えば、ポリテト
ラフルオロエチレン等のポリオレフィン樹脂、ポリイミ
ド、あるいはガラスエポキシ等の有機材料）からなる第
１の基板１１ａの一方の面に、導電体（例えば、銅など
の金属）からなる低インピーダンスパターン１５(1)a，
１５(2)aを形成する。これらの導電体パターン１５(1)
a，１５(2)aは、各一部に、それぞれ、ビア接続用ラン
ド１５(1)aa ，１５(2)aa を有している。これらの導電
体パターン１５(1)a，１５(2)aの形成は、例えば金属泊
の貼り付け工程、フォトリソグラフィ工程および選択的
エッチング工程等の通常の方法で形成する。第１の基板
１１ａの他方の面には、下地導電層１７ａを形成する。
【００４４】次に、図８（Ａ）に示したように、第１の
基板１１ａと同様の誘電体からなる第２の基板１１ｂの
一方の面に、入力部パターン１６(1) および出力部パタ
ーン１６(2) の下地となる下地導電層１６(1) ，１６
(2) を形成すると共に、この面の大部分を覆うようにし
て、接地導電層１７の下地となる下地導電層１７ａを形
成する。これらのパターンの形成は、導電体パターン１
５(1)a，１５(2)aの形成と同様の工程により行う。下地
導電層１６(1)a，１６(2)aは、これらの各一部であるビ
ア接続用ランド１６(1)aa ，１６(2)aa が、それぞれ、
上記した導電体パターン１５(1)a，１５(2)aのビア接続
用ランド１５(1)aa ，１５(2)aa と対応することとなる
位置に形成される。
基板１１ａと同様の誘電体からなる第２の基板１１ｂの
一方の面に、入力部パターン１６(1) および出力部パタ
ーン１６(2) の下地となる下地導電層１６(1) ，１６
(2) を形成すると共に、この面の大部分を覆うようにし
て、接地導電層１７の下地となる下地導電層１７ａを形
成する。これらのパターンの形成は、導電体パターン１
５(1)a，１５(2)aの形成と同様の工程により行う。下地
導電層１６(1)a，１６(2)aは、これらの各一部であるビ
ア接続用ランド１６(1)aa ，１６(2)aa が、それぞれ、
上記した導電体パターン１５(1)a，１５(2)aのビア接続
用ランド１５(1)aa ，１５(2)aa と対応することとなる
位置に形成される。
【００４５】次に、図８（Ａ），（Ｂ）に示したよう
に、第２の基板１１ｂを第１の基板１の上に積層し、積
層基板１１とする。このとき、第１の基板１１ａの、導
電体パターン１５(1)a，１５(2)aが形成された面と、第
２の基板１１ｂの、下地導電層１６(1)a，１６(2)aが形
成された面と反対側の面とを合わせるようにする。ま
た、表面の下地導電層１６(1)aのビア接続用ランド１６
(1)aａの位置と内層の導電体パターン１５(1)aのビア接
続用ランド１５(1)aa の位置とを合致させると共に、基
板表面の下地導電層１６(2)aのビア接続用ランド１６
(2)aa の位置と内層の導電体パターン１５(2)aのビア接
続用ランド１５(2)aa の位置とを合致させるようにす
る。
に、第２の基板１１ｂを第１の基板１の上に積層し、積
層基板１１とする。このとき、第１の基板１１ａの、導
電体パターン１５(1)a，１５(2)aが形成された面と、第
２の基板１１ｂの、下地導電層１６(1)a，１６(2)aが形
成された面と反対側の面とを合わせるようにする。ま
た、表面の下地導電層１６(1)aのビア接続用ランド１６
(1)aａの位置と内層の導電体パターン１５(1)aのビア接
続用ランド１５(1)aa の位置とを合致させると共に、基
板表面の下地導電層１６(2)aのビア接続用ランド１６
(2)aa の位置と内層の導電体パターン１５(2)aのビア接
続用ランド１５(2)aa の位置とを合致させるようにす
る。
【００４６】次に、図９（Ａ），（Ｂ）に示したよう
に、下地導電層１６(1)aのビア接続用ランド１６(1)aか
ら、第２の基板１１ｂ、内層のビア接続用ランド１５
(1)aa および第１の基板１１ａを通って接地導電層１７
a までの各層を貫通するビアホール１５(1)hを形成す
る。同様に、下地導電層１６(2)aのビア接続用ランド１
６(2)aa から、第２の基板１１ｂ、内層のビア接続用ラ
ンド１５(2)aa および第１の基板１１ａを通って接地導
電層１７a までの各層を貫通するビアホール１５(2)hを
形成する。これらのビアホール１５(1)h，１５(2)hは、
例えばドリリング、あるいはレーザ加工等により形成す
る。
に、下地導電層１６(1)aのビア接続用ランド１６(1)aか
ら、第２の基板１１ｂ、内層のビア接続用ランド１５
(1)aa および第１の基板１１ａを通って接地導電層１７
a までの各層を貫通するビアホール１５(1)hを形成す
る。同様に、下地導電層１６(2)aのビア接続用ランド１
６(2)aa から、第２の基板１１ｂ、内層のビア接続用ラ
ンド１５(2)aa および第１の基板１１ａを通って接地導
電層１７a までの各層を貫通するビアホール１５(2)hを
形成する。これらのビアホール１５(1)h，１５(2)hは、
例えばドリリング、あるいはレーザ加工等により形成す
る。
【００４７】次に、図１０（Ａ），（Ｂ）に示したよう
に、下地導電層１７ａ，１６(1)aおよび１６(2)aを下地
層としてめっき処理を行い、これらの各導電層上に、そ
れぞれ、例えば銅めっき層からなる被覆導電層１７ｂ，
１６(1)bおよび１６(2)bを形成する。なお、めっき層
は、例えば銅（Ｃｕ）−ニッケル（Ｎｉ）−金（Ａｕ）
の３層構造とするのが好ましい。こうして、下地導電層
１７ａおよび被覆導電層１７ｂからなる接地導電層１７
と、下地導電層１６(1)aおよび被覆導電層１６(1)bから
なる入力部パターン１６(1) と、下地導電層１６(2)aお
よび被覆導電層１６(2)bからなる出力部パターン１６
(2) とが形成される。このとき、下地導電層１６(1)a，
１６(2)aから成長しためっき層は、ビアホール１５(1)
h，１５(2)hの各一端側（図の上端側）からその内部に
まで進入する。同様に、接地導電層１７ａから成長した
めっき層は、ビアホール１５(1)h，１５(2)hの各他端側
（図の下端側）からその内部にまで進入する。この結
果、ビアホール１５(1)h，１５(2)hの各内部は、高イン
ピーダンスパターン１５(1)b, １５(2)bによって埋め尽
くされる。これにより、表層の入力部パターン１６(1)
と内層の低インピーダンスパターン１５(1)aと裏面側の
接地導電層１７との間が高インピーダンスパターン１５
(1)bによって電気的に接続されると共に、表層の出力部
パターン１６(2) と内層の低インピーダンスパターン１
５(2)aと裏面側の接地導電層１７との間が高インピーダ
ンスパターン１５(2)bによって電気的に接続される。こ
こで、入力部パターン１６(1) および出力部パターン１
６(2) が本発明における「一対の配線パターン」に対応
し、接地導電層１７が本発明における「第１の接地導電
パターンおよび第２の接地導電パターン」に対応する。
に、下地導電層１７ａ，１６(1)aおよび１６(2)aを下地
層としてめっき処理を行い、これらの各導電層上に、そ
れぞれ、例えば銅めっき層からなる被覆導電層１７ｂ，
１６(1)bおよび１６(2)bを形成する。なお、めっき層
は、例えば銅（Ｃｕ）−ニッケル（Ｎｉ）−金（Ａｕ）
の３層構造とするのが好ましい。こうして、下地導電層
１７ａおよび被覆導電層１７ｂからなる接地導電層１７
と、下地導電層１６(1)aおよび被覆導電層１６(1)bから
なる入力部パターン１６(1) と、下地導電層１６(2)aお
よび被覆導電層１６(2)bからなる出力部パターン１６
(2) とが形成される。このとき、下地導電層１６(1)a，
１６(2)aから成長しためっき層は、ビアホール１５(1)
h，１５(2)hの各一端側（図の上端側）からその内部に
まで進入する。同様に、接地導電層１７ａから成長した
めっき層は、ビアホール１５(1)h，１５(2)hの各他端側
（図の下端側）からその内部にまで進入する。この結
果、ビアホール１５(1)h，１５(2)hの各内部は、高イン
ピーダンスパターン１５(1)b, １５(2)bによって埋め尽
くされる。これにより、表層の入力部パターン１６(1)
と内層の低インピーダンスパターン１５(1)aと裏面側の
接地導電層１７との間が高インピーダンスパターン１５
(1)bによって電気的に接続されると共に、表層の出力部
パターン１６(2) と内層の低インピーダンスパターン１
５(2)aと裏面側の接地導電層１７との間が高インピーダ
ンスパターン１５(2)bによって電気的に接続される。こ
こで、入力部パターン１６(1) および出力部パターン１
６(2) が本発明における「一対の配線パターン」に対応
し、接地導電層１７が本発明における「第１の接地導電
パターンおよび第２の接地導電パターン」に対応する。
【００４８】このようにして、図１に示したＢＰＦが完
成する。なお、図７（Ａ），（Ｂ）〜図１０（Ａ），
（Ｂ）では図示を省略しているが、実際には、積層基板
１１の側面部分にも接地導電層１７を形成する。
成する。なお、図７（Ａ），（Ｂ）〜図１０（Ａ），
（Ｂ）では図示を省略しているが、実際には、積層基板
１１の側面部分にも接地導電層１７を形成する。
【００４９】以上のように、本実施の形態の分布定数フ
ィルタの製造方法によれば、基板の内層に配設された低
インピーダンスパターン１５(1)a，１５(2)aと、基板の
表層に配設された配線パターン（入力部パターン１６
(1) および出力部パターン１６(2) ）等と、内層の導電
体パターン１５(1)a，１５(2)aと表層の配線パターンと
の間を接続する高インピーダンスパターン１５(1)b, １
５(2)bとを有するトリプレート構造のフィルタを、有機
材料からなる基板を用いて、比較的簡単な工程で形成す
ることができる。特に、本製造方法では、第１の基板１
１ａと第２の基板１１ｂとを積層した後に、両基板を貫
くようにしてビアホール１５(1)h，１５(2)hを形成する
ようにしたので、第１の基板１１ａに属するビアホール
の位置と第２の基板１１ｂに属するビアホールの位置と
がずれるおそれがない。
ィルタの製造方法によれば、基板の内層に配設された低
インピーダンスパターン１５(1)a，１５(2)aと、基板の
表層に配設された配線パターン（入力部パターン１６
(1) および出力部パターン１６(2) ）等と、内層の導電
体パターン１５(1)a，１５(2)aと表層の配線パターンと
の間を接続する高インピーダンスパターン１５(1)b, １
５(2)bとを有するトリプレート構造のフィルタを、有機
材料からなる基板を用いて、比較的簡単な工程で形成す
ることができる。特に、本製造方法では、第１の基板１
１ａと第２の基板１１ｂとを積層した後に、両基板を貫
くようにしてビアホール１５(1)h，１５(2)hを形成する
ようにしたので、第１の基板１１ａに属するビアホール
の位置と第２の基板１１ｂに属するビアホールの位置と
がずれるおそれがない。
【００５０】［第２の実施の形態」次に、本発明の他の
実施の形態に係る分布定数フィルタの製造方法について
説明する。なお、本実施の形態に係る製造方法によって
形成される分布定数フィルタの構造は、上記の実施の形
態で示したものとほぼ同様であるので、その説明を省略
する。
実施の形態に係る分布定数フィルタの製造方法について
説明する。なお、本実施の形態に係る製造方法によって
形成される分布定数フィルタの構造は、上記の実施の形
態で示したものとほぼ同様であるので、その説明を省略
する。
【００５１】図１０（Ａ），（Ｂ）〜図１３（Ａ），
（Ｂ）は、本実施の形態に係る分布定数フィルタの製造
方法における主要な製造工程を表すものである。なお、
これらの図で、上記の図７（Ａ），（Ｂ）〜図１０
（Ａ），（Ｂ）で示した構成要素と同一の構成要素には
同一の符号を付す。本製造方法は、第１の基板１１ａお
よび第２の基板１１ｂとして、同時焼成セラミックスを
用いるようにしたものである。この同時焼成セラミック
スは、アルミナ（Ａｌ2 Ｏ3 ）あるいはガラスセラミク
ス等からなるグリーンシートと呼ばれる焼成前の柔らか
いセラミクス材料を多層に積層したのち、これを一括し
て（同時に）焼成して形成されるものである。
（Ｂ）は、本実施の形態に係る分布定数フィルタの製造
方法における主要な製造工程を表すものである。なお、
これらの図で、上記の図７（Ａ），（Ｂ）〜図１０
（Ａ），（Ｂ）で示した構成要素と同一の構成要素には
同一の符号を付す。本製造方法は、第１の基板１１ａお
よび第２の基板１１ｂとして、同時焼成セラミックスを
用いるようにしたものである。この同時焼成セラミック
スは、アルミナ（Ａｌ2 Ｏ3 ）あるいはガラスセラミク
ス等からなるグリーンシートと呼ばれる焼成前の柔らか
いセラミクス材料を多層に積層したのち、これを一括し
て（同時に）焼成して形成されるものである。
【００５２】まず、図１１（Ａ），（Ｂ）に示したよう
に、グリーンシートからなる第１の基板１１ａに、パン
チングやレーザ法等によって一対のビアホール１５(1)h
1 ，１５(2)h1 を形成する。ここで、ビアホール１５
(1)h1 ，１５(2)h1 が本発明における「一対の第１の貫
通穴」に対応する。
に、グリーンシートからなる第１の基板１１ａに、パン
チングやレーザ法等によって一対のビアホール１５(1)h
1 ，１５(2)h1 を形成する。ここで、ビアホール１５
(1)h1 ，１５(2)h1 が本発明における「一対の第１の貫
通穴」に対応する。
【００５３】次に、図１２（Ａ），（Ｂ）に示したよう
に、第１の基板１１ａ上に、導電体（例えば、銅などの
金属）からなる低インピーダンスラインとしての一対の
導電体パターン１５(1)a，１５(2)aを形成すると共に、
ビアホール１５(1)h1 ，１５(2)hの内部に導電体を埋め
込んで高インピーダンスラインの一部をなすビア状の導
電体パターン１５(1)b1,１５(2)b1 を形成する。導電体
パターン１５(1)a，１５(2)aは、各一部に、それぞれ、
ビア接続用ランド１５(1)aa ，１５(2)aa を有してい
る。これらの導電体パターン１５(1)a，１５(2)aおよび
導電体パターン１５(1)b1,１５(2)b1 の形成は、例えば
印刷法により行う。ここで、導電体パターン１５(1)b1,
１５(2)b1 が本発明における「一対の第１の導電体部
分」に対応する。
に、第１の基板１１ａ上に、導電体（例えば、銅などの
金属）からなる低インピーダンスラインとしての一対の
導電体パターン１５(1)a，１５(2)aを形成すると共に、
ビアホール１５(1)h1 ，１５(2)hの内部に導電体を埋め
込んで高インピーダンスラインの一部をなすビア状の導
電体パターン１５(1)b1,１５(2)b1 を形成する。導電体
パターン１５(1)a，１５(2)aは、各一部に、それぞれ、
ビア接続用ランド１５(1)aa ，１５(2)aa を有してい
る。これらの導電体パターン１５(1)a，１５(2)aおよび
導電体パターン１５(1)b1,１５(2)b1 の形成は、例えば
印刷法により行う。ここで、導電体パターン１５(1)b1,
１５(2)b1 が本発明における「一対の第１の導電体部
分」に対応する。
【００５４】次に、図１３（Ａ），（Ｂ）に示したよう
に、第１の基板１１ａの場合と同様にして、グリーンシ
ートからなる第２の基板１１ｂに、一対のビアホール１
５(1)h2 ，１５(2)h2 を形成したのち、この第２の基板
１１ｂを第１の基板１１ａ上に積層して、積層基板１１
とする。このとき、ビアホール１５(1)h2 ，１５(2)h2
の位置が、それぞれ、ビア状の導電体パターン１５(1)b
1 ，１５(2)b1 の位置と正確に合致するように位置合わ
せを行う。ここで、ビアホール１５(1)h2 ，１５(2)h2
が本発明における「一対の第２の貫通穴」に対応する。
に、第１の基板１１ａの場合と同様にして、グリーンシ
ートからなる第２の基板１１ｂに、一対のビアホール１
５(1)h2 ，１５(2)h2 を形成したのち、この第２の基板
１１ｂを第１の基板１１ａ上に積層して、積層基板１１
とする。このとき、ビアホール１５(1)h2 ，１５(2)h2
の位置が、それぞれ、ビア状の導電体パターン１５(1)b
1 ，１５(2)b1 の位置と正確に合致するように位置合わ
せを行う。ここで、ビアホール１５(1)h2 ，１５(2)h2
が本発明における「一対の第２の貫通穴」に対応する。
【００５５】次に、図１４（Ａ），（Ｂ）に示したよう
に、第２の基板１１ｂの表面に、印刷法により、入力部
パターン１６(1) および出力部パターン１６(2) 、なら
びに第２の基板１１ｂの表面の大部分を占める接地導電
層１７ｃを形成すると共に、ビアホール１５(1)h2 ，１
５(2)h2 の内部を導電体で埋め込んで、高インピーダン
スラインの他の一部をなす導電体パターン１５(1)b2,１
５(2)b2 を形成する。これにより、導電体パターン１５
(1)b1 ，１５(1)b2 からなる導電体パターン１５(1)b
と、導電体パターン１５(2)b1 ，１５(2)b2 からなる導
電体パターン１５(2)bとが、高インピーダンスラインと
して形成される。ここで、導電体パターン１５(1)b2,１
５(2)b2 が本発明における「一対の第２の導電体部分」
に対応し、接地導電層１７ｃが本発明における「第３の
接地導電パターン」に対応する。
に、第２の基板１１ｂの表面に、印刷法により、入力部
パターン１６(1) および出力部パターン１６(2) 、なら
びに第２の基板１１ｂの表面の大部分を占める接地導電
層１７ｃを形成すると共に、ビアホール１５(1)h2 ，１
５(2)h2 の内部を導電体で埋め込んで、高インピーダン
スラインの他の一部をなす導電体パターン１５(1)b2,１
５(2)b2 を形成する。これにより、導電体パターン１５
(1)b1 ，１５(1)b2 からなる導電体パターン１５(1)b
と、導電体パターン１５(2)b1 ，１５(2)b2 からなる導
電体パターン１５(2)bとが、高インピーダンスラインと
して形成される。ここで、導電体パターン１５(1)b2,１
５(2)b2 が本発明における「一対の第２の導電体部分」
に対応し、接地導電層１７ｃが本発明における「第３の
接地導電パターン」に対応する。
【００５６】次に、同じく図１４（Ａ），（Ｂ）に示し
たように、第１の基板１１ａの裏面側に接地導電層１７
ｄ（図１における接地導電層１７に相当）を形成して、
高インピーダンスパターン１５(1)b, １５(2)bと接地導
電層１７ｄとを電気的に接続する。これにより、表層の
入力部パターン１６(1) と、内層の低インピーダンスパ
ターン１５(1)aと、裏面の接地導電層１７ｄとの間が高
インピーダンスパターン１５(1)bによって電気的に接続
されると共に、表層の出力部パターン１６(2)と、内層
の低インピーダンスパターン１５(2)aと、接地導電層１
７ｄとの間が高インピーダンスパターン１５(2)bによっ
て電気的に接続される。
たように、第１の基板１１ａの裏面側に接地導電層１７
ｄ（図１における接地導電層１７に相当）を形成して、
高インピーダンスパターン１５(1)b, １５(2)bと接地導
電層１７ｄとを電気的に接続する。これにより、表層の
入力部パターン１６(1) と、内層の低インピーダンスパ
ターン１５(1)aと、裏面の接地導電層１７ｄとの間が高
インピーダンスパターン１５(1)bによって電気的に接続
されると共に、表層の出力部パターン１６(2)と、内層
の低インピーダンスパターン１５(2)aと、接地導電層１
７ｄとの間が高インピーダンスパターン１５(2)bによっ
て電気的に接続される。
【００５７】最後に、積層基板１１の全体を同時に焼成
して、図１に示したＢＰＦが完成する。積層基板１１の
焼成は、例えば、アルミナからなるグリーンシートの場
合には、焼成温度が１３００〜１４００°Ｃ、焼成時間
が１時間という条件下で行う。また、ガラスセラミクス
からなるグリーンシートの場合には、焼成温度が８５０
〜９００°Ｃ、焼成時間が１時間という条件下で行う。
なお、図１１〜図１４では図示を省略しているが、実際
には、積層基板１１の側面部分にも接地導電層１７ｄを
形成する。
して、図１に示したＢＰＦが完成する。積層基板１１の
焼成は、例えば、アルミナからなるグリーンシートの場
合には、焼成温度が１３００〜１４００°Ｃ、焼成時間
が１時間という条件下で行う。また、ガラスセラミクス
からなるグリーンシートの場合には、焼成温度が８５０
〜９００°Ｃ、焼成時間が１時間という条件下で行う。
なお、図１１〜図１４では図示を省略しているが、実際
には、積層基板１１の側面部分にも接地導電層１７ｄを
形成する。
【００５８】以上のように、本実施の形態の分布定数フ
ィルタの製造方法によれば、基板の内層に配設された低
インピーダンスパターン１５(1)a，１５(2)aと、基板の
表層に配設された配線パターン（入力部パターン１６
(1) および出力部パターン１６(2) ）等と、内層の導電
体パターン１５(1)a，１５(2)aと表層の配線パターンと
の間を接続する高インピーダンスパターン１５(1)b, １
５(2)bとを有するトリプレート構造のフィルタを、同時
焼成セラミックス等の無機材料基板を用いて、比較的簡
単な工程で形成することができる。特に、本製造方法で
は、第１の基板１１ａおよび第２の基板１１ｂを積層す
る前に、それぞれにビアホールを形成するようにしたの
で、ビアホールの深さが浅くて済み、ビアホール形成が
容易になる。
ィルタの製造方法によれば、基板の内層に配設された低
インピーダンスパターン１５(1)a，１５(2)aと、基板の
表層に配設された配線パターン（入力部パターン１６
(1) および出力部パターン１６(2) ）等と、内層の導電
体パターン１５(1)a，１５(2)aと表層の配線パターンと
の間を接続する高インピーダンスパターン１５(1)b, １
５(2)bとを有するトリプレート構造のフィルタを、同時
焼成セラミックス等の無機材料基板を用いて、比較的簡
単な工程で形成することができる。特に、本製造方法で
は、第１の基板１１ａおよび第２の基板１１ｂを積層す
る前に、それぞれにビアホールを形成するようにしたの
で、ビアホールの深さが浅くて済み、ビアホール形成が
容易になる。
【００５９】以上、いくつかの実施の形態を挙げて本発
明を説明したが、本発明はこれらの実施の形態に限定さ
れず、種々の変形が可能である。例えば、上記各実施の
形態では、低インピーダンスパターン１５(1)a，１５
(2)aを内層に形成するようにしたが、これらの低インピ
ーダンスパターン１５(1)a，１５(2)aを内層ではなく基
板の一方の表面に形成すると共に、配線パターンを基板
の他の表面に形成し、両面のパターン間をビア状の高イ
ンピーダンスパターンによって接続するようにしてもよ
い。
明を説明したが、本発明はこれらの実施の形態に限定さ
れず、種々の変形が可能である。例えば、上記各実施の
形態では、低インピーダンスパターン１５(1)a，１５
(2)aを内層に形成するようにしたが、これらの低インピ
ーダンスパターン１５(1)a，１５(2)aを内層ではなく基
板の一方の表面に形成すると共に、配線パターンを基板
の他の表面に形成し、両面のパターン間をビア状の高イ
ンピーダンスパターンによって接続するようにしてもよ
い。
【００６０】また、上記各実施の形態では、２枚の基板
を積層して１枚の合体基板とするようにしたが、３枚以
上の基板を積層するようにしてもよい。この場合には、
占有面積を増加させることなくビア状の高インピーダン
スパターンの長さをさらに長くすることができる。
を積層して１枚の合体基板とするようにしたが、３枚以
上の基板を積層するようにしてもよい。この場合には、
占有面積を増加させることなくビア状の高インピーダン
スパターンの長さをさらに長くすることができる。
【００６１】また、上記各実施の形態では、基板の内層
に基板面に沿って幅の広い低インピーダンスパターンを
形成すると共に、基板の厚み方向に細い直径の高インピ
ーダンスパターンを形成するようにしたが、これとは逆
に、基板の内層に基板面に沿って幅の狭い高インピーダ
ンスパターンを形成すると共に基板の厚み方向に太い直
径の低インピーダンスパターンを形成した構成とするこ
とも可能である。
に基板面に沿って幅の広い低インピーダンスパターンを
形成すると共に、基板の厚み方向に細い直径の高インピ
ーダンスパターンを形成するようにしたが、これとは逆
に、基板の内層に基板面に沿って幅の狭い高インピーダ
ンスパターンを形成すると共に基板の厚み方向に太い直
径の低インピーダンスパターンを形成した構成とするこ
とも可能である。
【００６２】また、本実施の形態では、一対の導電体パ
ターンの各々が高インピーダンス部分と低インピーダン
ス部分とを含むような構成の短縮コムライン型の分布定
数ＢＰＦを例にとって説明したが、本発明は、一対の導
電体パターンのうちの各々が一様なインピーダンスを有
するような構成の通常のコムライン型の分布定数ＢＰＦ
にも適用可能である。この場合には、一様なインピーダ
ンスを有する導電体パターンのうちの一部を基板面に沿
って形成し、残りの部分を基板の厚さ方向に延びるよう
に形成すればよい。
ターンの各々が高インピーダンス部分と低インピーダン
ス部分とを含むような構成の短縮コムライン型の分布定
数ＢＰＦを例にとって説明したが、本発明は、一対の導
電体パターンのうちの各々が一様なインピーダンスを有
するような構成の通常のコムライン型の分布定数ＢＰＦ
にも適用可能である。この場合には、一様なインピーダ
ンスを有する導電体パターンのうちの一部を基板面に沿
って形成し、残りの部分を基板の厚さ方向に延びるよう
に形成すればよい。
【００６３】また、本実施の形態では、分布定数フィル
タとしてバンドパスフィルタを例にとって説明したが、
本発明は、このほかにローパスフィルタやハイパスフィ
ルタにも同様に適用可能である。
タとしてバンドパスフィルタを例にとって説明したが、
本発明は、このほかにローパスフィルタやハイパスフィ
ルタにも同様に適用可能である。
【００６４】
【発明の効果】以上説明したように、請求項１ないし請
求項７のいずれか１に記載の分布定数フィルタ、または
請求項８ないし請求項２１のいずれか１に記載の分布定
数フィルタの製造方法、または請求項２２記載の分布定
数フィルタ回路基板によれば、誘電体からなる基板の表
面または内部に、電磁波信号が供給されることとなる入
力側導電体パターンと、この入力側導電体パターンに供
給された電磁波信号の周波数帯域の一部をなす周波数帯
域の電磁波信号を出力することとなる出力側導電体パタ
ーンとを、これらのパターン間に誘電体を介在させるよ
うにして形成すると共に、入力側導電体パターンの少な
くとも一部または出力側導電体パターンの少なくとも一
部を基板の厚み方向に延びるように形成したので、従来
の分布定数フィルタよりも占有面積を小さくすることが
できるという効果を奏する。
求項７のいずれか１に記載の分布定数フィルタ、または
請求項８ないし請求項２１のいずれか１に記載の分布定
数フィルタの製造方法、または請求項２２記載の分布定
数フィルタ回路基板によれば、誘電体からなる基板の表
面または内部に、電磁波信号が供給されることとなる入
力側導電体パターンと、この入力側導電体パターンに供
給された電磁波信号の周波数帯域の一部をなす周波数帯
域の電磁波信号を出力することとなる出力側導電体パタ
ーンとを、これらのパターン間に誘電体を介在させるよ
うにして形成すると共に、入力側導電体パターンの少な
くとも一部または出力側導電体パターンの少なくとも一
部を基板の厚み方向に延びるように形成したので、従来
の分布定数フィルタよりも占有面積を小さくすることが
できるという効果を奏する。
【００６５】特に、請求項３記載の分布定数フィルタに
よれば、入力側導電体パターンまたは出力側導電体パタ
ーンの少なくとも一方が、インピーダンスの大きさが互
いに異なる第１の導電体部分および第２の導電体部分か
らなるものであるようにすると共に、基板の厚み方向に
延びるように形成されている部分が、第１の導電体部分
または第２の導電体部分のうちの、よりインピーダンス
の高い導電体部分であるようにしたので、従来は低イン
ピーダンス部分と同一層に形成されていた高インピーダ
ンス部分を削除することができる。このため、従来のよ
うに平面状に延びる細い導電体部分と太い導電体部分と
の接続部分（境界部分）が温度変化の繰り返し等による
大きなストレスを受けてフィルタとしての性能が低下す
るのを防止することができるという効果を奏する。
よれば、入力側導電体パターンまたは出力側導電体パタ
ーンの少なくとも一方が、インピーダンスの大きさが互
いに異なる第１の導電体部分および第２の導電体部分か
らなるものであるようにすると共に、基板の厚み方向に
延びるように形成されている部分が、第１の導電体部分
または第２の導電体部分のうちの、よりインピーダンス
の高い導電体部分であるようにしたので、従来は低イン
ピーダンス部分と同一層に形成されていた高インピーダ
ンス部分を削除することができる。このため、従来のよ
うに平面状に延びる細い導電体部分と太い導電体部分と
の接続部分（境界部分）が温度変化の繰り返し等による
大きなストレスを受けてフィルタとしての性能が低下す
るのを防止することができるという効果を奏する。
【００６６】また、請求項４記載の分布定数フィルタに
よれば、よりインピーダンスの高い導電体部分が、基板
の表面または内部に互いに異なる階層として形成された
複数の導電体層の間を相互に接続するための層間接続部
を兼ねるようにしたので、異なる階層として形成された
複数の導電体層、例えば内層に形成された導電体パター
ンと外層に形成された配線パターン等との間を、フィル
タ特性の変化を引き起こさずに接続することができると
いう効果を奏する。
よれば、よりインピーダンスの高い導電体部分が、基板
の表面または内部に互いに異なる階層として形成された
複数の導電体層の間を相互に接続するための層間接続部
を兼ねるようにしたので、異なる階層として形成された
複数の導電体層、例えば内層に形成された導電体パター
ンと外層に形成された配線パターン等との間を、フィル
タ特性の変化を引き起こさずに接続することができると
いう効果を奏する。
【００６７】また、請求項９記載の分布定数フィルタの
製造方法によれば、第１の誘電体基板と第２の誘電体基
板とを積層した後に、両基板を貫くようにして一対の貫
通穴を形成するようにしたので、第１の誘電体基板に属
する穴の位置と第２の誘電体基板に属する穴の位置とが
互いにずれるおそれがないという効果を奏する。
製造方法によれば、第１の誘電体基板と第２の誘電体基
板とを積層した後に、両基板を貫くようにして一対の貫
通穴を形成するようにしたので、第１の誘電体基板に属
する穴の位置と第２の誘電体基板に属する穴の位置とが
互いにずれるおそれがないという効果を奏する。
【００６８】また、請求項１４記載の分布定数フィルタ
の製造方法によれば、第１の誘電体基板および第２の誘
電体基板を積層する前に、それぞれに貫通穴を形成する
ようにしたので、貫通穴の深さが浅くて済み、貫通穴の
形成が容易になるという効果を奏する。
の製造方法によれば、第１の誘電体基板および第２の誘
電体基板を積層する前に、それぞれに貫通穴を形成する
ようにしたので、貫通穴の深さが浅くて済み、貫通穴の
形成が容易になるという効果を奏する。
【図１】本発明の一実施の形態に係る分布定数フィルタ
の構成を表す斜視図である。
の構成を表す斜視図である。
【図２】この分布定数フィルタの構成を表す平面図であ
る。
る。
【図３】この分布定数フィルタの構成を表す断面図であ
る。
る。
【図４】高インピーダンスラインの形状に応じて入力イ
ンピーダンスのシミュレーションを行った結果を表す特
性図である。
ンピーダンスのシミュレーションを行った結果を表す特
性図である。
【図５】図４に示したシミュレーションに使用された高
インピーダンスラインの形状を表す基板断面図である。
インピーダンスラインの形状を表す基板断面図である。
【図６】本発明の一実施の形態に係る分布定数フィルタ
と、配線パターンおよび部品実装面とを備えた分布定数
フィルタ回路基板の一例を表す平面図である。
と、配線パターンおよび部品実装面とを備えた分布定数
フィルタ回路基板の一例を表す平面図である。
【図７】本発明の一実施の形態に係る分布定数フィルタ
の製造方法の一工程を表す平面図および断面図である。
の製造方法の一工程を表す平面図および断面図である。
【図８】図７に続く工程を表す平面図および断面図であ
る。
る。
【図９】図８に続く工程を表す平面図および断面図であ
る。
る。
【図１０】図９に続く工程を表す平面図および断面図で
ある。
ある。
【図１１】本発明の他の実施の形態に係る分布定数フィ
ルタの製造方法の一工程を表す平面図および断面図であ
る。
ルタの製造方法の一工程を表す平面図および断面図であ
る。
【図１２】図１１に続く工程を表す平面図および断面図
である。
である。
【図１３】図１２に続く工程を表す平面図および断面図
である。
である。
【図１４】図１３に続く工程を表す平面図および断面図
である。
である。
【図１５】マイクロストリップラインを用いた従来のバ
ンドパスフィルタの構成を表す平面図である。
ンドパスフィルタの構成を表す平面図である。
【図１６】従来のトリプレート構造のバンドパスフィル
タの構成を表す斜視図である。
タの構成を表す斜視図である。
【図１７】従来のトリプレート構造のバンドパスフィル
タの構成を表す平面図である。
タの構成を表す平面図である。
【図１８】トリプレート構造のバンドパスフィルタの等
価回路を表す回路図である。
価回路を表す回路図である。
【図１９】マイクロストリップラインを用いた従来のバ
ンドパスフィルタと、配線パターンを含む部品実装面と
を備えた分布定数フィルタ回路基板の一例を表す平面図
である。
ンドパスフィルタと、配線パターンを含む部品実装面と
を備えた分布定数フィルタ回路基板の一例を表す平面図
である。
【図２０】従来のトリプレート構造のバンドパスフィル
タと、配線パターンを含む部品実装面とを備えた分布定
数フィルタ回路基板の一例を表す平面図である。
タと、配線パターンを含む部品実装面とを備えた分布定
数フィルタ回路基板の一例を表す平面図である。
１１…積層基板、１１ａ…第１の基板、１１ｂ…第２の
基板、１５(1）, １５(2) …導電体パターン、１５(1)
a，１５(2)a…（低インピーダンスラインとしての）導
電体パターン、１５(1)b，１５(2)b，１５(1)b1 ，１５
(2)b1 ，１５(1)b2 ，１５(2)b2 …（高インピーダンス
ラインとしての）導電体パターン、１５(1)h，１５(2)
h，１５(1)h1 ，１５(2)h1 ，１５(1)h2 ，１５(2)h2
…ビアホール、１６(1) …入力部パターン、１６(2) …
出力部パターン、１７…接地導電層。
基板、１５(1）, １５(2) …導電体パターン、１５(1)
a，１５(2)a…（低インピーダンスラインとしての）導
電体パターン、１５(1)b，１５(2)b，１５(1)b1 ，１５
(2)b1 ，１５(1)b2 ，１５(2)b2 …（高インピーダンス
ラインとしての）導電体パターン、１５(1)h，１５(2)
h，１５(1)h1 ，１５(2)h1 ，１５(1)h2 ，１５(2)h2
…ビアホール、１６(1) …入力部パターン、１６(2) …
出力部パターン、１７…接地導電層。
Claims (22)
- 【請求項１】 誘電体からなる基板と、 この基板の表面または内部に形成され、電磁波信号が供
給される入力側導電体パターンと、 前記基板の表面または内部に、前記入力側導電体パター
ンとの間に前記誘電体を介在させて形成され、前記入力
側導電体パターンに供給された電磁波信号の周波数帯域
の一部をなす周波数帯域の電磁波信号を出力する出力側
導電体パターンとを備え、 前記入力側導電体パターンの少なくとも一部または出力
側導電体パターンの少なくとも一部が、前記基板の厚み
方向に延びるように形成されていることを特徴とする分
布定数フィルタ。 - 【請求項２】 前記入力側導電体パターンまたは出力
側導電体パターンの少なくとも一方は、インピーダンス
の大きさが互いに異なる第１の導電体部分および第２の
導電体部分からなるものであることを特徴とする請求項
１記載の分布定数フィルタ。 - 【請求項３】 前記基板の厚み方向に延びるように形
成されている部分は、前記第１の導電体部分または第２
の導電体部分のうち、よりインピーダンスの高い導電体
部分であることを特徴とする請求項２記載の分布定数フ
ィルタ。 - 【請求項４】 前記インピーダンスの高い導電体部分
が、前記基板の表面または内部に互いに異なる階層とし
て形成された複数の導電体層の間を相互に接続するため
の層間接続部を兼ねていることを特徴とする請求項３記
載の分布定数フィルタ。 - 【請求項５】 前記複数の導電体層のうち、 前記基板の表面に形成された導電体層は、回路部品が接
続される配線パターンとして機能するものであり、 前記基板の内部に形成された導電体層は、前記第１の導
電体部分または第２の導電体部分のうちの、よりインピ
ーダンスの低い導電体部分として機能するものであるこ
とを特徴とする請求項４記載の分布定数フィルタ。 - 【請求項６】 前記基板は、セラミックス材料を用い
て構成されていることを特徴とする請求項１記載の分布
定数フィルタ。 - 【請求項７】 前記基板は、有機材料を用いて構成さ
れていることを特徴とする請求項１記載の分布定数フィ
ルタ。 - 【請求項８】 誘電体からなる基板の表面または内部
に、電磁波信号が供給されることとなる入力側導電体パ
ターンと、この入力側導電体パターンに供給された電磁
波信号の周波数帯域の一部をなす周波数帯域の電磁波信
号を出力することとなる出力側導電体パターンとを、こ
れらのパターン間に前記誘電体を介在させるようにして
形成する工程を含む分布定数フィルタの製造方法であっ
て、 前記入力側導電体パターンおよび出力側導電体パターン
を形成する工程は、 前記基板の厚み方向に延びると共に前記入力側導電体パ
ターンの少なくとも一部をなす導電体部分を形成する工
程と、 前記基板の厚み方向に延びると共に前記出力側導電体パ
ターンの少なくとも一部をなす導電体部分を形成する工
程とを含むことを特徴とする分布定数フィルタの製造方
法。 - 【請求項９】 前記入力側導電体パターンおよび出力側
導電体パターンを形成する工程は、 一方の面に第１の接地導電パターンが形成された第１の
誘電体基板の他方の面に、前記入力側導電体パターンの
一部および出力側導電体パターンの一部として機能する
こととなる一対の導電体パターンを、互いに間隔をおい
て選択的に形成する工程と、 前記第１の誘電体基板の前記他方の面に第２の誘電体基
板を積層し、両者を接合して一の合体基板を形成する工
程と、 前記合体基板における前記第２の誘電体基板の表面に、
導電体からなる一対の配線パターンを、互いに間隔をお
いて選択的に形成する工程と、 前記一対の導電体パターンの各々と前記一対の配線パタ
ーンの各々との間を結ぶ一対の貫通穴を形成する工程
と、 前記一対の貫通穴の内部に、前記入力側導電体パターン
の他の一部および出力側導電体パターンの他の一部とし
て機能することとなる一対の導電体部分を形成して、前
記一対の導電体パターンの各々と前記一対の配線パター
ンの各々との間を電気的に接続する工程とを含むことを
特徴とする請求項８記載の分布定数フィルタの製造方
法。 - 【請求項１０】 前記第２の誘電体基板の表面に配線パ
ターンを形成する工程において、同時に、第２の誘電体
基板の表面に第２の接地導電パターンをも形成するよう
にしたことを特徴とする請求項９記載の分布定数フィル
タの製造方法。 - 【請求項１１】 前記一対の貫通穴を、ドリリング、パ
ンチング、またはレーザ照射によって形成するようにし
たことを特徴とする請求項９記載の分布定数フィルタの
製造方法。 - 【請求項１２】 前記一対の導電体部分を電解めっき工
程によって形成するようにしたことを特徴とする請求項
９記載の分布定数フィルタの製造方法。 - 【請求項１３】 前記一対の導電体部分を印刷工程によ
って形成するようにしたことを特徴とする請求項９記載
の分布定数フィルタの製造方法。 - 【請求項１４】 前記入力側導電体パターンおよび出力
側導電体パターンを形成する工程は、 第１の誘電体基板に一対の第１の貫通穴を形成する工程
と、 前記第１の誘電体基板の一方の面に、前記入力側導電体
パターンの一部および出力側導電体パターンの一部とし
て機能することとなる一対の導電体パターンを選択的に
形成すると共に、前記一対の第１の貫通穴の内部に、前
記入力側導電体パターンの他の一部および出力側導電体
パターンの他の一部として機能することとなる一対の第
１の導電体部分を形成する工程と、 前記第１の誘電体基板の前記一対の導電体パターンが形
成された面に、前記第１の誘電体基板の前記一対の第１
の貫通穴に対応して形成された一対の第２の貫通穴を有
する第２の誘電体基板を積層し、両者を接合して一の合
体基板を形成する工程と、 前記合体基板における前記第２の誘電体基板の表面に、
導電体からなる一対の配線パターンを互いに間隔をおい
て選択的に形成すると共に、前記第２の誘電体基板の一
対の第２の貫通穴の内部に、前記入力側導電体パターン
の他の一部および出力側導電体パターンの他の一部とし
て機能することとなる一対の第２の導電体部分を形成し
て、前記第１の誘電体基板の表面に形成された一対の導
電体パターンの各々と前記一対の配線パターンの各々と
の間を電気的に接続する工程とを含むことを特徴とする
請求項８記載の分布定数フィルタの製造方法。 - 【請求項１５】 前記第２の誘電体基板の表面に前記配
線パターンを形成する工程において、同時に、第２の誘
電体基板の表面に第３の接地導電パターンをも形成する
ようにしたを含むことを特徴とする請求項１４記載の分
布定数フィルタの製造方法。 - 【請求項１６】 さらに、 前記第１の誘電体基板における他方の面に第４の接地導
電パターンを形成する工程を含むことを特徴とする請求
項１４記載の分布定数フィルタの製造方法。 - 【請求項１７】 第１の誘電体基板の一対の第１の貫通
穴または前記第２の誘電体基板の一対の第２の貫通穴の
少なくとも一対を、ドリリング、パンチング、もしくは
レーザ照射によって形成するようにしたことを特徴とす
る請求項１４記載の分布定数フィルタの製造方法。 - 【請求項１８】 前記第１の導電体部分または第２の導
電体部分の少なくとも一方を、電解めっき工程によって
形成するようにしたことを特徴とする請求項１４記載の
分布定数フィルタの製造方法。 - 【請求項１９】 前記第１の導電体部分または第２の導
電体部分の少なくとも一方を、印刷工程によって形成す
るようにしたことを特徴とする請求項１４記載の分布定
数フィルタの製造方法。 - 【請求項２０】 前記基板を、セラミックス材料を用
いて構成したことを特徴とする請求項８記載の分布定数
フィルタの製造方法。 - 【請求項２１】 前記基板を、有機材料を用いて構成
したことを特徴とする請求項８記載の分布定数フィルタ
の製造方法。 - 【請求項２２】 誘電体からなる基板と、 この基板の表面または内部に形成され、電磁波信号が供
給される入力側導電体パターンと、 前記基板の表面または内部に、前記入力側導電体パター
ンとの間に前記誘電体を介在させて形成され、前記入力
側導電体パターンに供給された電磁波信号の周波数帯域
の一部をなす周波数帯域の電磁波信号を出力する出力側
導電体パターンと、 前記基板の表面に配置されると共に、前記入力側導電体
パターンまたは出力側導電体パターンに接続された回路
部品とを備え、 前記入力側導電体パターンの少なくとも一部または出力
側導電体パターンの少なくとも一部が、前記基板の厚み
方向に延びるように形成されていることを特徴とする分
布定数フィルタ回路基板。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11055590A JP2000252716A (ja) | 1999-03-03 | 1999-03-03 | 分布定数フィルタおよびその製造方法、ならびに分布定数フィルタ回路基板 |
| US09/514,382 US6377141B1 (en) | 1999-03-03 | 2000-02-28 | Distributed constant filter, method of manufacturing same, and distributed constant filter circuit module |
| KR1020000010317A KR20000076755A (ko) | 1999-03-03 | 2000-03-02 | 분포 정수 필터 및 그 제조 방법 및 분포 정수 필터 회로기판 |
| DE10010086A DE10010086A1 (de) | 1999-03-03 | 2000-03-02 | Filter mit verteilten Konstanten, Verfahren zur Herstellung desselben sowie Schaltungsmodul mit einem solchen |
| FR0002746A FR2790599B1 (fr) | 1999-03-03 | 2000-03-03 | Filtre a constante repartie, son procede de fabrication et module le comportant |
| US09/903,251 US6643924B2 (en) | 1999-03-03 | 2001-07-11 | Method of manufacturing a distributed constant filter circuit module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11055590A JP2000252716A (ja) | 1999-03-03 | 1999-03-03 | 分布定数フィルタおよびその製造方法、ならびに分布定数フィルタ回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000252716A true JP2000252716A (ja) | 2000-09-14 |
Family
ID=13002978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11055590A Pending JP2000252716A (ja) | 1999-03-03 | 1999-03-03 | 分布定数フィルタおよびその製造方法、ならびに分布定数フィルタ回路基板 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6377141B1 (ja) |
| JP (1) | JP2000252716A (ja) |
| KR (1) | KR20000076755A (ja) |
| DE (1) | DE10010086A1 (ja) |
| FR (1) | FR2790599B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006526883A (ja) * | 2003-03-06 | 2006-11-24 | サンミナエスシーアイ コーポレイション | バイア構造の高周波性能を最適化する方法 |
| US8957325B2 (en) | 2013-01-15 | 2015-02-17 | Fujitsu Limited | Optimized via cutouts with ground references |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6706415B2 (en) * | 2000-12-28 | 2004-03-16 | Copeland Corporation | Marine coating |
| JP3825998B2 (ja) * | 2001-08-20 | 2006-09-27 | シャープ株式会社 | マイクロ波ストリップ線路フィルタおよびこれを用いた高周波送信機 |
| JP3610939B2 (ja) * | 2001-09-18 | 2005-01-19 | ソニー株式会社 | フィルタ回路 |
| KR100802570B1 (ko) * | 2002-02-07 | 2008-02-13 | 엘지이노텍 주식회사 | 멀티레이어 필터장치 |
| DE60327962D1 (de) * | 2002-04-03 | 2009-07-30 | Panasonic Corp | Eingebautes Halbleitermodul im Millimeterwellenband |
| US7199681B2 (en) * | 2002-04-19 | 2007-04-03 | Intel Corporation | Interconnecting of digital devices |
| KR20040001294A (ko) * | 2002-06-27 | 2004-01-07 | (주) 래트론 | 분포정수형 필터 |
| JP2004247980A (ja) * | 2003-02-14 | 2004-09-02 | Hitachi Ltd | 伝送線路の接続構造及び方法 |
| US7084722B2 (en) * | 2004-07-22 | 2006-08-01 | Northrop Grumman Corp. | Switched filterbank and method of making the same |
| US7411474B2 (en) * | 2005-10-11 | 2008-08-12 | Andrew Corporation | Printed wiring board assembly with self-compensating ground via and current diverting cutout |
| US8179304B2 (en) * | 2007-06-14 | 2012-05-15 | Kyocera Corporation | Direct-current blocking circuit, hybrid circuit device, transmitter, receiver, transmitter-receiver, and radar device |
| US8081050B2 (en) * | 2009-02-25 | 2011-12-20 | Alcatel Lucent | Multilayer planar tunable filter |
| WO2010098153A1 (ja) * | 2009-02-27 | 2010-09-02 | 富士通株式会社 | イオン注入分布発生方法及びシミュレータ |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5643801A (en) * | 1979-09-19 | 1981-04-22 | Hitachi Ltd | Band-pass filter |
| JPH02284501A (ja) * | 1989-04-25 | 1990-11-21 | Murata Mfg Co Ltd | 表面実装型ストリップライン共振器 |
| US5105173A (en) * | 1989-11-20 | 1992-04-14 | Sanyo Electric Co., Ltd. | Band-pass filter using microstrip lines |
| US5525953A (en) * | 1993-04-28 | 1996-06-11 | Murata Manufacturing Co., Ltd. | Multi-plate type high frequency parallel strip-line cable comprising circuit device part integratedly formed in dielectric body of the cable |
| JPH0758506A (ja) * | 1993-08-09 | 1995-03-03 | Oki Electric Ind Co Ltd | Ｌｃ型誘電体フィルタ、およびこれを用いた空中線共用器 |
| US5621365A (en) * | 1994-02-18 | 1997-04-15 | Fuji Electrochemical Co., Ltd. | Laminated dielectric resonator and filter |
| US5825264A (en) * | 1994-05-18 | 1998-10-20 | Fdk Corporation | Stripline laminate dielectric filter with input/output patterns overlapping resonator conductors |
| JPH0856102A (ja) * | 1994-06-08 | 1996-02-27 | Fuji Elelctrochem Co Ltd | 積層誘電体フィルタ |
| DK0718906T3 (da) * | 1994-12-22 | 1999-11-01 | Siemens Matsushita Components | Mikrostripfilter |
| JPH09294261A (ja) * | 1996-04-26 | 1997-11-11 | Sharp Corp | 衛星放送受信機用ｄｂｓチューナー |
| JP3482090B2 (ja) * | 1996-12-27 | 2003-12-22 | 京セラ株式会社 | 積層型フィルタ |
| JPH10224108A (ja) * | 1997-02-04 | 1998-08-21 | Fuji Elelctrochem Co Ltd | 積層誘電体フィルタ |
| JP3522098B2 (ja) * | 1997-12-25 | 2004-04-26 | 京セラ株式会社 | 積層型誘電体フィルタ |
| JP3859340B2 (ja) * | 1998-01-06 | 2006-12-20 | 三菱電機株式会社 | 半導体装置 |
| JP2000068702A (ja) * | 1998-08-24 | 2000-03-03 | Sony Corp | フィルタ素子およびその製造方法 |
-
1999
- 1999-03-03 JP JP11055590A patent/JP2000252716A/ja active Pending
-
2000
- 2000-02-28 US US09/514,382 patent/US6377141B1/en not_active Expired - Fee Related
- 2000-03-02 KR KR1020000010317A patent/KR20000076755A/ko not_active Ceased
- 2000-03-02 DE DE10010086A patent/DE10010086A1/de not_active Withdrawn
- 2000-03-03 FR FR0002746A patent/FR2790599B1/fr not_active Expired - Fee Related
-
2001
- 2001-07-11 US US09/903,251 patent/US6643924B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006526883A (ja) * | 2003-03-06 | 2006-11-24 | サンミナエスシーアイ コーポレイション | バイア構造の高周波性能を最適化する方法 |
| US8957325B2 (en) | 2013-01-15 | 2015-02-17 | Fujitsu Limited | Optimized via cutouts with ground references |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2790599B1 (fr) | 2005-06-24 |
| US6643924B2 (en) | 2003-11-11 |
| KR20000076755A (ko) | 2000-12-26 |
| US6377141B1 (en) | 2002-04-23 |
| FR2790599A1 (fr) | 2000-09-08 |
| US20010045010A1 (en) | 2001-11-29 |
| DE10010086A1 (de) | 2000-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6972646B2 (en) | Filter circuit device and method of manufacturing the same | |
| US7978031B2 (en) | High frequency module provided with power amplifier | |
| JP2905094B2 (ja) | 分波器パッケージ | |
| US20030147197A1 (en) | Multilayer electronic part, multilayer antenna duplexer, and communication apparatus | |
| JP4450079B2 (ja) | 高周波モジュール | |
| US6377141B1 (en) | Distributed constant filter, method of manufacturing same, and distributed constant filter circuit module | |
| JP4492708B2 (ja) | 高周波モジュール | |
| US8049578B1 (en) | Air loaded stripline | |
| JP2010087830A (ja) | 積層型バンドパスフィルタ及び高周波モジュール | |
| JPH10270976A (ja) | 分波器パッケージ | |
| JP2000031651A (ja) | 積層回路基板 | |
| JP4840725B2 (ja) | 積層型バラン | |
| JP2001345419A (ja) | 一体型高周波無線回路モジュール | |
| JP4245265B2 (ja) | 複数のフィルタを有する多層配線基板 | |
| JP2004304401A (ja) | 高周波多層回路基板 | |
| JP3935638B2 (ja) | 多層配線基板 | |
| JP2005101893A (ja) | 電力増幅器モジュール | |
| JP4502019B2 (ja) | 高周波モジュール | |
| JP2003283284A (ja) | 平面化フィルタ | |
| JP2000223906A (ja) | ハイパスフィルタおよびそれを具備する回路基板 | |
| JP2001044704A (ja) | 分布定数回路素子とその製造方法およびプリント配線板 | |
| JP4026052B2 (ja) | 半導体装置及び半導体装置の設計方法 | |
| JP2011044847A (ja) | 多層回路及びパッケージ | |
| JP4258748B2 (ja) | 高周波用電子部品 | |
| JP2026504716A (ja) | アンテナモジュールおよび高周波モジュール |