JP4528593B2 - 回路基板 - Google Patents
回路基板 Download PDFInfo
- Publication number
- JP4528593B2 JP4528593B2 JP2004290425A JP2004290425A JP4528593B2 JP 4528593 B2 JP4528593 B2 JP 4528593B2 JP 2004290425 A JP2004290425 A JP 2004290425A JP 2004290425 A JP2004290425 A JP 2004290425A JP 4528593 B2 JP4528593 B2 JP 4528593B2
- Authority
- JP
- Japan
- Prior art keywords
- component
- circuit board
- signal
- layer
- confidential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明の第1の実施形態に係る回路基板は、機密情報等の耐タンパ性を要する信号の信号線を内部層に配線し、必要に応じて設計者等による秘匿信号の観測及び制御を可能とした構造の回路基板である。
スクランブルエンジン等の暗号化機能を備えた部品31を用いれば、信号線21に流れる秘匿信号に所定の暗号(スクランブル)を施して、観測点34に出力させることができる。このため、観測点34をプロービングされても、観測される信号に施された暗号を解読しない限り、秘匿内容はわからない。よって、暗号方式を知っている設計者等だけが自由に秘匿信号を観測又は制御できるようになるので、第三者に対する耐タンパ性が向上する。なお、暗号の解読は、デコード部品35を観測点34に接続すること等で行えばよい。例えば、デコード部品35を回路基板10上の予め定めた位置に搭載してもよいし(図2)、別基板に搭載されたデコード部品35をケーブル23等を用いて外部接続してもよい(図3)。
秘匿信号が複数あるような場合には、その秘匿信号の数だけ観測点34も必要になることが考えられる。この場合には、信号線21を流れる秘匿信号の周期よりも短い周期で動作し、かつ入力する信号をパラレル−シリアル変換する高速インタフェース(I/F)機能を備えた、部品31を用いる。これにより、信号線21を流れる秘匿信号を、その周期に合わせて高速にサンプリングし圧縮して出力することができるので、外部に露出する観測点34の数を減らすことができる。よって、回路基板の面積に対する観測点の占有面積が縮小され、回路基板の製造コストを低下させることが可能となる。
製品出荷前にだけ秘匿信号の観測又は制御ができればよいという場合には、出力選択機能を備えた部品31を用いればよい。この部品31とは、典型的には接続/非接続を切り換えられるスイッチであるが、ゼロオーム抵抗のようなジャンパ部品やバスバッファ等の信号を伝達させる部品であってもよい。前者の部品31である場合は、秘匿信号の観測や制御に必要な時にだけ接続側に切り換えられ、最終的には非接続側に切り換えられた状態で出荷される。後者の部品31である場合は、秘匿信号の観測や制御に必要な時にだけ配置接続され、最終的には回路基板10に未実装の状態で出荷される。こうすることで、信号線21が回路基板10の内部層に隠蔽され、第三者に対して完璧な耐タンパ性を実現することができる。なお、暗号化機能や高速I/F機能を備える部品も、製品出荷時に未実装であってもよい。
製品出荷前にだけ秘匿信号の観測又は制御ができればよいという場合には、デバッグ機能を備えた部品31を用いてもよい。デバッグ機能とは、例えば、信号線21を監視しており、予め設計者等から指定されたアドレスやデータ等のトリガが発生した場合、発生前後の状態を部品31内のメモリに保存し、後から設計者等にメモリの内容を観測可能にさせる機能である。又は、信号線21を監視しており、予め設計者等から指定されたアドレスやデータ等のトリガが発生した場合、部品32や33等の必要な部品の動作を停止させ、後から設計者等の指示に応じて動作を再開(さらには再停止)させる機能である。このデバッグ機能を備えた部品31を搭載して開発を行い、最終的には回路基板10に未実装の状態で出荷してもよい。こうすることで、信号線21が回路基板10の内部層に隠蔽され、第三者に対して完璧な耐タンパ性を実現することができる。
本発明の第2の実施形態に係る回路基板は、秘匿信号の信号線を内部層に配線し、2端子部品やQFP(クワッド・フラット・パッケージ)部品等の端子が露出している部品を内部層に配置させた構造の回路基板である。
本第3の実施形態では、上記第1及び第2の実施形態で述べた基板構造を、携帯電話やPDA等の携帯端末に使用した例を説明する。
周知のように、携帯電話には、使用者自身及び通話相手に関する個人情報や、パスワード等が記憶されている。これらの個人情報やパスワードも、第三者に知られたくない秘匿情報であるため、不正行為に対する耐タンパ性を有していることが望ましい。そこで、携帯電話の回路基板として、秘匿情報が記憶されるメモリ部品と秘匿情報に関する信号が流れる信号線とを全て内部層に構成したものを使用すればよい。図7A及び図7Bは、この構成の具体的な一例を示す図であり、秘匿情報が記憶される不揮発性メモリ73(Flashメモリ)、秘匿情報の処理に用いられる作業用メモリ(SRAM)74、秘匿情報に関する信号が流れる信号線81及びダンピング抵抗72が、部品内蔵層43に構成されており、CPU71が上側基板41上に構成されている。なお、どの部品及び信号線を部品内蔵層43に構成すべきかは、携帯電話の処理回路や秘匿情報として扱う信号によって各々異なることは言うまでもない。
又は、部品内蔵層と秘匿信号の入出力に関連する部品との間の接着強度が、部品と秘匿信号が流れる信号線(配線パターン)との接続強度よりも大きくなるようにする。これにより、部品を部品内蔵層から剥がそうとした場合には、部品と信号線との間の電気的接続を途切れさせることができる。
あるいは、部品内蔵層に、秘匿信号の入出力に関連する部品の破壊強度又はこの部品と秘匿信号が流れる信号線との接続強度よりも、大きい残留応力を持たせる。ここで、残留応力とは、部品内蔵層に残留している応力、例えば曲げた状態から戻るときの力のことである。この残留応力は、部品内蔵層が無傷であれば力を保持したままの状態を維持し、部品内蔵層に何らかの損傷が加われば解放される。これにより、部品内蔵層を切削や研磨した場合には、部品自体を破壊したり部品と信号線との間の電気的接続を途切れさせたりすることができる。
本第4の実施形態では、上記第1〜第3の実施形態で説明した回路基板の設計を支援する装置(CAD装置等)を説明する。本第4の実施形態に係る回路基板の設計支援装置及び方法の特徴は、周知の回路基板設計装置及び方法に、秘匿信号を考慮させることが加わる点である。なお、周知の回路基板設計装置及び方法は、例えば特許文献2で詳細に記載されている。
耐タンパ性信号検出部806は、設計情報記憶部804に記憶された信号情報のうち、秘匿信号を検出する(ステップS901)。耐タンパ性配置部807は、耐タンパ性信号検出部806で検出された秘匿信号に接続される部品のうち、所定のパッケージ(端子が露出する部品等)を有している部品を内部層に配置し、その他の部品を配置可能な領域に配置する設計処理を行う(ステップS902)。この設計処理での部品配置方法は、従来のCAD装置で用いられている方法でも構わないし、設計者等がコマンド入力部801から指示しても構わない。また、信号端子が露出する部品であっても、例えばBGAパッケージやCSPパッケージ等であれば、設計者等の判断により回路基板の上側又は下側の表面に配置してもよい。
11、41 上側基板
12、42 上側多層基板
13、43 部品内蔵層
14、44 下側多層基板
15、45 下側基板
21、51、81、83 信号線
22、52、82 ビア
23 ケーブル
31〜33、35、61〜63、71〜75 部品
34 観測点
801 コマンド入力部
802 データ入力部
803 入力コマンド解析部
804 設計情報記憶部
805 表示部
806 耐タンパ性信号検出部
807 耐タンパ性配置部
808 耐タンパ性配線部
809 耐タンパ性信号チェック部
Claims (1)
- 上側多層基板と、下側多層基板と、前記上側多層基板と前記下側多層基板との間に配置された部品内蔵層とを備えた、多層構造の回路基板であって、
前記部品内蔵層は、
前記上側多層基板の前記部品内蔵層と接する面上に実装された第1の部品と、
前記下側多層基板の前記部品内蔵層と接する面上に実装された第2の部品と、
前記部品内蔵層の内部だけで配線され、前記第1の部品と前記第2の部品とを層間接続する、秘匿信号が流れる信号線とを内蔵し、
前記秘匿信号が流れる信号線は、前記回路基板の表面に箔やビアとして現れず、
前記上側多層基板の最上層あるいは前記下側多層基板の最下層の面上に第3の部品が実装され、
前記部品内蔵層は、前記秘匿信号が流れる信号線と回路基板表面に設けられた所定の観測点とを接続するための、ゼロオーム抵抗あるいはバスバッファ等の信号を伝達させる部品からなる外部アクセス用部品を実装するための領域であって、前記外部アクセス用部品が未実装の領域を有する構造であることを特徴とする、回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004290425A JP4528593B2 (ja) | 2003-10-09 | 2004-10-01 | 回路基板 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003351211 | 2003-10-09 | ||
| JP2004290425A JP4528593B2 (ja) | 2003-10-09 | 2004-10-01 | 回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005136391A JP2005136391A (ja) | 2005-05-26 |
| JP4528593B2 true JP4528593B2 (ja) | 2010-08-18 |
Family
ID=34656067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004290425A Expired - Fee Related JP4528593B2 (ja) | 2003-10-09 | 2004-10-01 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4528593B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007035819A (ja) * | 2005-07-26 | 2007-02-08 | Matsushita Electric Ind Co Ltd | 放送受信モジュールとこれを用いた放送受信機器 |
| JP2010028245A (ja) * | 2008-07-15 | 2010-02-04 | Mitsumi Electric Co Ltd | デジタル放送受信機 |
| JP5647681B2 (ja) * | 2009-07-07 | 2015-01-07 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | 多層のセキュリティ保護された構造体 |
| JP5781725B2 (ja) * | 2009-08-07 | 2015-09-24 | 日本電産サンキョー株式会社 | 磁気ヘッドおよびこの磁気ヘッドを備えるカードリーダ |
| JP2012053788A (ja) * | 2010-09-02 | 2012-03-15 | Canon Inc | 半導体集積回路装置 |
| JP5602668B2 (ja) * | 2011-03-24 | 2014-10-08 | 日本電産サンキョー株式会社 | 媒体処理装置およびフレキシブルケーブル |
| JP6276635B2 (ja) | 2014-04-14 | 2018-02-07 | 日本電産サンキョー株式会社 | プリント基板およびカードリーダ |
| JP6523152B2 (ja) * | 2015-12-10 | 2019-05-29 | 日本電信電話株式会社 | センサ中継装置 |
| JP7186829B1 (ja) | 2021-06-21 | 2022-12-09 | 三菱電機株式会社 | 制御装置および制御装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697666A (ja) * | 1992-09-16 | 1994-04-08 | Hitachi Ltd | 電子装置 |
| JP3683031B2 (ja) * | 1996-04-17 | 2005-08-17 | 株式会社リコー | プログラム保護装置 |
| JP3772852B2 (ja) * | 1996-10-25 | 2006-05-10 | 富士ゼロックス株式会社 | 情報処理装置 |
| JP2002299842A (ja) * | 2001-01-10 | 2002-10-11 | Matsushita Electric Ind Co Ltd | 多層基板、多層基板の設計装置、多層基板の設計方法、プログラム及びコンピュータ読み取り可能な記録媒体 |
| JP2003197849A (ja) * | 2001-10-18 | 2003-07-11 | Matsushita Electric Ind Co Ltd | 部品内蔵モジュールとその製造方法 |
-
2004
- 2004-10-01 JP JP2004290425A patent/JP4528593B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005136391A (ja) | 2005-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7418603B2 (en) | Mobile terminal, circuit board, circuit board design aiding apparatus and method, design aiding program, and storage medium having stored therein design aiding program | |
| Xiao et al. | Hardware trojans: Lessons learned after one decade of research | |
| Xiao et al. | A novel built-in self-authentication technique to prevent inserting hardware trojans | |
| CN101627392B (zh) | 秘密信息存储装置以及秘密信息的消除方法 | |
| CN101258552B (zh) | 用于数据保护的安全方法及装置 | |
| US8051345B2 (en) | Method and apparatus for securing digital information on an integrated circuit during test operating modes | |
| Van Woudenberg et al. | The hardware hacking handbook: breaking embedded security with hardware attacks | |
| CN111095534B (zh) | 背面网格连接的封装技术 | |
| Grand | Practical secure hardware design for embedded systems | |
| JP2003058426A (ja) | 集積回路およびその回路構成方法ならびにプログラム | |
| JP4528593B2 (ja) | 回路基板 | |
| JP2009521772A (ja) | 組み込みデバイスへの電子的アクセスのための保護ポート | |
| Knechtel et al. | 3D integration: Another dimension toward hardware security | |
| US7725786B2 (en) | Protecting an integrated circuit test mode | |
| Suzano et al. | On hardware security and trust for chiplet-based 2.5 D and 3D ICs: Challenges and Innovations | |
| US8135959B2 (en) | External key to provide protection to devices | |
| US8397079B2 (en) | Method and apparatus for securing digital information on an integrated circuit read only memory during test operating modes | |
| Merandat et al. | A comprehensive approach to a trusted test infrastructure | |
| US6901343B2 (en) | Multilayer board in which wiring of signal line that requires tamper-resistance is covered by component or foil, design apparatus, method, and program for the multilayer board, and medium recording the program | |
| JP2005116897A (ja) | 回路基板、回路基板の設計支援装置及び方法、設計支援プログラム、及び設計支援プログラム記録媒体 | |
| JP2002299842A (ja) | 多層基板、多層基板の設計装置、多層基板の設計方法、プログラム及びコンピュータ読み取り可能な記録媒体 | |
| EP1840964A1 (en) | Semiconductor device with protected access | |
| JP2007035729A (ja) | 半導体集積回路装置 | |
| CN102112889A (zh) | 具有耦接至特权信息提供电路的可测试电路的电路 | |
| Banga et al. | Hardware IP trust |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070702 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100420 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100517 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100607 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |