JP4584201B2

JP4584201B2 - ディジタルｔｖデータに関するシステム

Info

Publication number: JP4584201B2
Application number: JP2006205238A
Authority: JP
Inventors: ラマスワミクマール; シドニースチュワートジョン
Original assignee: Thomson Consumer Electronics Inc
Current assignee: Technicolor USA Inc
Priority date: 1994-11-18
Filing date: 2006-07-27
Publication date: 2010-11-17
Anticipated expiration: 2015-11-20
Also published as: CA2161467A1; CN1107412C; AU691986B2; JP4174549B2; JPH08223501A; CA2161467C; JP2008118673A; BR9505197A; CN1132449A; AU3791395A; EP0713337A3; EP0713337A2; SG50370A1; JP2008136207A; JP2007014000A; JP4070831B2; MY114203A; JP4219963B2; MX9504822A

Description

本発明は、衛星伝送、地上伝送、ケーブル伝送されたディジタルＴＶデータのマルチチャネル受信装置で使用するのに適したディジタル信号処理装置に関する。

なお、本明細書の記述は本件出願の優先権の基礎たる米国特許出願第３４２，２８０号（１９９４年１１月１８日出願）および米国特許出願第５０１，７５２号（１９９５年７月１２日出願）の明細書の記載に基づくものであって、当該米国特許出願の番号を参照することによって当該米国特許出願の明細書の記載内容が本明細書の一部分を構成するものとする。

Viterbi アルゴリズム・ベースの畳み込み復号化器としての分岐メトリック・コンピュータを含む受信装置に、符号化されたディジタル・データを、ノイズの多いチャネルを介して送信機から送信するのに、畳み込み符号化を含む順方向エラー訂正を使用するのは、この技術分野では公知のことである。Viterbi アルゴリズムは、ノイズの多いチャネルを介して送信される畳み込み符号化されたビットのシーケンスを復号化するのに、極普通に用いられている。一連の繰り返し加算−比較−選択オペレーションが、Viterbi アルゴリズムの中心となっている。このオペレーションでは、復調器からの各受信シンボルに対して計算されたあるメトリックス（分岐メトリックスという）が、入力として受信される。このような計算は、高データ・レートの信号を衛星伝送する場合や、ケーブル伝送する場合や、地上伝送する場合には、非常に高いレートで行う必要がある。さらに、異なるチャネルを介して、異なる（しかし、関係のある）符号化方式で動作するモデム／復号化器では、分岐メトリックスを計算するコストは、これらの計算を行うためのルックアップ・テーブル・メモリや実際のハードウェアの点で過大になっている。

衛星伝送チャネルの場合には、普通、受信装置の畳み込み復号化器に知られた幾つかの特定のパンクチャドQPSK(punctured quaternary phase shift keying) 符号が送信される。地上またはケーブル伝送チャネルの場合には、普通、受信装置の畳み込み復号化器に知られた幾つかの特定のプラグマティク・トレリス符号(pragmatic trellis code)（例えば、QAM(quadrature amplitude modulation ) 符号か、PAM(phase amplitude modulation) 符号か、あるいは、PSK(phase shift keyed) 符号のような符号）が送信される。例えば、従来技術では、プラグマティク・トレリス符号がHDTV(high definition television)をQAM 伝送するための実際の符号として使用されている。

従来では、Viterbi アルゴリズムをベースとする畳み込み復号化器としての分岐メトリック・コンピュータを含む受信装置は、単一の予め定めたタイプの畳み込み符号のみで動作するように設計されているのが典型的であった。しかし、マルチチャネル・ディジタルＴＶ受信装置が、近い将来、大量生産マーケットに投入され、やがて、現在使用されているアナログＴＶ受信装置と置き換えられていく可能性がある。ＴＶ受信装置への直接放送衛星伝送は、ＴＶ受信装置への地上伝送およびケーブル伝送に加えて、既に利用可能である。従って、望ましいことは、このようなマルチチャネル・ディジタルＴＶ受信装置の畳み込み復号化器が、符号のタイプ（必要に応じて、パンクチャド符号またはプラグマティク・トレリス符号のどちらか）と、マルチチャネル・ディジタルＴＶ受信装置がそのとき受信したチャネルの変調のタイプ（必要に応じて、QPSKと8-PSK の両方を含むPSK か、PAM か、あるいはQAM のいずれか）とに選択的に応答することである。さらに、大量生産された受信装置は、コストの削減と、複雑さの軽減とを念頭において設計する必要がある。

本発明者は、例えば、ディジタルＴＶ信号処理システムのコンテキスト内で、複数の復調機能と復号化機能を、単一の信号処理デバイスに効果的に適合させることができることを認識した。本発明の原理に従って開示されたディジタル信号処理装置は、様々なタイプの復調機能と復号化機能を組み込んだ選択的な変調および復号化の要素を提供する。その結果、単一の信号処理ネットワークが、様々な信号フォーマットの信号、例えば、衛星、地上波およびケーブルＴＶ信号のような信号を復調し復号化することができる。

複数タイプの伝送チャネルから変調ビデオ信号を受信するシステムでは、本発明の原理による装置は、復調され復号化された出力信号を出力する。受信されたビデオ信号は、圧縮ディジタル・ビデオ情報、例えば、ＴＶピクチャ情報のような情報を表し、複数の符号化フォーマットのうちの１つ符号化フォーマットで符号化されている。また、受信されたビデオ信号は複数の変調フォーマットのうちの１つの変調フォーマットで変調されている。

本発明に係る装置は、複数の変調フォーマットのうちの１つの変調フォーマットで変調された受信ビデオ信号を選択的に復調し、復調信号を出力する復調器を含む。本発明に係る装置は、複数の符号化フォーマットのうちの１つの符号化フォーマットで符号化された変調信号を選択的に復号化する復号化器も含む。

本発明の特徴によれば、復調器はPAM 、QAM またはPSK により変調されたビデオ信号を選択的に復調する。

本発明の別の特徴によれば、選択的復号化器はトレリスまたはパンクチャド符号フォーマットで符号化された復調信号を復号化する。

本発明のさらに別の特徴によれば、選択的復号化器は、複数の符号レートから選択された符号レートで復調信号を復号化する。

本発明に係る復号化器は、説明上、分岐メトリック・コンピュータとViterbi 復号化器を含む畳み込み復号化器である。第１の実施の形態では、この分岐メトリック・コンピュータは、供給されたQPSKパンクチャド符号化されたＩ，Ｑ信号入力か、あるいは、複数のPAM またはQAM 上位アルファベット・プラグマティク・トレリス符号化されたＩ，Ｑ信号入力のいずれかで動作するようにプログラムすることができる。第２の実施の形態では、この分岐メトリック・コンピュータは、さらに、供給された8-PSK トレリス符号化されたＩ，Ｑ信号入力でも動作するように選択的にプログラムすることができる。

分岐メトリック・コンピュータは、説明上、２^ｘビットＩ信号入力と２^ｘビットＱ信号入力を有し、（１）２^ｘ記憶ロケーションの実効デプス(depth) をもち、プリロードされた少なくとも１つのＩ定義ルックアップ・テーブルと少なくとも１つのＱ定義ルックアップ・テーブルの４ｍビット幅のエントリを各記憶ロケーションにストアするだけの幅をもつＲＡＭと、（２）少なくとも４つの加算器からなるグループと、（３）このグループの４加算器からの各和出力を畳み込み復号化器のViterbi 復号化器に転送する手段とを備えている。

第２の実施の形態では、ＲＡＭの幅は、２つのプリロードされたＩ定義ルックアップ・テーブルと２つのＱ定義ルックアップ・テーブルの４ｍビット幅のエントリを各記憶ロケーションにストアするのに充分な幅になっている。少なくとも４つの加算器からなるグループは、それぞれ４つの加算器からなる第１組と第２組により編成された８つの加算器を含む。また、このグループの４つの加算器からの各和出力を畳み込み復号化器のViterbi 復号化器に転送する手段は、４つのコンパレータを含む。４つのコンパレータは、それぞれ、第１組と第２組の加算器のうちの対応する加算器からの小さい方の和出力をViterbi 復号化器に転送するようになっている。

ここで開示した畳み込み復号化器は、主に、パンクチャド符号化か、あるいは、プラグマティク・トレリス符号化圧縮ディジタルＴＶデータを受信するマルチチャネルＴＶ受信装置で使用されるものであるが、開示した畳み込み復号化器によって復号化することができる符号化データのタイプは、ＴＶデータのみに限定すべきではなく、開示した畳み込み復号化器により復号化できる他の種類の符号化データにより採用することができる。

以上説明したように、開示した復号化器装置は、衛星と、地上と、ケーブルＴＶデータの受信装置で使用するのに適しており、その上、電話と、直接マイクロウェーブと、光ファイバ伝送を含む他の応用分野で使用するのに適している。

図１に示すように、マルチチャネル圧縮ディジタルＴＶ(television)受信装置１００は、複数の異なるチャネルを介して伝送されたディジタル符号化ＴＶデータを選択的に受信することができる。これらのチャネルとして、順方向エラー訂正ＴＶ送信装置１０４からディジタル符号化ＴＶデータを伝送する衛星伝送チャネル１０２と、順方向エラー訂正ＴＶ送信装置１０８からディジタル符号化ＴＶデータを伝送する地上伝送チャネル１０６と、順方向エラー訂正ＴＶ送信装置１１２からディジタル符号化ＴＶデータを伝送するケーブル伝送チャネル１１０がある。この分野では公知であるが、送信装置の順方向エラー訂正には、既に符号化された圧縮ディジタルＴＶデータの連続送信されるシンボル・パケットを畳み込み符号化することが含まれる。

これもこの分野では公知であるが、QSPKベースのパンクチャド符号は、畳み込み符号化データを衛星チャネルを介して伝送するのに採用されるのが典型的であり、上位アルファベット（すなわち、８、１６、３２、６４、１２８および２５６）n/n+1 プラグマティク・トレリス符号は、畳み込み符号化データを地上チャネルまたはケーブル・チャネルを介してPAM ベースの伝送か、PSK ベースの伝送か、あるいはQAM ベースの伝送をするのに採用されるのが典型的である。そのため、マルチチャネル受信装置１００は、マルチチャネルのうち選択され受信に供されているチャネルに依存して、次のような畳み込み復号化器を導入する必要がある。すなわち、QSPKベースのパンクチャド符号か、あるいは、PAM ベース、PSK ベースまたはQAM ベースの上位アルファベットn/n+1 プラグマティク・トレリス符号のうちの一方を復号化することができる畳み込み復号化器を導入する必要がある。

特に、マルチチャネル受信装置１００はディジタル処理装置を備えている。このディジタル処理装置は、図２に示すように、受信装置畳み込み復号化器２００を含み、この分野では公知であるが、一連の連続受信された畳み込み符号化シンボル・パケットを、信号入力データとして、受信装置畳み込み復号化器２００に供給する受信装置復調器２０２を含む。このデータの連続受信されたシンボル・パケットは、それぞれ、同位相（Ｉ）プレーン、直角位相（Ｑ）プレーン内のポイントを定義している。マルチチャネル受信装置１００のディジタル処理装置は、さらに、マイクロコントローラを備えている。このマイクロコントローラは制御入力を受信装置畳み込み復号化器２００に供給するマイクロコントローラ・インタフェース２０４を含む。

図３に、本発明で採用した受信装置畳み込み復号化器２００を構成する構成要素相互間の関係を示すとともに、これら構成要素の外部マイクロコントローラ・インタフェース２０４による制御を示す。図３に示すように、受信装置畳み込み復号化器２００は、同期回路３００と、ダミー・データ・インサータ３０２と、分岐メトリック・コンピュータ３０４と、Viterbi 復号化器３０６と、畳み込み符号化器３０８と、トレリス・デマッパ３１０と、遅延ロジック３１２と、同期モニタ３１４と、選択手段３１６により構成されている。マイクロコントローラ・インタフェース２０４は、畳み込み符号化器が、パンクチャド符号の復号化器か、あるいは、トレリス符号の復号化器のいずれかとして動作するように構成した前記構成要素に、仕様のリストを供給する。図４と図５は、それぞれ、図３に示す畳み込み符号化器の構成要素が（１）パンクチャド符号の復号化器として動作するか、（２）トレリス符号の復号化器として動作するかを説明するための説明図である。

復調器２０２からの出力データは、Ｉ，Ｑ入力データとして同期回路３００に供給される。説明の便宜上、ＩデータとＱデータは、それぞれ、６ビットで定義するものとする。すなわち、入力データは総計１２本の並列入力コンダクタ上に供給される。よって、Ｉ，Ｑプレーンの64×64＝4096個のポイントを、それぞれ、１２ビット入力データのうちの６ビットＩ成分と６ビットＱ成分により定義することができる。同期回路３００はクロック入力とクロック・イネーブル(Clk Enb) 入力も受信する。さらに、同期回路３００はマイクロコントローラ・インタフェース２０４から制御データを受信するとともに、マイクロコントローラ・インタフェース２０にデータを供給し、同期モニタ３１４に直接結合されている。

構成要素３０２，３０４，３０６，３０８および３１０には、それぞれ、制御データがマイクロコントローラ・インタフェース２０４から供給される。さらに、図３には図示していないが、構成要素３０２，３０４，３０６，３０８および３１０にクロックが供給されている。適正に同期をとったＩデータとＱデータは、データ入力クロック・イネーブル（DICE）と、データ出力クロック・イネーブル（DOCE）に応答して、同期回路３００からダミー・データ・インサータ３０２を介して分岐メトリック・コンピュータ３０４に転送される。さらに、適正に同期をとったＩデータとＱデータは、遅延ロジック３１２を介してトレリス・デマッパ３１０と同期モニタ３１４に転送される。

ダミー・データ・インサータ３０２は、主に、パンクチャド符号のために使用され、このようなパンクチャド符号に対して、指定された削除マップに対応するダミー・データを挿入することを担当している。トレリス符号の場合は、ダミー・データ・インサータ３０２は、単に、入力データをその出力端子に渡すだけである。符号および対応する削除マップの選択は、マイクロコントローラ・インタフェース２０４を通してダミー・データ・インサータ３０２へ伝達される。ダミー・データ・インサータ３０２は、採用した符号化方式に依存するレートの内部クロックで、データをクロックアウトする。入力データと出力データのレートは、（パンクチャド符号の場合）異なるので、データ入力クロック・イネーブル（DICE）信号と、データ出力クロック・イネーブル（DOCE）信号は、一義的である。DICE信号は受信装置復調器２０２からのクロック・イネーブルであり、一方、DOCE信号はダミー・データ・インサータ３０２で生成される（しかも、クロック信号から取り出される）。特に、ダミー・データ・インサータ３０２は、ＦＩＦＯ記憶機構と、適正なロケーションのソフト判定サンプルに書き込むための書込みクロックと、分岐メトリック計算のためにデータを読み出すための読み出しクロック（読み出しクロックは書込みクロックよりもレートが高く、そのクロッキング・レートのために使用されたパンクチャド符号化に依存する）からなる。ダミー・サンプルは読み出される前に適正なロケーションにも挿入される。

分岐メトリック・コンピュータ３０４（分岐メトリック・コンピュータ３０４の詳細は図６および図７を参照して後程説明する）は、連続して受信されたシンボル・パケットにそれぞれ応答して４個の５ビット出力を別々に出力する。これら４個の出力と、分岐メトリック・コンピュータ３０４からのDOCE信号は、Viterbi 復号化器３０６の入力として入力される。Viterbi 復号化器３０６は、レートがＲ＝１／２であって、制約長がｋ＝７の復号化器であり、パンクチャド符号と、トレリス符号に対してViterbi アルゴリズムを実行する。このアルゴリズムでは、分岐メトリック・コンピュータ３０４からの５ビット・メトリック入力を用いて、状態が更新され、ビット判定が行われる。Viterbi 復号化器３０６は加算−比較−選択（ＡＣＳ）手段と、パス・メトリック記憶手段を採用し、トレリスで、各レベルのサーバイバ・パス(survivor path) 用のメモリを採用している。さらに、Viterbi 復号化器３０６は、累積されたメトリックのビルドアップと、オーバフローを回避するため、メトリック再正規化も担当している。

Viterbi 復号化器３０６からの１ビット出力は、畳み込み符号化器３０８の入力として入力される。トレリス符号およびパンクチャド符号に対して、畳み込み符号化器３０８は、レート１／２の埋込み符号のうちの２つの送信された符号の最良推測(best estimate) を再生成するのにサーブする。また、畳み込み符号化器３０８からの出力は同期モニタ３１４にも入力され、パンクチャド符号の同期ステータスを検査する際に使用される。さらに、Viterbi 復号化器３０６からの１ビット出力は、選択手段３１６の入力として入力される。

畳み込み符号化器３０８からの２ビット出力は、トレリス・デマッパ３１０に供給される。トレリス・デマッパ３１０は図５に示すオペレーシヨンのトレリス符号化モードに対してシンボル判定を行うことを担当する。オペレーションがトレリス符号化モードである場合は、トレリス・デマッパ３１０は、サブセットを選択するために、畳み込み符号化器３０８からの２ビット出力を用い、同様に、遅延ロジック３１２を介してトレリス・デマッパ３１０に転送された、遅延されたＩ，Ｑ受信シンボル・データを用いて、シンボル判定を行う。トレリス・デマッパ３１０からの６ビット出力は、同期モニタ３１４と選択手段３１６の両方の入力として入力される。

遅延ロジック３１２はViterbi 復号化器３０６／符号化器３０８と、関連する回路とによる遅延を相殺し、符号化器３０８の出力端子に現れたデータ・ストリームを、受信されたシンボル・ストリームと同期させる。マイクロコントローラ・インタフェース２０４からの制御入力は、Viterbi 復号化器の４つの可能なパス・メモリ長のうちの１つを選択する。Viterbi 復号化器は遅延ロジック３１２の遅延時間を適正に選択するためにも使用される。

同期モニタ３１４は、同期回路３００と、トレリス・デマッパ３１０からの出力と、符号化器３０８と、遅延ロジック３１２からの出力と、マイクロコントローラ・インタフェース２０４とに結合されている。同期モニタ３１４はマイクロコントローラ・インタフェース２０４からの監視インターバル指定とともに、分岐メトリック情報を使用し、同期ステータスを判定する。また、同期モニタ３１４は任意指定の自動同期をとるため、情報を同期回路３００に供給する。オペレーションの自動同期モードでは、内部同期回路が採用され、同期化機能をパフォームする。あるいはまた、同期は外部回路からとることもできる。同期モニタ３１４は位相のあいまいさを解決するため、信号を復調器に供給する。この信号は、受信装置復調器２０２での位相のあいまいさを相殺する目的だけに使用される。さらに、同期モニタは、復調された同期信号を出力する。この同期信号は受信装置１００の下流側コンポーネントによって使用される。

選択手段３１６は、Viterbi 復号化器３０６の１ビット出力と、トレリス・デマッパ３１０の６ビット出力を受信する。選択手段３１６は、畳み込み復号化器がトレリス符号モードで動作しているときは、これらの７ビットを全てその出力端子に転送し、畳み込み復号化器がパンクチャド符号モードで動作しているときは、Viterbi 復号化器３０６の出力からの１ビットのみを、選択手段３１６の出力端子に転送する。この出力データはクロックおよびDOCE信号とともに、選択手段３１６から供給され、受信装置１００の下流側コンポーネントによって使用される。

分岐メトリック・コンピュータ３０４の構造は、ＲＡＭ(random access memory)４００と、メモリ・バンク０，１のＩ，Ｑ加算器４０２と、メモリ・バンク０，１のＩ，Ｑコンパレータ４０４を備えている。ＲＡＭ４００はROM(read-only memory) でも可能である。ＲＡＭ４００には、マイクロコントローラ・インタフェース２０４から、制御入力として入力された、プログラマブルで、事前に計算されたＩ，Ｑルックアップ・テーブルが、初期化フェーズ中にプリロードされる。（QPSKベースのパンクチャド符号化シンボルをデパンクチャする）ダミー・データ・インサータ３０２から、信号入力としてＲＡＭ４００に転送されたＩ，Ｑ信号に応答して、これらのルックアップ・テーブルのＩ，Ｑエントリのうちの選択されたエントリがＲＡＭ４００からの出力として読み出され、入力としてメモリ・バンク０，１のＩ，Ｑ加算器４０２に入力される。メモリ・バンク０，１のＩ，Ｑ加算器４０２からの出力は、入力としてメモリ・バンク０，１のＩ，Ｑコンパレータ４０４へ送られ、メモリ・バンク０，１のＩ，Ｑコンパレータ４０４からの出力は、入力としてViterbi 復号化器３０６に転送される。

特に、ＲＡＭ４００は、機能的には、図７に示すように、メトリック・メモリ・バンク０と、メトリック・メモリ・バンク１により編成されている。メモリ・バンク０は、１番目のＩサブセット００と１番目のＱサブセット００とを備えた第１サブセット・ペアと、２番目のＩサブセット０１と２番目のＱサブセット０１とを備えた第２サブセット・ペアと、３番目のＩサブセット１１と３番目のＱサブセット１１とを備えた第３サブセット・ペアと、４番目のＩサブセット１０と４番目のＱサブセット１０を備えた第４ブセット・ペアにより構成されている。メモリ・バンク１もＩ，Ｑサブセットの４つの同様のペアにより構成されているので、総計８ペアのＩ，ＱサブセットがＲＡＭ４００に供給される。８個のＩサブセットは、それぞれ、ＲＡＭ４００へのＩ信号入力を受信し、８個のＱサブセットは、それぞれ、ＲＡＭ４００へのＱ信号入力を受信する。一般的に、Ｉ，Ｑ信号入力は、それぞれ、ｘビット信号である（特に、図３に示す例では、６ビット信号と仮定する）。８個のＩサブセットは、それぞれ、ｍビット出力を取り出し（説明上、４ビット信号出力と仮定する）、８個のＱサブセットは、れぞれそ、ｍビット信号出力を取り出す。

ＲＡＭ４００からの８個のＩ，Ｑ信号出力（ｍビット）は、全て、メモリ・バンク０，１のＩ，Ｑ加算器４０２の各加算器の入力として転送される。特に、バンク０の第１サブセット・ペアからの２つの出力は、第１および第２入力として加算器４０２−１に供給される。バンク０の第２サブセット・ペアからの２つの出力は、第１および第２入力として加算器４０２−２に供給される。バンク０の第３サブセット・ペアからの２つの出力は、第１および第２入力として加算器４０２−３に供給される。バンク０の第４サブセット・ペアからの２つの出力は、第１および第２入力として加算器４０２−４に供給される。バンク１の第１サブセット・ペアからの２つの出力は、第１および第２入力として加算器４０２−５に供給される。バンク１の第２サブセット・ペアからの２つの出力は、第１および第２入力として加算器４０２−６に供給される。バンク１の第３サブセット・ペアからの２つの出力は、第１および第２入力として加算器４０２−７に供給される。バンク１の第４サブセット・ペアからの２つの出力は、第１および第２入力として加算器４０２−８に供給される。（ｍ＋１）ビット出力信号（すなわち、５ビット信号と仮定する）は、それぞれ、８個の加算器からそれぞれ取り出される。

加算器からの８個の（ｍ＋１）ビット出力信号は、全て、入力として、メモリ・バンク０，１のＩ，Ｑコンパレータ４０４の各コンパレータに転送される。特に、加算器４０２−１および４０２−５からの出力は、第１および第２入力として、コンパレータ４０４−１に供給される。加算器４０２−２および４０２−６からの出力は、第１および第２入力として、コンパレータ４０４−２に供給される。加算器４０２−３および４０２−７からの出力は、第１および第２入力として、コンパレータ４０４−３に供給される。加算器４０２−４および４０４−８からの出力は、第１および第２入力として、コンパレータ４０４−４に供給される。これらコンパレータは、それぞれ、２個の（ｍ＋１）ビット入力のうちの小さい方の値を、その出力端子に渡す。４個のコンパレータからの各出力は、分岐メトリック・コンピュータ３０４からの出力を構成し（すなわち、４個の５ビット出力と仮定する）、Viterbi 復号化器３０６の入力として供給される。

構造的には、ＲＡＭ４００は、ビット記憶サイズは固定であり、実効デプス(depth) が２^ｘ個の記憶ロケーションである（すなわち、この仮定例では、ロケーション１ないし６４に対応し、ｘ＝６である）。ＲＡＭ４００のバンク０へのＩ，Ｑ信号入力と、バンク１へのＩ，Ｑ信号入力は、それぞれ、個々のルックアップ・テーブルと関係付けてある。ＲＡＭ４００の幅は、予め計算された４個の４ｍビット幅（この仮定例では、ｍ＝４である）のルックアップ・テーブルをストアするのに充分な幅になっている。ルックアップ・テーブルはそれぞれ２^ｘ個のエントリにより構成されており、これらエントリはプログラマブルＩ，Ｑルックアップ・テーブル制御入力端子を介してルックアップ・テーブルに供給される。従って、ＲＡＭ４００のビット記憶サイズは、(2^Ｘ)(4) (4m)である。すなわち、この仮定例では、ビット記憶サイズは4096ビットである。パンクチャドQPSKベースの符号をインプリメントする場合の技法は、最大のＩ，Ｑ値を渡し、パンクチャド・メトリックスをルックアップ・テーブル内の適正なロケーションにストアするという簡単な技法である。このため、実際のＩ，Ｑデータをクリッピングする必要があるが、このクリッピングは復号化器２００のフロントエンドでハンドルすることができる。さらに、ルックアップ・テーブルは、有意性の低い方のＩ，Ｑ信号データを無視することにより、所望の最大分岐メトリック値を許容するようにプログラムすることができる。

上述したように、分岐メトリック・コンピュータ３０４は、Viterbi アルゴリズム・ベースの畳み込み復号化器２００のコンポーネントである。畳み込み復号化器２００は、ノイズの多いチャネルを介しての衛星モデムのオペレーションに対して、QPSKベースのパンクチャド符号を復号化するために用いられ、一方、ノイズの多いチャネルを介しての地上またはケーブルのオペレーションに対して、上位アルファベット（１６と、３２と、６４と、１２８と、２５６ PAM またはQAM または8-PSK ）ベースのレートｎ／ｎ＋１・プラグマティク・トレリス符号を復号化するために用いられる。公知のように、チャネル・ノイズのために、Ｉ，Ｑプレーン内の受信復調シンボルのロケーション・ポイントは、Ｉ，Ｑプレーン内の送信ロケーション・ポイントからずれることになる。連続して受信された復調シンボルのＩ，Ｑプレーン内のロケーション・ポイントは、ＲＡＭ４００へのＩ，Ｑ信号入力によって、２^２ｘ（すなわち、この仮定例では、64×64＝4096である）の解像度で定義されている。ＲＡＭ４００に関して注意すべき重要なことは、そのメモリ必要量がアルファベット・サイズに依存しないことである。

現在受信された復調シンボルに対応する０バンクのＩ，Ｑルックアップ・テーブルのそれぞれの４ｍビット（この仮定例では、４ビット）エントリにより、次のように定義されている。すなわち、現在受信された復調シンボルのロケーション・ポイントを取り巻く、４つの特定の有効シンボル・データ点配置サブセットの各ロケーション・ポイントのＩ，Ｑプレーンにおいて、現在受信された復調シンボルのロケーション・ポイントからの個々の距離のＩ成分とＱ成分を定義している。

QPSKの場合（この場合には、各サブセット・ロケーション・ポイントは単一のシンポル・ロケーション・ポイントのみを定義している）と、上位アルファベットPAM またはQAM の場合（この場合には、各サブセット・ロケーション・ポイントはViterbi 復号化器２０６が必要とするそのアルファベット内のシンボルの１／４のサブセットのロケーションに対応しており、トレリス・デマッパ３１０は、そこに供給された遅延受信データに基づいてサブセット内の正しいポイントを選択する）には、単一のＩ成分とＱ成分は、４つのサブセットがあいまいなく定義される。そのため、これらの場合には、ＲＡＭ４００のバンク０のみが必要である。しかし、8-PSK の場合には、独立に使用された単一のＩ成分と単一のＱ成分は、４つのシンボル・サブセットをあいまいなく定義するには不充分である。そのため、8-PSK の場合には、バンク０を用いて、０°、９０°、１８０°、２７０°ロケーション・ポイントが定義される。バンク１（これは上述したバンク０のそれと同じように動作する）を用いて、４５°、１３５°、２２５°、３１５°ロケーション・ポイントが定義される。コンパレータ４０４−１〜４０４−４は、ＲＡＭ４００のバンク０とバンク１の両方から取り出されたデータを採用しており、コンパレータ４０４−１〜４０４−４を用いて、次に説明するように、このあいまいさが解決される。

加算器４０２−１〜４０２−８は、ＲＡＭ４００から読み出された有効なデータ点配置のロケーション・ポイントまでの距離のＩ成分とＱ成分を用いて、８個のサブセットによりそれぞれ定義されたいわゆるマンハッタン距離（Ｉ＋Ｑ）を計算する。このマンハッタン距離の割当ては、真のユークリッド距離（I^２＋Q^２）^１／２ではないが、Ｉ，Ｑプレーン内の近い方のポイントに対する重み付けを、受信されたシンボル・ロケーション・ポイントからより遠く離れたＩ，Ｑプレーン内のポイントよりも大きくした距離尺度である。マンハッタン距離メトリックは、Ｉ，Ｑの２次元空間内の２つのポイントのＩ，Ｑ座標間の差の和を用いる。この距離尺度は距離に対してモノトニック（単調）であるが、ポイントへの重み付けは、距離が計算されているポイントに対する位置により異なる。しかし、マンハッタン距離メトリックを用いることにより、Ｉ，Ｑ座標に対する演算が切り離され、独立に行われる。よって、任意の受信ロケーション・ポイントから有効なデータ点配置のロケーション・ポイントまでの可能な距離をストアするのに必要なメモリ量が大幅に削減される。

コンパレータ４０４−１〜４０４は、それぞれ、バンク０とバンク１から供給された２つのメトリックのうちの小さい方のメトリックを入力として渡すように設計されている。従って、8-PSK ベースの符号の場合は、コンパレータ４０４−１〜４０４−２は、それぞれ、バンク０またはバンク１からのメトリック入力ののうちどちらが小さいかにより、どちらかのメトリック入力を出力として得ることになる。しかし、QPSK、PAM またはQAM ベースの符号の場合には、ＲＡＭ４００のバンク１にストアされたＩ，Ｑルックアップ・テーブルは、最大値のメトリックが入るようにプログラムされているので、これらは実効的にはインアクティブになっている。従って、コンパレータ４０４−１〜４０４−４は、それぞれ、ＲＡＭ４００のバンク０から選択されたメトリックを渡すようになっている。8-PSK ベースの符号を受信するようには設計されていないマルチチャネル受信装置では、これらのコンパレータとＲＡＭ４００のメモリ・バンク１を除去することができる（除去すると、ＲＡＭ４００に要求されるメモリ記憶容量が半分に削減される）。

順方向エラー訂正圧縮ディジタルＴＶ送信装置から送信され、マルチチャネル圧縮ディジタルＴＶ受信装置によって受信可能な異種タイプの伝送チャネルを示す図である。図１のマルチチャネル圧縮ディジタルＴＶ受信装置の畳み込み復号化器と、入力を復号化器へ印加するデモジュレータと、デコーダとのマイクロコントローラ・インタフェース間の関係を示すブロック図である。図２に示す畳み込み復号化器の構成要素を示すブロック図であり、図２のマイクロコントローラ・インタフェースが畳み込み復号化器の構成要素にどのように結合されているかを示すブロック図である。図３のマイクロコントローラ・インタフェースによってパンクチャド・コード復号化モードで動作するようにプログラムされているときの、図３に示す畳み込み復号化器の動作要素を示すブロック図である。図３のマイクロコントローラ・インタフェースによってプラグマティク・トレリス・コード復号化モードで動作するようにプログラムされているときの、図３に示す畳み込み復号化器の動作要素を示すブロック図である。図３に示す分岐メトリック・コンピュータの構成要素を示すブロック図である。図６に示す分岐メトリック・コンピュータの構成要素の機能編成を示す図である。

符号の説明

１００マルチチャネル圧縮ディジタルＴＶ受信装置
１０２衛星伝送チャネル
１０４順方向エラー訂正ＴＶ送信装置
１０６地上伝送チャネル
１０８順方向エラー訂正ＴＶ送信装置
１１０ケーブル伝送チャネル
１１２順方向エラー訂正ＴＶ送信装置
２００受信装置畳み込み復号化器
２０２受信装置復調器
２０４マイクロコントローラ・インタフェース
３００同期回路
３０２ダミー・データ・インサータ
３０４分岐メトリック・コンピュータ
３０６ Viterbi 復号化器
３０８畳み込み符号化器
３１０トレリス・デマッパ
３１２遅延ロジック
３１４同期モニタ
３１６選択手段
４００ＲＡＭ
４０２加算器
４０４コンパレータ

Claims

圧縮ディジタルＴＶデータを含む変調された信号を受信し、およびＱＡＭとＰＳＫを含む複数の変調フォーマットから選択された変調フォーマットに従って前記変調された信号を選択的に復調して、復調された信号を生成する復調器であって、前記変調された信号は、複数のタイプの伝送チャネルの少なくとも１つから受信され、当該復調された信号は、複数の変調フォーマットのうちの１つの変調フォーマットを示し、および当該復調された信号は、複数の符号化フォーマットのうちの少なくとも１つの符号化フォーマットで符号化された圧縮されたディジタル・データを表し、前記複数の符号化フォーマットは、少なくとも１つのトレリス符号化フォーマットと少なくとも１つのパンクチャド符号化フォーマットを含む、復調器と、
前記圧縮されたディジタル・データが符号化されている前記少なくとも１つの符号化フォーマットが、前記複数の符号化フォーマットのうちパンクチャド符号化フォーマットを含むかどうかを決定し、前記圧縮されたディジタル・データが前記パンクチャド符号化フォーマットで符号化されていると決定した場合、前記パンクチャド符号化フォーマットを選択し、当該選択されたパンクチャド符号化フォーマットに従って前記復調された信号を復号する復号器と、
前記復調された信号を復号する前記復号器を制御する、マイクロコントローラと、
を備えたシステム。