JP4640423B2 - 電力変換装置 - Google Patents

Description

本発明は、電力変換装置に係り、詳しくは一つのスイッチング素子の機能と同じ役割を複数のスイッチング素子で行うようにした電力変換装置に関する。

半導体回路によって直流を交流に変換する半導体装置（パワー半導体モジュール）や、前記パワー半導体モジュールと直流平滑回路を構成するコンデンサモジュールとを備えた電力変換装置（インバータ装置）においては、配線のインダクタンスを低減することが必要である。

従来、パワー半導体モジュールの内部配線、コンデンサモジュールの内部配線及びコンデンサモジュールから半導体モジュールに至る外部配線に寄生するインダクタンスを小さくする構造や構成が提案されている（例えば、特許文献１参照。）。特許文献１には、図１３（ａ），（ｂ）に示すように、ベース７１上に設けられた絶縁基板７２上にスイッチングチップ７３及びダイオードチップ７４が設けられ、Ｐ側（正側）導体７５及びＮ側（負側）導体７６が相互に絶縁された積層状に設けられ、図示しない絶縁ケース内に収納されたパワー半導体モジュールが開示されている。Ｐ側導体７５及びＮ側導体７６は、平板状の主導体７５ａ，７６ａと、各主導体７５ａ，７６ａの端部に形成され相互に絶縁された帯状の副導体７５ｂ，７６ｂとを備え、各副導体７５ｂ，７６ｂの端部が外部接続端子Ｐ２，Ｎ２となっている。また、パワー半導体モジュールの絶縁ケース上にコンデンサモジュールを配置したインバータ装置が記載されている。さらに、Ｐ側導体７５とＮ側導体７６を構成する主導体７５ａ，７６ａ上に、分岐導体を立設し、各分岐導体にコンデンサエレメントを接続した構成も開示されている。
特開２００５−３４７５６１号公報

特許文献１には、パワー半導体モジュールのＰ側導体７５及びＮ側導体７６やコンデンサモジュールのＰ側導体及びＮ側導体を相互に絶縁された積層状に設けることにより、パワー半導体モジュールの内部配線及びコンデンサモジュールの内部配線のインダクタンスを低減する構成が開示されている。また、外部接続端子を帯状の副導体７５ｂ，７６ｂの端部で構成し、副導体７５ｂ，７６ｂの一部を近接して平行に配置することでインダクタンスを低減する構成が開示されている。

パワー半導体モジュールの場合、スイッチング素子を流れる電流量が大きな場合は、１個のスイッチング素子を用いる代わりに複数個のスイッチング素子を並列に接続して使用する場合がある。その場合、パワー半導体モジュールの内部配線全体のインダクタンスを低減するには、主導体７５ａ，７６ａの電流を絶縁基板７２上の回路パターンに供給する接続導体７５ｕ，７５ｖ，７５ｗ、７６ｕ，７６ｖ，７６ｗと前記回路パターンとの接続点と、スイッチングチップ７３との関係を配慮する必要がある。ところが、特許文献１には１個のスイッチング素子を用いる代わりに複数個のスイッチング素子を並列に接続して使用する場合に関しては何ら記載がない。

本発明は、前記の問題に鑑みてなされたものであって、その目的は、電力変換装置全体としての配線インダクタンスが低減され、一つのスイッチング素子の機能と同じ役割を複数のスイッチング素子で行うようにした場合、各スイッチング素子と配線部材との間の配線インダクタンスの平準化を図ることができる電力変換装置を提供することにある。

前記の目的を達成するため、請求項１に記載の発明は、一つのスイッチング素子の機能と同じ役割を行うための複数のスイッチング素子からなる複数組のスイッチング素子群が実装された基板と、相互に電気的に絶縁された状態で近接して平行に配置された平板状の正極用配線部材及び負極用配線部材と、正極端子が前記正極用配線部材に電気的に接続され、負極端子が前記負極用配線部材に電気的に接続されたコンデンサとを備えた電力変換装置である。そして、前記正極用配線部材及び前記負極用配線部材は、前記基板と平行に重なるように配置されるとともに、その幅方向の両端部から端子部が複数個、前記基板側に向かって延出し、かつ先端部が基板と平行に延びるように屈曲されて前記基板の回路パターンに対する前記端子部の接合部が形成され、かつ、各端子部の位置が、前記正極用配線部材及び前記負極用配線部材を自立状態で前記基板上に載置可能な位置に設定されるとともに、前記基板の前記回路パターンに対して前記端子部の前記接合部において電気的に接合され、前記正極用配線部材及び前記負極用配線部材は、その幅方向の中心線に対して略線対称に形成されており、前記正極用配線部材の幅方向両側において前記中心線を挟んで対応する位置の前記接合部毎に、同数のスイッチング素子が設けられ、該中心線を挟んで対応する位置の接合部の両側に同数のスイッチング素子が配置され、該中心線を挟んで対応する位置の両接合部における各接合部からその両側の各スイッチング素子までの距離が平準化されるとともに、前記負極用配線部材の幅方向両側において前記中心線を挟んで対応する位置の前記接合部毎に、同数のスイッチング素子が設けられ、該中心線を挟んで対応する位置の接合部の両側に同数のスイッチング素子が配置され、該中心線を挟んで対応する位置の両接合部における各接合部からその両側の各スイッチング素子までの距離が平準化されている。なお、「略線対称」とは、完全な線対称に限らず、製造公差によるずれや、正極用配線部材及び負極用配線部材の配置位置に制約が有るためのずれを許容することを意味する。

この発明では、平板状の正極用配線部材及び負極用配線部材は、相互に絶縁された状態で近接して平行に配置されているため、電力変換装置の駆動時における配線インダクタンスが低減される。同じ役割を行う複数のスイッチング素子からなる各スイッチング素子群の各スイッチング素子は、正極用配線部材の端子部の接合部に対して両側に配置されている。そのため、接合部から各スイッチング素子までの距離の合計が、各スイッチング素子が接合部の片側に配置された構成に比較して短くなるとともに、接合部から各スイッチング素子までの距離が平準化される。したがって、電力変換装置全体としての配線インダクタンスが低減され、一つのスイッチング素子の機能と同じ役割を複数のスイッチング素子で行うようにした場合、各スイッチング素子と配線部材との間の配線インダクタンスの平準化を図ることができる。

また、正極用配線部材及び負極用配線部材は、基板と平行に重なるように配置されているため、垂直に配置される場合に比較して、基板を下側にして使用する場合、電力変換装置全体の高さを低くすることができる。また、端子部が正極用配線部材及び負極用配線部材の幅方向両側に設けられているため、スイッチング素子数が多くなった場合、電力変換装置全体としての配線インダクタンスの低減及び各スイッチング素子と配線部材との間の配線インダクタンスの平準化を図り易い。

また、前記正極用配線部材及び前記負極用配線部材は、その幅方向の中心線に対して略線対称に形成されているため、スイッチング素子数が多くなった場合、電力変換装置全体としての配線インダクタンスの低減及び各スイッチング素子と配線部材との間の配線インダクタンスの平準化をより図り易くなる。

請求項２に記載の発明は、請求項１に記載の発明において、前記コンデンサは、前記正極用配線部材及び前記負極用配線部材のうちの前記基板と対向しない一方の配線部材上に、前記正極端子及び前記負極端子が前記一方の配線部材側になる状態に配置されている。この発明では、コンデンサの正極端子及び負極端子が基板に近い状態になる。したがって、コンデンサの正極端子及び負極端子と、基板に実装されたスイッチング素子との距離が、正極端子及び負極端子がコンデンサ本体に対して基板と反対側に配置された構成に比較して短くなり、配線インダクタンスをより低減することができる。

請求項３に記載の発明は、請求項２に記載の発明において、前記電力変換装置はインバータ装置であり、各アームは４Ｎ個（Ｎは自然数）のスイッチング素子を備えており、前記正極用配線部材及び前記負極用配線部材の前記接合部はアーム毎に２個設けられている。この発明では、インバータ装置において、各アームが４Ｎ個（Ｎは自然数）のスイッチング素子を有する場合、電力変換装置全体としての配線インダクタンスの低減及び各スイッチング素子と配線部材との間の配線インダクタンスの平準化をより図り易くなる。

請求項４に記載の発明は、請求項１〜請求項３のいずれか一項に記載の発明において、前記正極用配線部材及び前記負極用配線部材は、前記基板の回路パターンに超音波接合で接合されている。この発明では、電力変換装置を製造する際、正極用配線部材及び負極用配線部材とコンデンサとを接合した後に、正極用配線部材及び負極用配線部材の端子部を基板の回路パターンに電気的に接合する必要がある。そのとき、端子部の接合に半田付けを用いると、端子部とコンデンサとが近いため、一般の耐熱性を特に考慮していないコンデンサを使用すると、半田付けのための加熱によりコンデンサが悪影響を受ける虞がある。しかし、端子部の接合が超音波接合で行われるため、コンデンサに加わる熱量が小さくなり、耐熱性の高い特殊なコンデンサを使用する必要がない。

本発明によれば、電力変換装置全体としての配線インダクタンスが低減され、一つのスイッチング素子の機能と同じ役割を複数のスイッチング素子で行うようにした場合、各スイッチング素子と配線部材との間の配線インダクタンスの平準化を図ることができる。

以下、本発明を３相用のインバータ装置に具体化した一実施形態を図１〜図９にしたがって説明する。
先ずインバータ装置の回路構成を説明する。図１（ａ）に示すように、インバータ装置１１は、６個のスイッチング素子Ｑ１〜Ｑ６を有するインバータ回路１２を備えている。各スイッチング素子Ｑ１〜Ｑ６には、ＭＯＳＦＥＴ（metal oxide semiconductor 電界効果トランジスタ）が使用されている。インバータ回路１２は、第１及び第２のスイッチング素子Ｑ１，Ｑ２、第３及び第４のスイッチング素子Ｑ３，Ｑ４、第５及び第６のスイッチング素子Ｑ５，Ｑ６がそれぞれ直列に接続されている。各スイッチング素子Ｑ１〜Ｑ６のドレインとソース間には、ダイオードＤ１〜Ｄ６が、逆並列に接続されている。第１、第３及び第５のスイッチング素子Ｑ１，Ｑ３，Ｑ５及び各第１、第３及び第５のスイッチング素子Ｑ１，Ｑ３，Ｑ５に接続されたダイオードＤ１，Ｄ３，Ｄ５の組はそれぞれ上アームと呼ばれる。また、第２、第４及び第６のスイッチング素子Ｑ２，Ｑ４，Ｑ６及び第２、第４及び第６のスイッチング素子Ｑ２，Ｑ４，Ｑ６に接続されたダイオードＤ２，Ｄ４，Ｄ６の組はそれぞれ下アームと呼ばれる。

第１、第３及び第５のスイッチング素子Ｑ１，Ｑ３，Ｑ５のドレインが、配線１３を介して電源入力用のプラス入力端子１４に接続され、第２、第４及び第６のスイッチング素子Ｑ２，Ｑ４，Ｑ６が、配線１５を介して電源入力用のマイナス入力端子１６に接続されている。配線１３及び配線１５間にはコンデンサ１７が複数並列に接続されている。この実施形態ではコンデンサ１７として電解コンデンサが使用され、コンデンサ１７の正極（プラス）端子が配線１３に接続され、コンデンサ１７の負極（マイナス）端子が配線１５に接続されている。

スイッチング素子Ｑ１，Ｑ２の間の接合点はＵ相端子Ｕに、スイッチング素子Ｑ３，Ｑ４の間の接合点はＶ相端子Ｖに、スイッチング素子Ｑ５，Ｑ６の間の接合点はＷ相端子Ｗに、それぞれ接続されている。各スイッチング素子Ｑ１〜Ｑ６のゲートは駆動信号入力端子Ｇ１〜Ｇ６に接続されている。各スイッチング素子Ｑ１〜Ｑ６のソースは信号端子Ｓ１〜Ｓ６に接続されている。

図１（ａ）では各上アーム及び各下アームがそれぞれ、１個のスイッチング素子及び１個のダイオードで示されているが、各アームは、図１（ｂ）に示すように、スイッチング素子ＱとダイオードＤの組が複数並列に接続された構成になっている。この実施形態では各アームはそれぞれ４組のスイッチング素子Ｑ及びダイオードＤで構成されている。即ち、各アームは一つのスイッチング素子の機能と同じ役割を行うための複数のスイッチング素子からなる。

次にインバータ装置１１の構造を説明する。
図２及び図３に示すように、インバータ装置１１は、銅製の金属ベース２０と、絶縁基板としてのセラミック基板２１とで構成された基板２２上に半導体チップ２３が実装されている。半導体チップ２３は、１個のスイッチング素子（ＭＯＳＦＥＴ）及び１個のダイオードが一つのデバイスとして組み込まれている。即ち、半導体チップ２３は、図１（ｂ）に示される一つのスイッチング素子Ｑ及び一つのダイオードＤを備えたデバイスとなる。

セラミック基板２１は、表面に回路パターン２４ａ，２４ｂ，２４ｃ，２４ｄを有し、裏面にセラミック基板２１と金属ベース２０とを接合する接合層として機能する金属板２５を有するセラミック板２６で構成されている。セラミック板２６は、例えば、窒化アルミニウム、アルミナ、窒化ケイ素等により形成され、回路パターン２４ａ，２４ｂ，２４ｃ，２４ｄ及び金属板２５は、例えば、アルミニウムや銅等で形成されている。セラミック基板２１は、金属板２５を介して半田（図示せず）で金属ベース２０に接合されている。以下、この明細書では、金属ベース２０をインバータ装置１１の底部（下部）として説明する。

回路パターン２４ａはゲート信号用の回路パターン、回路パターン２４ｂはドレイン用の回路パターン、回路パターン２４ｃはソース用の回路パターン、回路パターン２４ｄはソース信号用の回路パターンである。各回路パターン２４ａ，２４ｂ，２４ｃ，２４ｄは帯状に形成されている。ドレイン用の回路パターン２４ｂと、ソース用の回路パターン２４ｃとは、隣接して平行に延びるように形成され、ゲート信号用の回路パターン２４ａ及びソース信号用の回路パターン２４ｄは、回路パターン２４ｃと反対側において回路パターン２４ｂと平行に延びるように形成されている。半導体チップ２３は、ドレイン用の回路パターン２４ｂ上に半田で接合されている。図５に示すように、半導体チップ２３は、ゲートとゲート信号用の回路パターン２４ａとの間、ソースとソース用の回路パターン２４ｃとの間及びソースとソース信号用の回路パターン２４ｄとの間をワイヤボンディングにより電気的に接続されている。

金属ベース２０はほぼ矩形状に形成され、セラミック基板２１も矩形状に形成されている。セラミック基板２１は１２個設けられ、長手方向が金属ベース２０の長手方向と直交する状態で各列６個となるように２列、６行に配置されている。そして、各行の２個のセラミック基板２１上に配置された半導体チップ２３がインバータ回路１２の各アームを構成する。この実施形態では、半導体チップ２３は、各セラミック基板２１上に２個ずつ実装されており、４個の半導体チップ２３がそれぞれ１つのアームを構成する。半導体チップ２３は回路パターン２４ｂの長手方向中央部にスペースが存在し、スペースの両側に半導体チップ２３が１個ずつ位置するように配置されている。即ち、基板２２上には一つのスイッチング素子の機能と同じ役割を行うための複数のスイッチング素子（半導体チップ２３）からなる複数組のスイッチング素子群が実装されている。

基板２２の上方には平板状の正極用配線部材２７及び負極用配線部材２８が、基板２２と平行に、かつ相互に絶縁された状態で近接して重なるように配置されている。この実施形態では、正極用配線部材２７の上方に負極用配線部材２８が配置されている。正極用配線部材２７は図１（ａ）における配線１３を、負極用配線部材２８は図１（ａ）における配線１５をそれぞれ構成する。正極用配線部材２７は、幅方向の端部から基板２２側に向かって延びるように設けられた複数（この実施形態では３対６個）の端子部２７ａにより、上アームを構成するセラミック基板２１上のドレイン用の回路パターン２４ｂの中央部に超音波接合されている。即ち、スイッチング素子（半導体チップ２３）は正極用配線部材２７の接合部２７ｂに対して両側に同数配置されている。負極用配線部材２８は、幅方向の端部から基板２２側に向かって延びるように設けられた複数（この実施形態では３対６個）の端子部２８ａにより、下アームを構成するセラミック基板２１上のソース用の回路パターン２４ｃの中央部に超音波接合されている。

詳述すると、端子部２７ａ，２８ａは、図４（ｂ）等に示すように、それぞれ正極用配線部材２７及び負極用配線部材２８の幅方向の端部両側に、幅方向の中心線に対して略線対称に設けられている。「略線対称」とは、完全な線対称に限らず、製造公差によるずれや、正極用配線部材及び負極用配線部材の配置位置に制約が有るためのずれを許容することを意味し、例えば、１ｍｍ以下のずれを許容する。即ち、正極用配線部材２７及び負極用配線部材２８は、その幅方向の中心線に対して略線対称に形成されている。各端子部２７ａ，２８ａは、それぞれ正極用配線部材２７及び負極用配線部材２８の幅方向の端部から基板２２側に向かって屈曲し、さらに基板２２に超音波接合されている接合部２７ｂ，２８ｂが配線部材２７，２８と平行に延びるように屈曲形成されている。そして、各接合部２７ｂ，２８ｂは、配線部材２７，２８の同じ側に配置された各端子部２７ａ，２８ａの超音波接合箇所が一直線上に位置するように設けられて、各回路パターン２４ｂ，２４ｃに超音波接合されている。即ち、各アームは４個のスイッチング素子（半導体チップ２３）を備えており、正極用配線部材２７及び負極用配線部材２８の接合部２７ｂ，２８ｂはアーム毎に２個設けられている。

図６（ａ），（ｂ）等に示すように、正極用配線部材２７及び負極用配線部材２８には、幅方向の端部両側に、各端子部２７ａ，２８ａの接合部２７ｂ，２８ｂより上側において各端子部２７ａ，２８ａと連続するとともに互いに重なる状態で配置される垂下部２７ｃ，２８ｃが形成されている。垂下部２７ｃ，２８ｃは正極用配線部材２７及び負極用配線部材２８の全長にわたって延びるのではなく切り欠き部２７ｄ，２８ｄが複数、それぞれ対向するように設けられている。そして、正極用配線部材２７及び負極用配線部材２８の間には、両者の電気的絶縁性を確保するための絶縁部材２９（図４（ｂ）に図示）が配置されている。また、正極用配線部材２７、負極用配線部材２８及び絶縁部材２９にはコンデンサ１７の正極端子１７ａ及び負極端子１７ｂを挿通可能な長孔が形成されている。

金属ベース２０には、その周縁に沿うように電気的絶縁性の支持枠３０が、全てのセラミック基板２１を枠内に収容する状態に固定されている。正極用配線部材２７の長手方向の一端部には、外部電源入力用のプラス入力端子１４が形成されている。プラス入力端子１４は、一部が支持枠３０の外側に位置するように配置されている。負極用配線部材２８には、その長手方向の正極用配線部材２７のプラス入力端子１４が形成された側と反対側の端部に、外部電源入力用のマイナス入力端子１６が形成されている。マイナス入力端子１６も、一部が支持枠３０の外側に位置するように配置されている。

負極用配線部材２８上、即ち正極用配線部材２７及び負極用配線部材２８のうちの基板２２と対向しない一方の配線部材上に、複数（この実施形態では４個）のコンデンサ１７が正極端子１７ａ及び負極端子１７ｂが下向きになる状態で電気的な絶縁部材（図示せず）を介して配置されている。各コンデンサ１７は、正極端子１７ａ及び負極端子１７ｂがコンデンサ本体の一方の側に設けられ、正極端子１７ａが正極用配線部材２７に接続され、負極端子１７ｂが負極用配線部材２８に接続されている。

図２及び図３等に示すように、インバータ装置１１の３つの出力電極部材３２Ｕ，３２Ｖ，３２Ｗは、側面ほぼＬ字状に形成されるとともに、上方に向かって延びる部分が支持枠３０の近くに位置し、横方向に延びる部分が正極用配線部材２７の下方においてその長手方向と直交する状態で配置されている。正極用配線部材２７と出力電極部材３２Ｕ，３２Ｖ，３２Ｗとは、シリコーンゲル３６（図４（ａ）に図示）で絶縁が確保されている。出力電極部材３２Ｕは、第１のスイッチング素子Ｑ１及びダイオードＤ１で構成される上アームのソース用の回路パターン２４ｃと、第２のスイッチング素子Ｑ２及びダイオードＤ２で構成される下アームのドレイン用の回路パターン２４ｂとに超音波接合されている。出力電極部材３２Ｖは、第３のスイッチング素子Ｑ３及びダイオードＤ３で構成される上アームのソース用の回路パターン２４ｃと、第４のスイッチング素子Ｑ４及びダイオードＤ４で構成される下アームのドレイン用の回路パターン２４ｂとに超音波接合されている。出力電極部材３２Ｗは、第５のスイッチング素子Ｑ５及びダイオードＤ５で構成される上アームのソース用の回路パターン２４ｃと、第６のスイッチング素子Ｑ６及びダイオードＤ６で構成される下アームのドレイン用の回路パターン２４ｂとに超音波接合されている。

各出力電極部材３２Ｕ，３２Ｖ，３２Ｗは、セラミック基板２１とほぼ同じ幅の銅板をプレス加工することで形成されている。図８（ｂ）等に示すように、各出力電極部材３２Ｕ，３２Ｖ，３２Ｗには、上アームを構成する２個のセラミック基板２１の回路パターン２４ｂのほぼ中央部と、下アームを構成する２個のセラミック基板２１の回路パターン２４ｃのほぼ中央部にそれぞれ接合される合計４個の接合部３５がそれぞれ設けられている。各出力電極部材３２Ｕ，３２Ｖ，３２Ｗは、ほぼＬ字状に屈曲され、かつ２個の接合部３５が水平に延びる部分の先端両側で、２個の接合部３５が屈曲部寄りでそれぞれ下側に突出するように形成されている。各出力電極部材３２Ｕ，３２Ｖ，３２Ｗは、各２個の接合部３５の間に負極用配線部材２８の端子部２８ａ及び接合部２８ｂを配置可能な空間が設けられている。そして、各２個の接合部３５は、図３に示すように、正極用配線部材２７及び負極用配線部材２８の接合部２７ｂ，２８ｂと一直線上に位置するように回路パターン２４ｂ，２４ｃ上に接合されている。

一組の上アーム及び下アームに対応する正極用配線部材２７の接合部２７ｂ、負極用配線部材２８の接合部２８ｂ及び出力電極部材３２Ｕ等の接合部３５と半導体チップ２３との関係は図５に示すようになる。即ち、上アームを構成するセラミック基板２１上の回路パターン２４ｂにおいては、正極用配線部材２７の接合部２７ｂが回路パターン２４ｂの中央部に接合され、その接合部２７ｂを挟んで両側に半導体チップ２３が配置されている。また、回路パターン２４ｃにおいては出力電極部材３２Ｕ等の接合部３５が回路パターン２４ｃの中央部に接合されている。一方、下アームを構成するセラミック基板２１上の回路パターン２４ｂにおいては、出力電極部材３２Ｕ等の接合部３５が回路パターン２４ｂの中央部に接合され、その接合部３５を挟んで両側に半導体チップ２３が配置されている。また、回路パターン２４ｃにおいては負極用配線部材２８の接合部２８ｂが回路パターン２４ｃの中央部に接合されている。但し、図５は出力電極部材３２Ｖに対応する部分を示す。

各アームに対応するそれぞれ２個のセラミック基板２１のうち、出力電極部材３２Ｕ，３２Ｖ，３２Ｗの先端側と対応するセラミック基板２１のゲート信号用の回路パターン２４ａには、駆動信号入力端子Ｇ１〜Ｇ６の第１端部が、ソース信号用の回路パターン２４ｄには信号端子Ｓ１〜Ｓ６の第１端部が、それぞれ接合されている。各端子Ｇ１〜Ｇ６，Ｓ１〜Ｓ６は、第２端部が支持枠３０から突出するように、支持枠３０を貫通する状態で支持枠３０に一体成形されている。なお、各アームを構成する２個のセラミック基板２１上に形成された、回路パターン２４ａ同士及び回路パターン２４ｄ同士はそれぞれワイヤボンディングで電気的に接続されている。

支持枠３０内には半導体チップ２３の絶縁性確保や保護のためにシリコーンゲル３６が充填、硬化されている。そして、金属ベース２０上には、基板２２の半導体チップ２３、即ちスイッチング素子Ｑ１〜Ｑ６が実装された側の面、正極用配線部材２７、負極用配線部材２８、コンデンサ１７、出力電極部材３２Ｕ，３２Ｖ，３２Ｗ及び支持枠３０を囲繞するカバー３７がボルトにより固定されるようになっている。

次に前記のように構成されたインバータ装置１１の製造方法を説明する。
先ずセラミック基板２１上への半導体チップ２３の実装工程が行われる。この工程では、図７（ａ）に示すように、セラミック基板２１のドレイン用の回路パターン２４ｂ上に２個の半導体チップ２３を、回路パターン２４ｂの長手方向の中央部にスペースが存在するように半田付けにより接合する。次に半導体チップ２３のゲートとゲート信号用の回路パターン２４ａとの間、半導体チップ２３のソースとソース用の回路パターン２４ｃとの間及び半導体チップ２３のソースとソース信号用の回路パターン２４ｄとの間をワイヤボンディングにより電気的に接続する。

次にセラミック基板２１を金属ベース２０上に接合する工程が行われる。この工程では、図７（ｂ）に示すように、半導体チップ２３が実装されたセラミック基板２１を金属ベース２０上に、６行２列に半田付けで接合し、同じアームを構成する各２個のセラミック基板２１のゲート信号用の回路パターン２４ａ同士及びソース信号用の回路パターン２４ｄ同士をワイヤボンディング（図示せず）により電気的に接続する。

次に出力電極部材３２Ｕ，３２Ｖ，３２Ｗをセラミック基板２１に接合する工程が行われる。この工程では、図８（ａ）に示すように、先ず駆動信号入力端子Ｇ１〜Ｇ６及び信号端子Ｓ１〜Ｓ６が装備された支持枠３０を、金属ベース２０上にセラミック基板２１を囲むように固定する。支持枠３０の固定は接着剤やねじを用いて行われる。次に出力電極部材３２Ｕ，３２Ｖ，３２Ｗを、図８（ｂ）に示すように、各接合部３５がドレイン用の回路パターン２４ｂ及びソース用の回路パターン２４ｃのほぼ中央部と当接するように配置する。そして、超音波接合により各接合部３５を順次回路パターン２４ｂ及び回路パターン２４ｃに接合する。また、駆動信号入力端子Ｇ１〜Ｇ６の第１端部を回路パターン２４ａに、信号端子Ｓ１〜Ｓ６の第１端部を回路パターン２４ｄに、それぞれ超音波接合により接合する。

次にコンデンサアッシー（組立品）を組み立てる工程が行われる。この工程では、４個のコンデンサ１７を正極端子１７ａ及び負極端子１７ｂが上向きになる状態において、所定間隔で１列に治具で固定する。その状態で絶縁材を介して負極用配線部材２８を各コンデンサ１７の負極端子１７ｂにねじで固定する。次に絶縁部材２９を負極用配線部材２８との間に配置した状態で正極用配線部材２７をコンデンサ１７の正極端子１７ａにねじで固定する。以上により、正極用配線部材２７及び負極用配線部材２８間の絶縁が確保された状態で、コンデンサ１７の正極端子１７ａに正極用配線部材２７が、負極端子１７ｂに負極用配線部材２８がそれぞれ電気的に接合されたコンデンサアッシー３８が組み立てられる。

次にセラミック基板２１にコンデンサアッシー３８を超音波接合する工程が行われる。この工程では、先ず、コンデンサアッシー３８をセラミック基板２１上に載置する。図９に示すように、コンデンサアッシー３８は、セラミック基板２１の上方から支持枠３０内の所定位置に配置される。この状態では、図３に示すように、正極用配線部材２７及び負極用配線部材２８の幅方向の同じ側に配置された各接合部２７ｂ，２８ｂが一直線上に位置する状態になる。

その状態で各接合部２７ｂ，２８ｂを順に超音波接合で回路パターン２４ｂ，２４ｃに接合する。接合部２７ｂ，２８ｂとコンデンサ１７とが近いため、端子部２７ａ，２８ａの接合に半田付けを用いると、一般の耐熱性を特に考慮していないコンデンサを使用すると、半田付けのための加熱によりコンデンサ１７が悪影響を受ける虞がある。しかし、接合部２７ｂ，２８ｂの接合が超音波接合で行われるため、コンデンサ１７に加わる熱量が小さくなり、耐熱性の高い特殊なコンデンサを使用する必要がない。

次に半導体チップ２３や各接合部等湿気や酸化を嫌う部分の電気的絶縁及び保護のため、支持枠３０内へのシリコーンゲル３６の注入、硬化処理が行われ、シリコーンゲル３６の充填、硬化が行われる。正極用配線部材２７及び負極用配線部材２８の垂下部２７ｃ，２８ｃに切り欠き部２７ｄ，２８ｄが形成されているため、切り欠き部２７ｄ，２８ｄがない場合に比較して、シリコーンゲルの注入時にシリコーンゲルが正極用配線部材２７と負極用配線部材２８との間に容易に流入する。そして、最後にカバー３７が金属ベース２０にボルトにより固定されて、インバータ装置１１が完成する。

次に前記のように構成されたインバータ装置１１の作用を説明する。
インバータ装置１１は、例えば、車両の電源装置の一部を構成するものとして使用される。インバータ装置１１は、プラス入力端子１４及びマイナス入力端子１６が直流電源（図示せず）に接続され、Ｕ相端子Ｕ、Ｖ相端子Ｖ及びＷ相端子Ｗがモータ（図示せず）に接続され、駆動信号入力端子Ｇ１〜Ｇ６及び信号端子Ｓ１〜Ｓ６が制御装置（図示せず）に接続された状態で使用される。

上アームの第１、第３及び第５のスイッチング素子Ｑ１，Ｑ３，Ｑ５及び下アームの第２、第４及び第６のスイッチング素子Ｑ２，Ｑ４，Ｑ６がそれぞれ所定周期でオン、オフ制御されることによりモータに交流が供給されてモータが駆動される。

正極用配線部材２７及び負極用配線部材２８には、スイッチング素子Ｑ１〜Ｑ６のスイッチング時に急峻に立ち上がる電流又は立ち下がる電流が流れ、その電流は正極用配線部材２７及び負極用配線部材２８で逆方向となる。正極用配線部材２７及び負極用配線部材２８は平行な平板状に形成され、互いに近接して配置されているため、相互インダクタンスの効果により配線インダクタンスが低減する。また、垂下部２７ｃ，２８ｃも平行に近接して配置されているため、垂下部２７ｃ，２８ｃが存在しない場合に比較して、配線インダクタンスがより低減する。

したがって、この実施形態によれば、以下に示す効果を得ることができる。
（１）インバータ装置１１は、一つのスイッチング素子の機能と同じ役割を行うための複数のスイッチング素子（半導体チップ２３）からなる複数組のスイッチング素子群が実装された基板２２と、相互に電気的に絶縁された状態で近接して平行に配置された平板状の正極用配線部材２７及び負極用配線部材２８とを備えている。正極用配線部材２７には複数のコンデンサ１７の正極端子１７ａが、負極用配線部材２８には負極端子１７ｂがそれぞれ電気的に接続されている。そして、正極用配線部材２７及び負極用配線部材２８は、基板２２の回路パターン２４ｂ，２４ｃに端子部２７ａ，２８ａの接合部２７ｂ，２８ｂにおいて電気的に接合され、半導体チップ２３は回路パターン２４ｂ上において接合部２７ｂに対して両側に同数配置されている。そのため、接合部２７ｂから各半導体チップ２３までの距離の合計が、各半導体チップ２３が接合部２７ｂの片側に配置された構成に比較して短くなるとともに、接合部２７ｂから各半導体チップ２３までの距離が平準化される。したがって、インバータ装置１１全体としての配線インダクタンスが低減され、一つのスイッチング素子の機能と同じ役割を複数の半導体チップ２３（スイッチング素子）で行うようにした場合、各半導体チップ２３と正極用配線部材２７及び負極用配線部材２８との間の配線インダクタンスの平準化を図ることができる。

（２）出力電極部材３２Ｕ，３２Ｖ，３２Ｗは、接合部３５において回路パターン２４ｂ，２４ｃに電気的に接合され、半導体チップ２３は回路パターン２４ｂ上において接合部３５に対して両側に同数配置されている。そのため、接合部３５から各半導体チップ２３までの距離の合計が、各半導体チップ２３が接合部３５の片側に配置された構成に比較して短くなるとともに、接合部３５から各半導体チップ２３までの距離が平準化される。したがって、インバータ装置１１全体としての配線インダクタンスがより低減される。

（３）正極用配線部材２７及び負極用配線部材２８は、基板２２と平行に重なるように配置されるとともに、その幅方向の両端部から端子部２７ａ，２８ａが複数個、基板２２側に向かって延出し、かつ先端部が基板２２と平行に延びるように屈曲されて接合部２７ｂ，２８ｂが形成されている。したがって、正極用配線部材２７及び負極用配線部材２８が垂直に配置される場合に比較して、基板２２を下側にして使用する場合、インバータ装置１１全体の高さを低くすることができる。また、端子部２７ａ，２８ａが正極用配線部材２７及び負極用配線部材２８の幅方向両側に設けられているため、半導体チップ２３（スイッチング素子）数が多くなった場合、インバータ装置１１全体としての配線インダクタンスの低減及び各半導体チップ２３と正極用配線部材２７及び負極用配線部材２８と間の配線インダクタンスの平準化を図り易い。

（４）正極用配線部材２７及び負極用配線部材２８は、各端子部２７ａ，２８ａの位置が、正極用配線部材２７及び負極用配線部材２８を自立状態で基板２２上に載置可能な位置に設定されている。したがって、正極用配線部材２７及び負極用配線部材２８を基板２２上に電気的に接合する際、保持する治具がなくても接合作業を行うことができる。

（５）正極用配線部材２７及び負極用配線部材２８は、その幅方向の中心線に対して略線対称に形成されている。したがって、半導体チップ２３（スイッチング素子）数が多くなった場合、インバータ装置１１全体としての配線インダクタンスの低減及び各半導体チップ２３と正極用配線部材２７及び負極用配線部材２８との間の配線インダクタンスの平準化をより図り易くなる。

（６）コンデンサ１７は、正極用配線部材２７及び負極用配線部材２８のうちの基板２２と対向しない一方の負極用配線部材２８上に、正極端子１７ａ及び負極端子１７ｂが負極用配線部材２８側になる状態に配置されている。したがって、コンデンサ１７の正極端子１７ａ及び負極端子１７ｂと、基板２２に実装されたスイッチング素子（半導体チップ２３）との距離が、正極端子１７ａ及び負極端子１７ｂがコンデンサ本体に対して基板２２と反対側に配置された構成に比較して短くなり、配線インダクタンスをより低減することができる。

（７）インバータ装置１１は、各アームが４Ｎ個（Ｎは自然数でこの実施形態では１）のスイッチング素子（半導体チップ２３）を備えており、正極用配線部材２７及び負極用配線部材２８の接合部２７ｂ，２８ｂはアーム毎に２個設けられている。したがって、各アームが４Ｎ個（Ｎは自然数）の半導体チップ２３を有する場合、インバータ装置１１全体としての配線インダクタンスの低減及び各半導体チップ２３と正極用配線部材２７及び負極用配線部材２８との間の配線インダクタンスの平準化をより図り易くなる。また、出力電極部材３２Ｕ，３２Ｖ，３２Ｗの接合部３５もアーム毎に２個設けられているため、インバータ装置１１全体としての配線インダクタンスがより低減される。

（８）正極用配線部材２７及び負極用配線部材２８は、基板２２の回路パターン２４ｂ，２４ｃに超音波接合で接合されている。インバータ装置１１を製造する際、正極用配線部材２７及び負極用配線部材２８とコンデンサ１７とを接合した後に、正極用配線部材２７及び負極用配線部材２８の端子部２７ａ，２８ａの接合部２７ｂ，２８ｂを基板２２の回路パターン２４ｂ，２４ｃに超音波接合により電気的に接合する。したがって、接合部２７ｂ，２８ｂの接合に半田付けを用いる場合と異なり、耐熱性の高い特殊なコンデンサを使用する必要がない。

（９）各出力電極部材３２Ｕ，３２Ｖ，３２Ｗは、４個の接合部３５が仮想矩形の４つの角部と対応する配置に形成されている。したがって、各出力電極部材３２Ｕ，３２Ｖ，３２Ｗをセラミック基板２１に超音波接合する際、自立状態で安定してセラミック基板２１上に載置されるため、各出力電極部材３２Ｕ，３２Ｖ，３２Ｗを保持する治具がなくても、超音波接合を行うことができる。

実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
○ コンデンサ１７は、相互に電気的に絶縁された状態で近接して平行に配置された平板状の正極用配線部材２７及び負極用配線部材２８に対して、正極端子１７ａが正極用配線部材２７に、負極端子１７ｂが負極用配線部材にそれぞれ電気的に接合されていればよい。即ち、コンデンサ１７と基板２２との間に正極用配線部材２７及び負極用配線部材２８が存在する構成に限らない。例えば、図１０に示すように、出力電極部材３２Ｕ，３２Ｖ，３２Ｗと直交する状態で出力電極部材３２Ｕ，３２Ｖ，３２Ｗ上に絶縁プレート４０を配置し、絶縁プレート４０上にコンデンサ１７を正極端子１７ａ及び負極端子１７ｂがコンデンサ本体に対して基板２２と反対側となるように載置された状態で組み付ける。そして、正極用配線部材２７及び負極用配線部材２８が正極端子１７ａ及び負極端子１７ｂにねじにより固定される。この場合、図１０に示すように、正極用配線部材２７及び負極用配線部材２８の端子部２７ａ，２８ａ及び垂下部２７ｃ，２８ｃの長さが長くなる。しかし、コンデンサ１７をカバー３７の外に配置する場合に比較して、配線インダクタンスは低減される。

○ コンデンサ１７の配置は、基板２２と対応する位置、即ち金属ベース２０の上方に限らない。例えば、図１１に示すように、金属ベース２０の側方に配置してもよい。正極用配線部材２７及び負極用配線部材２８は、負極用配線部材２８がコンデンサ１７側、即ち下側になるように平行に配置されるとともに、端子部２７ａ，２８ａが正極用配線部材２７及び負極用配線部材２８の先端から下方に屈曲形成されている。そして、正極用配線部材２７の接合部２７ｂがセラミック基板２１上のドレイン用の回路パターン２４ｂに接合され、負極用配線部材２８の接合部２８ｂがセラミック基板２１上のソース用の回路パターン２４ｃに接合されている。この実施形態では、正極端子１７ａと正極用配線部材２７との接合及び負極端子１７ｂと負極用配線部材２８との接合は、ねじによる締め付け固定ではなく、コンデンサ１７に対する熱の影響が半田付けに比較して小さな接合方法、例えば、精密抵抗溶接やレーザビーム溶接で行っている。また、この実施形態では、各アームが１個のセラミック基板２１上に２個の半導体チップ２３が実装された構成で、図１１の紙面と垂直方向にセラミック基板２１が６列に配置された構成になっている。そして、図１１では回路パターン２４ｂ以外の回路基板や出力電極部材３２Ｕ等の図示を省略している。この場合もスイッチング素子（半導体チップ２３）は、正極用配線部材２７の接合部２７ｂに対して両側に配置されているため、電力変換装置全体としての配線インダクタンスが低減され、各スイッチング素子と配線部材との間の配線インダクタンスの平準化を図ることができる。また、この実施形態では、コンデンサ１７が正極用配線部材２７及び負極用配線部材２８の接合部２７ｂ，２８ｂの回路パターン２４ｂ，２４ｃとの接合位置と離れているため、接合は超音波接合に限らず、例えば、半田付けで接合してもよい。なお、図１１では、セラミック基板２１を金属ベース２０に接合するための半田Ｈ及び半導体チップ２３を回路パターン２４ｂに接合するための半田Ｈを図示している。

○ コンデンサ１７が基板２２の上方に配置される場合、正極用配線部材２７及び負極用配線部材２８は、基板２２と平行に、かつ相互に絶縁された状態で近接して重なるように配置されていればよく、負極用配線部材２８が上側、即ち基板２２と対向しない側に配置される構成に限らず、正極用配線部材２７が上側に配置される構成としてもよい。しかし、電解コンデンサの場合、外側がグランドのため、負極用配線部材２８が上側に配置される方が好ましい。

○ コンデンサ１７が基板２２の上方に配置される構成においても、各アームを２個のセラミック基板２１で構成する代わりに、１個のセラミック基板２１で構成してもよい、この場合、ゲート用の回路パターン２４ａを一つにすることにより、回路パターン２４ａ間を電気的に接続するワイヤボンディングが不要になる。また、各アームのドレイン用の回路パターン２４ｂ及びソース用の回路パターン２４ｃと、正極用配線部材２７、負極用配線部材２８及び出力電極部材３２Ｕ，３２Ｖ，３２Ｗの各接合部２７ｂ，２８ｂ，３５との接合箇所は２箇所でなく、１箇所ずつでもよくなる。しかし、前記接合箇所を１箇所ずつにすると、超音波接合の際にコンデンサアッシー３８を保持する治具や出力電極部材３２Ｕ，３２Ｖ，３２Ｗを保持する治具が必要になる。

○ スイッチング素子（半導体チップ２３）が回路パターン２４ｂ上で、正極用配線部材２７の接合部２７ｂあるいは出力電極部材３２Ｕ，３２Ｖ，３２Ｗの接合部３５に対して両側に同数配置されている構成は、半導体チップ２３が接合部２７ｂ，３５の両側に１個ずつ配置される構成に限らない。例えば、図１２に示すように、接合部２７ｂ，３５（二点鎖線で図示）の両側に複数個（図１２では２個）ずつ設けてもよい。

○ 各回路パターン２４ａ，２４ｂ，２４ｃ，２４ｄを細長い形状のパターンで形成して、並列状態で配置することは必須ではない。しかし、回路パターン２４ｂ，２４ｃをブロック形状に形成した場合は、半導体チップ２３を接合部２７ｂ，３５の両側に同数実装したり、正極用配線部材２７及び負極用配線部材２８の接合部２７ｂ，２８ｂや出力電極部材３２Ｕ，３２Ｖ，３２Ｗの接合部３５を接合したりするスペースの確保に必要なセラミック基板２１の面積が大きくなる。また、回路パターン２４ｂ，２４ｃの間隔を狭くすると、出力電極部材３２Ｕ，３２Ｖ，３２Ｗが自立状態で各接合部３５を超音波接合するのが難しくなる。

○ 各アームを構成するセラミック基板２１を１個にしてセラミック基板２１の数を少なくする構成に限らず、１個のセラミック基板２１上に複数のアームを構成するようにしてもよい。例えば、面積の広いセラミック基板２１の表面に複数のアームに対応する回路パターン２４ａ，２４ｂ，２４ｃ，２４ｄを形成する。そして、半導体チップ２３を実装し、正極用配線部材２７、負極用配線部材２８及び出力電極部材３２Ｕ，３２Ｖ，３２Ｗの接合部２７ｂ，２８ｂ，３５をそれぞれ回路パターン２４ｂ，２４ｃに接合する。

○ 正極用配線部材２７及び負極用配線部材２８は、その幅方向の中心線に対して略線対称に形成されていなくてもよい。
○ 金属ベース２０をアルミニウム系金属で形成し、セラミック基板２１として、両面にアルミニウム層が形成されたＤＢＡ（Direct Brazing Aluminum ）基板を用い、ＤＢＡ 基板の表面に回路パターン２４ａ，２４ｂ，２４ｃ，２４ｄを形成し、裏面を金属ベース２０にアルミニウム系ろう材によりろう付けしてもよい。

○ セラミック基板２１に代えて、絶縁基板として金属基板の表面に絶縁層を形成し、絶縁層上に回路パターン２４ａ，２４ｂ，２４ｃ，２４ｄを形成した構成の物を使用してもよい。

○ 金属ベース２０上に絶縁基板を半田付けあるいはろう付けで接合する代わりに、金属ベース２０上に絶縁層を形成し、その絶縁層上に回路パターン２４ａ，２４ｂ，２４ｃ，２４ｄを形成してもよい。この場合、部品点数が少なくなるとともに、絶縁基板を金属ベース２０上に接合する工程が不要になる。

○ コンデンサ１７の数は４個に限らず、インバータ装置１１の定格電流値及び使用するコンデンサの容量により決まり、３個以下でも５個以上でもよい。
○ コンデンサ１７は電解コンデンサに限らず、例えば電気二重層コンデンサであってもよい。

○ スイッチング素子Ｑ，Ｑ１〜Ｑ６はＭＯＳＦＥＴに限らず、他のパワートランジスタ（例えば、ＩＧＢＴ（絶縁ゲートバイポーラ型トランジスタ））やサイリスタを使用してもよい。

○ 各アームを構成するスイッチング素子Ｑ及びダイオードＤの組は４組に限らず、各アームは偶数個、好ましくは４Ｎ個（Ｎは自然数）のスイッチング素子を備えていればよい。偶数個であれば接合部２７ｂ，３５の両側にスイッチング素子を同数配置することができる。４Ｎ個であれば、接合部２７ｂ，３５を２箇所に分けて設けることにより、接合部２７ｂ，３５を介して正極用配線部材２７や出力電極部材３２Ｕ等をセラミック基板２１上に接合する際に自立状態で配置し易くなる。

○ １組のスイッチング素子及びダイオードは、１個の半導体チップ２３としてパッケージ化される構成に限らず、スイッチング素子及びダイオードがそれぞれ回路パターン上に実装された構成でもよい。

○ インバータ装置１１は、３相交流を出力する構成に限らず、単相交流を出力する構成としてもよい。単相交流を出力する構成では上アーム及び下アームの組が２組存在する。

○ インバータ装置１１を製造する各工程は、前記実施形態で説明した順に行われる必要はない。例えば、セラミック基板２１に半導体チップ２３を実装する工程やコンデンサアッシー３８を組み立てる工程をそれぞれ別工程として、半導体チップ２３が実装されたセラミック基板２１やコンデンサアッシー３８を複数製造しておき、それらの部品を使用してインバータ装置１１の製造を行ってもよい。

○ 出力電極部材３２Ｕ，３２Ｖ，３２Ｗをセラミック基板２１に超音波接合する工程と、コンデンサアッシー３８をセラミック基板２１に超音波接合する工程とを同じ工程としてもよい。例えば、支持枠３０に各出力電極部材３２Ｕ，３２Ｖ，３２Ｗを位置決めした状態で保持可能な保持部を設ける。そして、各出力電極部材３２Ｕ，３２Ｖ，３２Ｗを保持部に保持した状態で金属ベース２０に固定した後、直ぐに超音波接合を行わず、コンデンサアッシー３８のセラミック基板２１への超音波接合時に行うようにする。出力電極部材３２Ｕ，３２Ｖ，３２Ｗの接合部３５が正極用配線部材２７及び負極用配線部材２８の接合部２７ｂ，２８ｂと一直線上に配置されているため、超音波接合用のツールを配線部材２７，２８に沿って移動させることで、ツールが各接合部２７ｂ，２８ｂ，３５と順に対向する状態になり、効率良く超音波接合を行うことができる。

○ 出力電極部材３２Ｕ，３２Ｖ，３２Ｗのセラミック基板２１に対する超音波接合をコンデンサアッシー３８のセラミック基板２１に対する超音波接合より先に行う場合は、出力電極部材３２Ｕ，３２Ｖ，３２Ｗの接合部３５を正極用配線部材２７及び負極用配線部材２８の接合部２７ｂ，２８ｂと一直線上に配置しなくてもよい。

○ 超音波接合は各接合点（接合箇所）を一点ずつ順に行う方法に限らず、複数点ずつ行うようにしてもよい。この場合、１点ずつ行う場合に比較して、全ての接合点の超音波接合が完了するまでの時間を短縮することができる。特に２点ずつ行う場合は、超音波接合ツールの体格をさほど大きくせず、接合点の数も偶数であるため、効率良く行うことができる。

○ 電力変換装置は、インバータ装置１１に限らず、例えば、ＤＣ−ＤＣコンバータに適用してもよい。
○ 駆動信号入力端子Ｇ１〜Ｇ６の第１端部を回路パターン２４ａに、信号端子Ｓ１〜Ｓ６の第１端部を回路パターン２４ｄにそれぞれ接合する時期は、コンデンサアッシー３８をセラミック基板２１に超音波接合する前に限らず、支持枠３０を金属ベース２０に固定した後、支持枠３０内へシリコーンゲルを充填するまでに行えばよい。

以下の技術的思想（発明）は前記実施形態から把握できる。
（１）前記基板は、金属ベースと、その上に接合されるとともに、表面に絶縁層を介して回路パターンが形成された複数の絶縁基板とで構成されている。

（２）前記スイッチング素子が実装される回路パターンに電気的に接合される出力電極部材の接合部に対して、前記スイッチング素子は両側に同数配置されている。

（ａ）はインバータの回路図、（ｂ）は一つのアームの回路図。 インバータ装置のカバーを省略した模式斜視図。 同じく平面図。 （ａ）は図３のＡ−Ａ線断面図、（ｂ）は（ａ）の一部省略部分拡大図。 半導体チップのソース及びゲートと各回路パターンとのワイヤボンディングの状態を示す部分模式図。 （ａ）は図３のＢ−Ｂ線断面図、（ｂ）は（ａ）の部分拡大図。 （ａ）はチップ部品が実装されたセラミック基板の模式斜視図、（ｂ）はセラミック基板が実装された金属ベースの模式斜視図。 （ａ）は金属ベースに支持枠が取り付けられた状態の模式斜視図、（ｂ）は出力電極部材を取り付けた状態の模式斜視図。 コンデンサアッシー、金属ベース、支持枠及び出力電極部材の関係を示す模式斜視図。 別の実施形態の断面図。 別の実施形態の側面図。 別の実施形態における半導体チップと接合部の配置を示す模式図。 （ａ）は従来技術の斜視図、（ｂ）は同じく分解斜視図。

符号の説明

Ｑ，Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６…スイッチング素子、１１…インバータ装置、１７…コンデンサ、１７ａ…正極端子、１７ｂ…負極端子、２２…基板、２３…スイッチング素子としての半導体チップ、２４ｂ，２４ｃ…回路パターン、２７…正極用配線部材、２７ａ，２８ａ…端子部、２７ｂ，２８ｂ，３５…接合部、２８…負極用配線部材。

Claims (4)

1. 一つのスイッチング素子の機能と同じ役割を行うための複数のスイッチング素子からなる複数組のスイッチング素子群が実装された基板と、
   相互に電気的に絶縁された状態で近接して平行に配置された平板状の正極用配線部材及び負極用配線部材と、
   正極端子が前記正極用配線部材に電気的に接続され、負極端子が前記負極用配線部材に電気的に接続されたコンデンサと
   を備えた電力変換装置であって、
   前記正極用配線部材及び前記負極用配線部材は、前記基板と平行に重なるように配置されるとともに、その幅方向の両端部から端子部が複数個、前記基板側に向かって延出し、かつ先端部が基板と平行に延びるように屈曲されて前記基板の回路パターンに対する前記端子部の接合部が形成され、かつ、各端子部の位置が、前記正極用配線部材及び前記負極用配線部材を自立状態で前記基板上に載置可能な位置に設定されるとともに、前記基板の前記回路パターンに対して前記端子部の前記接合部において電気的に接合され、
   前記正極用配線部材及び前記負極用配線部材は、その幅方向の中心線に対して略線対称に形成されており、
   前記正極用配線部材の幅方向両側において前記中心線を挟んで対応する位置の前記接合部毎に、同数のスイッチング素子が設けられ、該中心線を挟んで対応する位置の接合部の両側に同数のスイッチング素子が配置され、該中心線を挟んで対応する位置の両接合部における各接合部からその両側の各スイッチング素子までの距離が平準化されるとともに、
   前記負極用配線部材の幅方向両側において前記中心線を挟んで対応する位置の前記接合部毎に、同数のスイッチング素子が設けられ、該中心線を挟んで対応する位置の接合部の両側に同数のスイッチング素子が配置され、該中心線を挟んで対応する位置の両接合部における各接合部からその両側の各スイッチング素子までの距離が平準化されていることを特徴とする電力変換装置。
2. 前記コンデンサは、前記正極用配線部材及び前記負極用配線部材のうちの前記基板と対向しない一方の配線部材上に、前記正極端子及び前記負極端子が前記配線部材側になる状態に配置されている請求項１に記載の電力変換装置。
3. 前記電力変換装置はインバータ装置であり、各アームは４Ｎ個（Ｎは自然数）のスイッチング素子を備えており、前記正極用配線部材及び前記負極用配線部材の前記接合部はアーム毎に２個設けられている請求項２に記載の電力変換装置。
4. 前記正極用配線部材及び前記負極用配線部材は、前記基板の回路パターンに超音波接合で接合されている請求項１〜請求項３のいずれか一項に記載の電力変換装置。

Images