JP4667771B2 - インバータ装置 - Google Patents

Description

本発明は、インバータ装置に係り、特に交流出力相電圧の直流オフセット成分を自動補償するようにしたインバータ装置に関する。

インバータ装置は、各相のインバータの出力電圧指令値にその出力電圧が追従するように電圧制御を行い、例えば三角波ＰＷＭ方式により各相のゲート信号をつくり出し、各相アームを形成する半導体電力素子をスイッチングして、パルス状の正及び負の方形波を出力し、リアクトルおよびコンデンサで構成される出力フィルタでこれを正弦波に変換する方式が一般的である。

この従来のインバータ装置では、出力電圧が必ずしも電圧指令値のとおりにはならず、その出力に直流成分が現れる。この結果、負荷に直流成分を含んだ直流電圧を与えることになり、負荷のトランス等の電気部品が焼損する恐れがあった。

この対策として、出力の直流成分を直流電流検出器で検出し、この検出値に従って出力電圧を補正するような対策が考えられるが、高精度の直流電流検出器は高価であるほか、回路が複雑になるという問題があった。このため、インバータ装置の各相のゲート信号に着目し、このゲート信号による駆動パルスの正側及び負側の実効値成分の差分を検出し、この検出信号に応じて駆動パルスのパルス幅を補正する提案が為されている（例えば特許文献１参照。）。
特開２００２−２７２１４０号公報（第２−５頁、図１）

特許文献１に示された方法は、比較的簡単な回路で実現可能であるが、インバータ装置の出力電圧を直接検出していないため、その検出精度に問題が生じる恐れがある。その原因は各アームを形成する半導体電力素子のオンオフ動作が必ずしも理想的ではなく、オン及びオフのスイッチング時に遅れが生じ、しかも個々の半導体電力素子の特性のバラツキにより、これらのスイッチング時の遅れがアーム毎、または半導体電力素子毎に均一ではなくなるためである。

本発明は、上記に鑑みて為されたもので、その目的は、比較的簡単な回路構成で、且つ検出誤差の少ない方法によって装置出力の直流成分を検出し、これを補償する機能を有するインバータ装置を提供することを目的とする。

上記目的を達成するために、本発明のインバータ装置は、ブリッジ接続した半導体電力素子で構成され、直流電力を交流電力に変換し、出力フィルタを介して負荷に給電するインバータ回路と、電圧指令に応じて前記インバータ回路の出力電圧を制御する制御部と、前記インバータ回路の前記出力フィルタ前の矩形波状である出力相電圧を検出する相電圧検出手段と、この矩形波状である出力相電圧の正側及び負側の導通時間の各々を、フォトカプラで絶縁して検出する導通時間検出手段とを具備し、前記相電圧検出手段は、前記インバータ回路の出力電圧を整流するダイオード回路と、前記ダイオード回路の出力電圧を平滑するコンデンサと、前記インバータ回路の出力と前記ダイオード回路の入力の間に各相毎に直列接続される複数個の分圧抵抗とを備え、前記複数個の分圧抵抗のうち少なくとも１個の分圧抵抗を相電圧検出用分圧抵抗とし、この相電圧検出用分圧抵抗に印加される電圧により相電圧を検出するようにし、前記制御部は、前記導通時間検出手段によって得られる正側導通時間と負側導通時間の差分の積分値に応じて前記電圧指令の直流成分を補正するようにしたことを特徴としている。

本発明によれば、比較的簡単な回路構成で、且つ検出誤差の少ない方法によって装置出力の直流成分を検出し、これを補償する機能を有するインバータ装置を提供することが可能となる。

以下、図面を参照して本発明の実施例を説明する。

図１は本発明に係るインバータ装置の実施例１を示す回路構成図である。

インバータ回路１は直流電源から得られる直流を３相交流に変換し、出力フィルタ２を介して負荷３に給電している。ここで、インバータ回路１に給電する直流は、図示したような蓄電池でも良いが、商用電源からコンバータ回路を経由して直流電源を得るようにしても良い。インバータ回路１は半導体電力素子をブリッジ接続して構成されているのが普通である。

負荷３の入力電圧は各相毎に電圧検出器５によって検出され、インバータ制御回路４にフィードバックされている。インバータ制御回路４では、このフィードバック電圧と各相の電圧指令を比較器４１で夫々比較し、その差分を電圧増幅器４２を介してＰＷＭ制御器４３に与える。ＰＷＭ制御器４３は電圧増幅器４２の出力をキャリア発生回路４４の出力と比較し、これにより各相毎の駆動パルスを得、この駆動パルスをインバータ回路１の各アームの半導体電力素子のゲートに供給する。

インバータ回路１の出力には相電圧分圧回路６が接続され、この相電圧分圧回路６により各相の瞬時電圧が検出される。即ち、インバータ回路１の出力を各相毎に分圧抵抗６１、分圧抵抗６２及び分圧抵抗６３を介し、ダイオードコンバータ回路６４に供給する。ダイオードコンバータ回路６４の出力は、その中点が接地された電解コンデンサ６５Ａ及び電解コンデンサ６５Ｂの直列回路に接続されている。電解コンデンサ６５Ａ及び電解コンデンサ６５Ｂには夫々抵抗６６Ａ及び６６Ｂが並列に接続されている。

分圧抵抗６２の両端の電圧は正／負アームオン時間検出回路７に与えられる。正／負アームオン時間検出回路７において、分圧抵抗６２の両端の電圧は、正側フォトダイオード７１Ａ及び正側フォトトランジスタ７２Ａで構成されるフォトカップラと、負側フォトダイオード７１Ｂ及び負側フォトトランジスタ７２Ｂで構成されるフォトカップラのフォトダイオード側に並列に接続される。このように構成することにより、正側フォトトランジスタ７２Ａは、インバータ回路１の対象とする相の正側アームのオン時間に１を出力し、負側フォトトランジスタ７２Ｂは、インバータ回路１の対象とする相の負側アームのオン時間に１を出力する。

正側フォトトランジスタ７２Ａ及び負側フォトトランジスタ７２Ｂの出力、即ち正／負アームオン時間検出回路７の出力はオン時間差演算回路８に与えられる。オン時間差演算回路８内の比較器８１は、正／負アームオン時間検出回路７の正側及び負側の出力を受け、対象相の正側オン時間と負側オン時間の差分を抽出して積分器８２に与える。積分器８２で積分された出力は、オフセット補正信号としてインバータ制御回路４の比較器４１に与えられる。

以上の回路構成における本発明のインバータ装置の動作について以下説明する。

例えば、インバータ回路１のＲ相出力に直結した半導体電力素子の上下アーム導通時間の均衡が崩れて、Ｒ相電圧に直流オフセットが印加された場合を想定する。この場合、相電圧分圧回路６のＲ相に対応する分圧抵抗６２からＲ相電圧を分圧し、フォトダイオード７１Ａ及び７１ＢによってＲ相電圧の正及び負アームのオン時間を夫々検出する。直流オフセットがある場合は、この正側アームオン時間と負側アームオン時間に差が生ずる。積分器８２により、このオン時間差を積分し、Ｒ相出力相電圧が＋方向にオフセットがある場合は＋値を出力し、−方向にある場合は−値を出力する。インバータ制御回路４のＲ相の電圧指令値からこの積分値を減算することにより、Ｒ相出力相電圧オフセット補償が行われる。

以上はＲ相についての説明であるが、Ｓ相及またはＴ相に直流オフセットがある場合も全く同様である。

図２は本発明に係るインバータ装置の実施例２を示す回路構成図である。

この実施例２の各部について、図１の実施例１に係るインバータ装置の各部と同一部分は同一符号で示し、その説明を省略する。この実施例２が実施例１と異なる点は、電圧検出用として分圧抵抗６２Ａ及び分圧抵抗６２Ｂの直列回路を形成して相電圧分圧回路６Ａを構成するようにした点、またフォトダイオード７１Ａに直列にシャントレギュレータ７３Ａを、フォトダイオード７１Ｂに直列にシャントレギュレータ７３Ｂを設け、各々のシャントレギュレータのリファレンス端子に上述の分圧抵抗６２Ａと分圧抵抗６２Ｂの中点を接続し、分圧抵抗６２Ａの両端の電圧が所定値以上となったときシャントレギュレータ７３Ａをオンさせ、分圧抵抗６２Ｂの両端の電圧が所定値以上となったときシャントレギュレータ７３ＢＡをオンさせるように正／負アームオン時間検出回路７Ａを構成するようにした点である。

例えばＲ相正方向の所定の出力電圧に対し、分圧抵抗６２Ａを２．５Ｖ以上の電圧を背負う分圧抵抗とし、Ｒ相負方向の所定の出力電圧に対し、分圧抵抗６２Ｂを２．５Ｖ以上の電圧を背負う分圧抵抗とすると、シャントレギュレータ７３Ａは分圧抵抗６２Ａの両端電圧が２．５Ｖ以上になったとき、カソード極からアノード極へ電流が流れ、シャントレギュレータ７３Ｂは分圧抵抗６２Ｂの両端電圧が２．５Ｖ以上になったとき、カソード極からアノード極へ電流が流れる。これにより、フォトダイオード７１Ａあるいはフォトダイオード７１Ｂに電流が流れ、Ｒ相の正側アームオン時間またはＲ相の負側アームオン時間が検出可能となる。

このように、正／負アームオン時間検出回路７Ａが、所定の電圧レベル以上の電圧で動作するように構成すれば、より耐ノイズ性の強い、バラツキの少ない出力相電圧の正負時間を認識できるため、より信頼性の高い出力相電圧オフセット補償が実現できる。

本発明に係るインバータ装置の実施例１を示す回路構成図。 本発明に係るインバータ装置の実施例２を示す回路構成図。

符号の説明

１ インバータ
２ 出力フィルタ
３ 負荷
４ インバータ制御回路
４１ 比較器
４２ 電圧増幅器
４３ ＰＷＭ制御器
４４ キャリア発生回路
５ 電圧検出器
６ 相電圧分圧回路
６１、６２、６２Ａ、６２Ｂ、６３ 分圧抵抗
６４ ダイオードコンバータ回路
６５Ａ、６５Ｂ 電解コンデンサ
６６Ａ、６６Ｂ 抵抗
７ 正／負アームオン時間検出回路
７１Ａ、７１Ｂ フォトダイオード
７２Ａ、７２Ｂ フォトトランジスタ
７３Ａ、７３Ｂ シャントレギュレータ
８ オン時間差演算回路
８１ 比較器
８２ 積分器

Claims (3)

1. ブリッジ接続した半導体電力素子で構成され、直流電力を交流電力に変換し、出力フィルタを介して負荷に給電するインバータ回路と、
   電圧指令に応じて前記インバータ回路の出力電圧を制御する制御部と、
   前記インバータ回路の前記出力フィルタ前の矩形波状である出力相電圧を検出する相電圧検出手段と、
   この矩形波状である出力相電圧の正側及び負側の導通時間の各々を、フォトカプラで絶縁して検出する導通時間検出手段と
   を具備し、
   前記相電圧検出手段は、
   前記インバータ回路の出力電圧を整流するダイオード回路と、
   前記ダイオード回路の出力電圧を平滑するコンデンサと、
   前記インバータ回路の出力と前記ダイオード回路の入力の間に各相毎に直列接続される複数個の分圧抵抗とを備え、
   前記複数個の分圧抵抗のうち少なくとも１個の分圧抵抗を相電圧検出用分圧抵抗とし、この相電圧検出用分圧抵抗に印加される電圧により相電圧を検出すると共に、
   前記制御部は、
   前記導通時間検出手段によって得られる正側導通時間と負側導通時間の差分の積分値に応じて前記電圧指令の直流成分を補正するようにしたことを特徴とするインバータ装置。
2. 前記導通時間検出手段は、
   前記相電圧検出用分圧抵抗に２つのフォトカプラを逆並列に接続し、
   この２つのフォトカプラの出力により前記半導体電力素子の正側及び負側の導通時間を検出するようにしたことを特徴とする請求項１に記載のインバータ装置。
3. 前記導通時間検出手段は、
   前記相電圧検出用分圧抵抗に逆並列に接続した、２つのシャントレギュレータと導通時間検出用フォトカプラとの直列回路を備え、
   前記相電圧検出用分圧抵抗の中点を前記２つのシャントレギュレータのリファレンス端子に接続し、
   前記リファレンス端子の電圧が所定値以上となったときの前記シャントレギュレータの導通信号を前記フォトカプラで絶縁検出するようにしたことを特徴とする請求項２に記載のインバータ装置。

Images