JP4714941B2 - データを符号化および復号する方法ならびに装置 - Google Patents

Description

本発明はデータの符号化および復号に関する。詳細には、本発明はデータをターボ符号化および復号する方法ならびに装置に関する。

有線および無線リンクを通じるデジタルデータ伝送は、例えば、リンクもしくはチャネルにおけるノイズ、他の伝送からの干渉、または他の環境要因によって、損なわれることがある。チャネルによって導入される誤りに対処するため、多くの通信システムでは、通信を支援するための誤り訂正技術が用いられている。

誤り訂正のために利用される１つの技術は、チャネルを通じて送信される前に情報ブロックをターボ符号化することである。非特許文献１は、ターボ符号化について記載されている。そのような技術を利用して、通信システムの送信機内の符号器は、長さＫビットの入力ブロック［ｕ］（以下、ベクトルは［］を付けて表記する）をＮビットの符号語ブロック［ｘ］へと符号化する。次いで、この符号語ブロック［ｘ］は、場合によってはさらなる処理（ＩＥＥＥ ８０２．１６ｅ仕様に定義されているチャネルインタリーブなど）の後、チャネルを通じて送信される。受信機では、ターボ復号器は受信した長さＮの信号ベクトル［ｙ］を入力として取得し、ベクトル［ｕ］の推定

（以下、［＾ｕ］と表記する）を生成する。
通常、ターボ符号器は２つの要素畳込み符号器からなる。第１の要素符号器は入力として入力ブロック［ｕ］をその元の順序で取得し、第２の要素符号器は、ターボインタリーバπに［ｕ］を通過させた後、入力ブロック［ｕ］をそのインタリーブされた順序で取得する。ターボ符号器の出力［ｘ］は、システマティックビット（入力ブロック［ｕ］に等しい）と、第１の要素符号器からのパリティビットと、第２の要素符号器からのパリティビットとからなる。

これに対応して、通信システムの受信機内のターボ復号器は、各要素符号に対して１つずつ、２つの要素畳込み復号器からなる。要素復号器はインタリーバπおよび相当するデインタリーバπ^−１によって分離されている。要素復号器間では、対数尤度比（ＬＬＲ）形式のメッセージが反復的に渡される。数回の反復後、決定［＾ｕ］が生成される。

ターボ符号の設計において、ターボインタリーバπは重要な構成要素である。ターボインタリーバπは偽似ランダムに入力ブロック［ｕ］をスクランブルする役割を担っているため、符号語［ｘ］に良好な重み分布を、したがって良好な誤り訂正機能を提供する。復号機能に加え、ターボインタリーバπは受信機内のターボ復号器の実装にも相当な影響を与える。通常、インタリーバの長さが増大するにつれて、ターボ符号の性能は向上する。しかしながら、インタリーバのサイズの増大には収穫逓減が存在する。実際、ターボ符号の最大の前方誤り訂正（ＦＥＣ）ブロックサイズ（すなわち、インタリーバのサイズ）は、複雑さや遅延のため、一定の値に制限される。したがって、入力ブロック（連結トランスポートブロック、すなわち、ＣＴＢ）のサイズがターボ符号によってサポートされる最大のＦＥＣブロックサイズより大きい場合、ＣＴＢは（例えば、符号ブロック区分規則を用いて）数個の小さなセグメントへと区分される。各セグメントは、送信機のターボ符号器によって、またこれに対応して受信機のターボ復号器によって、個別に処理される。
３ＧＰＰ ＴＳ ２５．２１２ ｖ６．４．０ （２００５−０３）：「多重化およびチャネル符号化（Ｍｕｌｔｉｐｌｅｘｉｎｇ ａｎｄ Ｃｈａｎｎｅｌ Ｃｏｄｉｎｇ）（ＦＤＤ） 第６リリース（Ｒｅｌｅａｓｅ ６）」、２００５年３月。

一部のシステムでは、様々な理由（例えば、高速な復号、記憶域の低減など）から、ターボ符号が少数のＦＥＣブロックサイズしかサポートしないように設計されている場合がある。したがって、利用可能なＦＥＣブロックサイズとＣＴＢを適切に一致させる、ターボ符号化および復号のための方法ならびに装置の必要が存在する。

上記問題点を解決するために、請求項１に記載の発明は、送信機を動作させる方法であって、長さＸの連結トランスポートブロックを受信するブロック受信工程と、不連続なＦＥＣブロックサイズのグループから利用可能なＦＥＣブロックサイズＫ_Ｉを決定するブロックサイズ決定工程と、利用可能な不連続なＦＥＣブロックサイズはＫ_ｍｉｎとＫ_ｍａｘとの間であることと、Ｋ_ｍｉｎ≦Ｋ_Ｉ＜Ｋ_ｍａｘであることと、これに加えてＫ_ＩはＸに基づくことと、長さＸの連結トランスポートブロックをＫ_Ｉとほぼ等しいサイズのＣ個のセグメントへと区分するブロック区分工程と、ＦＥＣブロックサイズＫ_Ｉを用いてＣ個のセグメントの各々に対するＦＥＣ符号語を決定する符号語決定工程と、チャネルを通じてＣ個のＦＥＣ符号語を送信する符号語送信工程と、からなることを要旨とする。

請求項２に記載の発明は、請求項１に記載の方法において、Ｃ＝^┌Ｘ／Ｋ_ｍａｘ ^┐であることを要旨とする。
請求項３に記載の発明は、請求項１に記載の方法において、符号語決定工程は、セグメントに充填ビットを挿入し、ＦＥＣ入力ブロックを形成する工程と、ＦＥＣ入力ブロックをＦＥＣ符号化する工程と、充填ビットに関連するビットを破棄する工程と、を含むことを要旨とする。

請求項４に記載の発明は、請求項１に記載の方法において、１つ以上の空間ストリーム上で送信される長さＡの情報ビットを受信する工程と、トランスポートブロックとしてＸ’個のビットを指定する工程と、Ｘ’≦Ａであることと、Ｘ’個のビットにＣＲＣビットを付属させ、長さＸの連結トランスポートブロックを形成する工程と、長さＸの連結トランスポートブロックは第１のＨＡＲＱチャネルに対しマッピングされることと、を含むことを要旨とする。

請求項５に記載の発明は、請求項４に記載の方法において、情報ビットのうちのＷ’＝Ａ−Ｘ’個のビットを第２のトランスポートブロックとして指定する工程と、ＣＲＣビットを付属させ、第２の連結トランスポートブロックを形成する工程と、同連結トランスポートブロックは第２のＨＡＲＱチャネルへマッピングされることと、を含むことを要旨とする。

請求項６に記載の発明は、請求項１に記載の方法において、符号語決定工程は、連続する充填ビットのグループをセグメントに挿入し、ＦＥＣ入力ブロックを形成する工程と、グループの長さは７の倍数であることと、ＦＥＣ入力ブロックをＦＥＣ符号化する工程と、充填ビットに関連するビットを破棄する工程と、を含むことを要旨とする。

請求項７に記載の発明は、請求項６に記載の方法において、充填ビットに相当するシステマティックビットのグループを破棄する工程と、要素符号器１の出力にて充填ビットのグループに相当するパリティビットを破棄する工程と、要素符号器はテイルバイティングターボ符号器においてインタリーブすることなくＦＥＣ入力ブロックを取得することと、を含むことを要旨とする。

請求項８に記載の発明は、長さＸの連結トランスポートブロックを受信する受信回路と、不連続なＦＥＣブロックサイズのグループから利用可能なＦＥＣブロックサイズＫ_Ｉを決定する論理回路と、利用可能な不連続なＦＥＣブロックサイズはＫ_ｍｉｎとＫ_ｍａｘとの間であることと、Ｋ_ｍｉｎ≦Ｋ_Ｉ＜Ｋ_ｍａｘであることと、これに加えてＫ_ＩはＸに基づくことと、長さＸの連結トランスポートブロックをＫ_Ｉとほぼ等しいサイズのＣ個のセグメントへと区分する符号ブロック区分回路と、ＦＥＣブロックサイズＫ_Ｉを用いてＣ個のセグメントの各々に対するＦＥＣ符号語を決定する符号化回路と、チャネルを通じてＣ個のＦＥＣ符号語を送信する送信回路と、からなることを要旨とする。

請求項９に記載の発明は、請求項８に記載の装置において、Ｃ＝^┌Ｘ／Ｋ_ｍａｘ ^┐であることを要旨とする。
請求項１０に記載の発明は、請求項８に記載の装置において、１つ以上のセグメントに充填ビットを挿入し、ＦＥＣ入力ブロックを形成する充填回路を含むことを要旨とする。

代替の実施形態では、長さＸの連結トランスポートブロック（ＣＴＢ）が受信され、不連続なＦＥＣブロックサイズのグループから２つのＦＥＣブロックサイズＫ_Ｉ−１，Ｋ_Ｉが決定される。ここで、利用可能な不連続なＦＥＣブロックサイズはＫ_ｍｉｎとＫ_ｍａｘとの間であり、Ｋ_ｍｉｎ≦Ｋ_Ｉ−１＜Ｋ_ｍａｘ，Ｋ_ｍｉｎ≦Ｋ_Ｉ≦Ｋ_ｍａｘである。これに加えてＫ_Ｉ−１，Ｋ_ＩはＸに基づく。長さＸの連結トランスポートブロックは、各々Ｋ_Ｉ−１またはＫ_Ｉとほぼ等しいサイズのＣ個のセグメントへと区分される。ＦＥＣブロックサイズＫ_ＩまたはＫ_Ｉ−１を用いてＣ個のセグメントの各々に対するＦＥＣ符号語が決定され、チャネルを通じてＣ個のＦＥＣ符号語が送信される。

上述の方法の利点は、それらの方法によって、利用可能な不連続なＦＥＣブロックサイズによって許容される最小のセグメント数を用いながら、ＣＴＢを符号化するのに必要な充填ビットのパディングが低減されることである。特に、第２の方法では、利用可能な不連続なＦＥＣブロックサイズによって許容される最小のセグメント数を用いながら、２つの異なる（しかしながら、隣接する）ＦＥＣブロックサイズを用いて充填ビット数が最少化される。さらに、２つの実施形態におけるセグメントサイズおよびセグメント数に対するＦＥＣブロックサイズは、単純な論理回路を用いて決定できる。

データの符号化および復号について記載する前に、必要な背景を設定するため、次の定義を提供する：
・表記を容易にするため、「連結トランスポートブロック」は、１つ以上のトランスポートブロックに対しＣＲＣビットなどのオーバヘッドを付加した後、各トランスポートブロックを連結した結果を表す。
・Ｘは、連結トランスポートブロックのサイズ（例えば、連結トランスポートブロックのビットでの長さ）を表す。
・Ｙは、連結トランスポートブロックに付加される充填ビットの総数を表す。
・Ｃは、連結トランスポートブロックが区分されるセグメント数を表す。
・ＣＢＳＳ_ｉは、連結トランスポートブロック（ｉ＝１，．．．，Ｃ）の第ｉ番目のセグメントのサイズを表す。ここで、Ｃはセグメントサイズである。ＣＢＳＳは符号ブロックセグメントサイズを表す。
・Ｋ_Ｉ−１およびＫ_Ｉは、連結トランスポートブロックのセグメントをＦＥＣ符号化するために用いることのできるＦＥＣブロックサイズ（例えば、ターボ符号の内部インタリーバが定義されるサイズ）を表す。
・Ｋ_{ｔａｂｌｅ}は、利用可能な不連続なＦＥＣブロックサイズ（ターボ符号の内部インタリーバが定義されるサイズ）のセットを表す。
・Ｋ_{ｆｉｌｌｅｒ}は、セグメントに付加される充填ビットの数を表す。
・Ｒは、ターボ符号器の原符号レートを表す（例えば、３ＧＰＰターボ符号では、Ｒ＝１／３）。
・Ｒ^−１は、ターボ符号器の原符号レートの逆数を表す（例えば、３ＧＰＰターボ符号では、Ｒ^−１＝３）。
・Ｎ_ｔｂは、ＦＥＣ符号器の出力におけるＦＥＣ符号語のテイルビットの数である。特に、
テイルビットを備えた３ＧＰＰターボ符号ではＮ_ｔｂ＝１２、
テイルバイティングを備えた３ＧＰＰターボ符号ではＮ_ｔｂ＝０。
・πはターボ符号の内部インタリーバを表す。
・床演算

（以下、_└ｘ_┘のように表記する）はｘ以下の最大の整数を表し、天井演算

（以下、^┌ｘ^┐のように表記する）はｘ以上の最小の整数を表す。
ここで図面を参照する。図面では、同じ参照符号は同じ構成要素を表す。図１は、送信機１００のブロック図である。示すように、送信機１００は、符号ブロック区分回路１０２、充填回路１０３、ターボ符号器１０４、充填破棄回路１０５、送信機１０８、論理回路１０６、およびテーブル／記憶域１０７を備える。これに加えて、送信機１００は、長さＸの連結トランスポートブロックを受信する受信回路（図１には図示せず）を含む。論理回路１０６は、利用可能な不連続なＦＥＣブロックサイズのグループ１０７から利用可能なＦＥＣブロックサイズＫ_Ｉを決定する。ここで、利用可能な不連続なＦＥＣブロックサイズはＫ_ｍｉｎとＫ_ｍａｘとの間であり、Ｋ_ｍｉｎ≦Ｋ_Ｉ＜Ｋ_ｍａｘである。これに加えて、Ｋ_ＩはＸに基づく。符号ブロック区分回路１０２は、長さＸの連結トランスポートブロックをＫ_Ｉとほぼ等しいサイズのＣ個のセグメントへと区分し、符号化回路１０４は、ＦＥＣブロックサイズＫ_Ｉを用いてＣ個のセグメントの各々に対するＦＥＣ符号語を決定する。最後に、送信回路１０８は、チャネルを通じてＣ個のＦＥＣ符号語を送信する。

別の実施形態では、送信機１００は、長さＸの連結トランスポートブロックを受信する受信回路（図１には図示せず）と、利用可能な不連続なＦＥＣブロックサイズのグループ１０７から２つの利用可能なＦＥＣブロックサイズＫ_Ｉ−１，Ｋ_Ｉを決定する論理回路１０６とを備える。ここで、利用可能な不連続なＦＥＣブロックサイズはＫ_ｍｉｎとＫ_ｍａｘとの間であり、Ｋ_ｍｉｎ≦Ｋ_Ｉ−１＜Ｋ_ｍａｘ，Ｋ_ｍｉｎ≦Ｋ_Ｉ≦Ｋ_ｍａｘである。これに加えて、Ｋ_Ｉ−１，Ｋ_ＩはＸに基づく。送信機１００は、長さＸの連結トランスポートブロックをＫ_Ｉ−１またはＫ_Ｉとほぼ等しいサイズのＣ個のセグメントへと区分する符号ブロック区分回路１０２と、ＦＥＣブロックサイズＫ_Ｉ−１またはＫ_Ｉを用いてＣ個のセグメントの各々に対するＦＥＣ符号語を決定する符号化回路１０４とを備える。最後に、送信機１００は、チャネルを通じてＣ個のＦＥＣ符号語を送信する送信回路１０８を備える。

符号化回路１０４より前に充填回路１０３が存在する。充填回路１０３はセグメントに充填ビットを挿入し、ＦＥＣ入力ブロックを形成する。ＦＥＣ符号器１０４はＦＥＣ入力ブロックを符号化し、充填破棄回路１０５は、充填ビットに関連するビットを破棄する。

送信機１００の動作中、回路１０２によって連結トランスポートブロックの形式のデータが受信される。回路１０２は、前方誤り訂正（ＦＥＣ）符号化の前に、連結トランスポートブロックを準備する。

一般に、ＣＴＢサイズ（すなわち、Ｘ）の範囲は、通信システムの物理層において基礎をなすＦＥＣスキームにサポートされたＦＥＣブロックサイズの範囲とは異なる場合がある。したがって、ＦＥＣによって効率的に処理可能なセグメントへとＣＴＢを分割する規則を定義する必要がある。特に、ＣＴＢサイズ（すなわち、Ｘ）はＦＥＣ符号器１０４の処理可能な最大のＦＥＣブロックサイズより充分に大きい場合が多い。したがって、ＣＴＢは回路１０２によって複数のより小さなサイズのセグメントへと区分される必要があり、各セグメントはＦＥＣ符号器１０４によって個別のＦＥＣ符号語へと符号化される必要がある。

回路１０２は、基礎をなすＦＥＣによって良好な性能（すなわち、所与のＣＴＢのセグメントの集合性能）を達成するように設計されている符号ブロック区分規則を用いる。これには、所与のＣＴＢサイズにおいて、次の態様が含まれる：
・セグメント数Ｃの選択、
・各セグメントのサイズの選択、
・ＦＥＣによるセグメントサイズの直接的な処理が不可能な場合、ＦＥＣ符号化前の充填ビットの挿入およびＦＥＣ符号化後の充填ビットの削除。

提案の区分規則は、ＥＵＴＲＡ（Ｅｖｏｌｖｅｄ−ＵＭＴＳ Ｔｅｒｒｅｓｔｒｉａｌ Ｒａｄｉｏ Ａｃｃｅｓｓ）システムにおいて特に有用である。ＥＵＴＲＡシステムでは、限られたＦＥＣブロックサイズ（インタリーバサイズ）のセットに対してしか、ターボ符号器が定義されない場合がある。３ＧＰＰ第６リリースのターボ符号器では、４０ビット〜５１１４ビットの各インタリーバサイズＫ_Ｉに対して１つずつ、連続するサイズの５０７５のインタリーバを定義する。これと異なり、ＥＵＴＲＡターボ符号器では、限られた数のＦＥＣブロックサイズＫ_{ｔａｂｌｅ}（例えば、１２８ビット〜６１４４ビットに渡る不連続なサイズの４０〜５０のインタリーバ）しか定義せずに、多数のセグメントサイズ（例えば、６１４４−１２８＋１＝６０１７サイズ）をカバーすることができる。セグメントサイズと利用可能なＦＥＣブロックサイズとが等しい場合、セグメントをＦＥＣ入力ブロックとして直接的に取得可能である（したがって、充填ビットの挿入は不要である）。しかしながら、セグメントサイズと任意の利用可能なＦＥＣブロックサイズとが等しくない場合、充填ビットのパディングが適用され、Ｋ_{ｔａｂｌｅ}１０７から選択される次に大きな利用可能なＦＥＣブロックサイズ（すなわち、インタリーバサイズ）が用いられる。

セグメント数：
区分規則は、次のターボ符号化の特性を考慮に含める。
（ａ）ターボ符号性能はＦＥＣブロックサイズが増大するにつれ向上する。
（ｂ）ＦＥＣブロックサイズの増大によるターボ符号性能の向上には、数千ビットを越えると収穫逓減が存在する。
（ｃ）セグメントが全て正確に受信される場合のみ、ＣＴＢは正確に受信される。

特性（ａ）および（ｃ）は、最悪の性能を有するセグメントによって全体的な性能が支配されるであろうことを示している。したがって、ほぼ等しいＦＥＣブロックサイズを用いてセグメントがＦＥＣ符号化される（したがって、ＦＥＣの観点からほぼ等しい誤り保護が与えられる）ように、ほぼ等しいサイズのセグメントを有することが好適である。

特性（ｂ）は、テーブル（Ｋ_{ｔａｂｌｅ}）に非常に大きなサイズに対するインタリーバを含む必要はないことを示唆している。しかしながら、Ｋ_{ｔａｂｌｅ}に定義されるＦＥＣブロックサイズは、他の因子に依存する場合がある。例えば、ｉ）低減された記憶域／複雑さにおいては、Ｋ_{ｔａｂｌｅ}のインタリーバ数が小さいことが望ましい場合があり、ｉｉ）Ｋ_{ｔａｂｌｅ}に定義される最大のインタリーバサイズがＣＴＢ毎のセグメント数を制限するように選択されるため、ＣＴＢの区分ペナルティを制限する場合がある。区分ペナルティとは、ＣＴＢ全体を１つのＦＥＣ符号語へと符号化する代わりにＣＴＢを幾つかのセグメントへと分割することによる、性能損失である。

特性（ｃ）は、区分ペナルティを低減するために最小のセグメント数を用いることを示唆している。
上述の全てを考慮すると、セグメント数はＣ＝^┌Ｘ／Ｋ_ｍａｘ ^┐となる。ここで、Ｋ_ｍａｘはＫ_{ｔａｂｌｅ}に定義される最大のＦＥＣブロックサイズである。ＣＢＳＳ_ｉが連結トランスポートブロックの第ｉ番目のセグメント（ｉ＝１，．．．，Ｃ）のセグメントサイズを表すと仮定すると、全セグメントの総計は、連結トランスポートブロックサイズＸに等しい。すなわち、セグメントサイズは次式によって拘束される。

次節では、Ｃ個のセグメントサイズの各々に対して１つずつ、ＦＥＣ符号化に用いられるＦＥＣブロックサイズを決定することについて記載する。
ＦＥＣブロックサイズ決定
長さＸのＣＴＢが符号ブロック区分関数に対する入力であるとすると、３ＧＰＰ標準の第６リリースに記載のターボ符号器のためのＦＥＣブロックサイズ（インタリーバサイズ）を決定する規則は、次式のようになる。

ここで、Ｋ_ｍａｘ＝５１１４は、第６リリースのターボ符号における最大のインタリーバサイズであり、Ｃはセグメント（または、符号ブロック）の数であり、Ｋ_Ｉはインタリーバサイズであり、ＹはサイズＫ_ＩのＣ個のＦＥＣ入力ブロックが用いられるときにサイズＸのＣＴＢに挿入される充填ビットの総数である。本質的には、サイズＸのＣＴＢは、ほぼ等しいサイズＣ個のセグメントへ区分され、各セグメントはＫ_Ｉビットのインタリーバのターボ符号を用いて符号化される。Ｙ＞０の場合、符号化の前に第１のセグメントの始部までＹ個の既知のビットがパディングされる。３ＧＰＰ第６リリースのターボ符号においては、Ｋ_ｍｉｎ＝４０〜Ｋ_ｍａｘ＝５１１４の全てのサイズに対してＦＥＣブロックサイズ（すなわち、インタリーバ）が定義されるので、充填ビット数は、符号ブロック区分に用いられるセグメント数であるＣにより有界である。

しかしながら、ＥＵＴＲＡにおいて考慮されるシステムなど他のシステムでは、ＦＥＣブロックサイズ（インタリーバサイズ）は、不連続なサイズ（より粗いインタリーバサイズのセット）Ｋ_{ｔａｂｌｅ}に対してしか定義されない場合がある。そのような場合、任意の利用可能なＦＥＣブロックサイズに等しくない（すなわち、Ｋ_{ｔａｂｌｅ}には定義されていない）セグメントのサイズは、ＦＥＣ符号化（および、所望の符号レートに到達するための符号化後のパンクチャリング）の前に、充填ビットを用いて処理される必要がある。

次に、ターボ符号器がＫ_ｍｉｎ以上Ｋ_ｍａｘ以下に分配される限られた数のＦＥＣブロックサイズしかサポートしないと仮定して、Ｋ_{ｔａｂｌｅ}を用いる長さＸの連結トランスポートブロックの符号ブロック区分の２つの単純な方法について記載する。それらの方法では、可能な限り少ないセグメントしか用いずに、符号化に必要な充填ビット数を減少させる。

１つのＦＥＣブロックサイズのみを許容
１つの方法は、式（１）を修正し、１つのインタリーバサイズＫ_Ｉによって全セグメントを符号化することである。

ここで、ｉは、１≦ｉ≦Ｔであり、Ｋ_{ｔａｂｌｅ}における利用可能な不連続なＦＥＣブロックサイズのグループへの指標である。Ｋ_{ｔａｂｌｅ}では、Ｔ個のサイズが昇順に並んでいると仮定する。本質的には、この方法は、^┌Ｘ／Ｃ^┐以上の最小のＫ_Ｉ、すなわち、Ｋ_Ｉ＝^┌Ｘ／Ｃ^┐＋δを、Ｋ_{ｔａｂｌｅ}から選択する。ここで、０≦δ＜Ｋ_Ｉ−Ｋ_Ｉ−１であり、Ｋ_Ｉ−１＜^┌Ｘ／Ｃ^┐である。なお、Ｉ＝１のとき、Ｋ_Ｉ−１＝０とする。したがって、充填ビット数は次式によって与えられる。

したがって、δが大きいとき、Ｙは大きい。次の例では、利用可能なＦＥＣブロックサイズの数（Ｋ_{ｔａｂｌｅ}）がどのようにＹに影響を与えるかを示す。
・Ｋ_{ｔａｂｌｅ}がＺ_ｍｉｎ＝４０〜Ｚ_ｍａｘ＝５１１４の値を全て有する場合、充填ビットの最大数はＣ−１に等しい。
・Ｋ_{ｔａｂｌｅ}がＺ_ｍｉｎ＝４０〜Ｚ_ｍａｘ＝５１１４の間に一様に分布したＴ＝１００個の値を有する場合、全てのセグメントにパディングされた充填ビットの総数は、最大で、ほぼ５０×Ｃに等しい。

したがって、充填ビット数は、Ｋ_{ｔａｂｌｅ}におけるＦＥＣブロックサイズの粒度を変化させることによって制御可能である。また、次に記載の別のアプローチを用いても、充填ビット数を減少させることが可能である。しかしながら、次の方法について説明する前に、一般的な場合には、充填ビット数の増大の可能性を犠牲にして、ＦＥＣ符号化のためにＫ_{ｔａｂｌｅ}から任意のＫ_Ｉ（≧^┌Ｘ／Ｃ^┐）を選択可能であることを述べておく。この場合、符号ブロック区分後に得られるセグメントサイズは、ＣＢＳＳ_ｉ≦Ｋ_Ｉ（ｉ＝１，．．．，Ｃ）を満たす。この場合、論理回路１０６は、次の関係を用いてセグメント数を決定する。

２つの隣接したＦＥＣブロックサイズのみを許容
所与のＣＴＢの全セグメントを符号化するために１つのＦＥＣブロックサイズＫ_Ｉを用いる代わりに、Ｋ_{ｔａｂｌｅ}から２つの隣接したＦＥＣブロックサイズＫ_Ｉ−１，Ｋ_Ｉ（Ｋ_Ｉ−１＜Ｋ_Ｉ，１≦Ｉ≦Ｔ）を選択することを提案する。なお、Ｉ＝１のとき、Ｋ_Ｉ−１＝０とする。上述の場合と同様に、依然としてセグメント数Ｃおよび大きい方のＦＥＣブロックサイズＫ_Ｉが選択される。すなわち、Ｃは依然として式（１）によって計算され、Ｋ_Ｉは依然として式（２）によって計算される。しかしながら、サイズＫ_Ｉ−１，Ｋ_Ｉによって符号化されるセグメント数は、次のように決定される（理解を容易にするため、付随する計算全てを以下に繰り返す）。この場合、論理回路１０６は、次の演算を実行してセグメント数を求める。

Ｃ_Ｉ−１，Ｃ_Ｉは、それぞれＦＥＣブロックサイズＫ_Ｉ−１，Ｋ_Ｉを用いて符号化されるセグメント数である。ここで、Ｋ_Ｉは^┌Ｘ／Ｃ^┐以上の利用可能なＦＥＣブロックサイズのうちの最小のサイズであり、Ｄ_Ｉは、隣接したインタリーバサイズＫ_Ｉ−１，Ｋ_Ｉの間の差を表す。

なお、式（４）では、Ｙは２つの隣接したサイズを許容する場合に必要な充填ビット数を示すのではなく、Ｃ個のセグメント全てに対し１つのサイズＫ_Ｉしか用いられない場合に必要な充填ビット数を示す。

したがって、符号ブロック区分では、Ｃ_Ｉ−１個のセグメントがＦＥＣブロックサイズＫ_Ｉ−１によってＦＥＣ符号化される、Ｃ個のセグメントが形成される。なお、Ｙ＜Ｄ_Ｉのとき、式（４）はＣ_Ｉ−１＝０を与え、この方法は１つのＦＥＣブロックサイズＫ_Ｉを用いるように縮退する（すなわち、サイズＫ_Ｉ−１は許容されるが、実際には使用されない）。一方、Ｙ≧Ｄ_Ｉのとき、この方法は、Ｃ個のセグメント全てを大きい方のＦＥＣブロックサイズＫ_Ｉまでパディングするよりも少ない数の充填ビットしか必要としない。可能な限り最も少ないセグメントを用いながら、ＣＴＢ毎に付加される充填ビット数Ｙ”を最小とすることを保証するという点で、この方法は最適である。Ｙ”は次式のように決定される。

Ｃに関わらず、Ｙ”はＤ_Ｉによって束縛されることを証明可能である。

この場合、一般性を失うことなく、最初のＣ_Ｉ個のセグメントがＫ_Ｉによって符号化され、残りのセグメントがＫ_Ｉ−１によって符号化されると仮定すると、符号ブロック区分後に得られるセグメントサイズには、次の拘束が存在する。

再び図１を参照すると、上述のように、不連続なＦＥＣブロックサイズのテーブル１０７から、適切なＦＥＣブロックサイズを選択する必要がある。論理回路１０６は、上述のように、１つ以上の適切なＦＥＣブロックサイズを選択するタスクを実行する。テーブル１０７の一例を、テーブル１に示す。例えば、第１の場合には、論理回路１０６は、Ｋ_ｍｉｎとＫ_ｍａｘとの間の利用可能な不連続なＦＥＣブロックサイズからＦＥＣブロックサイズを選択する。ここで、Ｋ_ｍｉｎ≦Ｋ_Ｉ≦Ｋ_ｍａｘであり、これに加えて、Ｋ_ＩはＸに基づく。詳細には、１つのＦＥＣブロックサイズＫ_Ｉが用いられる場合、論理回路１０６は、^┌Ｘ／Ｃ^┐以上の最小のＫ_Ｉ、すなわち、Ｋ_Ｉ＝^┌Ｘ／Ｃ^┐＋δを（Ｋ_{ｔａｂｌｅ}から）選択する。ここで、δ≧０，Ｋ_Ｉ−１＜^┌Ｘ／Ｃ^┐である。しかしながら、２つのＦＥＣブロックサイズが用いられる場合、Ｋ_Ｉ−１，Ｋ_Ｉは、ＦＥＣブロックサイズＫ_Ｉ−１，Ｋ_Ｉを用いて符号化されるセグメント数を与える式（４）によって決定される。

基礎をなすＦＥＣ符号器１０４は、限られたＦＥＣブロックサイズ（すなわち、入力サイズ）のセットしかサポートしない。一般性を失うことなく、ＦＥＣ符号器１０４はターボ符号器であり、ターボ符号器にサポートされるＦＥＣブロックサイズのセットは、ターボ符号内部インタリーバの定義されるインタリーバサイズのセットであると仮定される。しかしながら、当業者は、低密度パリティ検査（ＬＤＰＣ）符号、畳込み符号、ブロックターボ符号、リード・ソロモン符号などを含む他のＦＥＣスキームが、１０４において用いられてよいことを認めるであろう。

セグメント数Ｃおよび各セグメントに対するＦＥＣブロックサイズが決定されると、この情報は符号ブロック区分回路１０２に渡される。符号ブロック区分回路１０２では、１つのＦＥＣブロックサイズしか許容されていない場合、ＣＴＢ（Ｘビット）はＦＥＣブロックサイズＫ_Ｉによって符号化されるＣ個のセグメントへと区分される。これに代えて、２つの隣接したＦＥＣブロックサイズが許容されている場合、符号ブロック区分回路１０２は、ＦＥＣブロックサイズＫ_Ｉによって符号化されるＣ_Ｉ個のセグメントと、ＦＥＣブロックサイズＫ_Ｉ−１によって符号化されるＣ_Ｉ−１個のセグメントとを出力できる。

充填ビット挿入
充填ビット（各セグメントにパディングされる）の数は、セグメントのＦＥＣ符号化に用いられているセグメントサイズおよびＦＥＣブロックサイズに基づいて決定できる。全ての充填ビットをＣ個のセグメントへ分配するには、少なくとも２つの手法が存在する。
・集中充填。セグメントサイズを小さくし過ぎることなく、可能な限り少数のセグメントに充填ビットを充填する。一例では、全ての充填ビットが第１のセグメントの始部に出現する。この利点は、別個に処理する必要のあるセグメントが１つ（全ての充填ビットを含む）しかないことである。さらに、ＣＴＢに対し２つのＦＥＣブロックサイズが用いられるとき、小さい方のＦＥＣブロックサイズＫ_Ｉ−１ではなく大きい方のＦＥＣブロックサイズＫ_Ｉによって符号化されるセグメントに対し、充填ビットをパディングすることが可能である。符号化のために２つの隣接したＦＥＣブロックサイズが許容されるとき、この方法は特に好適である。
・分散充填。複数のセグメントへ充填ビットを（可能な限り）均一に分配する。Ｃ個のセグメント全てに充填ビットを分配することも可能である。

送信機および受信機を効率的に実装するには、集中充填が好適である。好適な実施形態では、符号器への送信前に、ＦＥＣブロックサイズＫ_Ｉを用いるセグメントのうちの１つ（例えば、最初または最後のセグメント）の前面へ、Ｙ”個の連続する充填ビット（２つの隣接したＦＥＣブロックサイズが許容される場合。１つのＦＥＣブロックサイズしか許容されない場合はＹ個）を付加する。性能の点では、これはＦＥＣブロックサイズＫ_Ｉを有するセグメントの端部にＹ”個の連続する充填ビットを付加することと等価である。

図１を参照すると、各セグメント（回路１０２によって生成される）について、ＦＥＣ符号語は、セグメントに充填ビットを挿入し、ＦＥＣ入力ブロックを形成する工程と、ＦＥＣ入力ブロックをＦＥＣ符号化する工程と、充填ビットに関連するビットを破棄する工程とを用いて決定される。

回路１０２によって生成される各セグメントは充填回路１０３に渡され、充填回路１０３にて充填ビット挿入が行われる。充填ビットが不要な場合、充填回路は透明である。すなわち、充填ビットは付加されない（Ｋ_{ｆｉｌｌｅｒ}＝０）。次いで、セグメント（および充填ビット）はターボ符号器１０４に渡され、ターボ符号器１０４にて、Ｃ個のセグメントのターボ符号化によってＣ個のＦＥＣ符号語が得られる。次いで、充填ビットは回路１０５によって破棄され、得られたＣ個の符号語は、伝送回路１０８によって適切に送信される。回路１０３によって充填ビットが付加されない場合、充填破棄回路１０５は透明である。すなわち、充填ビットは除去されない（Ｋ_{ｆｉｌｌｅｒ}＝０）。なお、回路１０５は充填ビットに相当するビットを破棄しなくてもよい。

図２は受信機のブロック図である。動作中、受信される信号ベクトルは、符号ブロックデセグメンテーション回路２０２を通過する。符号ブロックデセグメンテーション回路２０２は、受信される信号ベクトルの各部分をその関連するセグメントにしたがって編成する。セグメントのサイズ、セグメント数、各セグメントをターボ復号するために用いられるＦＥＣブロックサイズ、充填ビット数は、符号器におけるのと同様にして、論理回路２１３および利用可能なＦＥＣブロックサイズテーブル２１５を用いて決定されてよい。充填処理回路２０４は、充填ビットの位置についての知識を用いて、例えば、充填ビットに相当するＬＬＲを大きく設定することによって、ターボ復号器２０６に利益を与える。ターボ復号後、回路２０８は充填ビットを破棄し、セグメントの推定を取得する。符号ブロックアセンブラ２１１は、回路２０８から得られたセグメントの推定を適切に収集、配置することによって、推定されるトランスポートを組み立てる。

要素符号器のパリティビットの除去
この節では、ＦＥＣ符号語を決定する特定の手法を提供する。送信機にて充填ビット挿入についての知識を利用する方法を記載する。詳細には、この方法では、有意な性能劣化を伴わずに、あるいは無視できる性能劣化しか伴わずに、ターボ符号器の出力から破棄することの可能なビット（システマティックビット、パリティビットの両方）が決定される。一般に、充填ビットは既知であるため、充填ビットのシステマティックビット（既知のビットに等しい）は、伝送前に破棄することが可能である。しかしながら、パリティビットを破棄することが可能であるか否かは明らかでない。

図３は、図１のターボ符号器１０４のブロック図である。動作中、長さＫ_Ｉビットの入力ブロックが、インタリーバ３０１および要素符号器３０２の両方に入力される。インタリーバ３０１は、入力ブロックをインタリーブし、インタリーブした順序で入力ブロックを要素符号器３０３へ渡す。次いで、要素符号器３０３はインタリーブされた入力ブロックを符号化する。同様にして、要素符号器３０２は元の入力ブロックを符号化する。符号語ブロック［ｘ］は、システマティックブロック（ＦＥＣ入力ブロックに等しい）、要素符号器３０２の出力、および要素符号器３０３の出力からなる。次いで、符号語ブロック［ｘ］は回路１０５へ送信される。

例えば、テイルターボ符号など、従来のターボ符号器では、要素符号器の初期状態（シフトレジスタの内容）は全て０であると仮定される。そのような場合、Ｋ_{ｆｉｌｌｅｒ}個の充填ビット（通常は複数の０）がターボ符号入力ブロックの始部に挿入されるとき、Ｋ_{ｆｉｌｌｅｒ}個のビット位置に相当する要素符号器３０２のシステマティックビットおよびパリティビットは、全て０である。したがって、これらのビットは送信機にて破棄されてもよく、受信機はターボ復号の実行中にこの知識を利用することが可能である。しかしながら、要素符号器３０３では、ターボ符号インタリーバによりＫ_{ｆｉｌｌｅｒ}個のビットがスクランブルされる。したがって、充填ビットに相当する要素符号器３０３のパリティビットは既知でないため、単純に破棄することは不可能である。

ターボ符号器がテイルバイティング要素符号器を有するとき、要素符号器の初期状態は必ずしも０ではない場合がある。テイルバイティング符号では、要素符号器の初期状態および最終状態は等しく、入力ブロックに依存している。したがって、Ｋ_{ｆｉｌｌｅｒ}個の連続する充填ビット（すなわち、複数の０）がターボ符号入力ブロックの始部に挿入されるとき、Ｋ_{ｆｉｌｌｅｒ}個のビット位置に相当する要素符号器３０２のパリティビットは、必ずしも０ではない。しかしながら、要素符号器３０２のこれらのＫ_{ｆｉｌｌｅｒ}個のパリティビットのほとんどが情報を持たないことを証明することが可能である。

一般に、連続する充填ビットのグループがセグメントに挿入され、ＦＥＣ入力ブロックを形成する。ここで、グループの長さは、２^ｍ−１（３ＧＰＰターボ符号器内の要素畳込み符号の場合、＝７）の倍数である。次いで、ＦＥＣ入力ブロックはＦＥＣ符号化され、充填ビットに関連するパリティビットは破棄される。ＦＥＣ符号器は単独で用いられるテイルバイティング畳込み符号であってもよく、ターボ符号器の要素符号として用いられるテイルバイティング畳込み符号であってもよい。

詳細には、テイルバイティング要素符号と共にターボ符号に用いられるとき、充填ビットに相当するシステマティックビットのグループは破棄されてよく、要素符号器の出力にて充填ビットのグループに相当するパリティビットが破棄されてよい。ここで、要素符号器は、テイルバイティングターボ符号器においてインタリーブすることなく、ＦＥＣ入力ブロックを取得する。これは、次のように示すことが可能である。

ステップｉにおける要素符号器３０２のシフトレジスタの状態をＳ（ｉ）、シフトレジスタの要素数をｍとし、ｇを０より大きな任意の整数とする。ステップｉ＋１からステップｉ＋（２^ｍ−１）×ｇまで、（２^ｍ−１）×ｇ個のゼロが要素符号器へ入力されるとき、再帰的な畳込み符号器（３ＧＰＰ第６リリースのターボ符号において用いられるものなど）の特性は次式である。

なお、Ｓ（ｉ）は定数でなくてもよい。加えて、中間の状態Ｓ（ｊ）（ｉ＜ｊ＜ｉ＋（２^ｍ−１）ｇ）は定数でなくてもよく、状態Ｓ（ｉ）に等しくなくてもよい。
したがって、ステップｉ＋１〜ステップｉ＋（２^ｍ−１）×ｇの間で要素符号器の状態は不変である。したがって、これらの充填ビットはシフトレジスタ状態を変化させないため復号器に情報を提供しないので、それらのステップ中、送信機は要素符号器出力を破棄することによって式（７）を利用することが可能である。また、受信機内の復号器も、充填ビットの位置および値についての知識に基づき、同様に式（７）を利用することが可能である。次に、Ｋ_{ｆｉｌｌｅｒ}個の充填ビット（複数の０）がテイルバイティングターボ符号の入力において連続する位置に挿入される一例を用いて、上述の方法について記載する。

Ｋ_{ｆｉｌｌｅｒ}個の連続する充填ビット（複数の０）がターボ符号入力ブロックに挿入されるので、ｇ＝_└Ｋ_{ｆｉｌｌｅｒ}／（２^ｍ−１）_┘、したがって、要素符号器３０２のｐ×ｇ×（２^ｍ−１）個のパリティビットは破棄されてもよい。ここで、ｐは、ＦＥＣ入力ブロックの各ビットに対し生成される要素符号器３０２の出力における数パリティビットである。したがって、要素符号器３０２の出力における充填ビットのグループに相当するパリティビットのみが破棄される。ここで、要素符号器３０２はテイルバイティングターボ符号器においてインタリーブすることなく、ＦＥＣ入力ブロックを取得する。

テイルバイティング３ＧＰＰターボ符号器では、要素符号器１においてはｐ＝１であり、ｍ＝３である。したがって、Ｋ_{ｆｉｌｌｅｒ}個の連続する充填ビットにおいて、７_└Ｋ_{ｆｉｌｌｅｒ}／（２^ｍ−１）_┘個のパリティビットが要素符号器３０２から破棄されることが可能である。ｍ＝３であるので、大抵の場合、要素符号器３０２の出力にて保持される必要のあるのは、要素符号器３０２のＫ_{ｆｉｌｌｅｒ}個の充填ビットに相当する６つのパリティビットのみである。

要素符号器３０３では、ターボ符号インタリーバによって、Ｋ_{ｆｉｌｌｅｒ}個の充填ビットが分散される場合がある。したがって、性能に影響を与えることなく要素符号器３０３からパリティビットを破棄することは不可能な場合がある。

次の節では、例えば、ハイブリッド自動再送要求（ＨＡＲＱ）、ＭＩＭＯ（Ｍｕｌｔｉｐｌｅ Ｉｎｐｕｔ Ｍｕｌｔｉｐｌｅ Ｏｕｔｐｕｔ）などの符号ブロック区分規則を用いることのできる、幾つかの事例について記載する。

トランスポートブロック（ＴＢ）形成器
上述の符号ブロック区分規則は、ハイブリッドＡＲＱ（ＨＡＲＱ）チャネル上の連結トランスポートブロック（ＣＴＢ）に適用される。符号ブロック区分の前に、伝送時間間隔（ＴＴＩ）内に基地局から１人のユーザへ送信される必要のある情報ビットが、１つ以上のトランスポートブロックへと分割されること、したがって１つ以上のＨＡＲＱチャネルを通過することの必要な場合がある。例えば、図４には、２つのＨＡＲＱチャネル（ＨＡＲＱ１，ＨＡＲＱ２に相当する）および２つのトランスポートブロックＴＢ１，ＴＢ２を用いて情報ビットが送信される例を示す。動作中、長さＡの情報ビットがＴＢ形成回路４０２によって受信され、１つ以上の空間ストリーム上で送信される。回路４０２はトランスポートブロックＴＢ１としてＸ’ビットを指定する。ここで、Ｘ’≦Ａである。ＨＡＲＱ１プロセッサ４０４は、Ｘ’個のビットにＣＲＣビットを付属させ、長さＸの連結トランスポートブロックを形成する。長さＸの連結トランスポートブロックは第１のＨＡＲＱチャネルに対しマッピングされる。連結トランスポートブロックは、符号ブロック区分回路１０２へ送信される。

回路４０２は、情報ビットのうちのＷ’＝Ａ−Ｘ’個のビットを第２のトランスポートブロックＴＢ２として指定する。ＨＡＲＱ２プロセッサ４０６は、Ｙ個のビットをＣＲＣビットに付属させ、第２の連結トランスポートブロックを形成する。この連結トランスポートブロックは第２のＨＡＲＱチャネルへマッピングされる。この連結トランスポートブロックは、符号ブロック区分回路１０２へ送信される。

なお、回路４０４，４０６は、ＨＡＲＱ、追加の制御情報などに関連する他の機能など、追加の機能を実行してもよい。
２つのＨＡＲＱチャネルを用いて図４の概念を示しているが、この概念を複数のＨＡＲＱチャネルまで容易に拡張することが可能である。伝送時間間隔（ＴＴＩ）内のユーザに対し１より多くのＨＡＲＱチャネルがサポートされる場合、各ＴＢに対し符号ブロック区分規則が適用されてよい。

広帯域幅（例えば、２０ＭＨｚ）、高次変調（例えば、６４ＱＡＭ）、マルチストリームＭＩＭＯなどからなど、ユーザ毎のＴＴＩ毎に多過ぎるＦＥＣ符号語（またはセグメント）を有することによって、多重ＨＡＲＱチャネルの生じる場合がある、また、ＶｏＩＰおよびベストエフォートデータなどＱｏＳの異なるＴＢにおいて、多重ＨＡＲＱが用いられてもよい。

ＭＩＭＯ符号語は、１つのＭＩＭＯストリーム上のＴＴＩの内の１人のユーザへ送信されるビットを含む。したがって、ＭＩＭＯ符号語は１つ以上のＦＥＣ符号語を含む場合がある。ＭＩＭＯ符号語は、ＭＩＭＯストリーム上のビットを参照するために用いられることがある。

ＴＢの生成のために規則が定義されてもよい。一実施形態では、ＴＢはｘ（例えば、ｘ＝８）個以下のＦＥＣ符号語（ＥＵＴＲＡにおけるｅＮｏｄｅＢスケジューラによって決定されるｘの値）を含む。別の実施形態では、ｘ個より多くのＦＥＣ符号語がＴＢに必要な場合、２つのＴＢが次のように生成される。パケットは、ほぼ同じサイズのＦＥＣ符号語をほぼ同じ数だけ各々有する２つのＴＢの間で、ほぼ均一に分割される。さらに別の実施形態では、２つのＭＩＭＯストリームへ送信されるＦＥＣ符号語は、各々、別個のＴＢに属する。さらに別の実施形態では、２つのＨＡＲＱチャネルを同時に用いて３つのＭＩＭＯストリームへ送信されるＦＥＣ符号語において、第１のストリーム（平均的には、最良の品質のストリーム）は第１のＴＢに属し、第２、第３のストリームは、第２のＴＢに属する。さらに別の実施形態では、２つのＨＡＲＱチャネルを用いて４つのＭＩＭＯ符号語を送信する。幾つかの組み合わせが可能である。例えば、（ａ）ＴＢ１＝１，２，ＴＢ２＝３，４、（ｂ）ＴＢ１＝１，３，ＴＢ２＝２，４、（ｃ）ＴＢ１＝１，２，ＴＢ２＝２，３、（ｄ）ＴＢ１＝１，ＴＢ２＝２，３，４である。ここで、ＴＢｉは第ｉ番目のＨＡＲＱチャネルのＴＢを表す。１〜４の番号は、ＭＩＭＯ符号語（またはストリーム）番号を示す。

図５は、情報ビットが１つ以上のＨＡＲＱチャネルを通じて受信されるときの受信機処理のブロック図である。符号ブロックアセンブラ２１１から受信されるビットは、適切なチャンネルプロセッサ５０４，５０６へ入力される。チャンネルプロセッサの出力は推定されたトランスポートブロックＴＢ１，ＴＢ２であり、ＴＢアセンブラ回路５０２へ入力される。ＴＢアセンブラ回路５０２は、ＴＢを組み合わせて、推定される情報ビットを出力する。

図６は、図１の送信機の動作を示すフローチャートである。論理フローは工程６０１にて開始する。工程６０１にて、区分回路は長さＸの連結トランスポートブロックを受信する。工程６０３にて、論理回路はテーブル１０７にアクセスし、適切なＦＥＣブロックサイズを選択する。上述のように、本発明の第１の実施形態では、ＦＥＣブロックサイズＫ_Ｉは、テーブル１０７にある不連続なＦＥＣブロックサイズのグループから決定される。ここで、テーブル１０７における利用可能な不連続なＦＥＣブロックサイズはＫ_ｍｉｎとＫ_ｍａｘとの間であり、Ｋ_ｍｉｎ≦Ｋ_Ｉ＜Ｋ_ｍａｘである。上述のように、Ｋ_ＩはＸに基づく。Ｘは連結トランスポートブロックから論理回路１０６によって決定される。Ｘが決定されると、Ｋ_Ｉ＝^┌Ｘ／Ｃ^┐＋δおよびＣ＝^┌Ｘ／Ｋ_ｍａｘ ^┐が決定される。本発明の第２の実施形態では、ＦＥＣブロックサイズＫ_Ｉ，Ｋ_Ｉ−１が決定される。ここで、Ｋ_Ｉ＝^┌Ｘ／Ｃ^┐＋δである。

続いて、工程６０５にて、セグメント数ＣおよびＦＥＣブロックサイズは区分回路１０２に渡され、工程６０７にて、区分回路は、長さＸの連結トランスポートブロックをＫ_Ｉ（あるいは、Ｋ_ＩおよびＫ_Ｉ−１）とほぼ等しいサイズのＣ個のセグメントへと区分する。工程６０９にて回路１０３を介して充填ビットが付加され（必要な場合）、工程６１１にて、Ｃ個のセグメントの各々が符号化される（すなわち、Ｃ個のセグメントの各々に対しＦＥＣ符号語が決定される）。最後に、工程６１３にて、伝送回路１０８を介してＦＥＣ符号語が送信される。

上述のように、ＦＥＣ符号語を決定する工程は、セグメントに充填ビットを挿入し、ＦＥＣ入力ブロックを形成する工程と、ＦＥＣ入力ブロックをＦＥＣ符号化する工程と、充填ビットに関連するビットを破棄する工程とを含む。この工程は、連続する充填ビットのグループをセグメントに挿入し、ＦＥＣ入力ブロックを形成する工程と、グループの長さは７の倍数であることと、ＦＥＣ入力ブロックをＦＥＣ符号化する工程と、充填ビットに関連するビットを破棄する工程とを含んでもよい。充填ビットを破棄する工程は、充填ビットに相当するシステマティックビットのグループを破棄する工程と、要素符号器１の出力にて充填ビットのグループに相当するパリティビットを破棄する工程とを含む。ここで、要素符号器はテイルバイティングターボ符号器においてインタリーブすることなくＦＥＣ入力ブロックを取得する。

図７は、図２の受信機の動作を示すフローチャートである。論理フローは工程７０１にて開始する。セグメントのサイズ、セグメント数、各セグメントをターボ復号するために用いられるＦＥＣブロックサイズ、および充填ビット数は、論理回路２１３およびテーブル２１５を用いて決定される。上述のように、本発明の第１の実施形態では、ＦＥＣブロックサイズＫ_Ｉは、テーブル２１５にある不連続なＦＥＣブロックサイズのグループから決定される。ここで、テーブル２１５における利用可能な不連続なＦＥＣブロックサイズはＫ_ｍｉｎとＫ_ｍａｘとの間であり、Ｋ_ｍｉｎ≦Ｋ_Ｉ＜Ｋ_ｍａｘである。上述のように、Ｋ_ＩはＸに基づく。Ｘは受信される信号ベクトルから論理回路２１３によって決定される。次いで、論理回路２１３は、Ｋ_Ｉ＝^┌Ｘ／Ｃ^┐＋δおよびＣ＝^┌Ｘ／Ｋ_ｍａｘ ^┐を決定する。本発明の第２の実施形態では、ＦＥＣブロックサイズＫ_Ｉ，Ｋ_Ｉ−１が決定される。ここで、Ｋ_Ｉ＝^┌Ｘ／Ｃ^┐＋δである。

工程７０３にて、受信される信号ベクトルは、符号ブロックデセグメンテーション回路２０２を通過する。符号ブロックデセグメンテーション回路２０２は、受信される信号ベクトルの各部分を関連するＣ個のセグメントにしたがって編成する。工程７０５にて、充填処理回路２０４は、充填ビットの位置についての知識を用いて、例えば、充填ビットに相当するＬＬＲを大きく設定することによって、ターボ復号器２０６に利益を与える。工程７０７にて、Ｃ個のセグメントの各々が復号される。ターボ復号後、回路２０８は充填ビットを破棄し、セグメントの推定を取得する（工程７０９）。符号ブロックアセンブラ２１１は、回路２０８から得られたセグメントの推定を適切に収集、配置することによって、推定されるトランスポートを組み立てる（工程７１１）。

送信機のブロック図。 受信機のブロック図。 図１のターボ符号器のブロック図。 送信機側のトランスポートブロック形成器のブロック図。 受信機側のトランスポートブロックアセンブラのブロック図。 図１の送信機の動作を示すフローチャート。 図２の受信機の動作を示すフローチャート。

符号の説明

１０２…符号ブロック区分回路、１０３…充填回路、１０４…符号化回路、１０６，２１３…論理回路、１０８…送信回路。

Claims (11)

1. 送信機を動作させる方法であって、
   長さＸの連結トランスポートブロックを受信するブロック受信工程と、
   利用可能な不連続なＦＥＣブロックサイズのグループから利用可能な２つのＦＥＣブロックサイズＫ _Ｉ−１ 及びＫ_Ｉを決定するブロックサイズ決定工程であって、利用可能な不連続なＦＥＣブロックサイズはＫ_ｍｉｎとＫ_ｍａｘとの間であり、Ｋ _ｍｉｎ ≦Ｋ _Ｉ−１ ＜Ｋ _ｍａｘ ，Ｋ_ｍｉｎ≦Ｋ_Ｉ≦Ｋ_ｍａｘであり、これに加えてＫ _Ｉ−１ 及びＫ_ＩはＸに基づく、前記ブロックサイズ決定工程と、
   長さＸの連結トランスポートブロックをＫ _Ｉ−１ 又はＫ_Ｉとほぼ等しいサイズのＣ個のセグメントへと区分するブロック区分工程と、
   ＦＥＣブロックサイズＫ _Ｉ−１ 又はＫ_Ｉを用いてＣ個のセグメントの各々に対するＦＥＣ符号語を決定する符号語決定工程と、
   チャネルを通じてＣ個のＦＥＣ符号語を送信する符号語送信工程と、からなり、ここで、
   

   

   であり、Ｃ _Ｉ−１ ，Ｃ _Ｉ は、それぞれＦＥＣブロックサイズＫ _Ｉ−１ ，Ｋ _Ｉ を用いて符号化されるセグメント数であり、Ｋ _Ｉ は ^┌ Ｘ／Ｃ ^┐ 以上の利用可能なＦＥＣブロックサイズのうちの最小のサイズであり、Ｄ _Ｉ は、隣接したインタリーバサイズＫ _Ｉ−１ ，Ｋ _Ｉ の間の差を表す、方法。
2. １つ以上のセグメントに充填ビットを挿入して、ＦＥＣ入力ブロックを形成する工程を更に含む請求項１に記載の方法。
3. 前記符号語決定工程は、
   セグメントに充填ビットを挿入して、ＦＥＣ入力ブロックを形成する工程と、
   ＦＥＣ入力ブロックをＦＥＣ符号化する工程と、
   充填ビットに関連するビットを破棄する工程と、を含む請求項１に記載の方法。
4. 前記符号語決定工程は、ＦＥＣブロックサイズＫ _Ｉ−１ 及びＫ _Ｉ の両方を用いてＣ個のセグメントの各々に対するＦＥＣ符号語を決定する請求項１に記載の方法。
5. 前記符号語決定工程は、
   連続する充填ビットのグループであってその長さが７の倍数であるグループをセグメントに挿入して、ＦＥＣ入力ブロックを形成する工程と、
   ＦＥＣ入力ブロックをＦＥＣ符号化する工程と、
   充填ビットに関連するビットを破棄する工程と、を含む請求項１に記載の方法。
6. 前記ビットを破棄する工程は、
   充填ビットに相当するシステマティックビットのグループを破棄する工程と、
   要素符号器１の出力にて充填ビットのグループに相当するパリティビットを破棄する工程であって、要素符号器はテイルバイティングターボ符号器においてインタリーブすることなくＦＥＣ入力ブロックを取得する、前記パリティビットを破棄する工程と、を含む請求項５に記載の方法。
7. 長さＸの連結トランスポートブロックを受信する受信回路と、
   利用可能な不連続なＦＥＣブロックサイズのグループから利用可能な２つのＦＥＣブロックサイズＫ _Ｉ−１ 及びＫ_Ｉを決定する論理回路であって、利用可能な不連続なＦＥＣブロックサイズはＫ_ｍｉｎとＫ_ｍａｘとの間であり、Ｋ _ｍｉｎ ≦Ｋ _Ｉ−１ ＜Ｋ _ｍａｘ ，Ｋ_ｍｉｎ≦Ｋ_Ｉ≦Ｋ_ｍａｘであり、これに加えてＫ _Ｉ−１ 及びＫ_ＩはＸに基づく、前記論理回路と、
   長さＸの連結トランスポートブロックをＫ _Ｉ−１ 又はＫ_Ｉとほぼ等しいサイズのＣ個のセグメントへと区分する符号ブロック区分回路と、
   ＦＥＣブロックサイズＫ _Ｉ−１ 又はＫ_Ｉを用いてＣ個のセグメントの各々に対するＦＥＣ符号語を決定する符号化回路と、
   チャネルを通じてＣ個のＦＥＣ符号語を送信する送信回路と、からなり、ここで、
   

   

   であり、Ｃ _Ｉ−１ ，Ｃ _Ｉ は、それぞれＦＥＣブロックサイズＫ _Ｉ−１ ，Ｋ _Ｉ を用いて符号化されるセグメント数であり、Ｋ _Ｉ は ^┌ Ｘ／Ｃ ^┐ 以上の利用可能なＦＥＣブロックサイズのうちの最小のサイズであり、Ｄ _Ｉ は、隣接したインタリーバサイズＫ _Ｉ−１ ，Ｋ _Ｉ の間の差を表す、装置。
8. １つ以上のセグメントに充填ビットを挿入して、ＦＥＣ入力ブロックを形成する充填回路を含む請求項７に記載の装置。
9. 前記符号化回路は、ＦＥＣブロックサイズＫ _Ｉ−１ 及びＫ _Ｉ の両方を用いてＣ個のセグメントの各々に対するＦＥＣ符号語を決定する請求項７に記載の装置。
10. 送信機を動作させる方法であって、
    長さＸの連結トランスポートブロックを受信するブロック受信工程と、
    利用可能な不連続なＦＥＣブロックサイズのグループから利用可能なＦＥＣブロックサイズＫ _Ｉ を決定するブロックサイズ決定工程であって、利用可能な不連続なＦＥＣブロックサイズはＫ _ｍｉｎ とＫ _ｍａｘ との間であり、Ｋ _ｍｉｎ ≦Ｋ _Ｉ ＜Ｋ _ｍａｘ であり、これに加えてＫ _Ｉ はＸに基づく、前記ブロックサイズ決定工程と、
    長さＸの連結トランスポートブロックをＫ _Ｉ とほぼ等しいサイズのＣ個のセグメントへと区分するブロック区分工程と、
    ＦＥＣブロックサイズＫ _Ｉ を用いてＣ個のセグメントの各々に対するＦＥＣ符号語を決定する符号語決定工程と、
    チャネルを通じてＣ個のＦＥＣ符号語を送信する符号語送信工程と、からなり、
    前記符号語決定工程が、
    連続する充填ビットのグループであってその長さが７の倍数であるグループをセグメントに挿入して、ＦＥＣ入力ブロックを形成する工程と、
    ＦＥＣ入力ブロックをＦＥＣ符号化する工程と、
    充填ビットに関連するビットを破棄する工程と、
    を含む、方法。
11. 長さＸの連結トランスポートブロックを受信する受信回路と、
    利用可能な不連続なＦＥＣブロックサイズのグループから利用可能なＦＥＣブロックサイズＫ _Ｉ を決定する論理回路であって、利用可能な不連続なＦＥＣブロックサイズはＫ _ｍｉｎ とＫ _ｍａｘ との間であり、Ｋ _ｍｉｎ ≦Ｋ _Ｉ ＜Ｋ _ｍａｘ であり、これに加えてＫ _Ｉ はＸに基づく、前記論理回路と、
    長さＸの連結トランスポートブロックをＫ _Ｉ とほぼ等しいサイズのＣ個のセグメントへと区分する符号ブロック区分回路と、
    ＦＥＣブロックサイズＫ _Ｉ を用いてＣ個のセグメントの各々に対するＦＥＣ符号語を決定する符号化回路と、
    チャネルを通じてＣ個のＦＥＣ符号語を送信する送信回路と、からなり、
    前記符号ブロック区分回路が、
    連続する充填ビットのグループであってその長さが７の倍数であるグループをセグメントに挿入して、ＦＥＣ入力ブロックを形成し、
    ＦＥＣ入力ブロックをＦＥＣ符号化し、
    充填ビットに関連するビットを破棄する、
    ように構成される、装置。

Images