JP4731191B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP4731191B2
JP4731191B2 JP2005093001A JP2005093001A JP4731191B2 JP 4731191 B2 JP4731191 B2 JP 4731191B2 JP 2005093001 A JP2005093001 A JP 2005093001A JP 2005093001 A JP2005093001 A JP 2005093001A JP 4731191 B2 JP4731191 B2 JP 4731191B2
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
semiconductor element
wafer
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005093001A
Other languages
English (en)
Other versions
JP2006278552A (ja
Inventor
則雄 深澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2005093001A priority Critical patent/JP4731191B2/ja
Priority to US11/209,791 priority patent/US7586185B2/en
Publication of JP2006278552A publication Critical patent/JP2006278552A/ja
Priority to US12/458,995 priority patent/US20090291515A1/en
Application granted granted Critical
Publication of JP4731191B2 publication Critical patent/JP4731191B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06VIMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12Fingerprints or palmprints
    • G06V40/13Sensors therefor
    • G06V40/1329Protecting the fingerprint sensor against damage caused by the finger
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04Apparatus for manufacture or treatment
    • H10P72/0441Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7402Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00Marks applied to devices, e.g. for alignment or identification
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/0198Manufacture or treatment batch processes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/01Manufacture or treatment
    • H10W74/014Manufacture or treatment using batch processing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7416Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7422Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/20Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00Marks applied to devices, e.g. for alignment or identification
    • H10W46/101Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00Marks applied to devices, e.g. for alignment or identification
    • H10W46/501Marks applied to devices, e.g. for alignment or identification for use before dicing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00Marks applied to devices, e.g. for alignment or identification
    • H10W46/601Marks applied to devices, e.g. for alignment or identification for use after dicing
    • H10W46/603Formed on wafers or substrates before dicing and remaining on chips after dicing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65Shapes or dispositions of interconnections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65Shapes or dispositions of interconnections
    • H10W70/654Top-view layouts
    • H10W70/656Fan-in layouts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251Changing the shapes of bumps
    • H10W72/01255Changing the shapes of bumps by using masks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/013Manufacture or treatment of die-attach connectors
    • H10W72/01331Manufacture or treatment of die-attach connectors using blanket deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07231Techniques
    • H10W72/07234Using a reflow oven
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07231Techniques
    • H10W72/07236Soldering or alloying
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241Dispositions, e.g. layouts
    • H10W72/242Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241Dispositions, e.g. layouts
    • H10W72/244Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251Materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29Bond pads specially adapted therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/921Structures or relative sizes of bond pads
    • H10W72/922Bond pads being integral with underlying chip-level interconnections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/921Structures or relative sizes of bond pads
    • H10W72/922Bond pads being integral with underlying chip-level interconnections
    • H10W72/9223Bond pads being integral with underlying chip-level interconnections with redistribution layers [RDL]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/921Structures or relative sizes of bond pads
    • H10W72/923Bond pads having multiple stacked layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/941Dispositions of bond pads
    • H10W72/942Dispositions of bond pads relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/941Dispositions of bond pads
    • H10W72/944Dispositions of multiple bond pads
    • H10W72/9445Top-view layouts, e.g. mirror arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/951Materials of bond pads
    • H10W72/952Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/142Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations exposing the passive side of the semiconductor body
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)

Description

本発明は半導体装置及びその製造方法に係わり、特に、小型の指紋センサ等に用いられる半導体装置及びその製造方法に関する。
近年、指紋による個人確認を可能とする指紋センサが普及しつつある。指紋センサは携帯端末や携帯電話などの小型の電子機器に用いられるため、指紋センサ用半導体装置には、実装面積の縮小化が求められている。また、指紋センサでは、人間の指で直接半導体装置に接触して指紋を認識させるため、指紋センサ用半導体装置には高い実装信頼性が求められている。さらに、指紋センサは、携帯端末、携帯電話等の民生用の電子機器に使用されることが多く、指紋センサ用半導体装置には低コスト化が求められている。
従来の指紋センサ用半導体装置は、他用途で使用されている半導体装置と同様に、半導体素子とインターポーザ(再配線層又は際配線基板)とを組合せてパッケージングすることで半導体装置として形成される。しかし、そのような従来のパッケージングでは、インターポーザを使用しているため、半導体装置の実装面積が半導体素子よりも大きくなる。また、チップ毎の組立、半導体装置毎のテストを行なっているため、組立製造コストを低減することが難しい。
図1は従来の指紋センサ用半導体装置の断面図である。半導体素子1は、インターポーザ2に搭載され、ワイヤボンディング等のワイヤ3によりインターポーザ2に電気的に接続される。半導体素子1は、センサ面1bとなる半導体素子1の表面の一部分が露出した状態で封止樹脂4により封止されてパッケージングされる。インターポーザ2は多層配線基板であり、半導体素子1が搭載された面の反対側に、外部接続端子としてはんだボール5が設けられる。
パッケージングされた指紋センサ用半導体装置は、図2に示すように、組み込まれる機器の内部基板7にはんだボール5を用いて実装される。指紋センサ用半導体装置が実装された内部基板7は、機器内部からセンサ面1bとなる素子表面が外部に露出した状態で、機器の筐体6内に組み込まれる。
従来の指紋センサ用半導体装置が、下記特許文献1及び特許文献2に記載されている。
特開2002−150256号公報 特開2004−319678号公報
上述の従来の指紋センサ用半導体装置では、インターポーザ2を使用しているので、半導体素子1とインターポーザ2との接続部(ワイヤボンディングを施す部分)が必要となる。したがって、接続部を設ける分だけ、指紋センサ用半導体装置の面積は半導体素子1よりも大きくなり、実装面積の低減の妨げとなる。
指紋センサ用半導体装置の組立においては、半導体素子1毎にインターポーザ2との接続が行なわれる。半導体装置としてのテストにおいても、半導体装置毎にテストが実施される。したがって、指紋センサ用半導体装置の製造において、組立及びテスト工程は、半導体素子1毎の処理となり、半導体素子1の数だけ同じ処理を行なうこととなり、処理効率が低い。
実装信頼性面においては、半導体装置を機器の内部基板に実装する際、はんだボール5などの外部接続端子を内部基板に接続して実装しているが、半導体装置のはんだボール接続は、インターポーザ2の平坦な端子に接続されているため、接続面積の大きさによりその実装強度が決定されてしまう。実装強度の向上を目的として接続面積を大きくするためには、インターポーザ2の端子面積を大きくすればよい。しかし、端子面積を増大することは、インターポーザ2の面積を低減するよりは、むしろインターポーザ2の面積を更に大きくすることとなる。すなわち、インターポーザ2の端子面積を増大することは、指紋センサ用半導体装置の面積を増大し、実装面積の縮小化の妨げとなる。
本発明は上述の問題に鑑みなされたものであり、指紋センサ用半導体装置の実装面積を縮小化し、組立、テスト工程の処理能力を向上させて製造コストを削減し、実装信頼性を向上させることを目的とする。
上述の目的を達成するために、本発明によれば、所定の機能を提供する機能面を有する半導体装置であって、電極が形成された回路形成面と該回路形成面の反対側の背面とを有し、該回路形成面の一部が前記機能面として機能する半導体素子と、前記回路形成面に設けられた電極と、前記回路形成面の前記機能面以外を覆う絶縁層と、該絶縁層上に形成され、前記回路形成面の前記電極に接続された第1の配線と、前記絶縁層と前記第1の配線とを覆う第1の封止樹脂と、前記半導体素子の前記背面上に形成された第2の配線と、前記第2の配線を覆う第2の封止樹脂と、前記半導体素子の前記回路形成面と前記背面との間を貫通して延在し、前記第1の配線と前記第2の配線とを電気的に接続する接続部と、前記第2の配線に接続され、該第2の封止樹脂の表面から突出し、前記半導体素子の前記背面側で前記半導体装置の外部に露出した外部接続端子とを有し、前記半導体素子の側面は、前記第1の封止樹脂に覆われた前記回路形成面側の第1の傾斜面と、前記第2の封止樹脂に覆われた前記背面側の第2の傾斜面と、前記第1及び第2の傾斜面の間に位置し前記第1及び第2の封止樹脂のいずれにも覆われない露出面とを有することを特徴とする半導体装置が提供される。
本発明によれば、半導体素子を貫通した導電部材よりなる接続部を設けることで、表側の電極を裏側の配線に電気的に接続し、表側の電極と裏側の外部接続端子とを電気的に接続している。したがって、半導体素子の外形より突出する部分が不要であり、半導体装置10の外形は半導体素子の外形に等しくなる。これにより、半導体装置が占める面積(実装面積)が低減され、実質的にとり得る最小の面積となる。
また、外部接続端子の先端が封止樹脂から突出している場合、実装時の接合面積が増大し(突出した部分の側面も接合面積となる)、実装信頼性が向上する。
以下、本発明の実施の形態について図面を参照しながら説明する。
まず、本発明の第1実施例による指紋センサ用半導体装置について、図3を参照しながら説明する。図3は本発明の第1実施例による指紋センサ用半導体装置の断面図である。
図3に示す指紋センサ用半導体装置10は、電極11aを有する半導体素子11と、電極11aの反対側で半導体素子11上に形成された外部接続端子12と、外部接続端子12側に設けられた封止樹脂13Bと、センサ面11b側に設けられた封止樹脂13Aとを有する。なお、センサ面11bは、人間の指が接触しながら移動することで、指紋のパターンを認識するためのセンサ機能を提供する機能面として機能する。
半導体素子11の電極11a及びセンサ面11bは、半導体素子11の回路形成面(以下、表面とも称する)に形成されるため、同じ面に設けられている。電極11aはセンサ面11bの周囲に配置される。
半導体素子11の背面(センサ面11bの反対側の面であり、裏面とも称する)には、配線(再配線とも称する)14が施され、配線14上に外部接続端子12が形成されている。
このように、半導体素子11の電極11aは半導体装置11の表面に形成され、外部接続端子12は半導体素子11の裏面に設けられるため、電極11aと外部接続端子12を電気的に接続する必要がある。本実施例では、半導体素子11の周囲部分において、半導体素子11の表面から裏面へ貫通して延在する接続部15を設けて、電極11aと外部接続端子12とを電気的に接続している。接続部15は、半導体素子11にスルーホールを形成して、その中に金属などの導電材を充填することにより形成される。
外部接続端子12は円柱状の電極であり、その先端面は保護金属層12aで覆われている。半導体素子11の裏面側は、封止樹脂13Bにより覆われており、封止樹脂13Bの表面から外部接続端子12の保護金属層12aが設けられた部分が僅かに突出している。
一方、半導体素子11の表面側は、センサ面11bを残して、封止樹脂13Aにより覆われている。すなわち、センサ面11bの周囲に配置された電極11a及び接続部15の端部は封止樹脂13Aにより封止されている。
なお、半導体素子11の裏面には絶縁層16が形成され、配線14は絶縁層16の上に形成されている。
本実施例では、半導体素子11を貫通した導電部材よりなる接続部15を設けることで、表側の電極11aを裏側の配線14に電気的に接続し、表側の電極11aと裏側の外部接続端子12とを電気的に接続している。したがって、半導体素子11の外形より突出する部分が不要であり、指紋センサ用半導体装置10の外形は、半導体素子11の外形に等しくなる。これにより、指紋センサ用半導体装置10が占める面積(実装面積)が低減され、実質的にとり得る最小の面積となる。
また、外部接続端子12の先端が封止樹脂13Bから突出しているため、実装時の接合面積が増大し(突出した部分の側面も接合面積となる)、実装信頼性が向上する。
次に、半導体素子11の電極11aと外部接続端子12とを電気的に接続する構造を形成する工程について説明する。図4は電極11aと外部接続端子12とを電気的に接続する構造を形成する工程を示す図である。なお、図4に示す半導体素子11の一部は、図3に示す半導体素子11とは上下が反対となっている。また、以下に説明する工程は、半導体装置の製造工程で一般的に行われている技術を用いて行なうことができ、ここでは工程の概要のみを説明する。
まず、図4(A)に示すように、シリコン基板から形成された半導体素子11の電極11aの近傍にスルーホールを形成し、電解銅(Cu)めっきによりスルーホール内に銅を充填すると共に、スルーホールと電極11aとを銅めっきにより接続する。スルーホール内に充填された銅が、図3における接続部15に相当する。
なお、半導体素子11(あるいはシリコンウェハ)の表面及び裏面には、不動態化膜及び絶縁膜(PSG/SiN)が形成されており、その上にポリイミド樹脂等よりなる絶縁カバー膜が形成されている。図3における絶縁層16はこれら不動態化膜及び絶縁膜及び絶縁カバー膜を含むものとする。スルーホールはこの絶縁層16も貫通して形成され、電極11a上の絶縁層16も除去されて、スルーホールと同様に電解銅めっきにより銅が充填される。
次に、図4(B)に示すように、半導体素子11の裏面側全体に密着金属層21及び配線下地金属層22を形成する。密着金属層21及び配線下地金属層22は、銅をスパッタや蒸着等により絶縁層16上に堆積させたもので、電解銅めっきを施すための電極となる部分である。
そして、図4(C)に示すように、配線用レジスト23を配線下地金属層22の上に形成してから、配線14となる部分の配線用レジスト23を除去し、配線用レジスト23を除去した部分に電解銅めっきにより配線14を形成する。
その後、図4(D)に示すように、配線レジスト23を除去してから外部端子用レジスト24を形成し、外部端子に相当する部分の外部端子用レジスト24を除去し配線14の一部を露出させ、その上に電解銅めっきにより銅を堆積させて外部接続端子12を形成する。そして、外部端子用レジスト24が残っている状態で、保護金属層12aを外部接続端子12の露出表面上に形成する。
保護金属層12aは、例えばニッケル(Ni)の上に金(Au)を被覆した2層構造が一般的である。また、外部端子用レジスト24としてフォトレジストを用いることが一般的である。
続いて、図4(E)に示すように、外部端子用レジスト24を除去し、露出した配線下地金属層22及びその下の密着金属層21をエッチングにより除去する。
以上の処理で、半導体素子11の表側の電極11aと裏側に形成された外部接続端子12とが接続部15により電気的に接続された構造が形成される。
以上の工程で外部接続端子12を形成することにより、インターポーザを使用せずに指紋センサ用半導体装置10を形成することができ、半導体素子11と同じサイズの指紋センサ用半導体装置10を形成することができる。したがって、指紋センサ用半導体装置10の実装面積を縮小化することができる。
上述の指紋センサ用半導体装置10は、機器に組み込まれる前に、基板実装用の接合部材が外部接続端子12に設けられる。図5に示す例では、外部接続端子12にはんだボール18が設けられている。また、図6に示す例では、外部接続端子12にはんだがコーティングされてはんだコート19が形成されている。
指紋センサ用半導体装置10を基板に実装する際は、はんだボール18やはんだコート19がはんだリフローにより溶融されてから固化することで、外部接続端子12が基板の端子に接合される。この際、外部接続端子12が封止樹脂13Bから突出した部分の側面にもはんだが固着するため、側面の面積だけ接合面積が増大したこととなり、実装信頼性が向上する。
次に、本発明の第2実施例による指紋センサ用半導体装置について、図7を参照しながら説明する。図7は本発明の第2実施例による指紋センサ用半導体装置の断面図である。図7において、図3に示す構成部品と同等な部品には同じ符号を付す。
図7に示す指紋センサ用半導体装置10Aは、電極11aを有する半導体素子11と、電極11aの反対側で半導体素子11上に形成された外部接続端子部17と、外部接続端子部17側に設けられた封止樹脂13Bと、センサ面11b側に設けられた封止樹脂13Aとを有する。
半導体素子11の電極11a及びセンサ面11bは、半導体素子11の回路形成面(以下、表面とも称する)に形成されるため、同じ面に設けられている。電極11aはセンサ面11bの周囲に配置される。
半導体素子11の背面(センサ面11bの反対側の面であり、裏面とも称する)には、配線(再配線とも称する)14が施され、配線14上に外部接続端子部17が形成されている。外部接続端子部17は、実質的に外部配線端子となる部分であるが、配線14と一体的に形成される場合もあるので、外部接続端子部と称する。
このように、半導体素子11の電極11aは半導体装置11の表面に形成され、外部接続端子部17は半導体素子11の裏面に設けられるため、電極11aと外部接続端子部17を電気的に接続する必要がある。本実施例では、半導体素子11の周囲部分において、半導体素子の表面から裏面へ貫通して延在する接続部15を設けて、電極11aと外部接続端子部17とを電気的に接続している。接続部15は、半導体素子11にスルーホールを形成して、その中に金属などの導電部材を充填することにより形成される。
本実施例では、外部接続端子部17は、保護金属層が設けられた配線14の一部に相当する。半導体素子11の裏面側は、封止樹脂13Bにより覆われているが、外部接続端子部17の部分のみ封止樹脂13Bは設けられていない。すなわち、封止樹脂13Bに開口が設けられ、その中で外部接続端子部17が露出している。
一方、半導体素子11の表面側は、センサ面11bを残して、封止樹脂13Aにより覆われている。すなわち、センサ面11bの周囲に配置された電極11a及び接続部15の端部は封止樹脂13Aにより封止されている。
なお、半導体素子11の裏面には絶縁層16が形成され、配線14は絶縁層16の上に形成されている。
本実施例では、半導体素子11を貫通した接続部15を設けて、表側の電極11aを裏側の配線14に電気的に接続することで、表側の電極11aと裏側の外部接続端子部17とを電気的に接続している。したがって、半導体素子11の外形より突出する部分が不要であり、指紋センサ用半導体装置10Aの外形は、半導体素子11の外形に等しくなる。これにより、指紋センサ用半導体装置10Aが占める面積(実装面積)が低減され、実質的にとり得る最小の面積となる。また、外部接続端子が配線14とは別個に形成されていないため、製造コストを低減することができる。更に、配線14をスパッタ金属膜のみで形成することで、更なる低コスト化が可能となる。
次に、半導体素子11の電極11aと外部接続端子部17とを電気的に接続する構造を形成する工程について説明する。図8は電極11aと外部接続端子部17とを電気的に接続する構造を形成する工程を示す図である。なお、図8に示す半導体素子11の一部は、図7に示す半導体素子11とは上下が反対となっている。また、以下に説明する工程は、半導体装置の製造工程で一般的に行われている技術を用いて行なうことができ、ここでは工程の概要のみを説明する。
ここで、図8(A)〜図8(C)に示す工程は、上述の図4(A)〜図4(C)に示す工程と同じであり、説明を省略する。
図8(C)に示す工程が終了する、次に、図8(D)に示すように、配線用レジスト23を除去して、配線14を露出させる。配線14は外部接続端子部17に相当する部分を含んでいる。
続いて、図8(E)に示すように、配線14を外部接続端子部用レジスト25で覆い、
外部接続端子部17に相当する部分だけ外部接続端子部用レジスト25を除去して開口を形成してから、開口内で露出した配線14の上に保護金属層17aを形成する。保護金属層17aは例えば、ニッケル(Ni)めっきと金(Au)めっきの2層構造である。
次に、外部接続端子部用レジスト25を全て除去してから、露出した配線下地金属層22及びその下の密着金属層21をエッチングにより除去する。配線14の上に保護金属層17aが設けられた部分が外部接続端子部17となる。ただし、保護金属層17aが不要な場合は、図8(E)に示す工程は省略され、封止樹脂13Bから露出された配線14の一部が外部接続端子部17となる。
以上の処理で、半導体素子11の表側の電極11aと裏側に形成された外部接続端子部17とが接続部15により電気的に接続された構造が形成される。
以上の工程で外部接続端子部17を形成することにより、インターポーザを使用せずに指紋センサ用半導体装置10Aを形成することができ、半導体素子11と同じサイズの指紋センサ用半導体装置10Aを形成することができる。したがって、指紋センサ用半導体装置10Aの実装面積を縮小化することができる。
上述の指紋センサ用半導体装置10Aは、機器に組み込まれる前に、基板実装用の接合部材が外部接続端子部17に設けられる。図9に示す例では、外部接続端子部17にはんだボール18が設けられている。また、図10に示す例では、外部接続端子部17にはんだがコーティングされてはんだコート19が形成されている。
指紋センサ用半導体装置10を基板に実装する際は、はんだボール18やはんだコート19がはんだリフローにより溶融されてから固化することで、外部接続端子12が基板の端子に接合される。
さらに、図11に示す例では外部接続端子部17に突状端子20が設けられている。突状端子20は、例えばワイヤボンディングで形成されるスタッドバンプ等である。突状端子20は、例えば導電性接着剤等で基板の端子に接続される。
上述の実施例による指紋センサ用半導体装置10,10Aは、一枚のシリコンウェハに複数個まとめて形成した後で、各々を個片化することで効率的に製造することができる。以下に、指紋センサ用半導体装置(以下簡略化して半導体装置と称する)をウェハ状態でまとめて製造する際の利点について説明する。なお、以下の説明では、図3に示す指紋センサ用半導体装置10の製造を例にとって説明する。
図12は側面も封止樹脂で覆われた半導体装置10の断面図である。図12に示す半導体装置10は、半導体素子11の側面(外周面)に表面側からと裏面側から続く傾斜面が形成され、表面側から続く傾斜面11cは上側の封止樹脂13Aにより覆われ、裏面から続く傾斜面11dは下側の封止樹脂13Bにより覆われている。
このように、側面まで樹脂封止することにより、樹脂封止13A,13Bと半導体素子11との境目が、外部からの衝撃等のストレスから保護され、半導体素子11のカケや割れが防止される。また、封止樹脂13A,13Bと半導体素子11との密着面積が増加するので、樹脂密着強度が向上し、半導体装置10の信頼性が向上する。
なお、図12に示す例では、半導体素子11の表面側と裏面側の両方から続く傾斜面11c、11dが設けられているが、必ずしも両側に傾斜面を設ける必要はなく、いずれか一方側からの傾斜面だけであってもよい。
ここで、上述の傾斜面11cの形成方法について、図13を参照しながら説明する。半導体装置10はウェハ(基板)状態で複数個を一括して製造するものとする。ウェハ状態で半導体装置10を製造する場合、ウェハをダイシングにより切断することにより、ウェハ上で繋がった各半導体装置10を個片化する。この際に、半導体素子11を樹脂封止する前に、図13(A)〜図13(C)に示すように、切断するために用いるダイシングブレードよりも幅の広いダイシングブレード26を使用して、ハーフカットを施す。ダイシングブレード26の先端をV字状としておくことで、半導体素子11に傾斜面11cが形成される。図13の例では、ダイシングラインの両側に半導体素子11が形成されおり、V字状のダイシングブレード26によりV溝を形成することで、両側の半導体素子11に同時に傾斜面11cが形成される。
傾斜面11cが形成された後、図13(D)に示すように、ウェハ全体を一括して樹脂封止し、封止樹脂13Aを半導体素子11上に設ける。この際、ハーフカットで形成されたV溝にも封止樹脂が充填される。
樹脂封止した後、図13(E)〜図13(G)に示すようにハーフカット用のダイシングブレード26より幅の小さなダイシングブレード27を用いてダイシングラインに沿ってウェハを切断することで、傾斜面11cが封止樹脂13Aで覆われた半導体装置10が個片化される。言い換えれば、ダイシングで削り取られる幅より大きな幅を有する溝をハーフカットにより形成して、半導体素子11の側面にも封止樹脂が形成されるようにしている。
以上のように、ウェハ状態において、V溝を形成することで、半導体素子11に容易に傾斜面を形成することができ、側面の一部が封止樹脂で覆われた半導体装置10を容易に形成することができる。
なお、ハーフカット用のダイシングブレード26の形状を変更してV溝の形状を変更することで、半導体素子の側面の封止形状を変更することができる。
次に、半導体素子の表側と裏側で異なる種類の封止樹脂を用いる場合について、図14及び図15を参照しながら説明する。
図14は図3に示す半導体装置10において、表側(センサ面側)の封止樹脂13Aと裏側(実装面側)の封止樹脂13Bとを異なる種類(異なる特性)の樹脂で形成した例を示す断面図である。
図14に示す例では、センサ面、実装面ともに圧縮成型により封止樹脂成13A,13Bを成形する。この場合、樹脂の種類としては例えばモールド可能なエポキシ樹脂が選定されるが、実装面側に用いる封止樹脂13Bとして、
センサ面側に用いる封止樹脂13Aよりも線膨張係数αの大きな樹脂を選定する。したがって、センサ面側に対してはセンサ面とマッチングの良い樹脂(αが小さい)を選定することで環境ストレスなどによる樹脂ハガレ等を防止し、実装面側に対しては実装基板に近い(αが大きい)樹脂の選定することで実装環境ストレス耐性を向上させることができる。
図15は図7に示す半導体装置10Aにおいて、表側(センサ面側)の封止樹脂13Aと裏側(実装面側)の封止樹脂13Bとを異なる種類(異なる特性)の樹脂で形成した例を示す断面図である。
図15に示す例では、センサ面側に圧縮成型により封止樹脂13Aを成形し、実装面側には印刷やスピンコートにより液状の樹脂を塗布して封止樹脂成13Bを成形している。実装面側の封止樹脂13Bとして、感光性の樹脂、例えばポリイミドやエポキシレジスト等を用いれば、外部接続端子部を露出させるための開口部を感光性樹脂のパターニング処理により形成することができる。
また、ウェハ状態での処理において、ウェハに反りが生じるような場合、ウェハの表面側及び裏面側に異なる特性の樹脂を選択することで、反りを防止することも可能である。
次に、上述の半導体装置10をウェハ(基板)状態で一括して製造する工程について、図16を参照しながら説明する。
まず、半導体製造用基板であるウェハ上で半導体素子11を一括して形成する。次に、図16(A)に示すように、導電部となる接続部15を各半導体素子11に形成する(電極裏面移設工程)。そして、図16(B)に示すように、配線14を施してその上に外部接続端子12を形成する(再配置配線工程)。
続いて、図16(C)に示すように、ウェハの表面側及び裏面側に封止樹脂13A及び封止樹脂13Bを形成する(樹脂封止工程)。そして、図16(D)に示すように、外部接続端子12の先端にはんだボール18を設ける(端子形成工程)。
その後、図16(E)に示すように、ウェハ状態のまま各半導体装置10にコンタクタ28を接触させて各半導体装置10の電気的特性試験を行なう。
次に、図16(F)に示すように、ウェハの表面側にダイシングテープ29を貼り付けてウェハを上下逆にし、ダイシングにより切断して半導体装置10を個片化する(個片分割工程)。個片化した半導体装置10をダイシングテープ29から剥がすことにより、図16(G)に示すように、複数の半導体装置10を一括して製造することができる。
以上の工程により、ウェハサイズを統一して汎用性のある装置を使用することができ、開発費や設備投資費の低減、及び製造対応期間の短縮が可能となる。また、組立やテスト処理能力を向上させることが出来るので、コストの低減化を行うことができる。
次に、半導体素子11を樹脂封止する方法の一例について、図17乃至図22を参照しながら説明する。
まず、図17(A)に示すように、半導体素子11が形成されたウェハを圧縮成形用の金型(上型30及び下型31A,31B)内に配置する。この際、外部接続端子12を上型30に向けた状態とし、ウェハと上型30との間に弾性シート材32を配置する。樹脂材は弾性シート材32とウェハとの間に供給される。弾性シート材32は、樹脂と密着しない、例えば、フッ素系樹脂からなる弾性を持つシート材である。また、ウェハと下型31A,31Bとの間には、やはりフッ素樹脂系のシート材33が配置される。
金型を閉じて、下型31Bを上型30に向けて押圧することで、供給した樹脂を流動させ、圧縮成型を行なう。この際、下型31Bによりウェハは上型30に向けて押圧されるため、ウェハ上の外部接続端子12の先端は図18(A)に示す状態から図18(B)に示す状態となる。すなわち、外部接続端子12の先端は、弾性シート材32に食い込んだ状態となる。図18(B)に示す状態で、金型内で樹脂が流動し、圧縮成型により封止樹脂13Bが形成される。
圧縮成型が終了したら、図17(C)に示すように、金型を開いて裏面が樹脂封止されたウェハを金型から取り出す。図19は金型から取り出され状態のウェハを示す断面図である。弾性シート材32に食い込んだ部分の外部接続端子12が封止樹脂13Bから突出している。外部接続端子12の封止樹脂13Bからの突出量は、図18(B)に示すように、弾性シート材32への食い込み量Xに等しい。
なお、弾性シート材32及びシート材33は封止樹脂と密着しないシートであり、これを介在させることで、通常、金型との型離れを行うために樹脂に添加されている離型剤を使用しないで成型することができるので、高密着な樹脂層(封止樹脂)を得ることができる。また、弾性シート材32を介在させることで、金型とセンサ面との接触を防ぎ、センサ面を保護することができる。
ウェハの裏側(実装面側)の樹脂封止が終了したら、次に、ウェハの表側(センサ面側)の樹脂封止を行なう。図20はウェハの表側の樹脂封止工程を示す図である。図20(A)は金型にウェハをセットした状態を示し、図20(B)は金型を閉じて樹脂を圧縮成型している状態を示し、図20(C)は圧縮成型が終了して金型を開いた状態を示す。
裏側の樹脂封止工程と同様に、圧縮成型により封止樹脂13Aが成型される。ただし、上型30には、各半導体素子11のセンサ面11bに対応する位置に突部30aが設けられている。ウェハが金型にセットされて下型31Bにより押圧された際、突部30aは各半導体素子11のセンサ面11bに当接する。これにより、センサ面11b上には封止樹脂が流れ込まなくなり、結果としてセンサ面11bが露出した状態で樹脂封止が行なわれる。なお、ウェハと上型30及び下型31A,31Bとの間には、シート材33が配置される。
図21(A)は金型から取り出した状態のウェハの断面図である。このウェハを半導体素子11の境界部分、すなわち、ダイシングラインに沿って切断することにより、図21(B)に示すように複数の半導体装置10が個片化される。
なお、上述の樹脂封止工程は、ウェハの裏側と表側の樹脂封止を異なる工程としたが、図22に示すように、ウェハの裏面を下型31Bに向けてセンサ面11bを上型に向けてウェハを配置し、ウェハと下型31A,31Bとの間に弾性シート材32を配置し、上型30に突部30aを設けることで、ウェハの表側と裏側を一つの金型で同時に樹脂封止することができる。
また、ウェハの表側(センサ面側)の樹脂封止を、圧縮成型ではなく、印刷法により行なうこともできる。図23は印刷法により樹脂封止する工程を示す図である。
まず、図17に示す圧縮成型工程により、ウェハの裏側(実装面側)の樹脂封止を行ない封止樹脂13Bを形成しておく。次に、図23(A)に示すように、封止樹脂13Aが設けられる部分が開口している印刷マスク34を準備する。そして、図23(B)に示すように、印刷マスク34をウェハの表面上においてペースト又は液状樹脂をスキージを用いて印刷マスク34の開口に充填し、硬化させる。
そして、図23(C)に示すように、印刷マスク34をウェハから取り外すと、センサ面11bが露出した状態で封止樹脂13Aがウェハ上に残る。その後、図23(D)に示すように、外部接続端子12にはんだボール18を設けてから、ウェハをダイシングすることにより、複数の半導体装置10を得ることができる。
また、ウェハの表側(センサ面側)の封止封止を光硬化型樹脂として、パターニングマスクを用いて樹脂封止することもできる。図24は、パターニングマスクを用いてウェハのセンサ面側を樹脂封止する工程を示す図である。
まず、図17に示す圧縮成型工程により、ウェハの裏側(実装面側)の樹脂封止を行ない封止樹脂13Bを形成しておく。次に、図24(A)に示すように、ウェハと同じ大きさの開口を有するマスク35を準備する。そして、図24(B)に示すように、マスク35をウェハの表面上においてペースト又は液状の感光性樹脂をスキージを用いてマスク35の開口に充填し、図24(C)に示すようにウェハの表面全体に感光性樹脂を塗布する。
続いて、図24(D)に示すように、パターニングマスク36を介して感光性樹脂を露光させ、硬化させる。パターニングマスク36は、各半導体素子11のセンサ面11bを除く部分に光を照射できるようにパターン化されている。したがって、センサ面11bに相当する部分の感光性樹脂は硬化せず、センサ面11b以外の部分の感光性樹脂のみ硬化する。
したがって、図24(E)に示すように、硬化しなかった感光性樹脂を取り除くことによりセンサ面11bが露出し、且つ硬化した封止樹脂13Aがウェハ上に残る。その後、図24(F)に示すように、外部接続端子12にはんだボール18を設けてから、ウェハをダイシングすることにより、複数の半導体装置10を得ることができる。
また、ウェハの裏面側(実装面側)を印刷法を用いて樹脂封止することもできる。図25は印刷法を用いてウェハの裏面を樹脂封止する工程を示す図である。
まず、図20に示す圧縮成型工程により、ウェハの表側(センサ面側)の樹脂封止を行ない封止樹脂13Aを形成しておく。次に、図25(A)に示すように、封止樹脂13Bに対応するパターンの開口を有する印刷マスク37を準備する。そして、図25(B)に示すように、印刷マスク37をウェハの表面上においてペースト又は液状の樹脂をスキージを用いて印刷マスク37の開口に充填し、硬化させる。
そして、図25(C)に示すように、印刷マスク37をウェハから取り外すと、外部接続端子部17が露出した状態で封止樹脂13Bがウェハ上に残る。その後、図25(D)に示すように、外部接続端子部17にはんだボール18を設けてから、ウェハをダイシングすることにより、複数の半導体装置10Aを得ることができる。
また、ウェハの裏側(実装面側)の封止樹脂を光硬化型樹脂として、パターニングマスクを用いて樹脂封止することもできる。図26は、パターニングマスクを用いてウェハの実装面側を樹脂封止する工程を示す図である。
まず、図20に示す圧縮成型工程により、ウェハの裏側(実装面側)の樹脂封止を行ない封止樹脂13Bを形成しておく。次に、図25(A)に示すように、ウェハと同じ大きさの開口を有するマスク35を準備する。そして、図25(B)に示すように、マスク38をウェハの表面上においてペースト又は液状の感光性樹脂をスキージを用いてマスク38の開口に充填し、図25(C)に示すようにウェハの裏面全体に感光性樹脂を塗布する。
続いて、図25(D)に示すように、パターニングマスク39を介して感光性樹脂を露光させ、硬化させる。パターニングマスク39は、各半導体素子11の封止樹脂13Bを設ける部分に光を照射できるようにパターン化されている。したがって、外部接続端子部17が露出する部分に相当する感光性樹脂は硬化せず、これ以外の部分の感光性樹脂のみ硬化する。
したがって、図25(E)に示すように、硬化しなかった感光性樹脂を取り除くことにより外部接続端子部17が内部に露出した開口を有する封止樹脂13Bがウェハ上に残る。その後、図25(F)に示すように、外部接続端子部17にはんだボール18を設けてから、ウェハをダイシングすることにより、複数の半導体装置10Aを得ることができる。
また、ウェハの裏面側(実装面側)をスピンコート法を用いて樹脂封止することもできる。図27はスピンコート法を用いてウェハの裏面を樹脂封止する工程を示す図である。
まず、図20に示す圧縮成型工程により、ウェハの裏側(実装面側)の樹脂封止を行ない封止樹脂13Bを形成しておく。次に、図27(A)に示すように、液状の感光性樹脂をウェハの実装面上に滴下しながらウェハを回転し、図27(B)に示すように、感光性樹脂をウェハの裏面全体に一様な厚みで行き渡らせる。
続いて、図27(C)に示すように、パターニングマスク39を介して感光性樹脂を露光させ、硬化させる。パターニングマスク39は、各半導体素子11の封止樹脂13Bを設ける部分に光を照射できるようにパターン化されている。したがって、外部接続端子部17が露出する部分に相当する感光性樹脂は硬化せず、これ以外の部分の感光性樹脂のみ硬化する。
したがって、図27(D)に示すように、硬化しなかった感光性樹脂を取り除くことにより外部接続端子部17が内部に露出した開口を有する封止樹脂13Bがウェハ上に残る。その後、図25(E)に示すように、外部接続端子部17にはんだボール18を設けてから、ウェハをダイシングすることにより、複数の半導体装置10Aを得ることができる。
ここで、図20に示す圧縮成型において、シート材31を介して凸部30aをセンサ面11bに押し付けることでセンサ面11b上に封止樹脂が流れ込まないようにしているが、押圧の程度や、成型条件等のばらつきにより、シート材31とセンサ面11bとの間に僅かに樹脂が侵入し、その結果、図28(A)に示すように、樹脂バリ(樹脂の薄い膜)13Aaがセンサ面11bに形成されるおそれがある。
そこで、樹脂バリ13Aaを除去するために、封止樹脂13Aを圧縮成型した後で、図28(B)に示すように、ウェハのセンサ面側にプラズマを照射してアッシング処理を行なう。アッシング処理により樹脂バリ13Aaは疎化されて脆弱となり、センサ面11bへの密着力も弱まるため、簡単に除去することができる。
すなわち、図28(C)に示すように、アッシング処理した樹脂バリ13Aaをスクラブ処理(ウェハを回転させながらブラッシングと水洗処理を行なう)により除去し、図28(D)に示すように、センサ面11bを確実に露出させる。
なお、実装面側で外部接続端子12や外部接続17の上にも樹脂バリが形成されるおそれがある場合、これらの部分にも上述のアッシング処理を行なって樹脂バリを除去することができる。また、図28には一つの半導体装置の樹脂バリを除去する工程が示されているが、樹脂バリの除去はウェハ状態で行なうことが好ましい。
次に、上述のようにウェハをダイシングにより切断する際に位置検出に用いる認識マークについて説明する。
図29はセンサ面に認識マークが設けられた半導体装置10の断面図であり、図30は図29におけるセンサ面を上から見た平面図である。上述の実施例による指紋センサ用半導体装置10において、封止樹脂13Aから露出したセンサ面11bの中に、認識マーク(インデックスマーク)40が設けられる。認識マーク40は、半導体素子11の回路形成面で配線を形成する工程にいおいて、ダミーパターンとして形成される。配線が例えばアルミ配線である場合、認識マーク40もアルミで形成される。
認識マーク40は、封止樹脂13Aから露出したセンサ面11bに設けられているので、最終工程においてダイシングによりウェハを切断する際、センサ面11bを上面にしてウェハをセットして切断することで、切断位置の位置決めに用いることができる。すなわち、センサ面11bに設けられた認識マーク40を認識しながら半導体素子11の境界部分(すなわち、ダイシングライン)の位置を決定し、ダイシングを行なうことができる。
以上のように、センサ面に認識マーク40を設けることで、通常行なわれているようにダイシング時の認識マークとして使用されているセンサ面の外形位置を認識させた場合よりも、高精度でダイシングすることが可能となる。センサ面の外形は封止樹脂により画成されており、また、ウェハと金型の位置合わせにより精度が決まっており、ウェハ自体の位置と誤差が生じる場合があるためである。
図31は実装面に認識マークが設けられた半導体装置10の断面図であり、図32は図31における実装面を下から見た平面図である。上述の実施例による指紋センサ用半導体装置10において、実装面側に再配線技術により認識用マーク41が設けられている。認識マーク41の形成は、外部接続端子12や外部端子部17と同様に、再配線技術を用いて形成される。認識マーク41も、外部接続端子12や外部接続端子部17と同様に、封止樹脂13Bから露出させられている。
認識マーク41は、封止樹脂13Bから露出して設けられているので、最終工程においてダイシングによりウェハを切断する際、実装面を上面にしてウェハをセットして切断することで、切断位置の位置決めに用いることができる。すなわち、実装面に露出した認識マーク41を認識しながらダイシングラインの位置を決定し、ダイシングを行なうことができる。
以上のように、実装面に認識マーク41を設けることで、通常行なわれているように外部接続用端子に設けられたはんだボール等を認識させる場合よりも、高精度でダイシングすることが可能となる。はんだボールは、はんだを溶融して接合している。はんだボールのサイズバラツキやはんだボールの形状バラツキ、はんだボールの搭載精度の影響が切断位置に誤差を生じさせる場合があるためである。
ここで、上述の図29及び図30に示す認識マーク40は、半導体装置を個片化する際に用いられるだけでなく、図13に示す傾斜面を形成するためのV溝を形成する工程においても位置認識用として用いることができる。図32はV溝形成工程とダイシング工程の両方で、同じ認識マークを用いることを説明するための図である。
まず、図33(A)に示すように、ウェハ上において各センサ面11bに設けられた認識マーク40を画像認識してV溝を入れる位置(すなわち、半導体素子の境界部分であるダイシングライン)を決定し、図33(B)に示すように、V字状のダイシングブレードによりハーフカットを施してV溝を形成する(ハーフカットは図13を参照)。
次に、封止樹脂13Aを形成した後、個片化工程において、図33(C)に示すように、各センサ面11bに設けられた認識マーク40を再度画像認識してウェハ上でダイシングラインを決定し、図33(D)に示すようにダイシングして半導体装置10を個片化する。
以上の方法によれば、ハーフカット時とダイシング時のダイシングラインの認識を、同じ認識マーク40を用いて行なうため、ハーフカットの位置(V溝の位置)とダイシングの位置とが精度よく一致する。このため、図12に示す半導体素子11の傾斜面11cを精度良く形成することができ、半導体素子11の側部も確実に樹脂封止することができる。
上述のハーフカット時とダイシング時のダイシングラインの認識を同じ認識マークを用いる方法は、ウェハの実装面側に認識マーク41を形成した場合にも用いることができる。すなわち、ウェハ上において配線14上に設けられた認識マーク41を画像認識してV溝を入れる位置(すなわち、半導体素子の境界部分であるダイシングライン)を決定し、V字状のダイシングブレードによりハーフカットを施してV溝を形成する(ハーフカットは図13を参照)。そして、封止樹脂13Bを形成した後、個片化工程において、封止樹脂13Bから露出した認識マーク41を再度画像認識してウェハ上でダイシングラインを決定し、ダイシングして半導体装置10を個片化する。
以上説明したように、本明細書は以下の発明を開示する。
(付記1)
所定の機能を提供する機能面を有する半導体装置であって、
電極が形成された回路形成面と該回路形成面の反対側の背面とを有し、該回路形成面の一部が前記機能面として機能する半導体素子と、
該半導体素子の前記背面上に形成された配線と、
前記半導体素子の前記回路形成面と前記背面との間を貫通して延在し、前記電極と該配線とを電気的に接続する接続部と、
前記配線に接続され、前記半導体素子の前記背面側で前記半導体装置の外部に露出した外部接続端子と
を有することを特徴とする半導体装置。
(付記2)
付記1記載の半導体装置であって、
前記配線は封止樹脂により封止され、前記外部接続端子は該封止樹脂の表面から突出していることを特徴とする半導体装置。
(付記3)
付記2記載の半導体装置であって、
前記外部接続端子に、はんだボール、はんだコート、のうちいずれか一つが設けられていることを特徴とする半導体装置。
(付記4)
付記1記載の半導体装置であって、
前記配線は封止樹脂により封止され、前記外部接続端子は該封止樹脂に設けられた開口内で露出していることを特徴とする半導体装置。
(付記5)
付記4記載の半導体装置であって、
前記外部接続端子に、はんだボール、はんだコート、前記外部接続端子よりも小さい面積の突状端子、のうちいずれか一つが設けられていることを特徴とする半導体装置。
(付記6)
付記1記載の半導体装置であって、
前記半導体素子の前記回路形成面は、前記機能面が露出するように封止樹脂により封止され、該封止樹脂は前記半導体素子の側面の少なくとも一部を覆っていることを特徴とする半導体装置。
(付記7)
付記6記載の半導体装置であって、
前記半導体素子の側面は前記回路形成面に垂直な面から傾斜した傾斜面を含み、該傾斜面が前記封止樹脂により覆われていることを特徴とする半導体装置。
(付記8)
付記1記載の半導体装置であって、
前記半導体素子の前記背面に形成された前記配線は、前記外部接続用端子が露出するように封止樹脂により封止され、該封止樹脂は前記半導体素子の側面の少なくとも一部を覆っていることを特徴とする半導体装置。
(付記9)
付記8記載の半導体装置であって、
前記半導体素子の側面は前記背面に垂直な面から傾斜した傾斜面を含み、該傾斜面が前記封止樹脂により覆われていることを特徴とする半導体装置。
(付記10)
付記1記載の半導体装置であって、
前記半導体素子の前記回路形成面は、前記機能面が露出するように第1の封止樹脂により封止され、
前記半導体素子の前記背面に形成された前記配線は、前記外部接続端子が露出するように第2の封止樹脂により封止され、
前記第1の封止樹脂と前記第2の封止樹脂は、特性が異なる樹脂であることを特徴とする半導体装置。
(付記11)
付記1乃至10記載の半導体装置であって、
前記機能面に、前記半導体素子の回路形成面に形成された配線と同じ材料で形成された認識マークが設けられていることを特徴とする半導体装置。
(付記12)
付記1乃至11のうちいずれか一項記載の半導体装置であって、
前記半導体素子の前記機能面は、指紋検出用のセンサ面であることを特徴とする半導体装置。
(付記13)
電極が形成された回路形成面と該回路形成面の反対側の背面とを有し、該回路形成面の一部が所定の機能を提供する機能面として機能する半導体素子を有する、複数の半導体装置の製造方法であって
基板に整列して形成された複数の前記半導体素子の各々において、電極に電気的に接続され、前記半導体素子の前記回路形成面と前記背面との間を貫通して延在する接続部を導電部材により形成し、
前記半導体素子の各々において、該接続部に接続された配線を前記背面上に形成し、
前記半導体素子の各々において、該配線に接続された外部接続端子を形成し、
前記半導体素子を前記基板に形成された状態で、前記機能面及び前記外部接続端子が露出するように一括して樹脂封止し、
複数の前記半導体装置が基板中で形成された状態で、前記半導体装置の各々に電気的試験を施し、
前記基板を前記半導体素子の境界部分で切断して個片化することにより複数の前記半導体装置を一括して形成する
ことを特徴とする半導体装置の製造方法。
(付記14)
付記13記載の半導体装置の製造方法であって、
前記樹脂封止は金型を用いた樹脂の圧縮成型法により行ない、該金型は前記機能面に対応する位置に突出部を有しており、該金型と前記基板との間に該樹脂に対して密着しないシート在を介在させることを特徴とする半導体装置の製造方法。
(付記15)
付記13記載の半導体装置の製造方法であって、
前記樹脂封止の工程は、
前記基板に形成された複数の前記半導体素子の前記回路形成面上に、前記機能面以外の部分に相当する部分に開口を有する印刷マスクを配置し、
該印刷マスクを介して液状の樹脂を前記回路形成面に塗布し、
該液状の樹脂を硬化させてから前記前記印刷マスクを取り外す
ことを含むことを特徴とする半導体装置の製造方法。
(付記16)
付記13記載の半導体装置の製造方法であって、
前記樹脂封止の工程の後に、前記機能面及び外部接続端子の少なくとも一方に対してアッシング処理を行ない、前記樹脂封止による樹脂バリを除去することを特徴とする半導体装置の製造方法。
(付記17)
付記13記載の半導体装置の製造方法であって、
前記半導体素子の前記回路形成面に配線を形成する際に、前記機能面に該配線と同時に認識マークを形成し、
該認識マークを用いて前記境界部分を認識しながら、前記基板を切断して前記半導体装置を個片化することを特徴とする半導体装置の製造方法。
(付記18)
付記17記載の半導体装置の製造方法であって、
前記基板を切断して前記半導体装置を個片化する前に、前記認識マークを用いて前記境界部分を認識しながら、前記切断で削り取られる部分の幅より大きい幅の溝を前記境界部分に沿って形成することを特徴とする半導体装置の製造方法。
(付記19)
付記13記載の半導体装置の製造方法であって、
前記半導体素子の前記背面に前記外部接続端子を形成する際に、前記外部接続端子と同時に認識マークを形成し、
該認識マークを用いて前記境界部分を認識しながら、前記基板を切断して前記半導体装置を個片化することを特徴とする半導体装置の製造方法。
(付記20)
付記19記載の半導体装置の製造方法であって、
前記基板を切断して前記半導体装置を個片化する前に、前記認識マークを用いて前記境界部分を認識しながら、前記切断で削り取られる部分の幅より大きい幅の溝を前記境界部分に沿って形成することを特徴とする半導体装置の製造方法。
従来の指紋センサ用半導体装置の断面図である。 図1の指紋センサ用半導体装置が機器に組み込まれた状態を示す図である。 本発明の第1実施例による指紋センサ用半導体装置の断面図である。 図3に示す半導体素子の電極と外部接続端子とを電気的に接続する構造を形成する工程を示す図である。 外部接続端子にはんだボールが設けられた図3に示す指紋センサ用半導体装置の断面図である。 外部接続端子にはんだコートが設けられた図3に示す指紋センサ用半導体装置の断面図である。 本発明の第2実施例による指紋センサ用半導体装置の断面図である。 図7に示す半導体素子の電極と外部接続端子部とを電気的に接続する構造を形成する工程を示す図である。 外部接続端子部にはんだボールが設けられた図7に示す指紋センサ用半導体装置の断面図である。 外部接続端子部にはんだコートが設けられた図7に示す指紋センサ用半導体装置の断面図である。 外部接続端子部に突状端子が設けられた図7に示す指紋センサ用半導体装置の断面図である。 側面も封止樹脂で覆われた図3に示す指紋センサ用半導体装置の断面図である。 側面を樹脂封止する工程を示す図である。 図3に示す半導体装置において、センサ面側の封止樹脂と実装面側の封止樹脂とを異なる種類の樹脂で形成した例を示す断面図である。 図7に示す半導体装置において、センサ面側の封止樹脂と実装面側の封止樹脂とを異なる種類の樹脂で形成した例を示す断面図である。 図3に示す半導体装置をウェハ状態で一括して製造する工程を示す図である。 ウェハの実装面側の樹脂封止工程を示す図である。 弾性シート材の作用を説明するための図である。 金型から取り出され状態のウェハの断面図である。 ウェハのセンサ面側の樹脂封止工程を示す図である。 (A)は金型から取り出した状態のウェハの断面図であり、(B)は個片化した半導体装置の断面図である。 ウェハのセンサ面側及び実装面側を同時に樹脂封止する工程を示す図である。 ウェハのセンサ面側を印刷法を用いて樹脂封止する工程を示す図である。 パターニングマスクを用いて感光性樹脂によりウェハのセンサ面側を樹脂封止する工程を示す図である。 ウェハの実装面側を印刷法を用いて樹脂封止する工程を示す図である。 パターニングマスクを用いて感光性樹脂によりウェハの実装面側を樹脂封止する工程を示す図である。 ウェハの実装面側をスピンコートを用いて樹脂封止する工程を示す図である。 センサ面の樹脂バリを除去する工程を示す図である。 センサ面に認識マークが設けられた指紋センサ用半導体装置の断面図である。 図29におけるセンサ面の平面図である。 実装面側に認識マークが設けられた指紋センサ用半導体装置の断面図である。 図30における実装面の平面図である。 V溝形成工程とダイシング工程の両方で、同じ認識マークを用いることを説明するための図である。
符号の説明
10,10A 指紋センサ用半導体装置
11 半導体素子
11a 電極
11b センサ面
11c,11d 傾斜面
12 外部接続端子
12a 保護金属層
13A,13B 封止樹脂
14 配線
15 接続部
16 絶縁層
17 外部接続端子部
17a 保護金属層
18 はんだボール
19 はんだコート
20 突状端子
23 配線レジスト
24 外部接続端子用レジスト
26,27 ダイシングブレード
30 上型
31A,31B 下型
32 弾性シート材
33 シート材
34,37 印刷マスク
35,38 マスク
36,39 パターニングマスク
40,41 認識マーク

Claims (1)

  1. 所定の機能を提供する機能面を有する半導体装置であって、
    電極が形成された回路形成面と該回路形成面の反対側の背面とを有し、該回路形成面の一部が前記機能面として機能する半導体素子と、
    前記回路形成面に設けられた電極と、
    前記回路形成面の前記機能面以外を覆う絶縁層と、
    該絶縁層上に形成され、前記回路形成面の前記電極に接続された第1の配線と、
    前記絶縁層と前記第1の配線とを覆う第1の封止樹脂と、
    前記半導体素子の前記背面上に形成された第2の配線と、
    前記第2の配線を覆う第2の封止樹脂と、
    前記半導体素子の前記回路形成面と前記背面との間を貫通して延在し、前記第1の配線と前記第2の配線とを電気的に接続する接続部と、
    前記第2の配線に接続され、該第2の封止樹脂の表面から突出し、前記半導体素子の前記背面側で前記半導体装置の外部に露出した外部接続端子と
    を有し、
    前記半導体素子の側面は、前記第1の封止樹脂に覆われた前記回路形成面側の第1の傾斜面と、前記第2の封止樹脂に覆われた前記背面側の第2の傾斜面と、前記第1及び第2の傾斜面の間に位置し前記第1及び第2の封止樹脂のいずれにも覆われない露出面とを有することを特徴とする半導体装置。
JP2005093001A 2005-03-28 2005-03-28 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP4731191B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005093001A JP4731191B2 (ja) 2005-03-28 2005-03-28 半導体装置及び半導体装置の製造方法
US11/209,791 US7586185B2 (en) 2005-03-28 2005-08-24 Semiconductor device having a functional surface
US12/458,995 US20090291515A1 (en) 2005-03-28 2009-07-29 Semiconductor device and a semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005093001A JP4731191B2 (ja) 2005-03-28 2005-03-28 半導体装置及び半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011033300A Division JP2011097122A (ja) 2011-02-18 2011-02-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006278552A JP2006278552A (ja) 2006-10-12
JP4731191B2 true JP4731191B2 (ja) 2011-07-20

Family

ID=37034381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005093001A Expired - Fee Related JP4731191B2 (ja) 2005-03-28 2005-03-28 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (2) US7586185B2 (ja)
JP (1) JP4731191B2 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4837971B2 (ja) * 2005-10-07 2011-12-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4904769B2 (ja) * 2005-10-21 2012-03-28 富士通セミコンダクター株式会社 半導体装置
JP5028988B2 (ja) * 2006-12-13 2012-09-19 ヤマハ株式会社 半導体装置の製造方法
TWI325618B (en) * 2007-01-02 2010-06-01 Chipmos Technologies Inc Film type package for fingerprint sensor
JP5217183B2 (ja) * 2007-02-26 2013-06-19 カシオ計算機株式会社 画像読取装置
JP5122184B2 (ja) * 2007-05-30 2013-01-16 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
TWI364793B (en) * 2007-05-08 2012-05-21 Mutual Pak Technology Co Ltd Package structure for integrated circuit device and method of the same
WO2009031586A1 (ja) * 2007-09-06 2009-03-12 Murata Manufacturing Co., Ltd. 回路基板及び回路基板の製造方法
JP2009117699A (ja) * 2007-11-08 2009-05-28 Shinko Electric Ind Co Ltd 半導体パッケージ用部品及び半導体パッケージ用部品の製造方法
JP5115295B2 (ja) * 2008-04-11 2013-01-09 株式会社デンソー 半導体装置およびその製造方法
JP5126370B2 (ja) * 2008-12-16 2013-01-23 株式会社村田製作所 回路モジュール
US8264067B2 (en) * 2009-10-09 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via (TSV) wire bond architecture
WO2011045836A1 (ja) * 2009-10-14 2011-04-21 国立大学法人東北大学 センサ装置およびセンサ装置の製造方法
NO20093601A1 (no) * 2009-12-29 2011-06-30 Idex Asa Overflatesensor
US8654537B2 (en) * 2010-12-01 2014-02-18 Apple Inc. Printed circuit board with integral radio-frequency shields
US8279625B2 (en) 2010-12-14 2012-10-02 Apple Inc. Printed circuit board radio-frequency shielding structures
FR2970117B1 (fr) * 2010-12-29 2013-09-20 St Microelectronics Crolles 2 Procédé de fabrication d'une puce de circuit intégré a connexion par la face arrière
JP2012195388A (ja) * 2011-03-15 2012-10-11 Toshiba Corp 半導体装置の製造方法及び半導体装置
US9179538B2 (en) 2011-06-09 2015-11-03 Apple Inc. Electromagnetic shielding structures for selectively shielding components on a substrate
US8836478B2 (en) 2011-09-25 2014-09-16 Authentec, Inc. Electronic device including finger sensor and related methods
KR101356143B1 (ko) * 2012-05-15 2014-01-27 크루셜텍 (주) 지문센서 패키지 및 그 제조방법
JP5966653B2 (ja) * 2012-06-20 2016-08-10 富士通株式会社 半導体装置及び半導体装置の製造方法
US9362236B2 (en) 2013-03-07 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods for forming the same
NL2012891B1 (en) * 2013-06-05 2016-06-21 Apple Inc Biometric sensor chip having distributed sensor and control circuitry.
CN106269581B (zh) * 2015-06-10 2019-10-18 鸿劲科技股份有限公司 指纹辨识电子元件作业装置及其应用的测试分类设备
TWI537837B (zh) * 2015-06-11 2016-06-11 南茂科技股份有限公司 指紋辨識晶片封裝結構及其製作方法
CN110077657B (zh) * 2018-01-26 2021-03-09 致伸科技股份有限公司 指纹辨识模块包装方法
CN113380690B (zh) * 2021-06-10 2023-06-16 西安微电子技术研究所 一种塑封器件湿法开帽的保护方法
WO2023080089A1 (ja) * 2021-11-05 2023-05-11 ローム株式会社 半導体装置の製造方法
WO2023095918A1 (ja) * 2021-11-29 2023-06-01 凸版印刷株式会社 インレット及びカード型媒体

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4872825A (en) * 1984-05-23 1989-10-10 Ross Milton I Method and apparatus for making encapsulated electronic circuit devices
US5319242A (en) * 1992-03-18 1994-06-07 Motorola, Inc. Semiconductor package having an exposed die surface
US5682062A (en) * 1995-06-05 1997-10-28 Harris Corporation System for interconnecting stacked integrated circuits
US6498074B2 (en) * 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
US6049124A (en) * 1997-12-10 2000-04-11 Intel Corporation Semiconductor package
US6620731B1 (en) * 1997-12-18 2003-09-16 Micron Technology, Inc. Method for fabricating semiconductor components and interconnects with contacts on opposing sides
JP3497722B2 (ja) * 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
KR100282426B1 (ko) * 1999-03-17 2001-02-15 김영환 스마트 파워 소자 및 그의 제조 방법
JP3772066B2 (ja) * 2000-03-09 2006-05-10 沖電気工業株式会社 半導体装置
JP3879816B2 (ja) * 2000-06-02 2007-02-14 セイコーエプソン株式会社 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
JP3951091B2 (ja) * 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
JP2002150256A (ja) 2000-11-06 2002-05-24 Dainippon Printing Co Ltd 指紋センサ付きicモジュール
JPWO2002095834A1 (ja) * 2001-05-18 2004-09-09 三洋電機株式会社 薄膜トランジスタ及びアクティブマトリクス型表示装置及びそれらの製造方法
US6668449B2 (en) * 2001-06-25 2003-12-30 Micron Technology, Inc. Method of making a semiconductor device having an opening in a solder mask
JP4561950B2 (ja) * 2001-08-08 2010-10-13 信越化学工業株式会社 角形基板
US6759745B2 (en) * 2001-09-13 2004-07-06 Texas Instruments Incorporated Semiconductor device and manufacturing method thereof
JP3956199B2 (ja) * 2002-02-20 2007-08-08 シャープ株式会社 固体撮像装置の製造方法およびその製造方法において使用するマスク
JP3766034B2 (ja) * 2002-02-20 2006-04-12 富士通株式会社 指紋センサ装置及びその製造方法
JP2003282791A (ja) * 2002-03-20 2003-10-03 Fujitsu Ltd 接触型センサ内蔵半導体装置及びその製造方法
JP2004140037A (ja) * 2002-10-15 2004-05-13 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
TW586677U (en) * 2003-01-22 2004-05-01 Via Tech Inc Stack structure of chip package
JP2004319678A (ja) 2003-04-15 2004-11-11 Fujitsu Ltd 指紋センサ装置及びその製造方法
TWI226094B (en) * 2003-07-21 2005-01-01 Advanced Semiconductor Eng Process for testing IC wafer
KR100537892B1 (ko) * 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
US7091124B2 (en) * 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US7230318B2 (en) * 2003-12-24 2007-06-12 Agency For Science, Technology And Research RF and MMIC stackable micro-modules
WO2006043122A1 (en) * 2004-10-21 2006-04-27 Infineon Technologies Ag Semiconductor package and method to produce the same

Also Published As

Publication number Publication date
JP2006278552A (ja) 2006-10-12
US7586185B2 (en) 2009-09-08
US20060214294A1 (en) 2006-09-28
US20090291515A1 (en) 2009-11-26

Similar Documents

Publication Publication Date Title
JP4731191B2 (ja) 半導体装置及び半導体装置の製造方法
US7163843B2 (en) Semiconductor component of semiconductor chip size with flip-chip-like external contacts, and method of producing the same
US6706547B2 (en) Method of manufacturing a circuit device with trenches in a conductive foil
US6884652B2 (en) Semiconductor package free of substrate and fabrication method thereof
KR100319609B1 (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
US7939383B2 (en) Method for fabricating semiconductor package free of substrate
CN101383301B (zh) 形成倒装芯片突起载体式封装的方法
US6841884B2 (en) Semiconductor device
CN112071822A (zh) 半导体装置及制造半导体装置的方法
US7053492B2 (en) Circuit device and method of manufacturing the same
KR20020075188A (ko) 회로 장치의 제조 방법
US7423340B2 (en) Semiconductor package free of substrate and fabrication method thereof
CN105938802A (zh) 树脂密封型半导体装置及其制造方法
US20070249101A1 (en) Method for fabricating semiconductor package free of substrate
KR100829613B1 (ko) 반도체 칩 패키지 및 그 제조 방법
CN101256994A (zh) 半导体器件及其制造方法
JP2011097122A (ja) 半導体装置の製造方法
JP3722784B2 (ja) 半導体装置
JP4631223B2 (ja) 半導体実装体およびそれを用いた半導体装置
JP4155994B2 (ja) 半導体装置およびその製造方法
TW479305B (en) A semiconductor package and a wafer level packaging method
US20050184368A1 (en) Semiconductor package free of substrate and fabrication method thereof
JP2001223228A (ja) 半導体パッケージ用基板とその製造方法とその装置
JP5036217B2 (ja) 半導体装置及びその製造方法
JP2003158217A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080125

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100827

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110218

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110225

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110419

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees