JP4793006B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4793006B2
JP4793006B2 JP2006032677A JP2006032677A JP4793006B2 JP 4793006 B2 JP4793006 B2 JP 4793006B2 JP 2006032677 A JP2006032677 A JP 2006032677A JP 2006032677 A JP2006032677 A JP 2006032677A JP 4793006 B2 JP4793006 B2 JP 4793006B2
Authority
JP
Japan
Prior art keywords
pad electrode
layer
semiconductor device
metal
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006032677A
Other languages
English (en)
Other versions
JP2007214363A (ja
Inventor
雄壱 宮森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006032677A priority Critical patent/JP4793006B2/ja
Publication of JP2007214363A publication Critical patent/JP2007214363A/ja
Application granted granted Critical
Publication of JP4793006B2 publication Critical patent/JP4793006B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07553—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、半導体装置およびその製造方法に関し、特に、ワイヤボンディングで実装基板に接続されて用いられる半導体装置およびその製造方法に関する。
半導体においてシリコン基板上に形成された集積回路と外部との信号の伝達を行うための結線方法として広くワイヤボンディング法が用いられている。
ところで、半導体装置は個々のチップに切り出した後、パッケージングされて製品として出荷されるが、その前にウェハ状態で動作確認、特性確認あるいは選別のために測定及び評価を行っている。
例えば、図８（ａ）に示すように、不図示の電子回路が形成された半導体基板１１０に、上記の電子回路に接続するようにして、バリアメタル１１１と積層してアルミニウムなどからなるパッド電極１１２が形成されている。
半導体基板１１０の表面は保護膜１１３で被覆されており、上記の保護膜にはパッド電極１１２が露出する開口部１１３ａが形成されている。
上記の構成のウェハ状態の半導体装置に対して、電子回路の動作確認、特性確認あるいは選別のために測定及び評価を行うために、電子回路に接続しているパッド電極１１２に、不図示の測定装置に接続されたプローブ針１２０を針立てして電気的に接続し、測定装置と電気的に導通を取る。
この際、パッド電極１１２とプローブ針１２０の接触を確実に行うために、プローブ針には適当な荷重を加えるが、その荷重によりプローブ針１２０の接触位置に水平方向へのズレを生じることがあり、この場合には結果としてパッド電極１１２の表面に凹凸１１２ａが生じたり、バリが発生したりする。
上記のようにパッド電極１１２に凹凸１１２ａやバリが生じた状態で、図８（ｂ）に示すようにパッド電極１１２の表面にワイヤ１２２の先端をボンディングすると、パッド電極１１２を構成するアルミニウム膜の膜厚が不足することに起因して弾力性が不足し、下層の層間絶縁膜などにクラックが発生したり、また、パッド電極１１２とボンディングワイヤ１２２との接続状態を示す図８（ｃ）に示すように、両者の間にボイドＶが発生してパッド電極のアルミニウム相とボンディングワイヤ１２２の金相の間の相互拡散が不足してボンディング不良の発生を招いていた。
上記のように、従来方法によりアルミニウムのパッド電極にプローブ針を針立てして電子回路の動作確認などを行った後に、ワイヤボンディング接続を行った場合、アルミニウムからなるパッド電極のバリによるボンディング時の密着性不足、アルミニウム膜の薄膜化によるアルミニウム／金相の相互拡散不足による密着性不足、アルミニウム膜の薄膜化による弾性不足による下層層間膜へのクラック発生などの問題が発生することがある。
その対策として、パッドを積層構造として測定後変形層を除去するという方法が特許文献１に開示されている。
特許文献１においては、捲れなどが生じることを前提とした上で測定後該ダメージ層を除去し平滑な面を出すことにより安定したボンディングを達成可能としているが、針圧によるボンディング層のアルミニウムの薄膜化は生じる恐れもあり、また、ボンディング、針立てともにアルミニウム膜の膜厚は数１００ｎｍ以上必要であることから製造コスト増にもつながる。
特開２００４−２９６６４３号公報
本発明の目的は、電子回路の測定などのためにパッド電極に測定装置のプローブ針の針立てを行っても、ボンディングワイヤとの密着力不足やクラック発生の問題を抑制できる半導体装置と、その製造方法を提供することである。
上記の課題を解決するため、本発明の半導体装置は、パッド電極を有し、前記パッド電極においてワイヤボンディングにより外部に接続される半導体装置であって、電子回路が形成された基板と、前記基板に形成された前記パッド電極と、前記基板を被覆して形成され、前記パッド電極を露出する開口部が形成された保護膜と、前記保護膜の前記開口部内において前記パッド電極の上層に形成された金属層と前記パッド電極と前記金属層との界面に、前記パッド電極を構成する元素と前記金属層を構成する元素の合金化した層と、を有し、前記合金化した層は、前記パッド電極にプローブ針の針立てを行ったときの接触痕を反映するように形成されている。
上記の本発明の半導体装置は、パッド電極においてワイヤボンディングにより外部に接続される半導体装置であって、電子回路が形成された基板にパッド電極が形成されており、基板を被覆してパッド電極を露出する開口部が形成された保護膜が形成されており、保護膜の開口部内においてパッド電極の上層に金属層が形成されている構成である。
また、上記の課題を解決するため、本発明の半導体装置の製造方法は、パッド電極を有し、前記パッド電極においてワイヤボンディングにより外部に接続される半導体装置の製造方法であって、電子回路が形成された基板に前記パッド電極を形成する工程と、前記基板を被覆して、前記パッド電極を露出する開口部を有する保護膜を形成する工程と、前記パッド電極に、測定装置に接続されたプローブ針を針立てして電気的に接続し、前記電子回路の動作確認、特性確認あるいは選別のための測定および評価を行う工程と、前記測定および評価を行う工程の後に、前記保護膜の前記開口部内において前記パッド電極の上層に金属含有樹脂層を形成する工程と、前記金属含有樹脂層を焼成して金属層を形成するとともに、前記パッド電極と前記金属層との界面に、前記パッド電極を構成する元素と前記金属層を構成する元素の合金化した層を形成する工程と、を有する。
上記の本発明の半導体装置の製造方法は、パッド電極においてワイヤボンディングにより外部に接続される半導体装置の製造方法であって、まず、電子回路が形成された基板にパッド電極を形成する。次に、基板を被覆して、パッド電極を露出する開口部を有する保護膜を形成する。次に、保護膜の開口部内においてパッド電極の上層に金属含有樹脂層を形成し、焼成して金属層を形成する。
本発明の半導体装置は、パッド電極の上層に金属層が設けられており、電子回路の測定などのためにパッド電極に測定装置のプローブ針の針立てを行っても、パッド電極に発生した凹凸が金属層により修復されて、ボンディングワイヤとの密着力不足やクラック発生の問題を抑制できる。
本発明の半導体装置の製造方法は、電子回路の測定などのためにパッド電極に測定装置のプローブ針の針立てを行っても、金属層に発生した凹凸が金属層により修復して、ボンディングワイヤとの密着力不足やクラック発生の問題を抑制できる半導体装置を容易に製造できる。
以下に、本発明の半導体装置及びその製造方法の実施の形態について、図面を参照して説明する。
第１実施形態
図１は本実施形態に係る半導体装置の模式断面図である。
例えば、不図示の電子回路が形成された半導体基板１０に、電子回路に接続するようにして、バリアメタル１１と積層してパッド電極１２が形成されている。
半導体基板１０の表面は保護膜１３で被覆されており、上記の保護膜にはパッド電極１２が露出する開口部１３ａが形成されている。
さらに、保護膜１３の開口部１３ａ内において、パッド電極１２の上層に金属層１４が形成されている。
例えば、金属層１４は金層または金合金層であり、また、パッド電極１２はアルミニウム層またはアルミニウム合金層である。
尚、通常この段階で電子回路の動作確認などのためにプローブ針があてられ、パッド電極に凹凸が発生する。
また、例えば、パッド電極１２と金属層１４との界面に、パッド電極１２を構成する元素であるアルミニウムと金属層１４を構成する元素である金などが相互拡散して合金層１５が形成されている。
ここで、パッド電極１２の表面には電子回路の動作確認などのためにプローブ針があてられていたことにより凹凸やバリが生じていたが、パッド電極１２の上層に金属層１４が形成されているので表面が平坦化されている。
上記の本実施形態の半導体装置は、パッド電極１２を有し、パッド電極１２においてワイヤボンディングによりワイヤ２２を介して外部に接続されて用いられる。
上記のように金属層１４により平坦化されているので、電子回路の測定などのためにパッド電極に測定装置のプローブ針の針立てを行っても、ワイヤボンディングにおいて従来例のようにボイドが形成されることもなく、ワイヤ２２との高い密着性を確保でき、弾性も高めることができるのでワイヤボンディング時のクラック発生の問題を抑制できる。
上記の本実施形態の半導体装置の製造方法について説明する。
まず、図２（ａ）に示すように、例えば、不図示の電子回路が形成されたウェハ状態の半導体基板１０に、上記の電子回路に接続するようにして、バリアメタル１１と積層してアルミニウムなどからなるパッド電極１２を形成する。
次に、例えば、半導体基板１０の表面に保護膜１３を形成し、パッド電極１２部分を露出する開口部１３ａを形成する。
次に、例えば、上記の構成のウェハ状態の半導体装置に対して、電子回路の動作確認、特性確認あるいは選別のために測定及び評価を行うために、電子回路に接続しているパッド電極１２に、不図示の測定装置に接続されたプローブ針２０を針立てして電気的に接続し、測定装置と電気的に導通を取る。
この際、パッド電極１２とプローブ針２０の接触を確実に行うために、プローブ針には適当な荷重を加え、その荷重によりプローブ針２０の接触位置に水平方向へのズレを生じることがあり、この場合には結果としてパッド電極１２の表面に凹凸１２ａが生じたり、バリが発生したりする。
次に、図２（ｂ）に示すように、例えば、パッド電極１２上に金ナノ粒子を含有する樹脂（金含有樹脂）あるいはその他の金属含有樹脂をインクジェット法により塗布あるいはディスペンサ２１から供給し、金含有樹脂などの金属含有樹脂層１４ｐを形成する。
上記の金ナノ粒子を含有する金含有樹脂としては、ナノ粒子の粒子サイズが例えば５〜１０ｎｍであり、樹脂組成は主として熱硬化樹脂からなり、溶剤として非極性溶剤を含有し、粘度は例えば１００ｃｐ以上である。
上記の金属含有樹脂は、例えば１５０〜２００℃の温度で焼成可能である。必要に応じて１５０〜２５０℃の焼成を行う。金ナノ粒子を含む金属含有樹脂のほか、銀ナノ粒子を含む金属含有樹脂を用いることができる。
例えば、ハリマ化成株式会社のＮＰシリーズを用いることができる。
上記において、例えば、保護膜１３の開口部１３ａにおける深さが１μｍ程度であり、金属含有樹脂が開口部１３ａから溢れないようにして形成することが必要であるので、金属含有樹脂層１４ｐの膜厚が１μｍ程度以下となるようにする。
また、例えば、金属含有樹脂層１４ｐから次工程で金属層を形成するが、上記のようなパッド電極表面の凹凸の平坦化や弾性の確保のためには金属層としてある程度の膜厚が必要であり、これらを考慮して、パッドの開口面積にも依存するが１パッドあたり０．１〜１０ｐＬの樹脂を供給、塗布することが好ましい。
次に、図２（ｃ）に示すように、例えば、熱処理により溶剤などの有機成分を除去し、金属含有樹脂層１４ｐを焼成して金属層１４を形成する。ここでは、例えば１５０〜２５０℃の温度で焼成する。
例えば、上記の焼成工程において、パッド電極１２を構成する元素と金属層１４を構成する元素の相互拡散により、パッド電極１２と金属層１４との界面にパッド電極１２を構成する元素と金属層１４を構成する元素の合金層１５を形成する。これにより、パッド電極１２と金属層１４との密着強度が確保できる。
このようにして、パッド電極１２上に金属層１４を形成することで、パッド電極表面の凹凸の平坦化が可能となり、また、パッド電極と金属層で１μｍ以上の膜厚が確保でき、ワイヤボンディング時に必要な弾性の確保が可能となる。
例えば、上記の金属層１４として、金層または金合金層を形成することが好ましい。
また、パッド電極１２として、アルミニウム層またはアルミニウム合金層を形成することが好ましい。
上記の焼成工程において、金属層の十分な低抵抗化を実現し、例えば金とアルミニウムの必要十分な反応をさせるためには、第１熱処理：１３０〜１５０℃、６０分、第２熱処理：１８０〜２００℃、３０〜６０分の処理を行うことが好ましい。
また、この後の熱履歴起因の不良を抑制して高信頼性化するためには、パッド電極と金属層の金との合金化抑制のために、界面にバリアメタルを形成することができる。例えば、ＴｉＮ，ＴａＮ，Ｔｉ，Ｔａ，Ｗ，ＣｏＷＰなどを用いることができる。合金化抑制の弊害として高抵抗化があるが、その対策として、上記の第２熱処理を２００〜２５０℃、３０〜６０分の処理を行うことがより好ましい。
上記の本実施形態の半導体装置の製造方法は、金属層１４によりパッド電極１２を平坦化するので、電子回路の測定などのためにパッド電極に測定装置のプローブ針の針立てを行っても、ワイヤボンディング時に従来例のようにボイドが形成されることもなく、ワイヤ２２との高い密着性を確保でき、弾性も高めることができるのでワイヤボンディング時のクラック発生の問題を抑制できる。
第２実施形態
図３は本実施形態に係る半導体装置の断面図である。
例えば、不図示のトランジスタなどの電子回路が形成された半導体基板に、酸化シリコンなどの第１絶縁層３０が形成され、第１絶縁層３０に配線溝などが形成され、第１配線３１及び第２配線３２が埋め込まれて形成されている。
第１絶縁層３０の上層に、窒化シリコンなどの第２絶縁層３３及び酸化シリコンなどの第３絶縁層３４が形成されている。
第２絶縁層３３及び第３絶縁層３４にはコンタクトホール３４ａが形成されており、コンタクトホール３４ａの内部を被覆して、第１配線３１を介して電子回路に接続するように、バリアメタル３５と積層してコンタクトプラグとパッド電極が一体化した導電層３６が形成されている。
第３絶縁層３４の表面は保護膜３７で被覆されており、上記の保護膜３７にはパッド電極となる導電層３６を露出する開口部３７ａが形成されている。
さらに、保護膜３７の開口部３７ａ内において、パッド電極となる導電層３６の上層に金属層３８が形成されている。
例えば、金属層３８は金層または金合金層であり、また、パッド電極となる導電層３６はアルミニウム層またはアルミニウム合金層である。
また、例えば、パッド電極となる導電層３６と金属層３８との界面に、パッド電極となる導電層３６を構成する元素であるアルミニウムと金属層１４を構成する元素である金などが相互拡散して合金層３９が形成されている。
ここで、パッド電極となる導電層３６の表面には電子回路の動作確認などのためにプローブ針があてられていたことにより凹凸やバリが生じていたが、パッド電極となる導電層３６の上層に金属層３８が形成されているので表面が平坦化されている。
上記の本実施形態の半導体装置は、パッド電極となる導電層３６を有し、パッド電極においてワイヤボンディングによりワイヤ４２を介して外部に接続されて用いられる。
上記のように金属層３８により平坦化されているので、電子回路の測定などのためにパッド電極に測定装置のプローブ針の針立てを行っても、ワイヤボンディングにおいて従来例のようにボイドが形成されることもなく、ワイヤ４２との高い密着性を確保でき、弾性も高めることができるのでワイヤボンディング時のクラック発生の問題を抑制できる。
上記の本実施形態の半導体装置の製造方法について説明する。
まず、図４（ａ）に示すように、例えば、不図示の電子回路が形成されたウェハ状態の半導体基板に第１絶縁層３０を形成し、第１絶縁層３０にダマシン配線工程により第１配線３１及び第２配線３２を埋め込んで形成し、その上層にＣｕバリアを目的とした第２絶縁層３３及び第３絶縁層３４を順に堆積する。
次に、例えば、フォトリソグラフィ法によりレジスト膜をパターニング形成し、ＲＩＥ（反応性イオンエッチング）などのエッチング処理を行ってパッド電極接続用のコンタクトホール３４ａを形成し、スパッタリング法などによりバリアメタル３５と積層してアルミニウムなどの導電層を成膜し、パターニング加工してパッド電極となる導電層３６を形成する。
次に、第３絶縁層３４の上層に保護膜３７を形成し、フォトリソグラフィ法によりレジスト膜をパターニング形成し、ＲＩＥなどのエッチング処理を行ってパッド電極部分を露出する開口部３７ａを形成する。
次に、図４（ｂ）に示すように、上記の構成のウェハ状態の半導体装置に対して、電子回路の動作確認、特性確認あるいは選別のために測定及び評価を行うために、電子回路に接続しているパッド電極となる導電層３６に、不図示の測定装置に接続されたプローブ針４０を針立てして電気的に接続し、測定装置と電気的に導通を取る。
この際、パッド電極となる導電層３６の表面に凹凸３６ａが生じたり、バリが発生したりする。
次に、図５（ａ）に示すように、例えば、パッド電極となる導電層３６上に金ナノ粒子を含有する樹脂（金含有樹脂）あるいはその他の金属含有樹脂をインクジェット法により塗布あるいはディスペンサ４１から供給し、金含有樹脂などの金属含有樹脂層３８ｐを形成する。
次に、図５（ｂ）に示すように、例えば熱処理により溶剤などの有機成分を除去し、金属含有樹脂層３８ｐを焼成して金属層３８を形成する。ここでは、例えば１５０〜２５０℃の温度で焼成する。
上記の焼成工程において、パッド電極となる導電層３６を構成する元素と金属層３８を構成する元素の相互拡散により、パッド電極となる導電層３６と金属層３８との界面に合金層３９を形成する。これにより、パッド電極となる導電層３６と金属層３８との密着強度が確保できる。
このようにして、パッド電極となる導電層３６上に金属層３８を形成することで、パッド電極表面の凹凸の平坦化が可能となり、また、パッド電極と金属層で１μｍ以上の膜厚が確保でき、ワイヤボンディング時に必要な弾性の確保が可能となる。
上記の本実施形態の半導体装置の製造方法は、金属層３８によりパッド電極となる導電層３６を平坦化するので、電子回路の測定などのためにパッド電極に測定装置のプローブ針の針立てを行っても、ワイヤボンディング時に従来例のようにボイドが形成されることもなく、ワイヤ４２との高い密着性を確保でき、弾性も高めることができるのでワイヤボンディング時のクラック発生の問題を抑制できる。
第３実施形態
図６は本実施形態に係る半導体装置の断面図である。
例えば、不図示のトランジスタなどの電子回路が形成された半導体基板に、酸化シリコンなどの第１絶縁層３０が形成され、第１絶縁層３０に配線溝などが形成され、例えば銅あるいは銅合金などからなる第１配線３１及び第２配線３２が埋め込まれて形成されている。
第１配線３１及び第２配線３２の表面には、銅の拡散を防止するためのＣｏＷＰなどからなるバリアメタル３５が形成されている。
第１絶縁層３０の上層に、窒化シリコンなどの第２絶縁層３３及び酸化シリコンなどの第３絶縁層３４が形成されている。
ここでは、第１配線３１がパッド電極に相当し、第３絶縁層が保護膜に相当する。
第３絶縁層３４にはパッド電極となる第１配線３１を露出する開口部３４ａが形成されている。
さらに、第３絶縁層３４の開口部３４ａ内において、パッド電極となる第１配線３１の上層に金属層３８が形成されている。
例えば、金属層３８は金層または金合金層である。
ここで、パッド電極となる第１配線３１の表面には電子回路の動作確認などのためにプローブ針があてられていた場合、凹凸やバリが生じていたが、パッド電極となる第１配線３１の上層に金属層３８が形成されているので表面が平坦化されている。
上記の本実施形態の半導体装置は、パッド電極となる第１配線３１を有し、パッド電極においてワイヤボンディングによりワイヤ４２を介して外部に接続されて用いられる。
上記のように金属層３８により平坦化されているので、電子回路の測定などのためにパッド電極に測定装置のプローブ針の針立てを行っても、ワイヤボンディングにおいて従来例のようにボイドが形成されることもなく、ワイヤ４２との高い密着性を確保でき、弾性も高めることができるのでワイヤボンディング時のクラック発生の問題を抑制できる。
上記の本実施形態の半導体装置の製造方法について説明する。
まず、図７（ａ）に示すように、例えば、不図示の電子回路が形成されたウェハ状態の半導体基板に第１絶縁層３０を形成し、第１絶縁層３０にダマシン配線工程により銅などからなる第１配線３１及び第２配線３２を埋め込んで形成し、その上層にＣｕバリアを目的としたＣｏＷＰなどのバリアメタル３５を形成する。
次に、例えば、第１絶縁層３０の上層に第２絶縁層３３及び第３絶縁層３４を順に堆積し、フォトリソグラフィ法によりレジスト膜をパターニング形成し、ＲＩＥ（反応性イオンエッチング）などのエッチング処理を行って、パッド電極となる第１配線３１を露出する開口部３４ａを形成する。
次に、上記の構成のウェハ状態の半導体装置に対して、電子回路の動作確認、特性確認あるいは選別のために測定及び評価を行うために、電子回路に接続しているパッド電極となる第１配線３１に、不図示の測定装置に接続されたプローブ針を針立てして電気的に接続し、測定装置と電気的に導通を取る。
次に、図７（ｂ）に示すように、例えば、開口部３４ａ内において、パッド電極となる第１配線３１の上層に、バリアメタル３５を介して、金ナノ粒子を含有する樹脂（金含有樹脂）あるいはその他の金属含有樹脂をインクジェット法により塗布あるいはディスペンサから供給し、金含有樹脂などの金属含有樹脂層３８ｐを形成する。
次に、図７（ｃ）に示すように、例えば熱処理により溶剤などの有機成分を除去し、金属含有樹脂層３８ｐを焼成して金属層３８を形成する。ここでは、例えば１５０〜２５０℃の温度で焼成する。
このようにして、パッド電極となる第１配線３１上に金属層３８を形成することで、パッド電極表面の凹凸の平坦化が可能となり、また、パッド電極と金属層で１μｍ以上の膜厚が確保でき、ワイヤボンディング時に必要な弾性の確保が可能となる。
上記の本実施形態の半導体装置の製造方法は、金属層３８によりパッド電極となる第１配線３１を平坦化するので、電子回路の測定などのためにパッド電極に測定装置のプローブ針の針立てを行っても、ワイヤボンディング時に従来例のようにボイドが形成されることもなく、ワイヤ４２との高い密着性を確保でき、弾性も高めることができるのでワイヤボンディング時のクラック発生の問題を抑制できる。
上記の各実施形態によれば、プローブの針立てを行って、捲れや削れが生じたパッドに対して良好なワイヤボンディングの形成が可能となる。
また、従来信頼性上問題になっていた金とアルミニウムの相互拡散の過剰進行によるボイド形成起因の接触不良についてもボンディング前に事前に十分な相互拡散を実施することが可能となったため、後発する可能性が低減される。
また、ワイヤボンディングにおいて必要であったパッド部の弾性について、シリコン基板上に１層の配線を有するのみでは不十分であったが、本発明の方法を適用することによりパッド電極上の金属層により十分な膜厚が確保でき、シリコン基板上に１層の配線を有する場合でもボンディング可能となる。
またボンディング前のアルミニウム膜の膜厚の薄膜化可能によりパッド電極を構成するアルミニウム層の薄膜化、並びにパッド電極の露出あるいはフューズ窓開口時のエッチングプロセスウィンドウ拡大が可能となる。
本発明は上記の説明に限定されない。
以上、実施例を挙げたが本発明において配線の形成方法、層間膜の形成方法、配線の金属種、層間膜の膜種は上記に限らない。
例えば配線形成方法は通常のダマシン法の代わりにコンタクト層と配線層を連続して形成するデュアルダマシン法を用いても良い。
配線を構成する金属元素にアルミニウムタングステンを用いる場合は、通常のフォトリソグラフィとプラズマエッチングを行って形成できる。
層間の絶縁膜の形成方法についてもＣＶＤ法の他、スピンコート法による塗布及びベーク処理、あるいは、印刷及びベーク処理などでも良い。
配線を構成する金属元素としては、主に、銅のほか、銅と他の金属との合金、また上記のようにアルミニウム、タングステン、銀、金、プラチナなどでもよい。
バリアメタル層としては、タンタルの他、チタン、モリブデンなど、あるいはこれらの窒化膜や酸化膜でもよい。
層間の絶縁膜としては、配線下層部に窒化シリコン、その上に低誘電率のＳｉＯＣ膜、さらにその上に酸化シリコン膜を用いることができ、これらはそれぞれ銅の拡散抑止、低誘電率、被研磨という目的がある。例えば、窒化シリコンの代わりにＳｉＣあるいはＳｉＮＣなどを用いることができる。ＳｉＯＣの代わりにMethylsilsesquioxane（ＭＳＱ）やHydrogensilsesquioxane（ＨＳＱ）、ポーラス膜、ＳｉＯＦ膜、低誘電率有機膜でもよく、酸化シリコン膜の代わりにＳｉＯＦ膜などを用いてもよい。
また、上記例では配線として１層を例に挙げたが２層以上でもよい。
シリコン基板としてはＰ型やＮ型、あるいはＳＯＩ（Silicon on Insulator）基板などでもよい。
パターニング形成法としてフォトリソグラフィ法としたが、電子線やＸ線を用いてもよく、プラズマエッチング法のほかに薬液によるウェットエッチングやプラズマエッチング及び薬液によるウェットエッチングでもよい。
本発明にかかるパッド電極の金属として実施例ではアルミニウムの例を挙げたが、アルミニウムのほか、アルミニウム合金を用いても良い。
また金含有樹脂層の形成はインクジェット法の代わりにディスペンス方式でもよい。
金属層としては金の代わりに銀や銅などでもよい。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
本発明の半導体装置は、ワイヤボンディングにより外部に接続される半導体装置に適用できる。
また、本発明の半導体装置の製造方法は、ワイヤボンディングにより外部に接続される半導体装置の製造方法に適用できる。
図１は本発明の第１実施形態に係る半導体装置の模式断面図である。 図２（ａ）〜図２（ｃ）は本発明の第１実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。 図３は本発明の第２実施形態に係る半導体装置の模式断面図である。 図４（ａ）及び図４（ｂ）は本発明の第２実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。 図５（ａ）及び図５（ｂ）は本発明の第２実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。 図６は本発明の第３実施形態に係る半導体装置の模式断面図である。 図７（ａ）〜図７（ｃ）は本発明の第３実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。 図８（ａ）〜図８（ｃ）は従来例に係る半導体装置の製造方法の製造工程を示す断面図である。
符号の説明
１０…半導体基板、１１…バリアメタル、１２…パッド電極、１２ａ…凹凸、１３…保護膜、１３ａ…開口部、１４…金属層、１５…合金層、２０…プローブ針、２１…ディスペンサ、２２…ワイヤ、３０…第１絶縁層、３１…第１配線、３２…第２配線、３３…第２絶縁層、３４…第３絶縁層、３４ａ…開口部（コンタクトホール）、３５…バリアメタル、３６…導電層、３７…保護膜、３７ａ…開口部、３８…金属層、３９…合金層、４０…プローブ針、４１…ディスペンサ、４２…ワイヤ、Ｖ…ボイド

Claims (10)

  1. パッド電極を有し、前記パッド電極においてワイヤボンディングにより外部に接続される半導体装置であって、
    電子回路が形成された基板と、
    前記基板に形成された前記パッド電極と、
    前記基板を被覆して形成され、前記パッド電極を露出する開口部が形成された保護膜と、
    前記保護膜の前記開口部内において前記パッド電極の上層に形成された金属層と
    前記パッド電極と前記金属層との界面に、前記パッド電極を構成する元素と前記金属層を構成する元素の合金化した層と、を有し、
    前記合金化した層は、前記パッド電極にプローブ針の針立てを行ったときの接触痕を反映するように形成されている
    半導体装置。
  2. 前記金属層が金層または金合金層である
    請求項１に記載の半導体装置。
  3. 前記パッド電極がアルミニウム層またはアルミニウム合金層である
    請求項１に記載の半導体装置。
  4. 前記パッド電極が銅層または銅合金層である
    請求項１に記載の半導体装置。
  5. パッド電極を有し、前記パッド電極においてワイヤボンディングにより外部に接続される半導体装置の製造方法であって、
    電子回路が形成された基板に前記パッド電極を形成する工程と、
    前記基板を被覆して、前記パッド電極を露出する開口部を有する保護膜を形成する工程と、
    前記パッド電極に、測定装置に接続されたプローブ針を針立てして電気的に接続し、前記電子回路の動作確認、特性確認あるいは選別のための測定および評価を行う工程と、
    前記測定および評価を行う工程の後に、前記保護膜の前記開口部内において前記パッド電極の上層に金属含有樹脂層を形成する工程と、
    前記金属含有樹脂層を焼成して金属層を形成するとともに、前記パッド電極と前記金属層との界面に、前記パッド電極を構成する元素と前記金属層を構成する元素の合金化した層を形成する工程と、を有する
    半導体装置の製造方法。
  6. 前記金属含有樹脂層を焼成して金属層を形成する工程において、１５０〜２５０℃の温度で焼成する
    請求項５に記載の半導体装置の製造方法。
  7. 前記金属含有樹脂層を形成する工程において、前記金属含有樹脂層をインクジェット方式で形成する
    請求項５に記載の半導体装置の製造方法。
  8. 前記金属層として、金層または金合金層を形成する
    請求項５に記載の半導体装置の製造方法。
  9. 前記パッド電極として、アルミニウム層またはアルミニウム合金層を形成する
    請求項５に記載の半導体装置の製造方法。
  10. 前記パッド電極として、銅層または銅合金層を形成する
    請求項５に記載の半導体装置の製造方法。
JP2006032677A 2006-02-09 2006-02-09 半導体装置及びその製造方法 Expired - Fee Related JP4793006B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006032677A JP4793006B2 (ja) 2006-02-09 2006-02-09 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006032677A JP4793006B2 (ja) 2006-02-09 2006-02-09 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007214363A JP2007214363A (ja) 2007-08-23
JP4793006B2 true JP4793006B2 (ja) 2011-10-12

Family

ID=38492522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006032677A Expired - Fee Related JP4793006B2 (ja) 2006-02-09 2006-02-09 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP4793006B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1400096B1 (it) * 2010-05-12 2013-05-17 St Microelectronics Srl Processo di fabbricazione di circuiti elettronici integrati e circuiti cosi' ottenuti
JP5856581B2 (ja) * 2013-03-22 2016-02-10 株式会社東芝 半導体装置の製造方法
US11355404B2 (en) 2019-04-22 2022-06-07 Invensas Bonding Technologies, Inc. Mitigating surface damage of probe pads in preparation for direct bonding of a substrate

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05258689A (ja) * 1992-03-10 1993-10-08 Nec Corp 駆動用半導体素子内蔵型蛍光表示パネル
JPH11111753A (ja) * 1997-10-01 1999-04-23 Mitsubishi Electric Corp 半導体装置
CN1314225A (zh) * 2000-02-18 2001-09-26 德克萨斯仪器股份有限公司 铜镀层集成电路焊点的结构和方法
EP1139413B1 (en) * 2000-03-24 2005-03-16 Texas Instruments Incorporated Wire bonding process
US6995475B2 (en) * 2003-09-18 2006-02-07 International Business Machines Corporation I/C chip suitable for wire bonding
JP4556828B2 (ja) * 2005-09-30 2010-10-06 株式会社デンソー 電極構造体の製造方法

Also Published As

Publication number Publication date
JP2007214363A (ja) 2007-08-23

Similar Documents

Publication Publication Date Title
JP4566325B2 (ja) 半導体装置を製造する方法
US10192755B2 (en) Semiconductor device and its manufacturing method
JP5321873B2 (ja) 接合パッドを具えた相互接続構造、および、接合パッド上にバンプ部位を作成する方法
CN104143539B (zh) 用于驱动集成电路的金属凸块结构及其制造方法
TWI768040B (zh) 半導體裝置及其製造方法
US20160379946A1 (en) Semiconductor device and manufacturing method thereof
JP2000223527A (ja) 半導体装置
JPWO2010035379A1 (ja) 半導体装置及びその製造方法
CN100380647C (zh) 导线结合结构和微电子电路芯片及其连接方法
CN101390202A (zh) 用于铝铜健合焊盘的盖层
TWI690002B (zh) 半導體裝置及其之製造方法
CN106206416A (zh) 半导体装置的制造方法以及半导体装置
JP4793006B2 (ja) 半導体装置及びその製造方法
JP2001257226A (ja) 半導体集積回路装置
CN103367243B (zh) 通过氧化形成浅通孔
JP3647631B2 (ja) 半導体装置及びその製造方法
TW202341387A (zh) 半導體裝置及其製造方法
CN1055788C (zh) 在半导体器件内制作内连线的方法
KR101062820B1 (ko) 반도체 장치의 퓨즈 및 그 제조방법
US20220052000A1 (en) Bonding structures of semiconductor devices
JP2006120893A (ja) 半導体装置及びその製造方法
TW506027B (en) Bonding pad structure of copper/low-k material in back end of line manufacture process
JP6074984B2 (ja) 半導体装置
JP2004047859A (ja) 半導体装置
KR20080047666A (ko) 퓨즈를 갖는 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110711

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees