JP4803993B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4803993B2
JP4803993B2 JP2004325035A JP2004325035A JP4803993B2 JP 4803993 B2 JP4803993 B2 JP 4803993B2 JP 2004325035 A JP2004325035 A JP 2004325035A JP 2004325035 A JP2004325035 A JP 2004325035A JP 4803993 B2 JP4803993 B2 JP 4803993B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
conductive portion
manufacturing
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004325035A
Other languages
English (en)
Other versions
JP2006135233A (ja
Inventor
義彦 根本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2004325035A priority Critical patent/JP4803993B2/ja
Priority to US11/088,952 priority patent/US7288481B2/en
Priority to TW094112209A priority patent/TWI344668B/zh
Priority to DE102005025452.7A priority patent/DE102005025452B4/de
Priority to KR1020050059703A priority patent/KR101161718B1/ko
Publication of JP2006135233A publication Critical patent/JP2006135233A/ja
Application granted granted Critical
Publication of JP4803993B2 publication Critical patent/JP4803993B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0245—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising use of blind vias during the manufacture
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0261—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias characterised by the filling method or the material of the conductive fill
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0265—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias characterised by the sidewall insulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7422—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7432—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H10W72/01255—Changing the shapes of bumps by using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/297—Configurations of stacked chips characterised by the through-semiconductor vias [TSVs] in the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装基板と他の半導体基板、他の半導体装置、または、他の機器との電気的な接続を図るための貫通電極を有する半導体装置およびその製造方法に関するものである。
従来より、半導体基板の表面から裏面へ貫通する貫通電極を有する半導体装置が用いられている。従来の半導体装置は、次のような方法によって形成される。
その方法においては、まず、半導体基板上に所定の深さを有する貫通電極を埋込むための第１ホールと貫通電極に接続される配線とを形成する。次に、第１ホールの内周面および配線を覆うように絶縁膜を堆積する。その後、第１ホール内の絶縁膜のうち貫通電極が形成される予定の部分の絶縁膜を除去する。したがって、第１ホールの内周面に沿って絶縁膜が残存する。その結果、絶縁膜の表面によって第１ホールの内側に第２ホールが形成される。なお、このとき、第１ホールの外側においては、配線の一部が露出するように絶縁膜が除去される。
次に、絶縁膜の上面および第２ホールの表面に沿うように導電膜（シード層）を堆積する。この導電膜を陰極として電気めっきを行なうことによって、前述の第２ホールに金属を埋込む。埋め込まれた金属は柱状になっている。その後、前述の柱状の金属の底面が露出するまで、機械的、化学的、または、これらの研磨の双方によって、半導体基板の裏面を研磨する。それにより、半導体基板の裏面に柱状の金属の底面が露出する。この柱状の金属が貫通電極である。
特開２００２−１７０９０４号公報
前述のような貫通電極を有する半導体装置の製造方法においては、特にアスペクト比が大きな貫通電極を形成する場合には、深さが大きくかつ開口が狭い第１ホールの内周面および底面に沿って良好な被覆性を有する絶縁膜およびシード層を形成する必要がある。しかしながら、前述のプロセスは、極めて困難なものである。
前述の絶縁膜の被覆性が良好でない場合には、半導体基板での電気的なリークおよび半導体回路の動作不良に起因して、半導体装置の歩留りおよび信頼性が低下する。また、前述のシード層の被覆性が良好でない場合には、電気めっきの際に貫通電極となる金属に空洞が生じるため、半導体装置の歩留りが低下する。
また、電気めっきによる金属の第２ホールへの埋め込みステップにおいては、金属は、基本的に、薬液の流速が大きい部分で良好に形成される。そのため、第２ホールの上部においては、薬液の流速が大きいため、金属が良好に形成され、第２ホールの底面の近傍では、薬液の流速が小さいため、金属は良好に形成されない。つまり、第２ホール内においては、下部の金属に比較して上部の金属が速く成長するため、第２ホールの下部に空洞を有する状態で、第２ホールの上部が塞がれてしまう。
前述のような問題は、第１ホールおよび第２ホールのアスペクト比を小さくすることによって、解消される。アスペクト比を小さくするために、第１ホールの開口および第２ホールの開口を大きくするか、または、第１ホールの深さおよび第２ホールの深さを小さくする方法が考えられる。
しかしながら、第１ホールの開口および第２のホールの開口を大きくすることは、半導体装置の微細化を妨げる。一方、第１ホールおよび第２ホールの深さを小さくるためには、半導体基板の厚さを小さくしなければならない。そのため、半導体基板の剛性が小さくなる。その結果、半導体装置の信頼性が低下する。また、薄い半導体基板を形成する場合に、半導体基板の補強のための支持板を半導体装置に貼付けると、その分だけ製造工程が増加する。さらに、支持板および半導体装置と支持板とを接着する接着剤は、耐熱性および耐薬品性を有し、かつ、支持板の半導体装置からの引き剥がしが容易なものでなければならないという制約を有している。
本発明は、上述の問題に鑑みてなされたものであり、その目的は、アスペクト比が大き
い場合にも、微細化が可能であり、信頼性が高く、かつ、形成が容易な貫通電極を有する半導体装置およびその製造方法を提供することである。
本発明の半導体装置は、半導体回路を有する半導体基板を備えている。半導体回路を含む半導体基板の表面は、第１の絶縁膜によって覆われている。第１の絶縁膜内には、内部配線が形成されている。第１の絶縁膜の上には、第２の絶縁膜が形成されている。第２の絶縁膜内には、導電部が形成されている。導電部は、内部配線に直接的または他の部材を介して電気的に接続されているとともに、第２の絶縁膜の主表面において露出している。
また、導電部の下面には、柱状導電部が直接的にまたは他の部材を介して電気的に接続されている。柱状導電部は、半導体基板の厚さ方向に延び、かつ、半導体基板の裏面において露出している。半導体基板内には、柱状導電部を内包するように貫通孔が延びている。また、貫通孔の内壁と柱状導電部とが、絶縁部によって絶縁されている。絶縁部と第２の絶縁膜とは一体的に形成されている。
上記の構成によれば、貫通電極となる柱状導電部を後述する半導体装置の製造方法を用いて形成することができる。そのため、信頼性が高い貫通電極を有する半導体装置を形成することができる。
また、貫通孔には、柱状導電部が複数内包されていれば、柱状導電部同士を極力接近させることができる。そのため、貫通電極を有する半導体装置を微細化することができる。
また、導電部の上部が第２の絶縁膜の主表面よりも突出しているか、または、導電部の上表面に第２の絶縁膜の主表面から突出する突起電極が設けられることが望ましい。この構成によれば、導電部と他の半導体基板、他の半導体装置、または他の機器との電気的接続が良好となる。
また、第２の絶縁膜の主表面が保護膜によって覆われていれば、第２の絶縁膜が保護膜によって保護される。
また、柱状導電部の露出面上に半導体基板の裏面から突出する突起電極が設けられていれば、柱状導電部と他の半導体基板、他の半導体装置、または他の機器との電気的な接続が良好となる。
また、絶縁部と柱状導電部との間に第３の絶縁膜が設けられていれば、第３の絶縁膜によって貫通電極である柱状導電部と半導体基板との間の絶縁が良好となるため、半導体装置の信頼性がさらに向上する。
また、貫通孔の内周面上に内周面に沿う導電膜が設けられており、導電膜が電位固定されていれば、導電膜によって柱状導電部がシールドされるため、半導体装置の信頼性がさらに向上する。
本発明の半導体装置の製造方法は、凹型基板と凸型基板とを準備するステップを備えている。
前述の凹型基板は、半導体回路を有する半導体基板と、半導体回路を含む半導体基板の主表面を覆うように設けられた第１の絶縁膜と、第１の絶縁膜内に設けられた内部配線と、第１の絶縁膜および半導体基板には、第１の絶縁膜および半導体基板の厚さ方向に延びる凹部が設けられている。
前述の凸型基板は、仮基板と、仮基板上に形成された導電部と、仮基板の主表面に対して垂直な方向に延びる柱状導電部とを含んでいる。
また、本発明の半導体装置の製造方法は、凸型基板および凹型基板のうちの少なくともいずれか一方の接合面において流動性を有する絶縁材が塗布された状態で、凹型基板と凸型基板とが嵌め合わされるか、または、凹型基板と凸型基板とが隙間を有する状態で嵌め合わされ、隙間に流動性を有する絶縁材が注入されるステップを備えている。
また、本発明の半導体装置の製造方法は、導電部と内部配線とが直接的にまたは他の部材を介して電気的に接続されるステップと、流動性を有する絶縁材を硬化させ、第２の絶縁膜を形成するステップと、半導体基板の裏面を研磨することによって柱状導電部を露出させるステップと、仮基板を除去することによって導電部を露出させるステップとをさらに備えている。
上記の製造方法によれば、制御すること困難な凹部基板の凹部の内壁への成膜が必要がなくなるため、貫通電極を有する半導体装置の信頼性が向上する。また、絶縁膜として、誘電率が低く、かつ、厚さが大きいものを用いることができるため、絶縁膜の不良によって半導体装置の高速性が阻害されることはない。また、柱状導電部が形成される仮基板は、半導体装置の裏面を研磨するときに支持体として機能する。したがって、上記の製法によれば、支持体の取り付け工程を別個行なう必要がないため、半導体装置の製造工程を短縮することが可能になる。
また、凸型基板は、柱状導電部を複数含み、凹型基板には、少なくとも１つの凹部が設けられている場合には、２以上の柱状導電部が１つの凹部内に挿入されることが望ましい。この製法によれば、複数の柱状導電部同士の間の距離を極力小さくすることができる。その結果、半導体装置を微細化することが可能となる。
また、仮基板が導電性を有しており、凹型基板を準備するステップは、仮基板の上に柱状導電部を形成するための型を形成するステップと、仮基板を陰極として用いる電気めっきによって型の中に柱状導電部を形成するステップとを含んでいることが望ましい。この製法によれば、仮基板を陰極として用いて、仮基板の表面上において、型の中で柱状導電部を上方へ向かって徐々に堆積させる手法を用いることが可能になる。その結果、柱状導電部が良好に形成される。
また、本発明の半導体装置の製造方法は、柱状導電部の先端に突起電極を電気めっきにより形成するステップをさらに備えていることが望ましい。この製法によれば、突起電極の形成が容易になる。
また、本発明の半導体装置の製造方法は、第２の絶縁膜の表面を覆う保護膜を形成するステップをさらに備えていることが望ましい。この製法によれば、仮基板の除去工程において、第２の絶縁膜の表面が保護膜によって保護される。
また、本発明の半導体装置の製造方法は、凹部の表面上に表面に沿う導電膜を形成するステップをさらに備えていることが望ましい。この製法によれば、柱状導電部が導電膜によって電気的にシールドされるため、貫通電極を有する半導体装置の信頼性が向上する。
また、前述の製法においては、内部配線は、導電部の下側において貫通電極を取り囲むように設けられ、かつ、導電部の下面に接触しており、内部配線および導電部のうちの少なくともいずれか一方に切欠きが設けられており、切欠きを介して絶縁材が流動することが望ましい。この製法によれば、柱状導電部の周囲の絶縁部の状態が良好となるため、半導体装置の信頼性が向上する。
また、本発明の半導体装置の製造方法は、柱状導電部の表面全体を覆うように第３の絶縁膜を形成するステップをさらに備えていることが望ましい。
この製法によれば、柱状導電部が凹部に偏って挿入されても、第３の絶縁膜が半導体基板と柱状導電部との間に存在する。したがって、半導体装置の信頼性が向上する。
本発明によれば、アスペクト比が大きい場合にも、微細化が可能であり、信頼性が高く、かつ、形成が容易な貫通電極を有する半導体装置が得られる。
以下、図を参照しながら、本発明の実施の形態の半導体装置およびその製造方法を説明する。なお、各実施の形態においては、同様の構造および機能を有する部位には、同一の符号が付されているため、その説明は繰り返さない。
（実施の形態１）
まず、図１を用いて実施の形態１の半導体装置の構造を説明する。
図１に示すように、本実施の形態の半導体装置は、半導体基板１を備えている。半導体基板１内には、半導体回路２が形成されている。また、半導体回路２の表面を含む半導体基板１の表面を覆うように絶縁膜３が形成されている。絶縁膜３内には、内部配線４が形成されている。内部配線４は、半導体回路２に接続されている。また、絶縁膜３の上には絶縁膜５が形成されている。また、絶縁膜５を上下方向に貫通する突起電極６が設けられている。突起電極６は、内部配線４に接続されている。
また、絶縁膜５内には導電部７も形成されている。導電部７の主表面と絶縁膜５の主表面とは、同一平面内にある。つまり、導電部７は、絶縁膜５の表面において露出している。また、導電部７は、突起電極６の上表面に接続されている。また、絶縁膜３および半導体基板１内には、絶縁膜３および半導体基板１を厚さ方向に貫通するホール１３が設けられている。ホール１３内には、ホール１３の内周面に沿うように、絶縁膜５が本発明の絶縁部として埋込まれている。なお、絶縁部５によって、後述する柱状導電部８と半導体基板１とが絶縁されている。
また、絶縁膜５の内周面によってホール１４が形成されている。また、ホール１４内には柱状導電部８が設けられている。柱状導電部８は、一端が導電部７の下面に接続され、他端が半導体基板１の裏面において露出している。柱状導電部８の露出面、絶縁膜５の下面、および半導体基板１の裏面のそれぞれは、同一平面内にある。
上記の柱状導電部８は、他の半導体基板、他の半導体装置、または、他の機器と接続される貫通電極として機能する。したがって、複数の本実施の形態の半導体装置同士、または、本実施の形態の半導体装置と他の半導体装置もしくは他の機器とを積み重ねることが可能になる。その結果、電子回路の大規模集積が可能となる。
次に、図１に示すような構造の半導体装置を製造するための方法を、図２〜図９を用いて説明する。
まず、図２に示す凹型基板が形成される。図２に示す凹型基板においては、図１に示す半導体装置の構造と同一の部分には同一の符号が付されているため、その説明は繰返さない。なお、図２に示す凹型基板は、絶縁膜３および半導体基板１にその厚さ方向にホール１３が形成された直後の構造である。また、この段階では、ホール１３は、半導体基板１の裏面まで達していない。次に、図３に示すように、ホール１３を埋込むとともに、突起電極６の側面を覆うように絶縁材５ａが塗布される。
一方、前述の図２および図３に示す凹型基板の形成工程とは別の工程において、図４および図５に示す凸型基板が形成される。図４に示す構造は、次のような方法で形成される。
まず、仮基板としての金属板１００の上に導電部７が形成される。次に、金属板１００の主表面および導電部７を覆うようにレジスト膜１０１が形成される。なお、金属板１００は、後工程でエッチングによって除去されるものであるため、その材料は、アルミニウム等のエッチングされ易いものであることが望ましい。その後、レジスト膜１０１にホール１５が形成される。
次に、ホール１５内に柱状導電部８が形成される。それにより、図４に示す構造が得られる。この工程においては、金属板１００および導電部７を陰極として電気めっきが行なわれる。それにより、柱状導電部８は、ホール１５の底面から上部へ向かって延びていくように形成される、すなわち、ボトムアップによって形成される。その結果、柱状導電部８には、発明の背景で説明したような空洞が形成されない。つまり、柱状導電部８の状態は良好となる。その後、レジスト膜１０１が除去される。したがって、導電部７の主表面から金属板１００の主表面に対して垂直な方向に延びる柱状導電部８が形成される。次に、金属板１００および導電部７を覆うように絶縁材５ｂが塗布される。それにより、図５に示す構造が得られる。
なお、絶縁材５ａおよび５ｂは、低い温度で流動性を有する状態となるものであればいなかるものであってもよいが、たとえば、低融点ガラス、ポリイミド、またはＮＣＰ（Non Conductive Paste）等であることが望ましい。
次に、図６に示すように、図３に示す凹型基板と図５に示す凸型基板とを嵌め合わせる。つまり、柱状導電部８がホール１３内に挿入される。それにより、ホール１３内の絶縁材５ａが、ホール１３の外部へ押し出される。また、絶縁材５ｂと絶縁材５ａとは凸側基板と凹側基板との間のスペースの全体にわたって延びる。その後、絶縁材５ａおよび５ｂは一体化し硬化する。このとき、突起電極６と導電部７とが接続される。その結果、図７に示す構造が形成される。なお、本実施の形態においては、凸型基板と凹型基板とを貼り合わせるために絶縁材５ａおよび５ｂの双方が用いられているが、それらのうちいずれか一方のみを用いて凸型基板と凹型基板とが貼り合わされてもよい。
次に、半導体基板１の裏面から所定の高さ位置まで半導体基板１を研磨する。それにより、図８に示すように、柱状導電部８が半導体基板１の裏面において露出する。次に、金属板１００をエッチングによって除去する。それにより、図９に示すように、導電部７が露出する。
上記のような本実施の形態の半導体装置の製造方法によれば、発明の背景で説明したようなアスペクト比の大きいホール１３の内周面に被覆性の高い絶縁膜を形成する工程が不要となる。そのため、比較的簡単に良好な貫通電極を形成することが可能となる。
また、上述のように、本実施の形態の半導体装置の製造方法によれば、金属板１００を陰極として用いて、金属板１００の表面上において、型としてのレジスト膜１０１のホール１５の中で柱状導電部８を上方へ向かって徐々に堆積させる手法（以下、「ボトムアップ」という。）によって形成する事ができるため、ホール１３内に空洞が形成されるおそれが低減される。その結果、半導体装置の信頼性が向上する。
また、従来技術においては、研磨によって薄くなることに起因して機械的強度が低下した半導体基板１を補強する補強部材を設けるための専用工程が必要である。しかしながら、本実施の形態の半導体装置の製造方法によれば、半導体基板１の裏面を研磨することによって柱状導電部８の底面を露出させるときに、凸型基板の金属板１００が補強部材の役割を果たす。そのため、補強部材を設けるための専用工程が不要になる。したがって、半導体装置の製造工程が簡略化される。
また、本実施の形態の半導体装置の製造方法によれば、柱状導電部８をホール１３内へ挿入するときに、流動性を有する絶縁材５ａおよび５ｂは、ホール１３の内周面と柱状導電部８との間に空洞が形成されないように、柱状導電部８によって圧力が加えられる。そのため、絶縁膜５の状態は良好となる。その結果、膜厚が大きくかつ誘電率が低い絶縁膜５を形成することが可能となる。したがって、貫通電極に電流が流れるときに貫通電極に生じる寄生キャパシタンスを小さくすることができる。その結果、絶縁膜５の不良に起因する半導体装置の高速動作の阻害が防止される。
なお、本実施の形態においては、凸型基板および凹型基板の接合面に流動性を有する絶縁材が塗布された状態で、凹型基板と凸型基板とが嵌め合わされる製法が用いられている。しかしながら、凹型基板と凸型基板とが互いに隙間を有しながら導電部７と突起電極６とが接触する状態で、その隙間に流動性を有する絶縁材が注入される製法によっても、図１に示す構造の半導体装置を製造することができる。
（実施の形態２）
次に、実施の形態２の半導体装置の構造を図１０を用いて説明する。
図１０に示す本実施の形態の半導体装置は、図１に示す実施の形態１の半導体装置の構造とほぼ同様である。ただし、本実施の形態の半導体装置は、実施の形態１の半導体装置と次の点において異なっている。
まず、本実施の形態の半導体装置においては、内部配線４の代わりに、内部配線４０が設けられている。内部配線４０の一部は接続部４１として規定される。接続部４１の上面には、導電部７０が接続される。導電部７０の下面には、柱状導電部８０が接続されている。要するに、本実施の形態の半導体装置は、図１０に示すように、釘状の貫通電極２２０を有している。なお、実施の形態１と実施の形態２とを比較した場合に、同一の符号が付されている部分については、同一の構造および同一の機能を有するため、その説明は繰返さない。
次に、図１１〜図１９を用いて本実施の形態の半導体装置の製造方法を説明する。本実施の形態の半導体装置の製造方法は、実施の形態１の半導体装置の製造方法とほぼ同様である。実施の形態１においては、図２に示す凹型基板が形成されたが、本実施の形態においては、図１１に示す凹型基板が形成される。図２に示す構造と図１１に示す構造とは、次の点において異なる。
図１１に示す構造においては、図２に示す構造の突起電極６が設けられておらず、かつ、内部配線４０がホール１３を囲むように設けられている。図１１に示す構造が形成された後には、図１２に示すように、ホール１３の開口の周囲の絶縁膜３が除去され、それにより、内部配線４０の一部が接続部４１として露出する。次に、接続部４１の露出面およびホール１３を埋込むように絶縁材５ａが塗布される。その構造が図１３に示されている。
また、実施の形態１においては、図５に示す凸型基板が形成されたが、本実施の形態においては、図１６に示す凸型基板が形成される。その本実施の形態の凸型基板の製造方法は、次のようなものである。
まず、金属板１００の上には、レジスト膜１０１ａが形成される。次に、レジスト膜１０１ａの一部が除去され、それにより、ホール１５ａが形成される。次に、ホール１５ａ内に導電部７０が形成される。それにより、図１４に示す構造が得られる。
その後、レジスト膜１０１ａが除去される。次に、レジスト膜１０１ｂが導電部７０および金属板１００の主表面を覆うように形成される。その後、レジスト膜１０１ｂを上下に貫通し導電部７０に至るホール１５ｂが形成される。次に、ホール１５ｂ内に柱状導電部８０が形成される。それにより、図１５に示す構造が得られる。なお、柱状導電部８０は、金属板１００および導電部７０を陰極として用いる電気めっきによって形成される。
次に、レジスト膜１０１ｂが除去される。その後、絶縁材５ｂが金属板１００の主表面および導電部７０を覆うように形成される。それにより、図１６に示す構造が得られる。その後、図１７に示すように、図１６に示す凸型基板と図１３に示す凹型基板とが嵌め合わされる。その後、絶縁材５ａおよび絶縁材５ｂが硬化する。その結果、凸型基板と凹型基板との間に絶縁膜５が充填された構造が形成される。それにより、図１８に示す構造が得られる。
その後、実施の形態１と同様に、半導体基板１の裏面から所定の高さ位置まで半導体基板１が研磨されることによって、半導体基板１の裏面に柱状導電部８０の底面が露出する。また、金属板１００がエッチングによって除去されることにより、絶縁膜５の表面において導電部７０が露出する。それにより、図１９に示す構造が得られる。
なお、本実施の形態においては、前述の絶縁材５ａおよび５ｂの双方が用いられるが、それらのうちのいずれか一方のみが用いられる製法によっても、本実施の半導体装置を製造することは可能である。
上記のような本実施の形態の半導体装置の製造方法によっても、実施の形態１の半導体装置の製造方法によって得られる効果と同様の効果を得ることができる。
また、本実施の形態の半導体装置によれば、図１７に示す凹型基板と凸型基板とを嵌め合わせるときに、接続部４１と導電部７０とが接触することによって、凹型基板と凸型基板との位置関係が固定される。したがって、図６に示す実施の形態１の半導体装置のように、突起電極６と導電部７との接触によって凹型基板と凸型基板との位置関係が固定される製造方法に比較して、凹型基板と凸型基板との間の位置関係、特に、ホール１３と柱状導電部８０との位置関係を適正なものにすることが容易になる。
なお、導電部７の下面と内部配線４０の接続部４１の上面とが表面処理されていれば、それらの接触状態が良好になる。また、本実施の形態においても、凸型基板および凹型基板の接合面に流動性を有する絶縁材が塗布された状態で、凹型基板と凸型基板とが嵌め合わされる製法が用いられている。しかしながら、凹型基板と凸型基板とが互いに隙間を有しながら導電部７０と接続部４１とが接触する状態で、その隙間に流動性を有する絶縁材が注入される製法によっても、図９に示す構造の半導体装置を製造することができる。
（実施の形態３）
次に、図２０〜図２５を用いて、実施の形態３の半導体装置の構造を説明する。
本実施の形態の半導体装置は、実施の形態１の半導体装置の構造とほぼ同様である。本実施の形態の半導体装置の構造と実施の形態１の半導体装置の構造とが異なる点は、ホール１３の代わりに、溝１３０が形成されていることである。すなわち、絶縁膜３および半導体基板１に溝１３０が形成されている。また、本実施の形態においては、、溝１３０内において、溝１３０が延びる方向に沿って並ぶように複数の柱状導電部８が設けられている。
図２０〜図２５から分かるように、本実施の形態の半導体装置の構造によれば、柱状導電部８同士の間には、半導体基板１は存在せず、絶縁膜５のみが存在する。言い換えれば、絶縁材５ａおよび５ｂが溝１３０内において柱状導電部８同士の間に充填される。
そのため、柱状導電部８同士の間隔を小さくしても、柱状導電部８同士の間の絶縁膜５の膜厚を大きくすることができるため、所望の絶縁性能が得られる。したがって、半導体装置を微細化することが可能となる。また、柱状導電部８の位置合わせの精度が緩和されるとともに、絶縁材５ａおよび５ｂがより流動し易くなる。その結果、絶縁材５ａおよび５ｂとして粘性が高い材料を使用することが可能になる。したがって、絶縁材の選択の幅が広がる。
なお、本実施の形態においては、凸型基板および凹型基板の接合面に流動性を有する絶縁材が塗布された状態で、凹型基板と凸型基板とが嵌め合わされる製法が用いられてもよいが、凹型基板と凸型基板とが互いに隙間を有する状態で嵌め合わされ、その隙間に流動性を有する絶縁材が注入される製法が用いられてもよい。
また、本実施の形態の半導体装置の製造方法においても、最終的には、実施の形態１の半導体装置の製造方法と同様に、半導体基板１の裏面が除去され、柱状導電部８の裏面が露出した後、金属板１００が除去され、導電部７が露出する。
（実施の形態４）
次に、図２６〜図３１を用いて、本実施の形態の半導体装置の構造を説明する。
本実施の形態の半導体装置の構造は、実施の形態２の半導体装置の構造とほぼ同様である。本実施の形態の半導体装置の構造と実施の形態２の半導体装置の構造とが異なる点は、ホール１３の代わりに、溝１３０が形成されていることである。すなわち、絶縁膜３および半導体基板１に溝１３０が形成されている。また、本実施の形態においては、溝１３０が延びる方向に沿って並ぶように、複数の柱状導電部８０が形成されている。つまり、溝１３０内には、複数の柱状導電部８０が一列に並んで設けられている。
本実施の形態の半導体装置によっても、実施の形態３の半導体装置と同様に、柱状導電部８０同士の間隔を極力小さくすることが可能となる。したがって、半導体装置を微細化することが可能になる。
なお、本実施の形態においても、凸型基板および凹型基板の接合面に流動性を有する絶縁材が塗布された状態で、凹型基板と凸型基板とが嵌め合わされる製法が用いられてもよいが、凹型基板と凸型基板とが互いに隙間を有する状態で嵌め合わされ、その隙間に流動性を有する絶縁材が注入される製法が用いられてもよい。
さらに、本実施の形態の半導体装置の製造方法においても、最終的には、実施の形態２の半導体装置の製造方法と同様に、半導体基板１の裏面が除去され、柱状導電部８の裏面が露出した後、金属板１００が除去され、導電部７が露出する。
（実施の形態５）
次に、実施の形態５の半導体装置を図３２を用いて説明する。
本実施の形態の半導体装置は、実施の形態１の半導体装置の構造とほぼ同様である。しかしながら、本実施の形態の半導体装置の構造は、導電部７の上に突起電極９が設けられているという点において、図１に示す実施の形態１の半導体装置の構造と異なっている。このような構造によれば、突起電極９が絶縁膜５の主表面から突出しているため、導電部７と他の半導体基板または他の半導体装置との電気的な接続だけでなく、導電部７と他の機器との電気的な接続もまた良好となる。
また、本実施の形態の半導体装置の構造の変形例として、図３２に示す突起電極９の代わりに、図３３に示すように、上部が一部突出している柱状導電部８ａが用いられ、その突出した上部の形状に沿うように導電部７ａが設けられている構造が採用されてもよい。つまり、導電部７ａの上部が絶縁膜５の主表面から突出している構造が採用されてもよい。図３３に示す構造によっても、図３２に示す突起電極９を有している構造と同様に、導電部７ａと他の半導体基板、他の半導体装置、または他の機器との電気的な接続が良好となる。
また、本実施の形態の半導体装置の構造の他の変形例として、図３４および図３５に示す構造が考えられる。図３４に示す構造は、図２に示す実施の形態２の半導体装置の構造とほぼ同様である。しかしながら、図３４に示す構造は、導電部７０の上に突起電極９０が形成されている点において、図２に示す構造と異なっている。この突起電極９０によっても、図３２に示す突起電極９によって得られる効果と同様の効果を得ることが可能となる。
また、図３４に示す突起電極９０の代わりに、図３５に示すように、図１０に示す導電部７０の上表面が突出した導電部７０ａが設けられていてもよい。この場合、柱状導電部８０ａは、図３５に示すように、上部の一部が突出している。つまり、導電部７０ａは、柱状導電部８０ａの形状に沿うように形成されている。
また、本実施の形態の半導体装置においては、図３２に示す構造に加えて、図３６に示すように、絶縁膜５および導電部７の上にガラス質または有機物からなる保護膜１０が形成されていてもよい。つまり、保護膜１０は、突起電極９が形成されている領域以外の領域に形成される。この構造によれば、保護膜１０によって、絶縁膜５の主表面および導電部７の主表面が保護される。また、保護膜１０は、突起電極９の上に設けられておらず、突起電極９は、保護膜１０の主表面から突出しているため、導電部７と他の半導体基板、他の半導体装置、または他の機器との電気的な接続が保護膜１０によって阻害されることはない。
また、前述の保護膜１０は、図３７に示すように、柱状導電部８ａと導電部７ａとを有する図３３に示す構造の保護膜として用いられてもよい。すなわち、図３７に示すように、導電部７ａの突出部分を覆うことなく導電部７ａの突出部以外の部分および絶縁膜５を覆うように保護膜１０が設けられていてもよい。この場合、その突出部分は保護膜１０の主表面から突出している。また、図３８に示すように、図３４に示す構造に保護膜１０が付加されてもよい。図３８に示す構造においては、突起電極９０は保護膜１０の主表面から突出している。さらに、図３９に示すように、図３５に示す構造に保護膜１０が付加されてもよい。図３９に示す構造においては、導電部７０ａの突出部は、保護膜１０の主表面から突出している。
次に、本実施の形態の図３６に示す構造の半導体装置の製造方法を図４０〜図４５を用いて説明する。
まず、アルミニウムのような材料からなる金属板１００の上に、ＣＶＤ（Chemical Vapor Deposition）またはスピンコートによって、ガラス質または有機物からなる保護膜１０を形成する。次に、保護膜１０の上にレジスト膜１０１を形成する。次に、レジスト膜１０１および保護膜１０を貫通し金属板１００を露出させるようにホール１１０を形成する。それにより、図４０に示す構造が得られる。次に、金属板１００をさらにエッチングしホール１２０を形成する。次に、レジスト膜１０１を除去する。それにより、図４１に示す構造が得られる。
次に、金属板１００を陰極として用いる電気めっきによって、保護膜１０および金属板１００に形成されたホール１２０の下部を埋めるように、金のようなアルミニウムとは異なる材料からなる突起電極９を形成する。それにより、図４２に示す構造が得られる。次に、突起電極９に接続されるとともに保護膜１０の表面の一部に沿うように導電部７を堆積する。それにより、図４３に示す構造が得られる。なお、導電部７を堆積する工程は、ホール１２０を形成する工程の後であっても前であってもよい。また、導電部７の形成方法は、堆積以外に、金箔の貼り付け、無電解めっき、電気めっき、および堆積とめっきとの組合わせのいずれであってもよい。
次に、導電部７および保護膜１０を埋込むようにレジスト膜１０１ｂを形成する。次に、レジスト膜１０１ｂをその厚さ方向に貫通し、導電部７を露出させるホール２３を形成する。このホール２３に柱状導電部８を形成する。その後、レジスト膜１０１ｂを除去する。次に、凸型基板を凹型基板に嵌め込むとともに、流動性を有する絶縁材を用いて凸型基板と凹型基板との間のスペースを埋める。その後、凹型基板の裏面が研磨される。それにより得られた構造が図４５に示されている。次に、金属板１００がエッチングによって除去される。それにより、図３６に示す構造が得られる。
前述の製法によれば、突起電極９が予め導電部７に形成されているため、金属板１００が除去され、薄くなった半導体装置の導電部７の上に突起電極９を形成する製法に比較して、半導体装置の割れに起因する歩留まりの低下を抑制することができる。また、保護膜１０が絶縁膜５の上に設けられた状態で、金属板１００の除去が行なわれるため、金属板１００のエッチングによる除去を容易に行なうことができる。
次に、図４６〜図４８を用いて、図３７に示す構造の半導体装置の製造方法を説明する。
まず、金属板１００の上に保護膜１０を形成する。次に、保護膜１０および金属板１００にホール１７を形成する。その後、保護膜１０の主表面およびホール１７の表面に沿うように導電部７ａを形成する。それにより、図４６に示す構造が得られる。次に、導電部７ａおよび保護膜１０を埋込むようにレジスト膜１０１を形成する。その後、レジスト膜１０１をその厚さ方向に貫通し導電部７ａの凹部に至るホール１８を形成する。
次に、ホール１８内に柱状導電部８ａをめっきによって形成する。それにより、図４７に示す構造が得られる。次に、レジスト膜１０１を除去する。それにより得られた凸型基板を凹型基板に嵌め込む。その後、絶縁材を凹型基板と凸型基板とのすき間に流し込む。次に、絶縁材を硬化させる。それによって、絶縁膜５が凸型基板と凹型基板との間のスペースに形成される。その結果、図４８に示す構造が得られる。その後、金属板１００をエッチングによって除去する。それにより、図３７に示す構造が得られる。
なお、柱状導電部８ａのそれぞれが電気めっきによって形成されるため、ホール１８内に自動的に金属が埋め込まれる。
また、図３７に示す構造の突出部を有する導電部７ａは、保護膜１０が形成されずに、金属板１００の上に平板状の導電部７ａが形成されている状態で、凸型の金型を導電部７ａの主表面に押し付けることによっても形成され得る。
（実施の形態６）
次に、図４９を用いて実施の形態６の半導体装置の構造を説明する。
本実施の形態の半導体装置の構造は、図１に示す半導体装置の構造とほぼ同様である。しかしながら、本実施の形態の半導体装置は、半導体基板１の裏面に露出している柱状導電部８の表面を覆うように突起電極１１が形成されている点において、実施の形態１の半導体装置と異なっている。
図４９に示す構造によれば、突起電極１１が設けられているため、柱状導電部８と半導体基板１の裏面に接続される他の半導体基板、他の半導体装置、または他の機器との電気的な接続が良好となる。また、前述の実施の形態の突起電極９と本実施の形態の突起電極１１との双方を有する半導体装置によれば、本半導体装置と他の機器等との接続の態様を多様化させることができる。
なお、突起電極１１は、図５０に示すように、図３６に示す構造の柱状導電部８の露出面を覆うように形成されてもよい。
前述の図４９に示す構造の半導体装置の製造方法においては、まず、実施の形態１の図８に示すような構造が得られる。その後、図５１に示すように、電気めっきによって、金属板１００、導電部７、および柱状導電部８を陰極として、柱状導電部８の露出面に突起電極１１が付着する。その後、エッチングによって金属板１００が除去される。その結果、図４９に示す構造が得られる。
また、本実施の形態の半導体装置の製造方法の変形例としては、凸型基板を形成する工程において、図５２に示すように、柱状導電部８ａの上面に突起電極１１１が形成されてもよい。その後、レジスト膜１０１は除去される。それにより、凸型基板が得られる。この凸型基板が実施の形態１の凹型基板に嵌め込まれれば、図５３に示すような構造が得られる。その後、図５４に示すように、半導体基板１の裏面を研磨することにより、突起電極１１１が露出する。さらに、半導体基板１の裏面から突起電極１１１が突出するように半導体基板１の裏面を研磨すれば、図５５に示す構造が得られる。その後、金属板１００がエッチングによって除去されれば、図５６に示す構造が得られる。
なお、半導体基板１の裏面の研磨を絶縁膜５が露出した段階で一旦終了してもよい。この場合、次の工程として、半導体基板１のみをエッチングにより選択的に除去し、その後、絶縁膜５のみを選択的にエッチングする。この製法によっても、図５６に示す構造を得ることは可能である。
（実施の形態７）
次に、図５７を用いて実施の形態７の半導体装置の構造を説明する。
本実施の形態の半導体装置の構造は、図５０に示す半導体装置の構造とほぼ同様である。しかしながら、本実施の形態の半導体装置は、半導体基板１の裏面上に保護膜２０が形成されている点が、図５０に示す構造と異なっている。
また、本実施の形態の半導体装置の構造の変形例としては、図５８に示すような構造であってもよい。図５８に示す構造は、図３８に示す構造とほぼ同様であるが、半導体基板１の裏面に保護膜２０が形成されていること、および、柱状導電部８０の露出面上に突起電極１１が形成されている点において、図３８に示す構造とが異なっている。図５８に示すような構造によっても、図５７に示す構造と同様に、半導体基板１の裏面が保護される。
（実施の形態８）
次に、図５９〜図６５を用いて、実施の形態８の半導体装置の製造方法を説明する。
図５９に示すように、金属板１００の上に導電部７を形成する。導電部７の上に絶縁膜６６を形成する。それにより、図６０に示す構造が得られる。
次に、導電部７、絶縁膜６６、および金属板１００の主表面を覆うようにレジスト膜１０１を形成する。その後、レジスト膜１０１をその厚さ方向に貫通するホール１９を形成する。このホール１９内に柱状導電部８を形成する。それにより、図６１に示す構造が得られる。その後、レジスト膜１０１を除去する。それにより、図６２に示す構造が得られる。
次に、図６３に示すように、絶縁膜６６の上面以外の主表面、すなわち、金属板１００の主表面、導電部７の露出面、絶縁膜６６の両側面、および柱状導電部８の表面を覆うように絶縁膜１２を形成する。絶縁膜１２は、ポリイミドなどからなっており、導電部７、金属板１００、および柱状導電部８を電極として用いた電着によって形成される。
なお、電着に代えて、露出した導電部７および金属板１００を陽極として用いて、導電部７および金属板１００の露出面を酸化するか、または、露出面にアルミニウムなどをめっきした後に、露出した導電部７および金属板１００を陽極として用いて、導電部７、金属板１００、および柱状導電部８のめっき面を酸化してもい。次に、絶縁膜６６を除去する。それにより、図６４に示す構造が得られる。
次に、絶縁膜１２をマスクとして、絶縁膜６６が除去された位置、すなわち導電部７の露出面上に、はんだのような導電性の接合材１６を、金属板１００および導電部７を陰極として用いた電気めっきによって形成する。なお、この接合材１６の形成工程は、省略され得るものである。それにより、図６５に示す構造が得られる。この図６５に示す構造の凸型基板と実施の形態１の凹型基板に嵌め合わせた場合においても、実施の形態１の半導体装置によって得られる効果と同様の効果を得ることができる。
（実施の形態９）
次に、図６６〜図７１を用いて、実施の形態９の半導体装置の製造方法を説明する。
まず、金属板１００上に導電部７を形成する。次に、導電部７および金属板１００の表面を覆うように保護膜６００を電着によって形成する。その後、保護膜６００の主表面を覆うようにレジスト膜１０１を形成する。次に、レジスト膜１０１および保護膜６００を厚さ方向に貫通し、導電部７を露出させるようにホール２２を形成する。それにより得られる構造が図６７に示されている。
次に、ホール２２内に柱状導電部８を形成する。それにより得られる構造が図６８に示されている。その後、レジスト膜１０１を除去する。それにより得られる構造が図６９に示されている。次に、柱状導電部８の露出面を覆うように絶縁膜２００を電着によって形成する。それにより、図７０に示す構造が得られる。次に、保護膜６００を除去する。このとき、保護膜６００の一部が柱状導電部８と導電部７との接続部の近傍に残存部が６０１として残る。それにより得られる構造が図７１に示されている。
この図７１に示す凸側基板と実施の形態１の凹型基板とを嵌め合わせた場合においても、実施の形態１の半導体装置によって得られる効果と同様の効果が得られる。
なお、前述の絶縁膜２００および保護膜６００は、電着により形成されるが、電着に代えて、金属板１００、導電部７０、および柱状導電部８を陽極として用いて、金属板１００、導電部７０、および柱状導電部８の露出面を酸化するか、または、その露出面にアルミニウムなどをめっきした後に、めっきされた金属板１００、導電部７０、および柱状導電部８を陽極として用いて、そのめっき面を酸化してもい。
（実施の形態１０）
次に、図７２を用いて、実施の形態１０の半導体装置の構造を説明する。
本実施の形態の半導体装置の構造は、実施の形態２の半導体装置の構造とほぼ同様である。しかしながら、本実施の形態の半導体装置は、次の点において、実施の形態２の半導体装置と異なっている。
本実施の形態の半導体装置は、柱状導電部８０の外周面には、絶縁膜２０ｂが形成されている。また、柱状導電部８０の露出面には、突起電極１１が形成されている。さらに、接続部４１と導電部７０とは接合材４２によって接合されている。また、絶縁膜２０ｂと導電部７０との間には、残存部６１が形成されている。この図７２に示す構造の半導体装置によっても、実施の形態２の半導体装置によって得られる効果と同様の効果が得られる。
次に、図７２に示す本実施の形態の半導体装置の製造方法を説明する。
まず、金属板１００の上にレジスト膜１０１を形成する。次に、レジスト膜１０１および金属板１００にホール２１を形成する。それにより得られた構造が図７３に示されている。次に、図７４に示すように、ホール２１の底面を覆うように突起電極９０を形成する。次に、図７５に示すように、突起電極９０の上に導電部７０を形成する。次に、図７６に示すように、導電部７０の上面およびレジスト膜１０１の上面を覆うように絶縁膜６０を形成する。
次に、図７７に示すように、レジスト膜１０１上の絶縁膜６０およびレジスト膜１０１を除去する。その後、金属板１００の主表面、絶縁膜６０、導電部７０、および突起電極９０を覆うように、レジスト膜１０１ｂを形成する。次に、レジスト膜１０１ｂおよび絶縁膜６０をその厚さ方向に貫通し、導電部７０に至るホール２１を形成する。それにより得られた構造が図７８に示されている。
次に、ホール２１内に柱状導電部８０を形成する。それにより得られた構造が図７９に示されている。次に、レジスト膜１０１ｂを除去する。それにより得られた構造が図８０に示されている。次に、柱状導電部８０の露出面を覆うように電着によって絶縁膜２０ｂを形成する。このとき、金属板１００の上面ならびに突起電極９０の側面および導電部７０の側面を覆うように絶縁膜２０ａが形成される。それにより得られた構造が図８１に示されている。次に、図８２に示すように、導電部７０の上面に位置する絶縁膜６０の不要な部分を除去する。それにより、残存部６１が形成される。
次に、図８３に示すように、残存部６１の側面上であって導電部７０の上表面上に導電性の接合材４２を電気めっきによって形成する。なお、この接合材４２の形成工程は省略され得るものである。図８３に示す凸型基板と実施の形態２の凹型基板とを嵌め合わせることによっても、実施の形態２の半導体装置によって得られる効果と同様の効果を得ることが可能である。
また、接合材４２を設ける位置に絶縁膜６０を形成しておく手法が用いられているが、その絶縁膜６０を設けずに、レジスト膜を用いたフォトリソグラフィ工程によって、凸型基板の主表面を覆うように設けられた絶縁膜の接合材４２を設ける位置に開口を形成する手法が用いられてもよい。
なお、柱状導電部８の先端面上に存在する絶縁膜２０ｂは、半導体基板１の裏面を研磨する工程において除去される。
本実施の形態の半導体装置のように、柱状導電部８の外周面を覆う絶縁膜２０ｂが形成されていれば、仮に凹型基板と凸型基板とを嵌め合わせる際に、柱状導電部８がホール１３が延びる方向に対して斜め方向に向かってホール１３内へ挿入されても、少なくとも絶縁膜２０ｂによって半導体基板１と柱状導電部８との間の絶縁性を確保される。また、絶縁膜２０ａは、絶縁膜５の保護膜として機能する。したがって、半導体装置の信頼性がより向上する。
（実施の形態１１）
次に、図８４を用いて実施の形態１１の半導体装置の構造を説明する。
本実施の形態の半導体装置の構造は、図１に示す実施の形態１の半導体装置の構造とほぼ同様である。しかしながら、図８４に示す本実施の形態の半導体装置は、ホール１３の内周面を覆う導電膜３０が形成されている点において、実施の形態１の図１に示す半導体装置と異なっている。つまり、本実施の形態においては、柱状導電部８の外周面とは所定の間隔をおいて導電膜３０が筒状に形成されている。導電膜３０は、接地電極に電気的に接続され、電位固定されている。本実施の形態の半導体装置の構造によれば、導電膜３０と柱状導電部８との組合わせの構造は、同軸ケーブルの構造と同様であるため、柱状導電部８を介して入力または出力される信号は、ノイズによる悪影響を受け難い。
次に、本実施の形態の半導体装置の製造方法を図８５〜図８８を用いて説明する。
まず、図８５に示す構造が形成される。図８５に示す構造は、実施の形態１の図２に示す半導体装置の構造とほぼ同様である。しかしながら、図８５に示す構造では、まだ、図２に示す構造の突起電極６は形成されていない。
次に、図８６に示すように、ホール１３の内周面および底面を覆うように、無電解めっきまたはＣＶＤによって、ニッケルからなる導電膜３０を形成する。なお、半導体の導電性を利用すれば、電解めっきによって導電膜３０を形成することも可能である。次に、図８７に示すように、内部配線４が露出するようにホール１６０を形成する。その後、図８８に示すように、ホール１６０内に内部配線４に接続するように突起電極６を形成する。
図８８に示す凹型基板と実施の形態１の凸型基板とを嵌め合わせた構造の半導体装置によっても、実施の形態１の半導体装置によって得られる効果と同様の効果を得ることができる。
（実施の形態１２）
次に、図８９〜図９４を用いて実施の形態１２の半導体装置の構造を説明する。
本実施の形態の半導体装置は、実施の形態２の半導体装置の構造とほぼ同様である。しかしながら、本実施の形態の半導体装置の構造は、導電部７０に切欠き７００が設けられているという点において、実施の形態２の半導体装置の構造と異なっている。
本実施の形態の半導体装置によれば、凹型基板と凸型基板とが嵌め合わされることによって、ホール１３に柱状導電部８が挿入され、絶縁材５ａおよび５ｂがホール１３内から押し出されるときに、ホール１３内の絶縁材５ａおよび５ｂは、切欠き７００を通って絶縁膜３の上に流れ出す。そのため、絶縁材５ａおよび５ｂが凹型基板と凸型基板とが嵌め合わせを阻害しない。したがって、半導体装置の歩留まりが向上する。
また、他の製法として、凹型基板と凸型基板とが嵌め合わされて、凹型基板と凸型基板とが所定のすき間を有しながら導電部７０と接続部４１とが接触している状態で、その隙間に流動性を有する絶縁材５ａおよび５ｂが充填される方法が用いられる場合には、絶縁材５ａおよび５ｂが切欠き７００を通って、柱状導電部８０の周囲のスペースに流れ込む。そのため、絶縁材５ａおよび５ｂが柱状導電部８０の周囲のスペースへ流れ込み易い。その結果、絶縁膜５に空洞が形成されることが防止される。
なお、本実施の形態の半導体装置の変形例として、図９５〜図１００に示すように、内部配線４０の接続部４１に切欠き４００が設けられている構造が採用されてもよい。
本実施の形態の変形例の半導体装置によっても、凹型基板と凸型基板とが嵌め合わされて、凹型基板と凸型基板とが所定のすき間を有しながら導電部７０と接続部４１とが接触している状態で、そのすき間に流動性を有する絶縁材５ａおよび５ｂが充填されるときに、切欠き４００および７００を通って、絶縁材５ａおよび５ｂが柱状導電部８０の周囲のスペースに流れ込む。そのため、図９５〜図１００に示す構造によれば、切欠き４００が設けられているため、前述の図８９〜図９４に示す構造に比較して、さらに絶縁材５ａおよび５ｂが柱状導電部８０の周囲のスペースへ流れ込み易い。したがって、絶縁膜５に空洞が形成されることがより確実に防止される。
（実施の形態１３）
次に、実施の形態１３の半導体装置の構造を説明する。
実施の形態１３に示す半導体装置の構造は、図１０１に示すように、絶縁膜５およびそれより下側の構造は、実施の形態１の図１に示す半導体装置の構造とほぼ同様である。しかしながら、本実施の形態の図１０１に示す絶縁膜５およびそれより下側の構造は、柱状導電部８の露出面に、導電膜８０１０が設けられている点において、実施の形態１の半導体装置の構造と異なっている。
次に、図１０１に示す半導体装置の絶縁膜５よりも上側の構造の製造方法を、図１０２〜図１０７を用いて説明する。
その製造方法においては、まず、図１０２に示す構造が得られる。図１０２に示す構造は、半導体基板１００１を備えている。半導体基板１００１には、半導体回路１０２が設けられている。半導体回路１０２を含む半導体基板１００１の主表面を覆うように、絶縁膜１０３が設けられている。
絶縁膜１０３内には、内部配線１０４が設けられている。また、内部配線１０４は絶縁膜１０３の表面において一部露出している。また、絶縁膜１０３および半導体基板１００１において、その厚さ方向に延びるようにホール１１３が設けられている。
次に、図１０３に示すように、ホール１１３の内周面および底面を覆うとともに内部配線１０４の一方の側面を覆う絶縁膜３００が形成される。次に、図１０４に示すように、絶縁膜１０３の表面、内部配線１０４の表面、および絶縁膜３００の表面を覆う導電膜３５０を形成する。
次に、図１０５に示すように、導電膜３５０を覆うように導電部８０００を電気めっきによって形成する。次に、図１０６に示すように、導電部８０００の上側部分および導電３５０の一部をＣＭＰ（Chemical Mechanical Polishing）によって除去し、柱状導電部８００および導電膜３６０を形成する。次に、図１０７に示すように、柱状導電部８００の主表面から半導体基板１の主表面に対して垂直な方向に延びるように柱状導電部８を形成する。これにより得られた構造が、実施の形態１の図５に示す凸型基板に対応する構造である。本実施の形態の柱状導電部８の形成方法は、実施の形態１の柱状導電部８の形成方法と全く同様である。
本実施の形態の図１０７に示す凸型基板と実施の形態１の図３に示す凹型基板とを嵌め合わせる。次に、半導体基板１の裏面を研磨した後、柱状導電部８の露出面に導電膜８０１０を形成する。その後、半導体基板１００１の裏面を研磨して導電膜３６０を露出させる。次に、半導体基板１００１の裏面に保護膜１０００を形成する。それにより、図１０１に示すような構造の半導体装置が得られる。
本実施の形態の半導体装置によって、前述の各実施の形態の半導体装置によって得られる効果と同様の効果を得ることが可能である。
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
実施の形態１の半導体装置の構造を説明するための図である。 実施の形態１の半導体装置の製造方法を説明するための図である。 実施の形態１の半導体装置の製造方法を説明するための図である。 実施の形態１の半導体装置の製造方法を説明するための図である。 実施の形態１の半導体装置の製造方法を説明するための図である。 実施の形態１の半導体装置の製造方法を説明するための図である。 実施の形態１の半導体装置の製造方法を説明するための図である。 実施の形態１の半導体装置の製造方法を説明するための図である。 実施の形態１の半導体装置の製造方法を説明するための図である。 実施の形態２の半導体装置の構造を説明するための図である。 実施の形態２の半導体装置の製造方法を説明するための図である。 実施の形態２の半導体装置の製造方法を説明するための図である。 実施の形態２の半導体装置の製造方法を説明するための図である。 実施の形態２の半導体装置の製造方法を説明するための図である。 実施の形態２の半導体装置の製造方法を説明するための図である。 実施の形態２の半導体装置の製造方法を説明するための図である。 実施の形態２の半導体装置の製造方法を説明するための図である。 実施の形態２の半導体装置の製造方法を説明するための図である。 実施の形態２の半導体装置の製造方法を説明するための図である。 実施の形態３の半導体装置の凸型基板を説明するための図であって、図２１のＸＸ−ＸＸ線断面を示す図である。 実施の形態３の半導体装置の凹型基板の上面図である。 実施の形態３の半導体装置の凸型基板を説明するための図であって、図ＸＸＩＩ−ＸＸＩＩ線断面を示す図である。 実施の形態３の半導体装置の凸型基板の下面図である。 実施の形態３の半導体装置の凹型基板と凸型基板とが嵌め合わされた状態を示す図であって、図２５のＸＸＩＶ−ＸＸＩＶ線断面を示す図である。 実施の形態３の半導体装置の凹型基板と凸型基板とが嵌め合わされた状態を示す図であって、図２４のＸＸＶ−ＸＸＶ線断面を示す図である。 実施の形態４の半導体装置の凹型基板を説明するための図であって、図２７のＸＸＶＩ−ＸＸＶＩ線断面を示す図である。 実施の形態４の半導体装置の凹型基板の上面図である。 実施の形態４の半導体装置の凸型基板を説明するための図であって、図２９のＸＸＶＩＩＩ−ＸＸＶＩＩＩ線断面を示す図である。 実施の形態４の半導体装置の凸型基板の下面図である。 実施の形態４の半導体装置の凹型基板と凸型基板とが嵌め合わされた状態を示す図であって、図３１のＸＸＸ−ＸＸＸ線断面を示す図である。 実施の形態４の半導体装置の凹型基板と凸型基板とが嵌め合わされた状態を示す図であって、図３０のＸＸＸＩ−ＸＸＸＩ線断面を示す図である。 実施の形態５の半導体装置の構造を説明するための図である。 実施の形態５の変形例１の半導体装置を説明するための図である。 実施の形態５の変形例２の半導体装置を説明するための図である。 実施の形態５の変形例３の半導体装置を説明するための図である。 実施の形態５の変形例４の半導体装置を説明するための図である。 実施の形態５の変形例５の半導体装置を説明するための図である。 実施の形態５の変形例６の半導体装置を説明するための図である。 実施の形態５の変形例７の半導体装置を説明するための図である。 実施の形態５の図３６に示す半導体装置の製造方法を説明するための図である。 実施の形態５の図３６に示す半導体装置の製造方法を説明するための図である。 実施の形態５の図３６に示す半導体装置の製造方法を説明するための図である。 実施の形態５の図３６に示す半導体装置の製造方法を説明するための図である。 実施の形態５の図３６に示す半導体装置の製造方法を説明するための図である。 実施の形態５の図３６に示す半導体装置の製造方法を説明するための図である。 実施の形態５の図３７に示す半導体装置の製造方法を説明するための図である。 実施の形態５の図３７に示す半導体装置の製造方法を説明するための図である。 実施の形態５の図３７に示す半導体装置の製造方法を説明するための図である。 実施の形態６の半導体装置の構造を説明するための図である。 実施の形態６の半導体装置の変形例の構造を説明するための図である。 実施の形態６の半導体装置の製造方法を説明するための図である。 実施の形態６の変形例の半導体装置の製造方法を説明するための図である。 実施の形態６の変形例の半導体装置の製造方法を説明するための図である。 実施の形態６の変形例の半導体装置の製造方法を説明するための図である。 実施の形態６の変形例の半導体装置の製造方法を説明するための図である。 実施の形態６の変形例の半導体装置の製造方法を説明するための図である。 実施の形態７の半導体装置の構造を説明するための図である。 実施の形態７の半導体装置の変形例を説明するための図である。 実施の形態８の半導体装置の製造方法を説明するための図である。 実施の形態８の半導体装置の製造方法を説明するための図である。 実施の形態８の半導体装置の製造方法を説明するための図である。 実施の形態８の半導体装置の製造方法を説明するための図である。 実施の形態８の半導体装置の製造方法を説明するための図である。 実施の形態８の半導体装置の製造方法を説明するための図である。 実施の形態８の半導体装置の製造方法を説明するための図である。 実施の形態９の半導体装置の製造方法を説明するための図である。 実施の形態９の半導体装置の製造方法を説明するための図である。 実施の形態９の半導体装置の製造方法を説明するための図である。 実施の形態９の半導体装置の製造方法を説明するための図である。 実施の形態９の半導体装置の製造方法を説明するための図である。 実施の形態９の半導体装置の製造方法を説明するための図である。 実施の形態１０の半導体装置の構造を説明するための図である。 実施の形態１０の半導体装置の製造方法を説明するための図である。 実施の形態１０の半導体装置の製造方法を説明するための図である。 実施の形態１０の半導体装置の製造方法を説明するための図である。 実施の形態１０の半導体装置の製造方法を説明するための図である。 実施の形態１０の半導体装置の製造方法を説明するための図である。 実施の形態１０の半導体装置の製造方法を説明するための図である。 実施の形態１０の半導体装置の製造方法を説明するための図である。 実施の形態１０の半導体装置の製造方法を説明するための図である。 実施の形態１０の半導体装置の製造方法を説明するための図である。 実施の形態１０の半導体装置の製造方法を説明するための図である。 実施の形態１０の半導体装置の製造方法を説明するための図である。 実施の形態１１の半導体装置の構造を説明するための図である。 実施の形態１１の半導体装置の製造方法を説明するための図である。 実施の形態１１の半導体装置の製造方法を説明するための図である。 実施の形態１１の半導体装置の製造方法を説明するための図である。 実施の形態１１の半導体装置の製造方法を説明するための図である。 実施の形態１２の半導体装置の凹型基板を説明するための図であって、図９０のＬＸＸＸＩＸ−ＬＸＸＸＩＸ線断面を示す図である。 実施の形態１２の半導体装置の凹型基板の上面図である。 実施の形態１２の半導体装置の凸型基板の図９２のＸＣＩ−ＸＣＩ線断面を示す図である。 実施の形態１２の半導体装置の凸型基板の下面図である。 実施の形態１２の半導体装置の凹型基板と凸型基板とが嵌め合わされた状態を示す図であって、図９４のＸＣＩＩＩ−ＸＣＩＩＩ線断面を示す図である。 実施の形態１２の半導体装置の凹型基板と凸基板とが嵌め合わされた状態を示す図であって、図９３のＸＣＩＶ−ＸＣＩＶ線断面を示す図である。 実施の形態１２の半導体装置の凹型基板を説明するための図であって、図９６のＸＣＶ−ＸＣＶ線断面を示す図である。 実施の形態１２の半導体装置の凹型基板の上面図である。 実施の形態１２の半導体装置の凸型基板を説明するための図であって、図９８のＸＣＶＩＩ−ＸＣＶＩＩ線断面を示す図である。 実施の形態１２の半導体装置の凸型基板の下面図である。 実施の形態１２の半導体装置の凹型基板と凸型基板とが嵌め合わされた状態を示す図であって、図１００のＸＣＩＸ−ＸＣＩＸ線断面を示す図である。 実施の形態１２の半導体装置の凹型基板と凸型基板とが嵌め合わされた状態を示す図であって、図９９のＣ−Ｃ線断面を示す図である。 実施の形態１３の半導体装置の構造を説明するための図である。 実施の形態１３の半導体装置の製造方法を説明するための図である。 実施の形態１３の半導体装置の製造方法を説明するための図である。 実施の形態１３の半導体装置の製造方法を説明するための図である。 実施の形態１３の半導体装置の製造方法を説明するための図である。 実施の形態１３の半導体装置の製造方法を説明するための図である。 実施の形態１３の半導体装置の製造方法を説明するための図である。
符号の説明
１，１００１ 半導体基板、２，１０２ 半導体回路、３，１０３ 絶縁膜、４，４０，１０４ 内部配線、５ 絶縁膜、５ａ，５ｂ 絶縁材、６ 突起電極、７，７ａ，７０ 導電部、８，８ａ，８０ 柱状導電部、９，１１ 突起電極、１０，６００ 保護膜、２０ 絶縁膜、２０ａ，２０ｂ 絶縁膜、３０ 導電膜、４１ 接続部、６０ 絶縁膜、９０ 突起電極、１００ 金属板、１１１ 突起電極。

Claims (8)

  1. 凹型基板と凸型基板とを準備するステップを備えた半導体装置の製造方法であって、
    前記凹型基板は、
    半導体回路を有する半導体基板と、
    前記半導体回路を含む前記半導体基板の主表面を覆うように設けられた第１の絶縁膜と、
    前記第１の絶縁膜内に設けられた内部配線とを含み、
    前記第１の絶縁膜および前記半導体基板には、前記第１の絶縁膜および前記半導体基板の厚さ方向に延びる凹部が設けられており、
    前記凸型基板は、
    仮基板と、
    前記仮基板上に形成された導電部と、
    前記仮基板の主表面に対して垂直な方向に延びる柱状導電部とを含み、
    前記凸型基板および前記凹型基板のうちの少なくともいずれか一方の接合面において流動性を有する絶縁材が塗布された状態で、前記凹型基板と前記凸型基板とが嵌め合わされるか、または、前記凹型基板と前記凸型基板とが隙間を有する状態で嵌め合わされ、前記隙間に流動性を有する絶縁材が注入されるステップと、
    前記導電部と前記内部配線とが直接的にまたは他の部材を介して電気的に接続されるステップと、
    前記流動性を有する絶縁材を硬化させ、第２の絶縁膜を形成するステップと、
    前記半導体基板の裏面を研磨することによって前記柱状導電部を露出させるステップと、
    前記仮基板を除去することによって前記導電部を露出させるステップとをさらに備えた、半導体装置の製造方法。
  2. 前記凸型基板は、前記柱状導電部を複数含み、
    前記凹型基板には、少なくとも１つの凹部が設けられており、
    ２以上の前記柱状導電部が前記１つの凹部内に挿入される、請求項１に記載の半導体装置の製造方法。
  3. 前記仮基板が導電性を有し、
    前記凸型基板を準備するステップは、
    前記仮基板の上に前記柱状導電部を形成するための型を形成するステップと、
    前記仮基板を陰極として用いる電気めっきによって前記型の中に前記柱状導電部を形成するステップとを含む、請求項１に記載の半導体装置の製造方法。
  4. 前記柱状導電部の先端に突起電極を電気めっきにより形成するステップをさらに備えた、請求項１に記載の半導体装置の製造方法。
  5. 前記第２の絶縁膜の表面を覆う保護膜を形成するステップをさらに備えた、請求項１に記載の半導体装置の製造方法。
  6. 前記凸型基板および前記凹型基板のうちの少なくともいずれか一方の接合面において流動性を有する絶縁材が塗布された状態で、前記凹型基板と前記凸型基板とが嵌め合わされるか、または、前記凹型基板と前記凸型基板とが隙間を有する状態で嵌め合わされ、前記隙間に流動性を有する絶縁材が注入されるステップの前に、前記凹部の表面上に該表面に沿う導電膜を形成するステップをさらに備えた、請求項１に記載の半導体装置の製造方法。
  7. 前記内部配線は、前記導電部の下側において前記貫通電極を取り囲むように設けられ、かつ、前記導電部の下面に接触しており、
    前記内部配線および前記導電部のうちの少なくともいずれか一方に切欠きが設けられており、
    前記切欠きを介して前記絶縁材が流動する、請求項１に記載の半導体装置の製造方法。
  8. 前記凸型基板を準備するステップにおいて、前記柱状導電部の表面全体を覆うように第３の絶縁膜を形成するステップをさらに備えた、請求項１に記載の半導体装置の製造方法。
JP2004325035A 2004-11-09 2004-11-09 半導体装置の製造方法 Expired - Lifetime JP4803993B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004325035A JP4803993B2 (ja) 2004-11-09 2004-11-09 半導体装置の製造方法
US11/088,952 US7288481B2 (en) 2004-11-09 2005-03-25 Semiconductor device having through electrode and method of manufacturing the same
TW094112209A TWI344668B (en) 2004-11-09 2005-04-18 Semiconductor device and method of manufacturing the same
DE102005025452.7A DE102005025452B4 (de) 2004-11-09 2005-06-02 Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Durchgangselektrode
KR1020050059703A KR101161718B1 (ko) 2004-11-09 2005-07-04 관통전극을 갖는 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004325035A JP4803993B2 (ja) 2004-11-09 2004-11-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006135233A JP2006135233A (ja) 2006-05-25
JP4803993B2 true JP4803993B2 (ja) 2011-10-26

Family

ID=36217364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004325035A Expired - Lifetime JP4803993B2 (ja) 2004-11-09 2004-11-09 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7288481B2 (ja)
JP (1) JP4803993B2 (ja)
KR (1) KR101161718B1 (ja)
DE (1) DE102005025452B4 (ja)
TW (1) TWI344668B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8278738B2 (en) * 2005-02-17 2012-10-02 Sharp Kabushiki Kaisha Method of producing semiconductor device and semiconductor device
US7772115B2 (en) * 2005-09-01 2010-08-10 Micron Technology, Inc. Methods for forming through-wafer interconnects, intermediate structures so formed, and devices and systems having at least one solder dam structure
US7344959B1 (en) * 2006-07-25 2008-03-18 International Business Machines Corporation Metal filled through via structure for providing vertical wafer-to-wafer interconnection
US7973413B2 (en) * 2007-08-24 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate via for semiconductor device
JP2010114320A (ja) * 2008-11-07 2010-05-20 Panasonic Corp 半導体装置
US9142586B2 (en) * 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
US8531565B2 (en) * 2009-02-24 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Front side implanted guard ring structure for backside illuminated image sensor
JP5574639B2 (ja) * 2009-08-21 2014-08-20 三菱電機株式会社 半導体装置およびその製造方法
US8232137B2 (en) * 2009-12-10 2012-07-31 Intersil Americas Inc. Heat conduction for chip stacks and 3-D circuits
US8492260B2 (en) 2010-08-30 2013-07-23 Semionductor Components Industries, LLC Processes of forming an electronic device including a feature in a trench
KR101688006B1 (ko) * 2010-11-26 2016-12-20 삼성전자주식회사 반도체 장치
JP6051359B2 (ja) * 2010-12-22 2016-12-27 俊 保坂 コア付きインダクタ素子およびその製造方法
KR101801137B1 (ko) * 2011-02-21 2017-11-24 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP6154583B2 (ja) * 2012-06-14 2017-06-28 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
US8981533B2 (en) 2012-09-13 2015-03-17 Semiconductor Components Industries, Llc Electronic device including a via and a conductive structure, a process of forming the same, and an interposer
US9159699B2 (en) * 2012-11-13 2015-10-13 Delta Electronics, Inc. Interconnection structure having a via structure
US9449898B2 (en) * 2013-07-31 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having backside interconnect structure through substrate via and method of forming the same
US9812354B2 (en) 2015-05-15 2017-11-07 Semiconductor Components Industries, Llc Process of forming an electronic device including a material defining a void

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01185943A (ja) * 1988-01-21 1989-07-25 Nec Corp 半導体集積回路装置
US5646067A (en) * 1995-06-05 1997-07-08 Harris Corporation Method of bonding wafers having vias including conductive material
JP2001127242A (ja) * 1999-10-22 2001-05-11 Seiko Epson Corp 半導体チップ、マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法
JP4522574B2 (ja) 2000-12-04 2010-08-11 大日本印刷株式会社 半導体装置の作製方法
JP2004296896A (ja) * 2003-03-27 2004-10-21 Seiko Epson Corp 半導体装置、半導体デバイス、電子機器、および半導体装置の製造方法
JP2006080149A (ja) * 2004-09-07 2006-03-23 Sharp Corp 半導体装置の積層構造

Also Published As

Publication number Publication date
DE102005025452A1 (de) 2006-05-11
JP2006135233A (ja) 2006-05-25
TWI344668B (en) 2011-07-01
TW200616023A (en) 2006-05-16
US20060097357A1 (en) 2006-05-11
KR101161718B1 (ko) 2012-07-03
KR20060049816A (ko) 2006-05-19
DE102005025452B4 (de) 2014-06-26
US7288481B2 (en) 2007-10-30

Similar Documents

Publication Publication Date Title
JP4803993B2 (ja) 半導体装置の製造方法
JP4327644B2 (ja) 半導体装置の製造方法
JP6286169B2 (ja) 配線基板及びその製造方法
US7745924B2 (en) Capacitor embedded in interposer, semiconductor device including the same, and method for manufacturing capacitor embedded in interposer
JP4439976B2 (ja) 半導体装置およびその製造方法
JP4035034B2 (ja) 半導体装置およびその製造方法
CN101916754B (zh) 通孔和通孔形成方法以及通孔填充方法
JP2006135175A (ja) 基板及びその製造方法
JP2008305897A (ja) 半導体装置およびその製造方法
JP5423572B2 (ja) 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法
US7768132B2 (en) Circuit device and manufacturing method thereof
JP4713602B2 (ja) 基板モジュールおよびその製造方法ならびに電子機器
TWI356479B (en) Package structure with embedded die and method of
US8723051B2 (en) Wiring substrate and method for manufacturing wiring substrate
CN112864105B (zh) 感测装置的封装结构的制造方法
JP2004119773A (ja) 半導体装置及びその製造方法
KR101139650B1 (ko) 배선 기판, 그 제조 방법, 및 반도체 장치
JP2006261323A (ja) 半導体装置及びその製造方法
JP4950012B2 (ja) シリコンスルーホールを有する半導体チップ装置及びその製造方法
JP4764710B2 (ja) 半導体装置とその製造方法
JP5980554B2 (ja) 電気的接続部材、検査方法及び電気的接続部材の製造方法
JP2011238742A (ja) 配線基板の製造方法及び配線基板
JP2005347476A (ja) 回路装置の製造方法
JP6712136B2 (ja) 電子部品の製造方法
JP7707681B2 (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091130

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110809

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4803993

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term