JP4815519B2 - マスクパターンの形成方法及び半導体装置の製造方法 - Google Patents

マスクパターンの形成方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP4815519B2
JP4815519B2 JP2009211819A JP2009211819A JP4815519B2 JP 4815519 B2 JP4815519 B2 JP 4815519B2 JP 2009211819 A JP2009211819 A JP 2009211819A JP 2009211819 A JP2009211819 A JP 2009211819A JP 4815519 B2 JP4815519 B2 JP 4815519B2
Authority
JP
Japan
Prior art keywords
film
mask pattern
pattern row
forming
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009211819A
Other languages
English (en)
Other versions
JP2011059579A (ja
Inventor
理人 櫛引
栄一 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2009211819A priority Critical patent/JP4815519B2/ja
Priority to KR1020100050084A priority patent/KR101164897B1/ko
Priority to US12/877,218 priority patent/US8815495B2/en
Priority to TW099131073A priority patent/TWI450329B/zh
Publication of JP2011059579A publication Critical patent/JP2011059579A/ja
Application granted granted Critical
Publication of JP4815519B2 publication Critical patent/JP4815519B2/ja
Priority to US13/721,467 priority patent/US20130122429A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0045—Photosensitive materials with organic non-macromolecular light-sensitive compounds not otherwise provided for, e.g. dissolution inhibitors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/039—Macromolecular compounds which are photodegradable, e.g. positive electron resists
    • G03F7/0392—Macromolecular compounds which are photodegradable, e.g. positive electron resists the macromolecular compound being present in a chemically amplified positive photoresist composition
    • G03F7/0397—Macromolecular compounds which are photodegradable, e.g. positive electron resists the macromolecular compound being present in a chemically amplified positive photoresist composition the macromolecular compound having an alicyclic moiety in a side chain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6339—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE or pulsed CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/6902—Inorganic materials composed of carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/262—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by physical means only
    • H10P50/263—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by physical means only of silicon-containing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/286—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials
    • H10P50/287—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
    • H10P76/2041—Photolithographic processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4085—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4088—Processes for improving the resolution of the masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0046—Photosensitive materials with perfluoro compounds, e.g. for dry lithography

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)

Description

本発明は、半導体装置の製造方法及びそれに含まれるマスクパターンの形成方法に関する。
半導体デバイスの高集積化に伴って、製造プロセスに要求される配線や分離幅のパターンは、微細化される傾向にある。このような微細なパターンは、フォトリソグラフィ技術を用いてレジストパターン列を形成し、レジストパターン列をマスクパターンに用いて下地の各種薄膜である被エッチング膜をエッチングすることで形成される。マスクパターンを形成するためにはフォトリソグラフィ技術が重要であり、近時の半導体デバイスの微細化は、フォトリソグラフィ技術の解像限界以下を要求するまでに至っている。
このようなフォトリソグラフィ技術の解像限界以下の微細なマスクパターンを形成する方法として、所謂ダブルパターニング法がある。ダブルパターニング法は、第１のマスクパターン形成ステップと、この第１のマスクパターン形成ステップの後に行われる第２のマスクパターン形成ステップの２段階のパターニングを行うことによって、１回のパターニングでマスクパターンを形成する場合よりも微細なライン幅及びスペース幅を有するマスクパターンを形成するものである。
また、ダブルパターニング法の一つとして、あるパターンの両側に形成した膜側壁部をマスクとして使用するＳＷＰ（Side Wall Patterning）法により、元のレジストパターン列よりも微細なピッチを有するマスクパターンを形成する方法も知られている。この方法は、まずフォトレジスト膜を成膜してライン部が配列したレジストパターン列を形成し、このレジストパターン列の表面を等方的に被覆するように、酸化シリコン膜等を形成した後、レジストパターン列の側壁を被覆する膜側壁部にのみ酸化シリコン膜が残るようにエッチバックし、この後、レジストパターン列を除去して、残った膜側壁部である酸化シリコン膜をマスクパターンとするものである（例えば、特許文献１参照。）。
特開２００９−９９９３８号公報
ところが、上記のフォトリソグラフィ技術の解像限界以下の微細なマスクパターンをＳＷＰの手法により形成する場合、次のような問題があった。
上記したようなマスクパターンの形成方法では、レジストパターン列を形成した後、フォトリソグラフィのためにレジスト膜の下層として成膜されているＢＡＲＣ（Bottom Anti-Reflecting Coating）膜（以下、「反射防止膜」という。）をエッチングする工程を行う。反射防止膜をエッチングする工程を行うことにより、工程数が増加し、コストが増大する場合がある。
また、反射防止膜をエッチングする際にレジスト膜に対する反射防止膜のエッチングレートの比（選択比）を高くすることが好ましい。そのため、反射防止膜として硬い材料を用いることができず、反射防止膜の材料の選択が制限され、製造コストが増大する場合がある。
また、反射防止膜をエッチングしやすくするために、反射防止膜の厚さを厚くすることができない。そのため、反射防止膜を、反射防止膜の下層の膜である被エッチング膜をエッチングする際の有効なハードマスクとして機能させることができない。
一方、上記したようなマスクパターンの形成方法において、反射防止膜のエッチング工程を行わない場合には、反射防止膜上のレジストパターン列を被覆するように酸化シリコン膜を成膜し、酸化シリコン膜がレジストパターン列の膜側壁部として残るようにエッチバックし、レジストパターン列をアッシング等により除去して酸化シリコン膜の膜側壁部よりなるパターンを形成する場合がある。しかしながら、レジストパターン列をアッシングにより除去する際に、酸化シリコン膜をエッチバックした際に露出していた反射防止膜もアッシングにより侵食される場合がある。反射防止膜はアッシングにより膜厚方向のみならず、膜面に平行に左右方向に侵食されるため、酸化シリコン膜の膜側壁部の下の反射防止膜が侵食され、膜側壁部よりなるマスクパターンが倒れるいわゆるパターン倒れが発生する場合がある。
本発明は上記の点に鑑みてなされたものであり、微細なマスクパターンをＳＷＰの手法により形成する場合に、反射防止膜のエッチングの工程を省略することができ、反射防止膜を被エッチング膜をエッチングする際の有効なマスクパターンとすることができ、膜側壁部よりなるマスクパターンが倒れることを防止することができるマスクパターンの形成方法及びそのマスクパターンの形成方法を含む半導体装置の製造方法を提供する。
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
本発明に係るマスクパターンの形成方法は、反射防止膜上に形成され、トリミングされた所定のライン幅を有するレジストパターン列の表面を、隣り合う該レジストパターン列の間隔が所定の寸法となるまで等方的に酸化シリコン膜で被覆する第１のステップと、前記酸化シリコン膜で被覆した前記レジストパターン列の隣り合う列の間をカーボン膜で埋め込むと共に、前記酸化シリコン膜で被覆した前記レジストパターン列の上部を前記カーボン膜で被覆する第２のステップと、前記カーボン膜を、前記酸化シリコン膜で被覆した前記レジストパターン列の上部から除去すると共に、前記酸化シリコン膜で被覆した前記レジストパターン列の隣り合う列の間に残存するように前記カーボン膜をエッチバック処理する第３のステップと、残存する前記カーボン膜を除去すると共に、前記レジストパターン列の上部を被覆する前記酸化シリコン膜を所定の膜厚寸法となるようにエッチバック処理する第４のステップと、前記酸化シリコン膜が除去された前記レジストパターン列をアッシング処理し、前記反射防止膜上に、トリミングされた前記レジストパターン列の前記所定のライン幅と略等しいスペース幅で配列し、所定の幅寸法を有する中央部と、該中央部を両側から挟み前記所定の膜厚寸法を有する膜側壁部とを有する、酸化シリコン膜よりなる第１のマスクパターン列を形成するステップとを有する。
本発明によれば、微細なマスクパターンをＳＷＰの手法により形成する場合に、反射防止膜のエッチングの工程を省略することができ、反射防止膜を被エッチング膜をエッチングする際の有効なマスクパターンとすることができ、膜側壁部よりなるマスクパターンが倒れることを防止することができる。
第１の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。 第１の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図（その１）である。 第１の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図（その２）である。 第１の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図（その３）である。 第１の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図（その４）である。 比較例１としてのマスクパターンの形成方法及び半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。 比較例１としてのマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図である。 比較例２としてのマスクパターンの形成方法及び半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。 比較例２としてのマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図である。 実施例でステップＳ１８を行った後の第１のマスクパターン列を撮影した写真及び写真を説明する図である。 実施例でステップＳ２１を行った後の第４のマスクパターン列を撮影した写真及び写真を説明する図である。 第２の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。 第２の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図（その１）である。 第２の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図（その２）である。 第２の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図（その３）である。 第２の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図（その４）である。 第２の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図（その５）である。 第２の実施の形態の変形例に係るマスクパターンの形成方法及び半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。 第２の実施の形態の変形例に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図（その１）である。 第２の実施の形態の変形例に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図（その２）である。
次に、本発明を実施するための形態について図面と共に説明する。
（第１の実施の形態）
図１から図６を参照し、本発明の第１の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法について説明する。
初めに、図１から図２Ｄを参照し、本発明の第１の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法について説明する。
図１は、本実施の形態に係るマスクパターンの形成方法及び半導体装置の各工程の手順を説明するためのフローチャートである。図２Ａから図２Ｄは、本実施の形態に係るマスクパターンの形成方法及び半導体装置を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図である。また、図１の、ステップＳ１１からステップＳ２１の各々の工程が行われた後の基板表面の構造は、図２Ａ（ａ）から図２Ｄ（ｋ）の各々の断面図で示される構造に対応する。
本実施の形態に係る微細パターンの形成方法は、図１に示すように、積層ステップ（ステップＳ１１）、フォトリソグラフィステップ（ステップＳ１２）、第５のステップ（ステップＳ１３）、第１のステップ（ステップＳ１４）、第２のステップ（ステップＳ１５）、第３のステップ（ステップＳ１６）、第４のステップ（ステップＳ１７）、第１のマスクパターン列形成ステップ（ステップＳ１８）、第６のステップ（ステップＳ１９）、第３のマスクパターン列形成ステップ（ステップＳ２０）及び第７のステップ（ステップＳ２１）を有する。
なお、ステップＳ１９までの各ステップをマスクパターンの形成方法に含めるものとし、ステップＳ２０以降の各ステップを半導体装置の製造方法に含めるものとする。
また、図１に示すように、第５のステップ（ステップＳ１３）と第１のステップ（ステップＳ１４）は、酸化シリコン膜を成膜する成膜装置内で連続して行ってもよい。また、第２のステップ（ステップＳ１５）と第３のステップ（ステップＳ１６）は、カーボン膜をエッチバック処理する処理装置内で連続して行ってもよい。
最初にステップＳ１１の積層ステップを行う。ステップＳ１１では、図２Ａ（ａ）に示すように、基板１０上に、下から順に被エッチング膜１１、反射防止膜１３及びレジスト膜１４を順次形成し、積層する。被エッチング膜１１は、パターンを形成することにより、その後の種々の加工工程を行う場合のマスクとして機能する。反射防止膜１３は、パターンが形成され、被エッチング膜１１のパターンを形成するためのマスクとして機能する。また反射防止膜１３は、その上に形成されるレジスト膜１４のフォトリソグラフィを行う際の反射防止膜（ＢＡＲＣ：Bottom Anti-Reflecting Coating）として機能する。
なお、基板１０は、半導体基板、例えば、シリコン基板のみを示すものではなく、半導体基板内、又は半導体基板上に形成された半導体素子や集積回路パターンに対応した導電膜、これらを絶縁する層間絶縁膜が形成された構造体とを含む、と定義する。
被エッチング膜１１の材質は、例えば窒化シリコン、酸化シリコン、酸窒化シリコン、アモルファスシリコン、又はポリシリコンを含む膜を用いることができる。また、被エッチング膜１１の厚さは、例えば２０〜２００ｎｍとすることができる。
反射防止膜１３の材質は、例えばスピンオンにより成膜されたポリフェノールやｉ線レジスト等のフォトレジストを含む広範な有機系の材料を用いることができる。また、反射防止膜１３の厚さは、例えば１５０〜３００ｎｍとすることができる。
次に、ステップＳ１２のフォトリソグラフィステップを行う。ステップＳ１２では、フォトリソグラフィ技術を用いてレジスト膜１４を露光、現像し、図２Ａ（ｂ）に示すように、レジスト膜１４よりなり、ライン幅Ｌ２、スペース幅Ｓ２及び高さＨ２を有するパターン１４ａを形成する。
レジスト膜１４の材質は、例えばＡｒＦレジストを用いることができる。また、高さＨ２は、特に限定されるものではなく、例えば５０〜２００ｎｍとすることができる。また、ライン幅Ｌ２及びスペース幅Ｓ２は、共に例えば６０ｎｍとすることができる。
次に、ステップＳ１３の第５のステップを行う。ステップＳ１３では、レジスト膜１４よりなるパターン１４ａの形状を所定のライン幅を有するようにスリミング処理し、図２Ａ（ｃ）に示すように、レジストパターン列１４ｂを形成する。
なお、スリミング処理は、形状を加工する処理に相当し、トリミング処理ともいう。
スリミング処理の方法は、特に限定されるものではない。また、スリミング処理の条件の一例は、酸素ラジカル、又はオゾンガスを含む雰囲気中、温度は室温〜１００℃である。また、図２Ａ（ｂ）及び図２Ａ（ｃ）に示されるように、スリミング処理されてできるレジストパターン列１４ｂのライン幅Ｌ３は、スリミング処理を行う前のパターン１４ａのライン幅Ｌ２に比べ細くなるので、レジストパターン列１４ｂのライン幅Ｌ３及びスペース幅Ｓ３と、パターン１４ａのライン幅Ｌ２及びスペース幅Ｓ２との大小関係は、Ｌ３＜Ｌ２、Ｓ３＞Ｓ２となる。ライン幅Ｌ３及びスペース幅Ｓ３の値は、例えばＬ３を３０ｎｍ、Ｓ３を９０ｎｍとすることができる。
また、レジストパターン列１４ｂの高さＨ３は、パターン１４ａの高さＨ２と略等しいか又は小さくなる場合がある。
なお、本実施の形態において、ステップＳ１３は、ステップＳ１４を行う成膜装置の処理容器内で行ってもよい。
次に、ステップＳ１４の第１のステップを行う。ステップＳ１４では、酸化シリコン膜１５を成膜し、反射防止膜１３上に形成され、スリミング処理された所定のライン幅Ｌ３を有するレジストパターン列１４ｂの表面を、図２Ｂ（ｄ）に示すように、隣り合うレジストパターン列の間隔が所定の寸法Ｓ３´となるまで等方的に酸化シリコン膜１５で被覆する。
なお、酸化シリコン膜として、ＳｉＯ２膜、ＳｉＯ２膜とは酸素とシリコンとの組成比が異なるＳｉＯｘ膜、又はシリコンと酸素を主成分として含む他の組成の膜のいずれであってもよい。また、酸窒化シリコン膜（ＳｉＯＮ膜）を用いることもできる。
酸化シリコン膜１５の成膜は、レジスト膜１４がレジストパターン列１４ｂとして残った状態で行うが、一般的にレジスト膜１４が高温に弱いため、低温（例えば３００℃以下程度）で行うことが好ましい。酸化シリコン膜の成膜方法としては、低温で成膜できるものであればよい。本実施の形態では、低温での分子層堆積（Molecular Layer Deposition、以下ＭＬＤという）、即ち低温ＭＬＤによって行うことができる。その結果、図２Ｂ（ｄ）に示すように、レジストパターン列１４ｂが形成されている場所及び形成されていない場所を含め、基板全面に酸化シリコン膜１５が成膜され、レジストパターン列１４ｂの側面にもレジストパターン列１４ｂの側面を被覆するように酸化シリコン膜１５が成膜される。このときの酸化シリコン膜１５の厚さをＤとすると、レジストパターン列１４ｂの側面を被覆する酸化シリコン膜１５の幅もＤとなる。従って、隣り合うレジストパターン列の間隔Ｓ３´は、Ｓ３´＝Ｓ３−Ｄ×２となる。また、酸化シリコン膜１５の厚さＤを、例えば３０ｎｍとすることができ、Ｓ３を９０ｎｍとすることができる。この場合、Ｓ３´を３０ｎｍとすることができる。
ここで、低温ＭＬＤによる成膜工程について説明する。
低温ＭＬＤにおいては、シリコンを含む原料ガスを成膜装置の処理容器内に供給し、シリコン原料を基板上に吸着させる工程と、酸素を含むガスを処理容器内に供給し、シリコン原料を酸化させる工程とを交互に繰り返す。
具体的には、シリコンを含む原料ガスを基板上に吸着させる工程においては、シリコンを含む原料ガスとして、１分子内に２個のアミノ基を有するアミノシランガス、例えばビスターシャリブチルアミノシラン（以下、ＢＴＢＡＳという）を、シリコン原料ガスの供給ノズルを介して処理容器内に所定の時間供給する。これにより、基板上にＢＴＢＡＳを吸着させる。
次に、酸素を含むガスを処理容器内に供給し、シリコン材料を酸化させる工程においては、酸素を含むガスとして、例えば高周波電源を備えたプラズマ生成機構によってプラズマ化されたＯ２ガスを、ガス供給ノズルを介して処理容器内に所定の時間供給する。これにより、基板上に吸着されたＢＴＢＡＳが酸化され、酸化シリコン膜１５が形成される。
また、上述したシリコンを含む原料ガスを基板上に吸着させる工程と、酸素を含むガスを処理容器内に供給し、シリコン材料を酸化させる工程とを切り換える際に、各々の工程の間に、直前の工程における残留ガスを除去するために、処理容器内を真空排気しつつ例えば窒素ガス等の不活性ガスよりなるパージガスを処理容器内に供給する工程を所定の時間行うことができる。なお、この工程は、処理容器内に残留しているガスを除去することができればよく、パージガスを供給せずに全てのガスの供給を停止した状態で真空排気を継続して行うことができる。
本実施の形態においては、酸化シリコン膜１５を成膜するためのＳｉソースガスとして有機シリコンを含むソースガスを用いる。有機シリコンを含むＳｉソースガスの例は、アミノシラン系プリカーサである。アミノシラン系プリカーサの例は、１価または２価のアミノシラン系プリカーサである。１価または２価のアミノシラン系プリカーサの具体的な例は、例えば、ＢＴＢＡＳ（ビスターシャリブチルアミノシラン）、ＢＤＭＡＳ（ビスジメチルアミノシラン）、ＢＤＥＡＳ（ビスジエチルアミノシラン）、ＤＰＡＳ（ジプロピルアミノシラン）、ＢＡＳ（ブチルアミノシラン）、及びＤＩＰＡＳ（ジイソプロピルアミノシラン）である。
また、アミノシラン系プリカーサとしては、３価のアミノシラン系プリカーサを用いることもできる。３価のアミノシラン系プリカーサの例は、ＴＤＭＡＳ（トリジメチルアミノシラン）である。
また、有機シリコンを含むＳｉソースガスとしては、アミノシラン系プリカーサの他、エトキシシラン系プリカーサを用いることもできる。エトキシシラン系プリカーサの例は、例えば、ＴＥＯＳ（テトラエトキシシラン）である。
一方、酸素を含むガスとしては、Ｏ２ガスの他、ＮＯガス、Ｎ２Ｏガス、Ｈ２Ｏガス、Ｏ３ガスを用いることができ、これらを高周波電界によりプラズマ化して酸化剤として用いることができる。このような酸素を含むガスのプラズマを用いることにより、酸化シリコン膜の成膜を３００℃以下で行うことができる。また、酸素を含むガスのガス流量、高周波電源の電力、処理容器内の圧力を更に調整することにより、酸化シリコン膜の成膜を１００℃以下又は室温で行うことができる。
次に、ステップＳ１５の第２のステップを行う。ステップＳ１５では、図２Ｂ（ｅ）に示すように、酸化シリコン膜１５で被覆したレジストパターン列１４ｂの間をカーボン膜１６で埋め込むと共に、酸化シリコン膜１５で被覆したレジストパターン列１４ｂの上部をカーボン膜１６で被覆する。カーボン膜１６の膜厚は、酸化シリコン膜１５で被覆したレジストパターン列１４ｂの隣り合う列の間をカーボン膜１６で埋め込むことができる膜厚であればよい。
カーボン膜１６としては、アモルファスカーボンを含むカーボン膜を用いることができる。また、ステップＳ１５の第２のステップを、ステップＳ１６の第３のステップであるカーボン膜をエッチバック処理する処理装置内で、ステップＳ１６と連続して行うことができる。
ここで、カーボン膜１６として、アモルファスカーボン膜を用いる場合の成膜方法について、カーボン膜１６をエッチバック処理する処理装置内で行う場合について、説明する。
アモルファスカーボン膜の成膜処理においては、カーボンソースガス供給管を介して接続されたカーボンソースガス供給源と、プラズマ生成機構とを有する処理容器と、を備えた処理装置を用いる。カーボンソースガス供給源からカーボンソースガス供給配管を介して所定のカーボンソースガスを処理装置の処理容器内に供給し、プラズマ生成機構にてプラズマ化し、酸化シリコン膜１５で被覆された基板１０上にプラズマＣＶＤによりアモルファスカーボン膜１６を成膜する。この際に、パージガス供給管を介して接続されたパージガス供給源から、パージガス供給管を介して希釈ガスとして窒素ガスを処理容器内に供給してもよい。この際のプラズマ生成機構における高周波電力の周波数およびパワーは、必要な反応性に応じて適宜設定すればよい。プラズマ化されたガスは反応性が高いため、成膜温度を低下させることが可能である。なお、プラズマ生成は必須ではなく、反応性が十分な場合には、熱ＣＶＤによる成膜であってもよい。
カーボンソースガス（原料ガス）としては、反応によりカーボンを成膜することができるものであればよく、典型的にはハイドロカーボン系（ＣＨ系）ガスを含む処理ガスとを用いることができる。ハイドロカーボン系ガスとしては、エチレン（Ｃ２Ｈ２）、メタン（ＣＨ４）、エタン（Ｃ２Ｈ６）、アセチレン（Ｃ２Ｈ２）、ブチン（Ｃ４Ｈ６）等を用いることができ、ハイドロカーボン系ガス以外のガスとしては、Ａｒガスのような不活性ガスや水素ガス等を用いることができる。
また、本実施の形態では、更に、酸化シリコン膜１５で被覆されたレジストパターン列１４ｂの間を埋め込むために、後述するように、例えばＣＨ３Ｆ等のフッ素を含むフルオロハイドロカーボン系ガス、若しくは例えばＣＦ４等のフルオロカーボン系（ＣＦ系）ガス、又はフルオロハイドロカーボン系（ＣＨＦ系）ガスとフルオロカーボン系（ＣＦ系）ガスとの混合ガスを用いることができる。
アモルファスカーボン膜を成膜する際の処理容器内の圧力は、６６６７〜６６６６６５Ｐａが好ましい。また、アモルファスカーボン膜を成膜する際の基板温度は、８００℃以下が好ましく、６００〜７００℃がより好ましい。
次に、ステップＳ１６の第３のステップを行う。ステップＳ１６では、図２Ｂ（ｆ）に示すように、カーボン膜１６を、酸化シリコン膜１５で被覆したレジストパターン列１４ｂの上部から除去すると共に、酸化シリコン膜１５で被覆したレジストパターン列１４ｂの隣り合う列の間に符号１６ａとして残存するように、カーボン膜１６をエッチバック処理する。
ステップＳ１６でエッチバック処理を行うための処理ガスとして、例えば、ＣＦ４、Ｃ４Ｆ８、ＣＨＦ３、ＣＨ３Ｆ、ＣＨ２Ｆ２等のＣＦ系ガスと、Ａｒガス等の混合ガス、またはこの混合ガスに必要に応じて酸素を添加したガス等を用いて行うことができる。
なお、ステップＳ１６におけるエッチバック処理は、エッチング処理であるが、カーボン膜１６の表面を厚さ方向に後退させることから、エッチバック処理という。
次に、ステップＳ１７の第４のステップを行う。ステップＳ１７では、図２Ｃ（ｇ）に示すように、残存するカーボン膜１６ａを除去すると共に、レジストパターン列１４ｂの上部を被覆する酸化シリコン膜１５を所定の膜厚寸法Ｈ４となるようにエッチバック処理する。
なお、ステップＳ１７におけるエッチバック処理は、エッチング処理であるが、酸化シリコン膜１５の表面を厚さ方向に後退させることから、エッチバック処理という。
図２Ｃ（ｇ）に示すように、レジストパターン列１４ｂの上部が露出し、レジストパターン列１４ｂの各列の間に、ステップＳ１８で後述する所定の幅寸法Ｓ３´を有する中央部１５ａと、中央部１５ａを両側から挟み所定の膜厚寸法Ｈ４及び幅寸法Ｄを有する膜側壁部１５ｂとを有する、酸化シリコン膜１５よりなる第１のマスクパターン列１５ｃが配置されたパターンを形成する。このとき、膜側壁部１５ｂの高さ寸法である所定の膜厚寸法Ｈ４は、レジストパターン列１４ｂの各パターン列の高さをＨ３とすると、Ｈ４＜Ｈ３である。
ステップＳ１７におけるエッチバック処理は、例えば、ＣＦ４、Ｃ４Ｆ８、ＣＨＦ３、ＣＨ３Ｆ、ＣＨ２Ｆ２等のＣＦ系ガスと、Ａｒガス等の混合ガス、またはこの混合ガスに必要に応じて酸素を添加したガス等を用いて行うことができる。
次に、ステップＳ１８の第１のマスクパターン列形成ステップを行う。ステップＳ１８では、レジストパターン列１４ｂをアッシング処理し、図２Ｃ（ｈ）に示すように、反射防止膜１３上に、前述した中央部１５ａと、膜側壁部１５ｂとを有する、酸化シリコン膜１５よりなる第１のマスクパターン列１５ｃを形成する。
第１のマスクパターン列１５ｃのライン幅はＳ３、スペース幅はＬ３である。前述したように、第１のマスクパターン列１５ｃのライン幅Ｓ３を９０ｎｍ、スペース幅Ｌ３を３０ｎｍとすることができる。また、アッシング処理に代え、酸素、窒素、水素、アンモニア等のプラズマを用いたエッチングを行ってもよい。
次に、ステップＳ１９の第６のステップ（第２のマスクパターン列形成ステップ）を行う。ステップＳ１９では、第１のマスクパターン列１５ｃから中央部１５ａを除去すると共に、中央部１５ａの両側の膜側壁部１５ｂが残存するように、酸化シリコン膜１５をエッチバック処理し、図２Ｃ（ｉ）に示すように、膜側壁部１５ｂよりなる第２のマスクパターン列１５ｂを形成する。
ステップＳ１９におけるエッチバック処理は、例えば、ＣＦ４、Ｃ４Ｆ８、ＣＨＦ３、ＣＨ３Ｆ、ＣＨ２Ｆ２等のＣＦ系ガスと、Ａｒガス等の混合ガス、またはこの混合ガスに必要に応じて酸素を添加したガス等を用いて行うことができる。
また、第２のマスクパターン列１５ｂのライン幅をＬ１、スペース幅をＳ１とすると、レジストパターン列１４ｂのライン幅Ｌ３が３０ｎｍ、中央部１５ａの幅寸法Ｓ３´が３０ｎｍ、膜側壁部１５ｂの幅寸法Ｄが３０ｎｍである場合、Ｌ１＝Ｄ、Ｓ１＝Ｌ３＝Ｓ３´であるため、Ｌ１を３０ｎｍ、Ｓ１を３０ｎｍとすることができる。
次に、ステップＳ２０の第３のマスクパターン列形成ステップを行う。ステップＳ２０では、第２のマスクパターン列１５ｂを用いて反射防止膜１３をエッチングし、図２Ｄ（ｊ）に示すように、反射防止膜１３よりなり、一の方向に延びる第３のマスクパターン列１３ａを形成する。第３のマスクパターン列１３ａのライン幅はＬ１、スペース幅はＳ１である。また、第３のマスクパターン列１３ａの上部に、膜側壁部１５ｂの全部又は一部が残る場合がある。
次に、ステップＳ２１の第７のステップ（第４のマスクパターン列形成ステップ）を行う。ステップＳ２１では、第３のマスクパターン列１３ａを用いて被エッチング膜１１を加工して、図２Ｄ（ｋ）に示すように、第４のマスクパターン列１１ａを形成する。例えば窒化シリコンを含む被エッチング膜１１のエッチングは、Ｃｌ２、Ｃｌ２＋ＨＢｒ、Ｃｌ２＋Ｏ２、ＣＦ４＋Ｏ２、ＳＦ６、Ｃｌ２＋Ｎ２、Ｃｌ２＋ＨＣｌ、ＨＢｒ＋Ｃｌ２＋ＳＦ６等のガス等のプラズマを用いて行うことができる。
次に、図３及び図４を参照し、比較例１と比較することによって、本実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を用いて微細なマスクパターンをＳＷＰの手法により形成する場合に、反射防止膜のエッチングの工程を省略することができる作用効果について説明する。
図３は、比較例１としてのマスクパターンの形成方法及び半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。図４は、比較例１としてのマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図である。
図３に示すように、比較例１のマスクパターンの形成方法及び半導体装置の製造方法は、ステップＳ１１１からステップＳ１１８の各ステップを有し、ステップＳ１１１からステップＳ１１３のそれぞれは、図１に示すステップＳ１１からステップＳ１３のそれぞれと同様である。
その後、比較例１では、図１のステップＳ１４以降に代え、ステップＳ１１４からステップＳ１１８の工程を行う。また、ステップＳ１１４からステップＳ１１７の各工程が行われた後の基板表面の構造は、図４（ａ）から図４（ｄ）の各々の断面図で示される構造に対応する。
ステップＳ１１４では、図４（ａ）に示すように、レジストパターン列１４ｂを用いて反射防止膜１３をエッチングし、反射防止膜１３よりなる反射防止膜パターン列１３ｂを形成する。ステップＳ１１５では、図４（ｂ）に示すように、反射防止膜パターン列１３ｂの表面を、等方的に酸化シリコン膜１５で被覆する。図４（ｂ）に示すように、ステップＳ１１５において、反射防止膜パターン列１３ｂの上部にレジストパターン列１４ｂの全部又は一部が残っていてもよい。ステップＳ１１６では、図４（ｃ）に示すように、酸化シリコン膜１５を、反射防止膜パターン列１３ｂの上部から除去すると共に、反射防止膜パターン列１３ｂの膜側壁部１５ｄとして残存するように、エッチバック処理する。ステップＳ１１７では、図４（ｄ）に示すように、反射防止膜パターン列１３ｂをアッシング処理し、膜側壁部１５ｄよりなるマスクパターン列１５ｄを形成する。
ステップＳ１１４からステップＳ１１７の工程を行うことにより、酸化シリコン膜１５の膜側壁部１５ｄよりなるマスクパターン列１５ｄを形成することができ、その後、膜側壁部１５ｄよりなるマスクパターン列１５ｄを用いて被エッチング膜１１を加工して、被エッチング膜１１よりなるマスクパターン列を形成することができる。
比較例１では、ステップＳ１１４において、レジスト膜１４よりなるレジストパターン列１４ｂを用いて反射防止膜１３をエッチングする。一方、本実施の形態では、ステップＳ２０において、酸化シリコン膜１５よりなる第２のマスクパターン列１５ｂを用いて反射防止膜１３をエッチングする。
本実施の形態では、フォトリソグラフィを行ってレジスト膜をパターニングした後、酸化シリコン膜を成膜する前の工程において、反射防止膜をエッチングする工程を行う必要がない。従って、フォトリソグラフィを行う塗布現像処理装置から、エッチング装置を介さず直接酸化シリコン膜の成膜装置に基板を搬送できる。すなわち、比較例１と比較して一工程を省略することができる。従って、マスクパターンの形成方法及び半導体装置の製造方法を行う際の製造コストを低減することができる
また、比較例１では、レジスト膜に対する選択比が高い反射防止膜、例えばレジスト膜よりも柔らかい反射防止膜を選択しなくてはならず、反射防止膜の材料が制限され、製造コストを増大させる要因となる。本実施の形態では、材料の選択の制限がなく一般的な反射防止膜を用いることができるため、製造コストを減少させることができる。
更に、本実施の形態では、反射防止膜の厚さの制限がなく、従来よりも厚くすることができる。そのため、被エッチング膜をエッチングする際の有効なハードマスクとして機能させることもできる。具体的には、比較例１では、反射防止膜の膜厚が３０ｎｍ程度であるところ、本実施の形態では、８０ｎｍ程度まで増大させることができる。
次に、本実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を用いて微細なマスクパターンをＳＷＰの手法により形成する場合に、膜側壁部よりなるマスクパターンが倒れることを防止することができる作用効果について説明する。
図５は、比較例２としてのマスクパターンの形成方法及び半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。図６は、比較例２としてのマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図である。
図５に示すように、比較例２のマスクパターンの形成方法及び半導体装置の製造方法は、ステップＳ２１１からステップＳ２１８の各ステップを有し、ステップＳ２１１からステップＳ２１４のそれぞれは、図１に示すステップＳ１１からステップＳ１４のそれぞれと同様である。
その後、比較例２では、図１のステップＳ１５以降に代え、ステップＳ２１５からステップＳ２１８の工程を行う。また、ステップＳ２１５及びステップＳ２１６の各工程が行われた後の基板表面の構造は、図６（ａ）及び図６（ｂ）の各々の断面図で示される構造に対応する。
ステップＳ２１５では、図６（ａ）に示すように、酸化シリコン膜１５を、レジストパターン列１４ｂの上部から除去すると共に、レジストパターン列１４ｂの膜側壁部１５ｅとして残存するように、エッチバック処理する。ステップＳ２１６では、図６（ｂ）に示すように、レジストパターン列１４ｂをアッシング処理し、膜側壁部１５ｅよりなる第２のマスクパターン列１５ｅを形成する。
その後行うステップＳ２１７及びステップＳ２１８のそれぞれは、図１に示すステップＳ２０及びステップＳ２１のそれぞれと同様である。
比較例２では、ステップＳ２１５において、酸化シリコン膜１５がエッチバック処理されるため、レジストパターン列１４ｂの隣り合う列の間の領域である点線で囲まれた領域Iにおいて、酸化シリコン膜１５が除去され、反射防止膜１３が露出する。次に、ステップＳ２１６において、レジストパターン列１４ｂをアッシング処理する際に、領域Iにおける露出した反射防止膜１３が酸素含有ガスプラズマ等にアッシングされ、侵食される。反射防止膜１３の浸食は、反射防止膜１３の膜厚方向のみならず膜面に平行な方向にも伸展し、図６（ｂ）に示すように、酸化シリコン膜１５の膜側壁部１５ｅよりなる第２のマスクパターン列１５ｅの下方の反射防止膜１３も侵食され、空洞部１３ｃが形成される。従って、膜側壁部１５ｅよりなる第２のマスクパターン列１５ｅが倒れてしまう、いわゆるパターン倒れが発生する。
一方、本実施の形態では、図２Ｃ（ｇ）に示す状態からステップＳ１８（第１のマスクパターン列形成ステップ）を行う際に、反射防止膜１３が露出している領域がない。従って、反射防止膜１３が侵食され、膜側壁部１５ｂよりなる第２のマスクパターン列１５ｂのパターン倒れが発生することがない。
次に、本実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を行う際に、第５のステップと第１のステップとを、酸化シリコン膜を成膜する成膜装置内で連続して行うことができる作用効果について説明する。
本実施の形態に係るマスクパターンの形成方法においては、ステップＳ１２（フォトリソグラフィステップ）が行われ、レジスト膜１４よりなるパターン１４ａが形成された基板１０は、ステップＳ１４（第１のステップ）の酸化シリコン膜１５が成膜される成膜装置内に導入される。次に、成膜装置内で酸素含有ガスプラズマ又はオゾンガスを用いてパターン１４ａの形状をトリミングしてレジストパターン列１４ｂを形成する第５のステップが行われる。次に、成膜装置内で引続き、スリミングされたレジストパターン列１４ｂの表面を等方的に被覆する。
図２Ａ（ｂ）から図２Ｂ（ｄ）を用いて前述したように、ステップＳ１３において、レジスト膜１４よりなるパターン１４ａの幅寸法Ｌ２は、レジストパターン列１４ｂの幅寸法Ｌ３に減少する。また、ステップＳ１４において、レジストパターン列１４ｂの幅寸法Ｌ３は、レジストパターン列１４ｂの各列の両側を膜厚Ｄを有する酸化シリコン膜１５に被覆されることにより、Ｌ３´＝Ｌ３＋Ｄ×２に増大する。また、ステップＳ１３におけるスリミング時間Ｔ１３と、ステップＳ１４における成膜時間Ｔ１４とを、それぞれ独立して微調整することが可能である。具体的には、ステップＳ１３におけるスリミング量に応じてステップＳ１４における酸化シリコン膜の成膜時間（ＭＬＤの場合には、シリコンソースガスと酸素含有ガスとを繰り返し供給する回数）を調整すればよい。
従って、スリミング時間Ｔ１３と、成膜時間Ｔ１４との比率を独立して微調整することができ、その微調整により、幅寸法Ｌ３と膜厚Ｄとを自在に微調整することができるため、ステップＳ１８（第１のマスクパターン列形成ステップ）における第１のマスクパターン列１５ｃにおいて、中央部１５ａの幅寸法Ｓ３´、膜側壁部１５ｂの幅寸法Ｄ、スペース幅Ｌ３を等しくすることができる。
次に、本実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を行う際に、第２のステップと第３のステップとを、カーボン膜をエッチバック処理する処理装置内で連続して行うことの作用効果について説明する。
上記したように、本実施の形態では、酸化シリコン膜１５で被覆されたレジストパターン列１４ｂの間を埋め込むために、ＣＨＦ系ガス、若しくはＣＦ系ガス、又はＣＨＦ系ガスとＣＦ系ガスとの混合ガスを用いる場合がある。
一方、単にＣＨ系ガスを用いてＣＶＤ（Chemical Vapor Deposition）法により成膜する場合、一般的にＣＶＤ法においては段差被覆性に優れるため、酸化シリコン膜１５で被覆されたレジストパターン列１４ｂの表面が等方的に被覆されてしまい、酸化シリコン膜１５で被覆されたレジストパターン列１４ｂの隣り合う列の間を優先的に埋めることは難しい。
しかしながら、本実施の形態では、カーボン膜をエッチバック処理するエッチング処理装置の中で、ＣＨＦ系ガス又はＣＦ系ガスをプラズマ化して用いながらカーボン膜を成膜する。これにより、カーボン膜を成膜と同時にエッチングしながら堆積することができる。ガス流量、処理容器内の圧力、プラズマ化するための高周波電源パワー等を制御することにより、レジストパターン列１４ｂの上部ではエッチングが支配的であり、レジストパターン列１４ｂの隣り合う列の間では成膜が支配的であるような条件を設定することができる。従って、酸化シリコン膜１５で被覆されたレジストパターン列１４ｂの間を埋め込むようにカーボン膜を成膜することができる。
また、以下に述べるように、ステップＳ１５からステップＳ２１の工程を、連続してエッチング処理装置内で行うこともできる。
次に、図７及び図８を参照し、本実施の形態において、被エッチング膜が形状よく加工することができることについて説明する。以下では、酸化シリコン膜１５よりなる第１のマスクパターン列１５ｃ及び被エッチング膜１１よりなる第４のマスクパターン列１１ａの形状の評価を行ったので、その評価結果について説明する。
実施例１として、図１におけるステップＳ１１からステップＳ２１の各工程を行った。実施例１におけるステップＳ１５からステップＳ２１の各工程の条件を以下に示す。
（実施例１）
（Ａ）ステップＳ１５（第２のステップ）
処理ガス（ガス流量）：ＣＨ３Ｆ（５０ｓｃｃｍ）／ＣＦ４（２５０ｓｃｃｍ）
基板温度 ：加熱なし
成膜装置内圧力 ：２０ｍＴｏｒｒ
処理時間 ：６０秒
高周波電源パワー（上部電極／下部電極）：６００／６００Ｗ
（Ｂ）ステップＳ１６（第３のステップ）
処理ガス（ガス流量）：ＣＦ４（１７０ｓｃｃｍ）／Ｏ２（３０ｓｃｃｍ）
基板温度 ：加熱なし
成膜装置内圧力 ：１００ｍＴｏｒｒ
処理時間 ：２５秒
高周波電源パワー（上部電極／下部電極）：６００／１００Ｗ
（Ｃ）ステップＳ１７（第４のステップ）
処理ガス（ガス流量）：Ｃ４Ｈ８（４０ｓｃｃｍ）／Ｏ２（１０ｓｃｃｍ）
基板温度 ：加熱なし
成膜装置内圧力 ：４０ｍＴｏｒｒ
処理時間 ：４０秒
高周波電源パワー（上部電極／下部電極）：６００／６００Ｗ
（Ｄ）ステップＳ１８（第１のマスクパターン列形成ステップ）
処理ガス（ガス流量）：Ｏ２（１００ｓｃｃｍ）
基板温度 ：加熱なし
成膜装置内圧力 ：２０ｍＴｏｒｒ
処理時間 ：２０秒
高周波電源パワー（上部電極／下部電極）：６００／３０Ｗ
（Ｅ）ステップＳ１９（第６のステップ）
処理ガス（ガス流量）：Ｃ４Ｈ８（３０ｓｃｃｍ）／ＣＦ４（１７０ｓｃｃｍ）
基板温度 ：加熱なし
成膜装置内圧力 ：２０ｍＴｏｒｒ
処理時間 ：２０秒
高周波電源パワー（上部電極／下部電極）：６００／１００Ｗ
（Ｆ）ステップＳ２０（第３のマスクパターン列形成ステップ）
処理ガス（ガス流量）：ＣＨ３Ｆ（５０ｓｃｃｍ）／ＣＦ４（１００ｓｃｃｍ）
基板温度 ：加熱なし
成膜装置内圧力 ：２０ｍＴｏｒｒ
処理時間 ：１０秒
高周波電源パワー（上部電極／下部電極）：６００／１００Ｗ
（Ｇ）ステップＳ２１（第７のステップ）
処理ガス（ガス流量）：ＣＨＦ３（９０ｓｃｃｍ）／ＣＦ４（２４０ｓｃｃｍ）／Ｏ２（８ｓｃｃｍ）
基板温度 ：加熱なし
成膜装置内圧力 ：９０ｍＴｏｒｒ
処理時間 ：４５秒
高周波電源パワー（上部電極／下部電極）：３００／２００Ｗ
図７に、実施例で（Ｄ）ステップＳ１８を行った後の第１のマスクパターン列１５ｃを、走査型電子顕微鏡ＳＥＭ（Scanning Electron Microscope）を用いて撮影した写真を示す。図７（ａ）及び図７（ｂ）は、第１のマスクパターン列１５ｃの断面を、それぞれ正面及び斜め上方から撮影した写真（左側）と、写真を模式的に説明する図（右側）とを示す図である。
図７に示すように、実施例で（Ｄ）ステップＳ１８を行った後、中央部１５ａと、膜側壁部１５ｂとを有する、酸化シリコン膜１５よりなる第１のマスクパターン列１５ｃが形状よく形成されていることが明らかである。
また、図８に、実施例で（Ｇ）ステップＳ２１を行った後の第４のマスクパターン列１１ａを、ＳＥＭを用いて撮影した写真を示す。図８（ａ）及び図８（ｂ）は、第４のマスクパターン列１１ａの断面を、それぞれ正面及び斜め上方から撮影した写真（左側）と、写真を模式的に説明する図（右側）とを示す図である。
図８に示すように、実施例で（Ｇ）ステップＳ２１を行った後、被エッチング膜１１よりなる第４のマスクパターン列１１ａが形状よく形成されていることが明らかである。また、実施例における第４のマスクパターン列１１ａのライン幅は、略１０ｎｍであり、フォトリソグラフィ技術の解像限界よりはるかに小さいライン幅を有するマスクパターンが形成することができることが明らかである。
ここで、第４のマスクパターン列１１ａが形状よく形成されるのは、図７に示すように、（Ｄ）ステップＳ１８を行った後の第１のマスクパターン列１５ｃのライン部が延在する方向に沿う複数の箇所での線幅のばらつきであるＬＷＲ（Line Width Roughness）が小さくなるためであると考えられる。第１のマスクパターン列１５ｃのＬＷＲが小さくなると、第２のマスクパターン列１５ｂや第３のマスクパターン列１３ａのＬＷＲも小さくなり、その結果、第４のマスクパターン列１１ａのＬＷＲも小さくなるからである。
以上、本実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法によれば、レジストパターン列の表面を酸化シリコン膜で被覆し、更にその表面をカーボン膜で被覆することにより、微細なマスクパターンをＳＷＰの手法により形成する場合に、反射防止膜のエッチングの工程を省略することができ、膜側壁部よりなるマスクパターンが倒れることを防止することができる。
（第２の実施の形態）
次に、図９から図１０Ｅを参照し、本発明の第２の実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明する。
図９は、本実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。図１０Ａから図１０Ｅは、本実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図である。また、以下の文中では、先に説明した部分には同一の符号を付し、説明を省略する場合がある（以下の変形例についても同様）。
本実施の形態は、第１の実施の形態に係るマスクパターンの形成方法を２回行って、被エッチング膜にホールを形成する点で、第１の実施の形態と相違する。
本実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法は、図９に示すように、積層ステップ（ステップＳ３１）、第４のマスクパターン列形成ステップ（ステップＳ３２）、第５のマスクパターン列形成ステップ（ステップＳ３３）、積層ステップ（ステップＳ３４）、第６のマスクパターン列形成ステップ（ステップＳ３５）及び第７のマスクパターン列形成ステップ（ステップＳ３６）を有する。
最初にステップＳ３１の積層ステップを行う。ステップＳ３１では、図１０Ａ（ａ−１）に示すように、基板１０上に、下から順に第１の被エッチング膜１１、第２の被エッチング膜１２、第１の反射防止膜１３及び第１のレジスト膜１４を順次形成し、積層する。基板１０、第１の被エッチング膜１１、第１の反射防止膜１３及び第１のレジスト膜１４は、第１の実施の形態における基板１０、被エッチング膜１１、反射防止膜１３及びレジスト膜１４と同様である。
第２の被エッチング膜１２は、第１の被エッチング膜１１に形成されたパターンと互いに交差する方向にパターンを形成することにより、その後の種々の加工工程を行う場合のマスクとして機能する。第２の被エッチング膜１２の材質は、例えば窒化シリコン、酸化シリコン、酸窒化シリコン、アモルファスシリコン、又はポリシリコンを含む膜を用いることができる。ただし、第１の被エッチング膜１１は、第２の被エッチング膜１２に対して選択比が得られることが望ましい。従って、第２の被エッチング膜１２の材質は、第１の被エッチング膜１１の材質と異なることが好ましい。ここでは、例えば第１の被エッチング膜１１を窒化シリコン膜とし、第２の被エッチング膜１２をアモルファスシリコンとすることができる。
また、第１の被エッチング膜１１及び第２の被エッチング膜１２の厚さは、それぞれ例えば２０〜２００ｎｍとすることができる。
次に、ステップＳ３２の第４のマスクパターン列形成ステップを行う。ステップＳ３２では、図１のステップＳ１２からステップＳ２０を行って、第１の反射防止膜１３よりなり、第１の方向に延びる第４のマスクパターン列１３ａ（図１における第３のマスクパターン列に相当する。）を形成する。図１のステップＳ１２からステップＳ２０を行った後の基板表面の構造は、図１０Ａ（ｂ−１）から図１０Ａ（ｊ−１）の各々の断面図で示される構造に対応する。
次に、ステップＳ３３の第５のマスクパターン列形成ステップを行う。ステップＳ３３では、図１のステップＳ２１を行って、第２の被エッチング膜１２よりなり、第１の方向に延びる第５のマスクパターン列１２ａ（図１における第４のマスクパターン列に相当する。）を形成する。ステップＳ３３を行った後の基板表面の構造は、図１０Ａ（ｋ−１）の断面図で示される構造に対応する。
次に、ステップＳ３４の積層ステップを行う。ステップＳ３４では、図１０Ｂ（ｌ−１）に示すように、第１の反射防止膜１３をアッシング等により除去した後、図１０Ｂ（ａ−２）に示すように、第５のマスクパターン列１２ａを埋めるように、第２の反射防止膜２３及び第２のレジスト膜２４を積層する。ここで図１０Ｂ（ｌ−１）は、図１０Ｂ（ｌ−１１）の平面図のＡ−Ａ線に沿う断面図である。また、図１０Ｂ（ａ−２１）は、ステップＳ３４が行われた後における図１０Ｂ（ｌ−１１）のＢ−Ｂ線に沿う断面図であり、図１０Ｂ（ａ−２２）は、ステップＳ３４が行われた後における図１０Ｂ（ｌ−１１）のＣ−Ｃ線に沿う断面図である。
次に、ステップＳ３５の第６のマスクパターン列形成ステップを行う。ステップＳ３５では、図１のステップＳ１２からステップＳ２０を行って、第２の反射防止膜２３よりなり、第１の方向と交差する第２の方向に延びる第６のマスクパターン列２３ａ（図１における第３のマスクパターン列に相当する。）を形成する。図１のステップＳ１２からステップＳ２０の各々を行った後の基板表面の図１０Ｂ（ｌ−１１）のＢ−Ｂ線に沿う断面の構造は、図１０Ｃ（ｂ−２１）から図１０Ｃ（ｊ−２１）の各々の断面図で示される構造に対応する。また、図１のステップＳ１２からステップＳ２０の各々を行った後の基板表面の図１０Ｂ（ｌ−１１）のＣ−Ｃ線に沿う断面の構造は、図１０Ｄ（ｂ−２２）から図１０Ｄ（ｊ−２２）の各々の断面図で示される構造に対応する。
また、図１０Ｃ及び図１０Ｄにおいて、第２のレジスト膜２４よりなるパターンを符号２４ａで、パターン２４ａをスリミングして得られる第２のレジスト膜２４よりなるレジストパターン列を符号２４ｂで、酸化シリコン膜を符号２５で、酸化シリコン膜よりなる膜側壁部を符号２５ｂで、酸化シリコン膜よりなる第１のマスクパターン列を符号２５ｃで、カーボン膜を符号２６で、残存するカーボン膜を符号２６ａで、それぞれ示す。
次に、ステップＳ３６の第７のマスクパターン列形成ステップを行う。ステップＳ３６では、図１０Ｅに示すように、第５のマスクパターン列１２ａ及び第６のマスクパターン列２３ａを用いて第１の被エッチング膜１１を加工して、第１の方向及び第２の方向に配列するホール１１ｂを有する第７のマスクパターン列１１ｂを形成する。
ここで図１０Ｅ（ｋ−１１）を平面図とすると、図１０Ｅ（ｋ−２１）、図１０Ｅ（ｋ−２２）、図１０Ｅ（ｋ−２３）及び図１０Ｅ（ｋ−２４）は、それぞれ図１０Ｅ（ｋ−１１）のＢ−Ｂ線、Ｃ−Ｃ線、Ａ−Ａ線及びＤ−Ｄ線に沿う断面図である。
以上のステップにより、第１の被エッチング膜１１に第１の方向及び第２の方向にマトリクス状に配列したホール１１ｂを形成することができる。なお、第１の方向及び第２の方向は、９０°に交差してもよく、それ以外の角度で交差してもよい。
本実施の形態に係るマスクパターンの形成方法及び半導体装置の製造方法は、レジストパターン列の表面を等方的に酸化シリコン膜で被覆し、更にカーボン膜で被覆し、カーボン膜をエッチバック処理する点において、第１の実施の形態と同様である。従って、本実施の形態においても、反射防止膜のエッチングの工程を省略することができ、反射防止膜を被エッチング膜をエッチングする際の有効なマスクパターンとすることができ、膜側壁部よりなるマスクパターンが倒れることを防止することができる。
（第２の実施の形態の変形例）
次に、図１１から図１２Ｂを参照し、本発明の第２の実施の形態の変形例に係るマスクパターンの形成方法及び半導体装置の製造方法を説明する。
図１１は、本変形例に係るマスクパターンの形成方法及び半導体装置の製造方法の各工程の手順を説明するためのフローチャートである。図１２Ａ及び図１２Ｂは、本変形例に係るマスクパターンの形成方法及び半導体装置の製造方法を説明するための図であり、各工程における基板表面の構造を模式的に示す断面図である。
本変形例は、ホールではなくドット（ピラー）を形成する点で、第２の実施の形態と相違する。
本変形例に係るマスクパターンの形成方法及び半導体装置の製造方法は、図１１に示すように、積層ステップ（ステップＳ４１）、第４のマスクパターン列形成ステップ（ステップＳ４２）、第５のマスクパターン列形成ステップ（ステップＳ４３）、積層ステップ（ステップＳ４４）、第６のマスクパターン列形成ステップ（ステップＳ４５）、第７のマスクパターン列形成ステップ（ステップＳ４６）及び第８のマスクパターン列形成ステップ（ステップＳ４７）を有する。
本変形例におけるステップＳ４１からステップＳ４５の各ステップは、第２の実施の形態において図９を用いて説明したステップ３１からステップＳ３５の各ステップと同様である。また、ステップＳ４５を行った後の基板表面の図１０Ｂ（ｌ−１１）のＢ−Ｂ線及びＣ−Ｃ線に沿う断面の構造は、図１０Ｃ（ｊ−２１）及び図１０Ｄ（ｊ−２２）の各々の断面図で示される構造に対応する。
その後、本変形例では、ステップＳ４６の第７のマスクパターン列形成ステップを行う。ステップＳ４６では、図１２Ａに示すように、第６のマスクパターン列２３ａを用いて第５のマスクパターン列１２ａを加工して、第１の方向及び第２の方向に沿って配列するドットを有する第７のマスクパターン列１２ｂを形成する。
ここで図１２Ａ（ｌ−１１）を平面図とすると、図１２Ａ（ｌ−２１）、図１２Ａ（ｌ−２２）、図１２Ａ（ｌ−２３）及び図１２Ａ（ｌ−２４）は、それぞれ図１２Ａ（ｌ−１１）のＢ−Ｂ線、Ｃ−Ｃ線、Ａ−Ａ線及びＤ−Ｄ線に沿う断面図である。
次に、ステップＳ４７の第８のマスクパターン列形成ステップを行う。ステップＳ４７では、図１２Ｂに示すように、第７のマスクパターン列１２ｂを用いて第１の被エッチング膜１１を加工して、第８のマスクパターン列１１ｃを形成する。
ここで図１２Ｂ（ｍ−１１）を平面図とすると、図１２Ｂ（ｍ−２１）、図１２Ｂ（ｍ−２２）、図１２Ｂ（ｍ−２３）及び図１２Ｂ（ｍ−２４）は、それぞれ図１２Ｂ（ｍ−１１）のＢ−Ｂ線、Ｃ−Ｃ線、Ａ−Ａ線及びＤ−Ｄ線に沿う断面図である。
また、ステップＳ４７を行った後、第８のマスクパターン列１１ｃの上部に、第７のマスクパターン列１２ｂの全部又は一部が残っていてもよい。
以上のステップにより、第１の方向及び第２の方向にマトリクス状に配列し、第１の被エッチング膜よりなるドット（ピラー）を形成することができる。なお、第１の方向及び第２の方向は、９０°に交差してもよく、それ以外の角度で交差してもよい。
本変形例に係るマスクパターンの形成方法及び半導体装置の製造方法も、レジストパターン列の表面を等方的に酸化シリコン膜で被覆し、更にカーボン膜で被覆し、カーボン膜をエッチバック処理する点において、第１の実施の形態と同様である。従って、本変形例においても、反射防止膜のエッチングの工程を省略することができ、反射防止膜を被エッチング膜をエッチングする際の有効なマスクパターンとすることができ、膜側壁部よりなるマスクパターンが倒れることを防止することができる。
以上、本発明の好ましい実施の形態について記述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ 基板
１１ 被エッチング膜（第１の被エッチング膜）
１２ 第２の被エッチング膜
１３ 反射防止膜（第１の反射防止膜）
１４ レジスト膜（第１のレジスト膜）
１５、２５ 酸化シリコン膜
１６、２６ カーボン膜
２３ 第２の反射防止膜
２４ 第２のレジスト膜

Claims (23)

  1. 反射防止膜上に形成され、トリミングされた所定のライン幅を有するレジストパターン列の表面を、隣り合う該レジストパターン列の間隔が所定の寸法となるまで等方的に酸化シリコン膜で被覆する第１のステップと、
    前記酸化シリコン膜で被覆した前記レジストパターン列の隣り合う列の間をカーボン膜で埋め込むと共に、前記酸化シリコン膜で被覆した前記レジストパターン列の上部を前記カーボン膜で被覆する第２のステップと、
    前記カーボン膜を、前記酸化シリコン膜で被覆した前記レジストパターン列の上部から除去すると共に、前記酸化シリコン膜で被覆した前記レジストパターン列の隣り合う列の間に残存するように前記カーボン膜をエッチバック処理する第３のステップと、
    残存する前記カーボン膜を除去すると共に、前記レジストパターン列の上部を被覆する前記酸化シリコン膜を所定の膜厚寸法となるようにエッチバック処理する第４のステップと、
    前記酸化シリコン膜が除去された前記レジストパターン列をアッシング処理し、前記反射防止膜上に、トリミングされた前記レジストパターン列の前記所定のライン幅と略等しいスペース幅で配列し、所定の幅寸法を有する中央部と、該中央部を両側から挟み前記所定の膜厚寸法を有する膜側壁部とを有する、酸化シリコン膜よりなる第１のマスクパターン列を形成するステップと
    を有するマスクパターンの形成方法。
  2. 前記第２のステップと、前記第３のステップとを、前記カーボン膜をエッチバック処理する処理装置内で連続して行うことを特徴とする請求項１に記載のマスクパターンの形成方法。
  3. 前記カーボン膜は、アモルファスカーボンを含むことを特徴とする請求項２に記載のマスクパターンの形成方法。
  4. 前記第２のステップにおいて、ＣＦ系ガス、ＣＨＦ系ガス、又はＣＨ系ガスのいずれかを含む第１の処理ガスを供給し、前記カーボン膜で被覆することを特徴とする請求項３に記載のマスクパターンの形成方法。
  5. 前記第１の処理ガスは、ＣＨ３Ｆ又はＣＦ４を含むことを特徴とする請求項４に記載のマスクパターンの形成方法。
  6. 前記反射防止膜上に形成し、レジスト膜よりなるパターンの形状をトリミングして前記レジストパターン列を形成する第５のステップを有し、
    前記第５のステップと、前記第１のステップとを、前記酸化シリコン膜を成膜する成膜装置内で連続して行うことを特徴とする請求項１から請求項５のいずれかに記載のマスクパターンの形成方法。
  7. 前記第１のステップにおいて、シリコンを含む原料ガスと酸素を含むガスとを交互に供給し、前記レジストパターン列の表面を酸化シリコン膜で被覆することを特徴とする請求項１から請求項５のいずれかに記載のマスクパターンの形成方法。
  8. 前記第３のステップにおいて、ＣＦ系ガス、ＣＨＦ系ガス、ＣＨ系ガス、又は酸素ガスを含む第２の処理ガスを供給し、前記カーボン膜をエッチバック処理することを特徴とする請求項１から請求項５のいずれかに記載のマスクパターンの形成方法。
  9. 前記第２の処理ガスは、ＣＦ４又は酸素ガスを含むことを特徴とする請求項８に記載のマスクパターンの形成方法。
  10. 前記第４のステップにおいて、ＣＦ系ガス、ＣＨＦ系ガス、ＣＨ系ガス、又は酸素ガスを含む第３の処理ガスを供給し、エッチバック処理することを特徴とする請求項１から請求項５のいずれかに記載のマスクパターンの形成方法。
  11. 前記第３の処理ガスは、Ｃ４Ｆ８又は酸素ガスを含むことを特徴とする請求項１０に記載のマスクパターンの形成方法。
  12. 前記第１のマスクパターン列から前記中央部を除去すると共に、該中央部の両側の前記膜側壁部が残存するように前記酸化シリコン膜をエッチバック処理し、前記反射防止膜上に、残存する前記膜側壁部よりなる第２のマスクパターン列を形成する第６のステップを有する請求項１から請求項５のいずれかに記載のマスクパターンの形成方法。
  13. 前記第６のステップにおいて、ＣＦ系ガス、ＣＨＦ系ガス、又はＣＨ系ガスのいずれかを含む第４の処理ガスを供給し、前記酸化シリコン膜をエッチバック処理することを特徴とする請求項１２に記載のマスクパターンの形成方法。
  14. 前記第４の処理ガスは、Ｃ４Ｆ８又はＣＦ４を含むことを特徴とする請求項１３に記載のマスクパターンの形成方法。
  15. 前記第２のマスクパターン列を用いて前記反射防止膜をエッチングし、少なくとも前記反射防止膜よりなり、一の方向に延びる第３のマスクパターン列を形成するステップを有する請求項１２に記載のマスクパターンの形成方法。
  16. 基板の上に、被エッチング膜、反射防止膜及びレジスト膜を積層するステップと、
    フォトリソグラフィ技術を用いて前記レジスト膜よりなるパターンを形成するステップと、
    請求項１５に記載のマスクパターンの形成方法を行って、前記第３のマスクパターン列を形成するステップと、
    前記第３のマスクパターン列を用いて前記被エッチング膜を加工して、第４のマスクパターン列を形成する第７のステップと
    を有する半導体装置の製造方法。
  17. 前記被エッチング膜は、窒化シリコン、酸化シリコン、酸窒化シリコン、アモルファスシリコン、又はポリシリコンを含むことを特徴とする請求項１６に記載の半導体装置の製造方法。
  18. 前記第７のステップにおいて、ＣＦ系ガス、ＣＨＦ系ガス、ＣＨ系ガス、又は酸素ガスを含む第５の処理ガスを供給し、前記被エッチング膜を加工することを特徴とする請求項１６に記載の半導体装置の製造方法。
  19. 前記第５の処理ガスは、ＣＨＦ３、ＣＦ４又は酸素ガスを含むことを特徴とする請求項１８に記載の半導体装置の製造方法。
  20. 基板の上に、第１の被エッチング膜、第２の被エッチング膜、及び第１の反射防止膜を積層するステップと、
    前記反射防止膜が前記第１の反射防止膜である請求項１５に記載のマスクパターンの形成方法を行って、前記第３のマスクパターン列である第１の方向に延びる第４のマスクパターン列を形成するステップと、
    前記第４のマスクパターン列を用いて前記第２の被エッチング膜を加工して、第５のマスクパターン列を形成するステップと、
    前記第５のマスクパターン列を埋めるように第２の反射防止膜を積層するステップと、
    前記反射防止膜が前記第２の反射防止膜である請求項１５に記載のマスクパターンの形成方法を行って、前記第３のマスクパターン列である前記第１の方向と交差する第２の方向に延びる第６のマスクパターン列を形成するステップと、
    前記第５のマスクパターン列及び前記第６のマスクパターン列を用いて前記第１の被エッチング膜を加工して、前記第１の方向及び前記第２の方向に配列するホールを有する第７のマスクパターン列を形成するステップと
    を有する半導体装置の製造方法。
  21. 前記第１の方向と前記第２の方向とのなす角度が９０°である請求項２０に記載の半導体装置の製造方法。
  22. 基板の上に、第１の被エッチング膜、第２の被エッチング膜、及び第１の反射防止膜を積層するステップと、
    前記反射防止膜が前記第１の反射防止膜である請求項１５に記載のマスクパターンの形成方法を行って、前記第３のマスクパターン列である第１の方向に延びる第４のマスクパターン列を形成するステップと、
    前記第４のマスクパターン列を用いて前記第２の被エッチング膜を加工して、第５のマスクパターン列を形成するステップと、
    前記第５のマスクパターン列を埋めるように第２の反射防止膜を積層するステップと、
    前記反射防止膜が前記第２の反射防止膜である請求項１５に記載のマスクパターンの形成方法を行って、前記第３のマスクパターン列である前記第１の方向と交差する第２の方向に延びる第６のマスクパターン列を形成するステップと、
    前記第６のマスクパターン列を用いて前記第５のマスクパターン列を加工して、前記第１の方向と前記第２の方向とに沿って配列するドットを有する第７のマスクパターン列を形成するステップと、
    前記第７のマスクパターン列を用いて前記第１の被エッチング膜を加工して、第８のマスクパターン列を形成するステップと
    を有する半導体装置の製造方法。
  23. 前記第１の方向と前記第２の方向とのなす角度が９０°である請求項２２に記載の半導体装置の製造方法。
JP2009211819A 2009-09-14 2009-09-14 マスクパターンの形成方法及び半導体装置の製造方法 Active JP4815519B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009211819A JP4815519B2 (ja) 2009-09-14 2009-09-14 マスクパターンの形成方法及び半導体装置の製造方法
KR1020100050084A KR101164897B1 (ko) 2009-09-14 2010-05-28 마스크 패턴의 형성 방법 및 반도체 장치의 제조 방법
US12/877,218 US8815495B2 (en) 2009-09-14 2010-09-08 Pattern forming method and manufacturing method of semiconductor device
TW099131073A TWI450329B (zh) 2009-09-14 2010-09-14 光罩圖案之形成方法及半導體裝置之製造方法
US13/721,467 US20130122429A1 (en) 2009-09-14 2012-12-20 Pattern forming method and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009211819A JP4815519B2 (ja) 2009-09-14 2009-09-14 マスクパターンの形成方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011059579A JP2011059579A (ja) 2011-03-24
JP4815519B2 true JP4815519B2 (ja) 2011-11-16

Family

ID=43730920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009211819A Active JP4815519B2 (ja) 2009-09-14 2009-09-14 マスクパターンの形成方法及び半導体装置の製造方法

Country Status (4)

Country Link
US (2) US8815495B2 (ja)
JP (1) JP4815519B2 (ja)
KR (1) KR101164897B1 (ja)
TW (1) TWI450329B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100965011B1 (ko) * 2007-09-03 2010-06-21 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
JP5738786B2 (ja) 2012-02-22 2015-06-24 株式会社東芝 半導体装置および半導体装置の製造方法
JP6465540B2 (ja) * 2013-07-09 2019-02-06 キヤノン株式会社 形成方法及び製造方法
CN104701145B (zh) * 2013-12-10 2018-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9425049B2 (en) * 2014-01-14 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Cut first self-aligned litho-etch patterning
JP6169521B2 (ja) * 2014-04-09 2017-07-26 東京エレクトロン株式会社 プラズマエッチング方法
US9530667B2 (en) * 2015-02-13 2016-12-27 Tokyo Electron Limited Method for roughness improvement and selectivity enhancement during arc layer etch using carbon
US9576816B2 (en) * 2015-02-13 2017-02-21 Tokyo Electron Limited Method for roughness improvement and selectivity enhancement during arc layer etch using hydrogen
WO2017170405A1 (ja) * 2016-03-29 2017-10-05 東京エレクトロン株式会社 被処理体を処理する方法
JP6213610B2 (ja) * 2016-04-27 2017-10-18 大日本印刷株式会社 ナノインプリントリソグラフィ用テンプレートの製造方法
JP6272949B2 (ja) * 2016-06-06 2018-01-31 東京エレクトロン株式会社 パターン形成方法
CN108878286B (zh) * 2017-05-10 2021-06-08 北京北方华创微电子装备有限公司 一种刻蚀工艺
JP6512254B2 (ja) * 2017-09-20 2019-05-15 大日本印刷株式会社 ナノインプリントリソグラフィ用テンプレートの製造方法
US10566194B2 (en) * 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning
JP2019204815A (ja) * 2018-05-21 2019-11-28 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7292014B2 (ja) * 2018-06-21 2023-06-16 東京エレクトロン株式会社 マイクロレンズの製造方法およびプラズマ処理装置
EP3953073B1 (en) 2019-04-11 2025-05-21 Corning Incorporated Anti-reflective transparent oleophobic surfaces and methods of manufacturing thereof
KR102872993B1 (ko) * 2023-05-19 2025-10-17 한국과학기술원 다중 패터닝 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308076A (ja) 2000-04-27 2001-11-02 Nec Corp 半導体装置の製造方法
JP2005203672A (ja) * 2004-01-19 2005-07-28 Sony Corp 半導体装置の製造方法
JP5236983B2 (ja) * 2007-09-28 2013-07-17 東京エレクトロン株式会社 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びプログラム記憶媒体
US20090087990A1 (en) * 2007-09-28 2009-04-02 Tokyo Electron Limited Manufacturing method, manufacturing apparatus, control program and program recording medium of semiconductor device
JP5226296B2 (ja) * 2007-12-27 2013-07-03 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
KR100942078B1 (ko) * 2007-12-27 2010-02-12 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
KR100948464B1 (ko) * 2007-12-28 2010-03-17 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법

Also Published As

Publication number Publication date
KR20110029064A (ko) 2011-03-22
US20110065049A1 (en) 2011-03-17
JP2011059579A (ja) 2011-03-24
TWI450329B (zh) 2014-08-21
KR101164897B1 (ko) 2012-07-19
US20130122429A1 (en) 2013-05-16
TW201118945A (en) 2011-06-01
US8815495B2 (en) 2014-08-26

Similar Documents

Publication Publication Date Title
JP4815519B2 (ja) マスクパターンの形成方法及び半導体装置の製造方法
TWI698929B (zh) 半導體裝置的圖案化方法
CN100570830C (zh) 刻蚀含-碳层的方法和制造半导体器件的方法
JP5638413B2 (ja) マスクパターンの形成方法
US20090068838A1 (en) Method for forming micropatterns in semiconductor device
JP2010161162A (ja) 微細パターンの形成方法
US20090068842A1 (en) Method for forming micropatterns in semiconductor device
US9564342B2 (en) Method for controlling etching in pitch doubling
CN100550320C (zh) 制造半导体器件的方法
US20120211873A1 (en) Method for forming a pattern and semiconductor device
JP5164446B2 (ja) 半導体素子の微細パターン形成方法
US9257279B2 (en) Mask treatment for double patterning design
KR101263666B1 (ko) 반도체 장치의 콘택홀 형성방법
KR100995829B1 (ko) 반도체 소자 및 그의 제조방법
JP2009059855A (ja) ドライエッチング方法及び半導体装置の製造方法
JP2001110776A (ja) プラズマエッチング方法
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
TWI518743B (zh) 半導體裝置圖案化結構之製作方法
KR20090044855A (ko) 반도체 소자의 제조방법
KR20090120239A (ko) 반도체 소자의 금속배선 형성 방법
KR20090044878A (ko) 반도체 소자의 미세패턴 형성방법
KR20100026507A (ko) 반도체 장치의 미세 패턴 형성 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110829

R150 Certificate of patent or registration of utility model

Ref document number: 4815519

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250