JP4819033B2 - 多層回路基板の製造方法 - Google Patents

Description

本発明は、多層回路基板の製造方法に関するものである。

近年、電子機器の小型、軽量化および高機能化に伴い、多層回路基板に対して、小型、軽量化および高速信号処理化、さらには高密度実装への対応が要求されている。このような要求に対して、回路基板技術は、高多層化、ビアホールの小径化および狭ピッチ化、回路パターンのファイン化技術等を急速に進展させる必要性がある。しかし、従来のスルーホール構造によって絶縁層内の電気接続がなされる多層回路基板では、もはやこれらの要求を満足させることは極めて困難である。

そのために新しい構造を備えた多層回路基板やその製造方法が開発された。その代表例の一つに、従来多層回路基板の絶縁層内接続の主流となっていたスルーホール構造に変わって、導電性ペーストにより絶縁層内の電気接続を確保した完全ＩＶＨ（Ｉｎｎｅｒ Ｖｉａ Ｈｏｌｅ：インナービアホール）構造を有する回路形成用基板が開発された（例えば、特許文献１参照）。詳細は省略する。

さらに、高生産性を実現する多層回路基板の製造方法が開発された（例えば、特許文献２参照）。図８（ａ）〜（ｃ）は、６層回路基板を例とした従来の多層回路基板の作製手順を示している。

図８（ａ）は、６層回路基板の積層断面図を示す。図８（ａ）において、１ａ、１ｂ、１ｃは、アラミド不織布に熱硬化性エポキシ樹脂を含浸させた複合材からなるアラミド−エポキシシート（以降プリプレグと呼ぶ）であり、レーザなどによって加工された貫通孔にＣｕ粉末と熱硬化型エポキシ樹脂からなる導電ペースト２を充填している。

５ａ、５ｂは、両面回路基板であり、これらの両面に形成された回路パターン３は、所定位置に設けられた貫通孔に充填された導電ペースト２によって電気的に接続されている。また、４ａ、４ｂはＣｕなどの金属箔である。

まず、図８（ａ）に示すように、作業ステージ（図示せず）に、金属箔４ｂ、プリプレグ１ｃ、両面回路基板５ｂ、プリプレグ１ｂ、両面回路基板５ａ、プリプレグ１ａ、金属箔４ａの順に積層する。それぞれの位置決めには、位置決めパターン（図示せず）を用いて画像認識などによって位置決めして重ねる。

次に、最上面の金属箔４ａの上から、加熱したヒータチップなど（図示せず）で加熱加圧し、プリプレグ１ａ、１ｂ、１ｃの樹脂成分を溶融させ、その後の樹脂成分の硬化により、両面回路基板５ａ、５ｂ、金属箔４ａ、４ｂと接着させる。

次に、熱プレスにて上下両面を加熱加圧することにより、プリプレグ１ａ、１ｂ、１ｃが、両面回路基板５ａ、５ｂと金属箔４ａ、４ｂの全面を接着させる。それとともに、両面回路基板５ａの回路パターン３と両面回路基板５ｂの回路パターン３間、両面回路基板５ａの回路パターン３と金属箔４ａ間、両面回路基板５ｂの回路パターン３と金属箔４ｂ間は、それぞれ導電性ペースト２によりインナービアホール接続される。図８（ｂ）に熱プレス後の６層基板の断面図を示す。

その後、最外層の金属箔４ａおよび４ｂを選択的にエッチングして回路パターン３を形成させることで、一括して６層回路基板が得られる。図８（ｃ）は、エッチング後の６層回路基板の断面図を示している。
特許第２６０１１２８号公報 特許第３２３１５３７号公報（例えば、請求項２、第７図）

しかしながら、上記の従来の製造方法で作製された多層回路基板は次のような課題を有していた。

昨今、多層回路基板に搭載される半導体素子などの電子部品の高周波化に伴い、ＥＭＩ（電磁的干渉）ノイズが問題とされるようになっている。

このＥＭＩノイズの対策の１つとして、半導体素子などの電子部品を搭載もしくは収容する多層回路基板やパッケージ等のパッケージ用基板では、内部の配線層をベタパターンといわれる広面積の接地導体層で覆ってＥＭＩノイズをシールドするといった対策がある。

また、ＥＭＩノイズの対策として配線群の上下に広面積の接地導体を配置した場合には、インピーダンスマッチング（例えば５０Ω）を考慮して基板の設計および製作をする必要がある。

インピーダンスマッチングを取る場合は、導体幅、導体厚み、導体層間厚み、導体層間に用いる絶縁材料の誘電率を考慮して多層回路基板の設計および製作をする必要がある。

図９（ａ）〜（ｃ）は、従来の製造方法で作製された多層回路基板の内層部分の、任意の導体層３層分の断面図を示している。図に示すように、９０は、図８（ａ）での積層時に、両面回路基板（図８（ａ）の５ａ、５ｂに相当）を形成する絶縁層を示し、９１は、プリプレグ（図８（ａ）の１ａ、１ｂ、１ｃにそれぞれ相当）の部分を示している。Ｓ１〜Ｓ３は、信号配線であって、図８（ａ）〜８（ｃ）に示す両面回路基板の配線パターンに相当する。

図９（ａ）のＳ１は、例えば１００μｍ以下の比較的細い線幅の信号線を示し、図９（ｂ）のＳ２は、例えば５ｍｍと言った比較的太い線幅の信号線を示し、図９（ｃ）のＳ３は広範囲のベタ層の部分の断面を示している。

Ｔ１は、積層時に用いた両面回路基板の絶縁層９０の厚さであり、熱プレス後もこの厚さは変わらない。Ｔ２′〜Ｔ４′は、積層時に用いたプリプレグ９０の熱プレス後の厚さである。またＴ２〜Ｔ４は、信号配線Ｓ１〜Ｓ３の、接地配線Ｇ２と対向する面と、プリプレグの、絶縁層であるプリプレグ９０に接しない側の面との間の距離として示される距離である。すなわち、Ｔ２〜Ｔ４は、それぞれ、両面回路基板の接合によりプリプレグ側にめり込んだ信号配線Ｓ１の厚みによる、プリプレグ９０の凹み分を差し引いた厚みを示す。

なお、熱プレス前においては、Ｔ１、Ｔ２〜Ｔ４は同じ厚さである。

図９（ａ）、（ｂ）に示すように、信号線の設計線幅の違いにより、信号配線Ｓ１、Ｓ２のプリプレグ側へのめり込みの程度に違いがあるため、熱プレス後の各プリプレグ９０およびプリプレグ９１の厚さは、Ｔ１＞Ｔ３＞Ｔ２と言うようにばらつきが生じる。そして、図９（ｃ）は信号配線Ｓ３として面積の大きいベタ層が入っており、プリプレグ９１側へかかる圧力はいっそう小さく、凹みも生じにくいため、Ｔ１≒Ｔ４となる。

多層回路基板においては、図８（ａ）〜８（ｃ）に示すように、両面回路基板５ａ、５ｂの両主面上に配置される回路パターン３は配線幅、さらには密度がそれぞれ異なっており、この異なりにより、両面回路基板５ａ、５ｂに積層される絶縁層としてのプリプレグ１ａ〜１ｃには、それぞれにおいて、個々に大きな厚みのばらつきを有する。同様に、配線に用いられる銅箔の厚さによってもプリプレグ１ａ〜１ｃにおいては、それぞれ厚さのばらつきが生じ、そのため特性インピーダンスのミスマッチングが生じる。特性インピーダンスのミスマッチングが生じると、ノイズや高周波信号の伝送損失などが発生し、搭載される半導体素子などの電子部品の動作が不安定になる恐れがあった。

そこで本発明は、上記従来の問題点を考慮し、インピーダンスのミスマッチングが生じず、安定して高周波を駆動できる高性能な多層回路基板の製造方法を提供することを目的とする。

上記の目的を達成するために、第１の本発明は、両面に電極線がパターニングされた両面回路基板の少なくとも一方に、所定厚みのプリプレグシートを積層して積層体を作成する工程と、
前記積層体を加熱加圧して、前記両面回路基板と前記プリプレグシートとの境界において前記電極線が前記プリプレグシート内へ埋設されている層構造を完成する工程とを備え、前記層構造を少なくとも一つ内層として含む多層回路基板を製造する多層回路基板の製造方法であって、
前記積層体を作成する前記工程において、
前記積層体を作成する前の段階で、準備すべきプリプレグシートの厚みを、
前記両面回路基板の本体厚みをｔ１、前記電極線の厚みをｔ０とする時、ｔ１及びｔ０に各々独立して比例した厚さを持たせ、かつ、前記層構造を完成する工程において、加熱加圧後の完成した積層体のプリプレグシート厚ｔ２′が、
（数１）
ｔ２′＝α（αは１≦α≦１．２を満たす所定値）・ｔ１＋ｋ（ｋは０＜ｋ≦１を満たす所定値）・ｔ０
の関係を保つ様に、
作成する、多層回路基板の製造方法である。

また、第２の本発明は、前記（数１）は、ｔ２´＝ｔ１＋ｔ０
である、第１の本発明の多層回路基板の製造方法である。

また、第３の本発明は、前記所定値αは、１．０５である、第１の本発明の多層回路基板の製造方法である。

また、第４の本発明は、前記積層体は、
前記複数の両面回路基板と、他の複数のプリプレグシートを交互に位置決めして重ねる工程により作成し、
前記層構造は、前記積層体の上下の両面を加熱加圧して、前記他の複数のプリプレグシートを硬化させる工程により作成する、第１から３のいずれかの本発明の多層回路基板の製造方法である。

また、第５の本発明は、前記積層体は、
前記複数の両面回路基板と、他の複数のプリプレグシートを交互に位置決めして重ねる
工程により作成し、
前記層構造は、前記積層体の任意の部位を部分的に加熱加圧して、前記他の複数のプリプレグシートが含有している樹脂を溶融させ、その後硬化させて前記回路基板群を接着する工程により作成する、第１から３のいずれかの本発明の多層回路基板の製造方法である。

また、第６の本発明は、前記積層体は、
前記複数の両面回路基板と前記他の複数のプリプレグシートのいずれかを１枚ずつ重ねることにより複数個作成し、
前記層構造は、前記複数個の積層体を重ね合わせ、それらの任意の部位を部分的に加熱加圧して、前記他の複数のプリプレグシートが含有している樹脂を溶融させ、その後硬化させて相互に接着することにより作成する、第１から３のいずれかの本発明の多層回路基板の製造方法である。

また、第７の本発明は、前記積層体を作成するための、前記複数の両面回路基板と、他の複数のプリプレグシートを交互に位置決めして重ねる工程は、
最初と最後に銅箔を配置し、前記他の複数のプリプレグシートが前記銅箔に隣接するように配置する工程を有する、第４または第５の本発明の多層回路基板の製造方法である。

また、第８の本発明は、前記複数の両面回路基板に代えて、複数の２層以上の回路パターンを有する回路基板を用いる、第４から第６のいずれかの本発明の多層回路基板の製造方法である。

また、第９の本発明は、前記積層体を作成するための工程を、前記複数の両面回路基板と、他の複数のプリプレグシートを交互に位置決めして重ねる工程を、
２層以上の回路パターンを有する２枚の回路基板の間に、１枚のプリプレグシートを挟んで重ね合わせる工程に置換した、第４から第６のいずれかの本発明の多層回路基板の製造方法である。

本発明により、インピーダンスのミスマッチングが生じず、安定して高周波を駆動できる高性能な多層回路基板の製造方法を提供することができる。

以下、本発明の実施の形態について、図を用いて説明する。

（実施の形態１）
図１、図２を用いて本発明の実施の形態１の多層回路基板の作製手順について説明する。

まず、図１を用いて、８層回路基板作製時に使用する両面回路基板の製造方法を説明する。

図１（ａ）は両面回路基板の積層断面図であり、図１（ａ）において１０は、厚さ８０μｍのガラスクロスに、フィラーを添加したエポキシ樹脂を含浸させた複合材からなるガラス−エポキシシート（以降プリプレグと呼ぶ）である。プリプレグ１０の樹脂量は５４ｗｔ％の物を使用した。プリプレグ１０は、レーザなどによって加工されて形成された貫通孔に、Ｃｕ粉末と熱硬化型エポキシ樹脂からなる導電ペースト２０が充填されている。

そして、プリプレグ１０の両面に、厚さ１２μｍの銅箔４０をそれぞれ配置し、熱プレスで両面から加熱加圧（２００℃、５０ｋｇ／ｃｍ²）する。熱プレス後に、エッチングにて両面の銅箔４０から回路パターン３０を形成させ、両面回路基板５０を完成させる。

図１（ｂ）は、作製された両面回路基板５０の断面図である。

両面回路基板５０の両面に形成された回路パターン３０は、プリプレグ１０の所定位置に設けられた貫通孔に充填された導電ペースト２０によって電気的に接続されている。

次に、図２を用いて、本実施の形態１の８層基板の多層化工程について説明する。

図２（ａ）は、８層基板の積層断面図である。図１（ａ）において、１０ａ、ｌ０ｂ、１０ｃ、１０ｄは、いずれも、１００μｍのガラスクロスに、フィラーを添加したエポキシ樹脂を含浸させた複合材からなるプリプレグである。プリプレグ１０ａ、ｌ０ｂ、１０ｃ、１０ｄの樹脂量は６０ｗｔ％の物を使用した。プリプレグ１０ａ、ｌ０ｂ、１０ｃ、１０ｄは、レーザなどによって加工されて形成された貫通孔を有し、この貫通穴にはＣｕ粉末と熱硬化型エポキシ樹脂からなる導電ペースト２０が充填されている。

両面回路基板５０ａ、５０ｂ、５０ｃの回路パターン３０は、熱プレス時にプリプレグ１０ａ、１０ｂ、１０ｃ、１０ｄの両主面または一方の主面に食い込む。熱プレス後のプリプレグ１０ａ、１０ｂ、１０ｃ、１０ｄの厚さは、熱プレス前に比べてそれぞれ薄くなるが、この回路パターン３０が食い込む影響を受けて、さらに薄くなる。また、プリプレグ１０ａ、１０ｂ、１０ｃ、１０ｄと対向する両面回路基板５０ａ、５０ｂ、５０ｃの回路パターン３０は、それぞれ配線幅が異なるため、回路パターン３０の食い込みの影響は、プリプレグ１０ａ、１０ｂ、１０ｃ、１０ｄ毎にそれぞれ異なり、厚みの変化もそれぞれ異なる。

なお、熱プレス後におけるプリプレグ１０ａ、１０ｂ、１０ｃ、１０ｄの厚さが、両面回路基板５０ａ、５０ｂ、５０ｃを形成するプリプレグよりも厚くなるようにするために、積層用プリプレグ１０ａ、１０ｂ、１０ｃ、１０ｄの樹脂量の割合を、両面回路基板５０ａ、５０ｂ、５０ｃのプリプレグより多くした。

まず、図２（ａ）に示すように、作業ステージ（図示せず）に、厚さ１２μｍの金属箔４０ｂ、プリプレグ１０ｄ、両面回路基板５０ｃ、プリプレグ１０ｃ、両面回路基板５０ｂ、プリプレグｌ０ｂ、両面回路基板５０ａ、プリプレグ１０ａ、金属箔４０ａの順に積層する。それぞれの位置決めには、位置決めパターン（図示せず）を用いて画像認識などによって位置決めして重ねる。

次に、最上面の金属箔４０ａの上から、加熱したヒータチップなど（図示せず）で加熱加圧し、プリプレグ１０ａ、１０ｂ、１０ｃ、１０ｄの樹脂成分を溶融させ、その後の樹脂成分の硬化により、両面回路基板５０ａ、５０ｂ、５０ｃ、金属箔４０ａ、４０ｂとを接着させる。

なお、上述した多層化積層の手順は次の方法でもよい。

まず、図２（ａ）に示すように、作業ステージ（図示せず）に、金属箔４０ｂを固定し、プリプレグ１０ｄを位置決めして載せる。そして、ヒータチップなど（図示せず）で外周部を加熱加圧してプリプレグ１０ｄの樹脂成分を溶融させ、その後硬化させて金属箔４０ｂに固定させる。次に、両面回路基板５０ｃを位置決めして載せ、ヒータチップなど（図示せず）で外周部を加熱加圧してプリプレグ１０ｄの樹脂成分を溶融させ、その後硬化させてプリプレグ１０ｄと固定させる。同様にこの手順を所望の回数繰り返し、最後に金属箔４０ａを載せ、ヒータチップなど（図示せず）で外周部を加熱加圧してプリプレグ１０ａの樹脂成分を溶融させ、その後硬化させて金属箔４０ａとプリプレグ１０ａを固定させる。

次に、熱プレスにて、多層化積層した回路基板群の上下両面から加熱加圧（２００℃、５０ｋｇ／ｃｍ²）する。これにより、プリプレグ１０ａ、１０ｂ、１０ｃ、１０ｄが、両面回路基板５０ａ、５０ｂ、５０ｃと金属箔４０ａ、４０ｂを接着させる。それとともに、両面回路基板５０ａ、５０ｂ、５０ｃのそれぞれの回路パターン３０と金属箔４０ａ、４０ｂ間は、それぞれの間に挟まれたプリプレグ１０ａ、１０ｂ、１０ｃ、１０ｄの貫通孔に充填されている導電性ペースト２によってインナービア接続される。

図２（ｂ）に、熱プレス工程後の回路基板群の断面図を示す。

図２（ｂ）に示す回路基板群の最外層の金属箔４０ａ、４０ｂを選択的にエッチングして回路パターン３０を形成させることで、一括して８層回路基板が得られる。

図２（ｃ）は、エッチング後の、作製された８層回路基板の断面図を示している。

図２（ｃ）の作製された８層回路基板の断面を観察すると、多層化積層時にコアとして用いた両面回路基板５０ａ、５０ｂ、５０ｃの絶縁層の厚さｔ１は、いずれも等しい厚さとなっている。これは、図１で説明したように、プリプレグ１０の両面を銅箔４０で挟み込み、その上下両面から加熱加圧して、コアとして用いた両面回路基板５０ａ、５０ｂ、５０ｃを作製したためである。

一方、プリプレグｌ０ｂと１０ｃは、その両主面に、コアとして用いた両面回路基板５０ａ、５０ｂ、５０ｃに形成されている回路パターン３０が食い込み、プリプレグ１０ｂおよび１０ｃ内にそれぞれ埋設されているため、これらの厚さｔ２は、熱プレス後に薄く仕上がる。

また、プリプレグ１０ａ、１０ｄは、片側に金属箔４０ａ、４０ｂ、もう一方に両面回路基板５０ａ、５０ｃが配置されているため、片側のみ回路パターン３０が食い込み、プリプレグ１０ａ、１０ｄ内に埋設されている。従って、熱プレス後のプリプレグ１０ａ、１０ｄの厚さをｔ３とすると、各絶縁層の厚さの関係は、ｔ１＜ｔ２＜ｔ３となる。

ここで、ｔ１が一番薄いのは、両面回路基板５０ａ、５０ｂ、５０ｃ作製時に用いたプリプレグ１０のガラスクロスの厚さが、多層化積層時に用いたプリプレグ１０ａ、１０ｂ、１０ｃ、１０ｄのガラスクロスの厚さよりも薄いからである。

次に、上記のｔ１とｔ２の厚さの関係について、実際に基板を作製して確認した。

図３は、以上説明してきた多層回路基板の内層部分の一部を模式的に示す部分断面図である。この構成は、例えば図２（ｃ）に示す両面回路基板５０ａとプリプレグ１０ａの積層状態の一部を取り出して模式的に図示したものである。

図３において、両面回路基板はプリプレグ１３１の両主面に接地配線Ｇ１および信号配線Ｓ１を有してなるものであり、プリプレグ１３２は一方の主面に接地配線Ｇ２を有し、両面回路基板と接合する側には、信号配線Ｓ１が食い込んでおり、信号配線Ｓ１がプリプレグ１３２内に埋設された構成を有している。信号配線（ストリップライン）Ｓ１は、そのインピーダンスが５０Ωとなるように、対向する接地配線Ｇ１と接地配線Ｇ２の間に形成される。なお、信号配線Ｓ１の長さは３０ｍｍとした。

また、図３において、ｔ１はコアとして用いた両面回路基板のプリプレグ１３１の厚さ、ｔ２′は多層化積層後のプリプレグ１３２の厚みである。また、ｔ２は、多層化積層後のプリプレグ１３２の厚みｔ２′から、プリプレグ１３２内に埋設されている信号配線Ｓ１の電極線の厚みｔ０を差し引いたものであり、信号配線Ｓ１の線幅、すなわちプリプレグ１３２への食い込みの程度によって変化する量である。なお、両面回路基板の作製時に用いるプリプレグのガラスクロスの厚さは、多層化積層時に用いるプリプレグのガラスクロスの厚さよりも薄いものとした。

なお、上記の構成において、両面回路基板５０ａ、５０ｂ、５０ｃは、本発明の両面回路基板に相当する。また、プリプレグ１０ａ、１０ｂ、１０ｃ、１０ｄおよび１３２は、本発明のプリプレグシートに相当する。また、プリプレグ１３１は本発明の基板本体に相当する。また、回路パターン３０、接地配線Ｇ１，Ｇ２および信号配線Ｓ１は、本発明の電極線に相当する。

また、熱プレス前の状態で重ね合わせた、両面回路基板５０ａ、５０ｂ、５０ｃと、プリプレグ１０ａ、１０ｂ、１０ｃ、１０ｄとを多層化積層した回路基板群は、本発明の積層体に相当する。また、図２（ｃ）に示す、完成後の多層回路基板の両面回路基板５０ａ、５０ｂ、５０ｃと、プリプレグ１０ａ、１０ｂ、１０ｃ、１０ｄとの積層構造、または図３に示す両面回路基板とプリプレグとの積層構造は、本発明の層構造に相当する。なお、本実施の形態において、両面回路基板は、電極線として、接地配線Ｇ１と信号配線Ｓ１とをそれぞれ主面に設けた構成としているが、本発明の両面回路基板は、電極線により形成された配線パターンの用途によって限定されない。すなわち、両面とも信号配線、または接地配線であってもよい。

図３に示した内層部分を含む、同じ仕様の多層回路基板を３０枚作製し、それぞれの基板について、特性インピーダンスと上記の厚みｔ１、ｔ２を測定した。

作製した各基板に関する厚みｔ１、ｔ２を測定した結果、ｔ１のばらつきが最大５μｍだったのに対し、ｔ２のばらつきは最大２０μｍであった。すなわち両面回路基板に用いたプリプレグ１３１の厚さのばらつきは、多層化積層時に用いるプリプレグ１３２の厚さのばらつきよりも小さい。これは、両面回路基板は多層回路基板全体を作成する前に完成しているので、プリプレグ１３１は多層回路基板の作成時に信号配線Ｓ１の食い込みの影響を受けないためと考えられる。また、ｔ１のばらつきの最大５μｍという値は非常に小さく、信号配線Ｓ１と接地配線Ｇ１の距離を一定にできたと言える。

次に、これらの各基板の特性インピーダンスを測定してみると、５０〜５２Ωの範囲であり、ばらつきが小さく非常に良好であった。

従来例で説明したように、絶縁層であるプリプレグ間の厚さ、正確には、両面回路基板の配線と、その直下の層のプリプレグとの間の距離にばらつきが生じると特性インピーダンス値が大きく変わり、これがミスマッチとなって現れ、搭載される半導体素子などの電子部品の動作に影響を与えていた。

本実施の形態の多層回路基板において特性インピーダンスのばらつきを小さい範囲に収めることができたのは、以下の理由である。

多層回路基板の内層部分の特性インピーダンスは回路パターン３０間の距離に依存し、特に図３に示す構成においては、両面回路基板のプリプレグ１３１厚みｔ１と、信号配線Ｓ１を介したプリプレグ１３２（の一部の）厚みｔ２の間には、図２（ｃ）の場合と同様、ｔ１＜ｔ２の関係が保たれている。これは特性インピーダンスには、厚みのより小さい両面回路基板側の厚みの寄与が大きいことを意味する。これが特性インピーダンスのばらつきを抑えている。

以下、さらに説明する。従来例においては、図９（ａ）〜図９（ｃ）に示すように、両面回路基板と接合する側のプリプレグ９１側の厚みは、両面回路基板のプリプレグ９０の厚みよりも常に小さくなっている。これはすなわち、従来例の特性インピーダンスにおいては、厚みのより小さいプリプレグ９０側の厚みの寄与が大きいことを意味する。

そして、このプリプレグ９０は、多層回路基板全体の製造時に、線幅がまちまちな複数の配線パターンが食い込む影響を受けるため、その厚みｔ２に大きなばらつきが生じている。このばらつきが、特性インピーダンスのミスマッチを生じさせる原因となっていた。

本発明はこの点に着目して、上述のように、両面回路基板のプリプレグ１３１厚みｔ１のほうが、信号配線Ｓ１を介したプリプレグ１３２（の一部の）厚みｔ２よりも小さくなるようにしている。この場合、特性インピーダンスにおいて、厚みのより小さい両面回路基板側の厚みの寄与が大きくなり、かつ、両面回路基板のプリプレグ１３１は、多層回路基板全体の製造前に硬化しているので、信号配線Ｓ１が自らに食い込むことはないため、上記の厚みｔ１にばらつきが生じない。したがって、安定した厚みを有する両面回路基板の影響によって、特性インピーダンスのばらつきを抑えることを可能としている。

次に、上記の実測による結果をさらに検証するため、上述の厚みｔ２の条件を変化させたモデルを考え、回路シミュレータＡＤＳ（アジレントテクノロジー社）でシミュレーションを行った。このシミュレーションにおいては、特性インピーダンスの基準値を５０Ωおよび７５Ωの２種類、またプリプレグの誘電率εを４．６，３．７の２つの場合にとり、両者において厚みｔ２を変化させた場合の計算値Ｚ（Ω）を得ることにより、ばらつきの程度を求めた。プリプレグ１３１の厚みｔ１は１００μｍ一定に固定している。

なお、両面回路基板側の厚みｔ１は１００μｍ一定に固定し、信号配線Ｓ１の厚みｔ０も１２μｍ，１８μｍ，３５μｍの３通りとした。

これらの条件により、図４（ａ）、（ｂ）、（ｃ）にそれぞれ模式的に示すモデルのように、ｔ１＞ｔ２、ｔ１＝ｔ２、ｔ１＜ｔ２となる条件下で、ばらつきの程度が求められることになる。結果を（表１）（表２）に示す。

上記表１は、プリプレグの誘電率ε＝４．６の場合で、内部配線Ｓ１の厚みｔ０毎にｔ１＞ｔ２、ｔ１＝ｔ２、ｔ１＜ｔ２の各条件下での特性インピーダンスＺの基準値からのばらつきを示したものである。（表１）に示すように、例えば内部配線Ｓ１の厚みｔ０が１８μｍで特性インピーダンスが７５Ωの場合、ｔ１とｔ２の差が絶対値で２０μｍと共通であっても、ｔ１＞ｔ２のとき（ずれ量−２．４４％）とｔ１＜ｔ２のとき（ずれ量１．６５％）とばらつきの程度は異なり、ｔ１＜ｔ２の場合の方が特性インピーダンスのばらつきが低く抑えられている。差が２０μｍ以下の変化においても、ｔ１＜ｔ２の場合の方が特性インピーダンスのばらつきは低く抑えられており、この傾向は、内部配線Ｓ１の厚みｔ０が１２μｍで特性インピーダンスが５０Ωの、線幅Ｗがより大きくなった場合でも同様である。つまり内部配線Ｓ１の線幅には依存していない。また、内部配線ｔ０の３通りの厚みにおいてもこの傾向は維持されている。したがって、内部配線の形状には依存せず、特性インピーダンスのばらつきを抑える効果が得られている。

このように、厚みの差が同一でもｔ１＜ｔ２の場合の方が、基準値からのずれは小さく、特性インピーダンスのばらつきは抑えられていることがわかる。

上記表２は、プリプレグの誘電率ε＝３．７の場合で、内部配線Ｓ１の厚みｔ０を表１と同一条件として、プリプレグの厚みｔ１，ｔ２を表１の場合と同一割合で変化させた場合における、特性インピーダンスＺの基準値からのばらつきを示すものである。

基本的には（表１）と同様の傾向を示し、ｔ１＜ｔ２の場合の方が特性インピーダンスのばらつきが抑えられていることがわかる。

このように、ばらつきが小さく均一化されている両面回路基板のプリプレグ１３１の厚みｔ１を基準としてｔ１＜ｔ２の関係を成立させた層構造を用いることにより、特性インピーダンスのばらつきを抑えて、安定して高周波を駆動する多層回路基板の提供ができる。

次に、再度図３を参照して、特性インピーダンスのばらつきを抑えるための、より好適な条件を考える。

本来、多層回路基板を安定動作させる最適な条件は、多層回路基板作成後の両面回路基板のプリプレグ１３１の厚みｔ１と、プリプレグ１３２の、信号配線Ｓ１直下部分の厚みｔ２とを一致させ、特性インピーダンスのずれ量を０とすることである。

しかしながら、製造時に誤差が生じて、厚みｔ１とｔ２とが一致することはまれであり、完成した多層回路基板内において、プリプレグの厚みがｔ１＜ｔ２、またはｔ１＞ｔ２の関係となることは避けられない。

そこで、製造時の誤差が、極力上記ｔ１＜ｔ２の範囲内に収まるように、あらかじめ、両面回路基板のプリプレグの厚みを理想値より小さくなるような条件を設定する。すなわち、完成した多層回路基板内におけるプリプレグの厚みの関係をｔ１≦ｔ２となるようにすれば、製造時に厚みの狂いが生じても、特性インピーダンスのばらつきを抑える効果が得られることになる。

誤差がない場合の、多層回路基板の内層部分の理想的な条件は、両面回路基板の信号配線Ｓ１の厚みをｔ０、プリプレグ１３２の厚みをｔ２′としたとき、
（数２）
ｔ２＝ｔ２′−ｔ０＝ｔ１
となることである。誤差を考慮した条件はｔ２≧ｔ１であるから、（数２）をこれに代入して、
（数３）
ｔ２′≧ｔ１＋ｔ０
となる。両面回路基板の基板本体となるプリプレグ１３１，信号配線Ｓ１の厚みは、多層回路基板の製造時の変化を受けることは少ないため、この条件を満たすように、プリプレグ１３２の厚みｔ２′を定めればよい。

一方、図２（ｃ）に示したように、回路パターン３０は様々な線幅、面積を有するため、その厚みはｔ０に一意に定まらない。例えば、より線幅が大きい場合は、プリプレグへの食い込みは少なくなるため、理論的には、厚みは必ずｔ０以下になる。そこでｔ０には、線幅、面積等を考慮した係数ｋ（０＜ｋ≦１）を乗ずる。ただし、実質的には係数ｋは１と近似してもよい。

また、プリプレグ１３２の厚みｔ２′は、必ず両面回路基板の基板本体となるプリプレグ１３１の厚みｔ１以上の厚みを確保させることが望ましいから、ｔ１には、これを考慮した係数α（１≦α）を乗じる。

結局、プリプレグ１３２の厚みｔ２′を、
（数1）
ｔ２′＝α・ｔ１＋ｋ・ｔ０
で定義すれば、上記（数３）の条件を満たす、特性インピーダンスのばらつきを抑える多層回路基板の製造条件が得られることになる。

また、係数αは実質的に１より大きくとり、予測範囲に入る誤差程度、具体的には１．０５程度を上限することが望ましい。表１，表２に示す例のように、ｔ１＝１００μｍとすると、例えば表１のｔ０＝１８μｍの場合、ｔ２′＝１．０５×１００（μｍ）＋１８（μｍ）＝１２３となり、ｔ２＝１０５（μｍ）が得られる。製造誤差によりｔ２がこの値より小さくなっても、それは基準値により接近することを意味し、特性インピーダンスのばらつきは、より小さく抑えられることになる。また、ｔ２がこの値より大きくなっても、それはずれ量がより小さい、ｔ１＜ｔ２の範囲内での変動であるから、特性インピーダンスのばらつきは、従来例より小さく抑えられることになる。

なお、上記の構成においては、両面回路基板の精度が保証されている必要がある。そこで、プリプレグ１３１の厚みｔ１を均一化させる場合は、シート状の材料（例えばポリイミドフィルム）の上下に接着剤を塗布した材料で、図２に示す両面回路基板５０ａ、５０ｂ、５０ｃを作製するとよい。

また、目的によって、図２（ａ）〜（ｃ）に示す両面回路基板５０ａ、５０ｂ、５０ｃの誘電率を変えることで、さらに高性能な基板を提供できる。図１に示すプリプレグ１０に含浸させる熱硬化性樹脂材料の種類により、両面回路基板５０ａ、５０ｂ、５０ｃの誘電率を変えることができる。例えば、プリプレグ１０に含浸させる熱硬化性樹脂として、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、シリコーン樹脂、シアネートエステル樹脂、ポリフェニレンエーテル樹脂、ポリフェニレンオキサイド樹脂、フッ素系樹脂およびメラミン樹脂のうちの少なくとも１種類以上の組み合わせを用いることにより、所望の誘電率を有する両面回路基板５０ａ、５０ｂ、５０ｃを作製することができる。

特にインピーダンスマッチングを重視する多層回路基板においては、両面回路基板５０ａ、５０ｂ、５０ｃの誘電率を、プリプレグ１０ａ、１０ｂ、１０ｃ、１０ｄよりも大きくするとよい。

また、信号の伝送速度を重視する多層回路基板には、両面回路基板５０ａ、５０ｂ、５０ｃの誘電率を、プリプレグ１０ａ、１０ｂ、１０ｃ、１０ｄよりも小さくするよい。

また、コアとして用いた両面回路基板５０ａ、５０ｂ、５０ｃの作製時に用いたプリプレグ１０は、樹脂の含浸量が５４ｗｔ％の物を使用したが、これ以外の樹脂の含浸量の物を用いてもよい。両面回路基板５０ａ、５０ｂ、５０ｃの作製時に用いるプリプレグとして、樹脂の含浸量が、４５〜７０ｗｔ％の物を用いるのが好ましい。

コアとして用いる両面回路基板５０ａ、５０ｂ、５０ｃに用いたプリプレグの樹脂の含浸量が４５ｗｔ％を下回ると、樹脂が少なすぎて回路埋め込み性が悪化し、白化（基板内部に巣ができる現象）が発生する。白化部があると、部品実装時のリフロー工程で基板がふくれて破壊する恐れがある。また、樹脂の含浸量が７０ｗｔ％を上回ると、加熱加圧時に樹脂流れが発生し、接続用の導電ペーストが流れ、接続が不安定になってしまう。

また、積層多層化時に用いたプリプレグ１０ａ、１０ｂ、１０ｃ、１０ｄは、樹脂の含浸量が６０ｗｔ％の物を使用したが、これ以外の樹脂の含浸量の物を用いてもよい。積層多層化時に用いるプリプレグとして、樹脂の含浸量が、５５〜８０ｗｔ％の物を用いるのが好ましい。

積層多層化時に用いるプリプレグの樹脂の含浸量が５５ｗｔ％を下回ると、樹脂が少なすぎて回路埋め込み性が悪化し、白化（基板内部に巣ができる現象）が発生してしまう。また、樹脂の含浸量が８０ｗｔ％を上回ると、加熱加圧時に樹脂流れが発生してしまう。

また、本実施の形態１においては、プリプレグとして、ガラスクロスにフィラーを添加したエポキシ樹脂を含浸させた複合材を用いたが、耐熱性有機繊維あるいは無機繊維の少なくとも一方を主成分とする織布あるいは不織布に熱硬化性樹脂を含浸させて半硬化状態にした複合材を用いてもよい。また、プリプレグは多孔質であることが望ましい。

また、高周波回路の駆動用多層回路基板の内層に用いる銅箔、つまり図１に示す両面回路基板５０の作製時に用いる銅箔４０の表面粗さは小さい方がよく、その厚さは薄い方がよい。

また、図５は、２つの両面回路基板がその間にプリプレグを挟みこみ、接地配線と接地配線の間に挟まれた２つの信号配線が存在する多層回路基板の内層部分の断面図を示している。このように、接地配線Ｇ１、Ｇ２間に２つの信号配線Ｓ１、Ｓ２が有る場合にも、ｔ１＜ｔ２の関係となるよう多層回路基板を製作することで、安定して高周波を駆動する多層回路基板を提供できる。このとき、信号配線Ｓ１と信号配線Ｓ２とは、内層部分の主面内で平行であっても直交していても良い。

また、本実施の形態１の多層回路基板の作製では、コアとして、一枚の両面回路基板を使用したが、その他の複数層数の基板をコアとして用いても良い。図６は、両面回路基板６０ａ、６０ｂ、４層回路基板６１、８層回路基板６２を用いた場合の多層回路基板の積層断面図を示している。この場合に用いる多層回路基板は、本発明の多層回路基板における層構造、すなわち両面回路基板とプリプレグとを、図３や図５に示すように積層してなる構成を使用するのがよい。また、各多層回路基板に用いる材料の誘電率を変えることで、さらに高性能で多機能な回路基板を提供できる。

また、多層回路基板を２枚用いてさらに多層化しても良い。図７は、完成された２枚の多層回路基板７０ａ、７０ｂを、プリプレグ１０でさらに多層化する場合の積層断面図を示している。このときの多層回路基板は、本発明の構造の多層回路基板を使用するのがよい。また、図７では、多層回路基板７０ａ、７０ｂの片面のみに回路パターン３０を形成させているが、両面に回路パターンを形成させた多層回路基板を用いても良い。

また、本実施の形態１で用いた回路基板はペースト接続の回路基板であるが、スルーホール構造、ビルドアップ構造などの多層回路基板でもよい。

以上説明したところから明らかなように、高速高周波の信号を駆動する多層回路基板では、接地配線と信号線間の絶縁層の厚さを均一にする事で高性能な多層回路基板を提供できる。特に接地配線と接地配線にはさまれた信号配線では、基板内において接地配線と信号配線の絶縁層の薄い側の厚さを一定にすることで容易に高性能な基板の提供ができる。すなわち、接地配線と信号配線間の絶縁層の厚さが厚い側のコントロールは考えなくても良く、基板の設計、製作が容易となり、高速高周波駆動用の多層基板が安定して提供できる。

本発明にかかる多層回路基板の製造方法および多層回路基板は、特性インピーダンスのミスマッチングが生じず、安定して高周波を駆動できる高性能な多層回路基板およびその製造方法を提供することができ、多層回路基板の製造方法および多層回路基板として有用である。

（ａ）本発明の実施の形態１における両面回路基板の製造方法を示す図（ｂ）本発明の実施の形態１における両面回路基板の製造方法を示す図 （ａ）本発明の実施の形態１における多層回路基板の製造工程を示す断面図（ｂ）本発明の実施の形態１における多層回路基板の製造工程を示す断面図（ｃ）本発明の実施の形態１における多層回路基板の完成状態を示す断面図 本発明の実施の形態１における多層回路基板の内層部分の高周波特性評価用部分（ストリップライン構造）を模式的に示す断面図 （ａ）本発明の実施の形態１における多層回路基板の内層部分の高周波特性評価用部分（ストリップライン構造）を模式的に示す断面図（ｂ）本発明の実施の形態１における多層回路基板の内層部分の高周波特性評価用部分（ストリップライン構造）を模式的に示す断面図 （ｃ）本発明の実施の形態１における多層回路基板の内層部分の高周波特性評価用部分（ストリップライン構造）を模式的に示す断面図 本発明の実施の形態１における多層基板の、２つの信号配線が接地配線に挟まれた部分の断面図 本発明の実施の形態１における、複数の層構造を用いた多層回路基板の製造時の断面図 本発明の実施の形態１における、２つの多層回路基板で挟み込む場合の多層回路基板の製造時の断面図 （ａ）従来の技術による多層回路基板の製造工程を示す断面図（ｂ）従来の技術による多層回路基板の製造工程を示す断面図（ｃ）従来の技術による多層回路基板の完成状態を示す断面図 （ａ）従来の技術による多層回路基板の内層部分の構成を模式的に示す断面図（ｂ）従来の技術による多層回路基板の内層部分の構成を模式的に示す断面図（ｃ）従来の技術による多層回路基板の内層部分の構成を模式的に示す断面図

符号の説明

１ａ、１ｂ、１ｃ アラミド−エポキシシート（プリプレグ）
２ 導電ペースト
３ 回路パターン
４ａ、４ｂ 金属箔（銅箔）
５ａ、５ｂ 両面回路基板
１０、１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ プリプレグ
２０ 導電ペースト
３０ 回路パターン
４０ａ、４０ｂ 金属箔
５０、５０ａ、５０ｂ、５０ｃ、６０ａ、６０ｂ 両面回路基板
６１ ４層回路基板
６２ ８層回路基板
７０ａ、７０ｂ 多層回路基板
Ｇ１、Ｇ２ 接地配線
Ｓ１、Ｓ２、Ｓ３ 信号配線

Claims (9)

1. 両面に電極線がパターニングされた両面回路基板の少なくとも一方に、所定厚みのプリプレグシートを積層して積層体を作成する工程と、
   前記積層体を加熱加圧して、前記両面回路基板と前記プリプレグシートとの境界において前記電極線が前記プリプレグシート内へ埋設されている層構造を完成する工程とを備え、前記層構造を少なくとも一つ内層として含む多層回路基板を製造する多層回路基板の製造方法であって、
   前記積層体を作成する前記工程において、
   前記積層体を作成する前の段階で、準備すべきプリプレグシートの厚みを、
   前記両面回路基板の本体厚みをｔ１、前記電極線の厚みをｔ０とする時、ｔ１及びｔ０に各々独立して比例した厚さを持たせ、かつ、前記層構造を完成する工程において、加熱加圧後の完成した積層体のプリプレグシート厚ｔ２′が、
   （数１）
   ｔ２′＝α（αは１≦α≦１．２を満たす所定値）・ｔ１＋ｋ（ｋは０＜ｋ≦１を満たす所定値）・ｔ０
   の関係を保つ様に、
   作成する、多層回路基板の製造方法。
2. 前記（数１）は、ｔ２´＝ｔ１＋ｔ０
   である、請求項１記載の多層回路基板の製造方法。
3. 前記所定値αは、１．０５である、請求項１記載の多層回路基板の製造方法。
4. 前記積層体は、
   前記複数の両面回路基板と、他の複数のプリプレグシートを交互に位置決めして重ねる工程により作成し、
   前記層構造は、前記積層体の上下の両面を加熱加圧して、前記他の複数のプリプレグシートを硬化させる工程により作成する、請求項１から３のいずれかに記載の多層回路基板の製造方法。
5. 前記積層体は、
   前記複数の両面回路基板と、他の複数のプリプレグシートを交互に位置決めして重ねる工程により作成し、
   前記層構造は、前記積層体の任意の部位を部分的に加熱加圧して、前記他の複数のプリプレグシートが含有している樹脂を溶融させ、その後硬化させて前記回路基板群を接着する工程により作成する、請求項１から３のいずれかに記載の多層回路基板の製造方法。
6. 前記積層体は、
   前記複数の両面回路基板と前記他の複数のプリプレグシートのいずれかを１枚ずつ重ねることにより複数個作成し、
   前記層構造は、前記複数個の積層体を重ね合わせ、それらの任意の部位を部分的に加熱加圧して、前記他の複数のプリプレグシートが含有している樹脂を溶融させ、その後硬化させて相互に接着することにより作成する、請求項１から３のいずれかに記載の多層回路基板の製造方法。
7. 前記積層体を作成するための、前記複数の両面回路基板と、他の複数のプリプレグシートを交互に位置決めして重ねる工程は、
   最初と最後に銅箔を配置し、前記他の複数のプリプレグシートが前記銅箔に隣接するように配置する工程を有する、請求項４または５記載の多層回路基板の製造方法。
8. 前記複数の両面回路基板に代えて、複数の２層以上の回路パターンを有する回路基板を用いる、請求項４から６のいずれかに記載の多層回路基板の製造方法。
9. 前記積層体を作成するための工程を、前記複数の両面回路基板と、他の複数のプリプレグシートを交互に位置決めして重ねる工程を、
   ２層以上の回路パターンを有する２枚の回路基板の間に、１枚のプリプレグシートを挟んで重ね合わせる工程に置換した、請求項４から６のいずれかに記載の多層回路基板の製造方法。

Images