JP4830221B2

JP4830221B2 - フローセンサ

Info

Publication number: JP4830221B2
Application number: JP2001199123A
Authority: JP
Inventors: 俊樹磯貝; 晃一後藤
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2001-06-29
Filing date: 2001-06-29
Publication date: 2011-12-07
Anticipated expiration: 2021-06-29
Also published as: JP2003014518A

Description

【０００１】
【発明の属する技術分野】
本発明は、流体の流量を検出するフローセンサに関する。
【０００２】
【従来の技術】
この種のフローセンサの一般的な概略断面構成を図６に示す。このものは、空洞部１ａを有する半導体基板１と、基板１の空洞部１ａ上に設けられた流量検出部としての薄膜構造部（ダイアフラム）１０とを備える。
【０００３】
薄膜構造部１０は、シリコン酸化膜やシリコン窒化膜等の絶縁膜１０ａが複数積層されたものであり、発熱体および測温体等として機能するＰｔ等よりなる抵抗体膜３０、４０が、これら絶縁膜１０ａに挟まれた形となっている。
【０００４】
このようなフローセンサにあっては、例えば、半導体基板１上の薄膜構造部１０以外の領域に設けられた流体温度検出体（図示せず）にて検出した温度より所定の温度高くなるように発熱体４０の温度を制御し、流体の流れによる測温体３０の温度変化に基づいて流体の流量を検出するようにしている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記した従来のフローセンサでは、感度向上、低消費電力化のために、発熱体４０が位置する部分を薄膜構造としているが、このように、薄膜構造とした場合、その部分の強度が低下し、薄膜構造部１０の一面側と他面側に差圧が発生して薄膜構造部１０がたわんだ場合に、薄膜構造部１０が破壊しやすくなるという問題がある。
【０００６】
さらに、薄膜構造部１０を構成する絶縁膜１０ａにおいて、成膜条件等により緻密な膜が形成できない場合、特に膜中に存在するピンホールＰの密度が多くなってしまう場合、設計上、十分な強度を確保することができない。
【０００７】
そこで、本発明は上記問題に鑑み、フローセンサにおいて薄膜構造部の強度を確保できるようにすることを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、請求項１、２に記載の発明では、空洞部（１ａ）を有する基板（１）と、この基板の空洞部上に設けられ複数の積層された絶縁膜（１１、１２、１３、１４）よりなる流量検出部としての薄膜構造部（１０）とを備えるフローセンサにおいて、
薄膜構造部は、４層の絶縁膜（１１〜１４）と、発熱体および測温体の少なくとも一方として機能する金属よりなる抵抗体膜（３０、４０）とを有し、４層の絶縁膜のうち２層が抵抗体膜の上に形成され、４層の絶縁膜のうち残りの２層が抵抗体膜の下に形成された構成を採用する。
そして、請求項１に記載の発明では、４層の絶縁膜の最上層（１４）は他の３層（１１〜１３）に比べてピンホールの密度が低い膜としての減圧ＣＶＤ法により形成されたシリコン窒化膜であり、他の３層（１１〜１３）はプラズマＣＶＤ法により形成されたシリコン窒化膜であることを特徴とする。
また、請求項２に記載の発明では、４層の絶縁膜の最上層（１４）と最下層（１１）は他の２層（１２、１３）に比べてピンホールの密度が低い膜としての減圧ＣＶＤ法により形成されたシリコン窒化膜であり、他の２層（１２、１３）はプラズマＣＶＤ法により形成されたシリコン窒化膜であることを特徴とする。
【０００９】
本発明では、薄膜構造部がたわんだ場合に最大応力が発生する最上層（もしくは最上層と最下層の両方）を、ピンホールの無い膜または従来に比べてピンホールの少ない膜とすることにより、たわみに対する薄膜構造部の強度を十分に確保することができる。
【００１４】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【００１５】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。図１は、本発明の実施形態にかかるフローセンサＳ１の斜視図であり、図２は、図１中のＡ−Ａ線に沿った一部概略断面図である。
【００１６】
このフローセンサＳ１は、単結晶シリコン等で形成された半導体基板１を有する。半導体基板１の上には、下層絶縁膜となるシリコン窒化膜１１およびシリコン酸化膜１２が形成され、その上に、温度計をなす流体温度検出体２０および流量検出体（測温体）３０が形成されるとともにヒータ（発熱体）４０が形成され、さらにその上に、上部絶縁膜となるシリコン酸化膜１３およびシリコン窒化膜１４が形成された構造となっている。
【００１７】
半導体基板１には、図２に示すように、空洞部１ａが形成されており、この空洞部１ａ上に薄膜構造部をなすダイアフラム１０が形成され、ダイアフラム１０に流量検出体３０とヒータ４０とが配置されている。
【００１８】
流体温度検出体２０、流量検出体３０およびヒータ４０は、流体の流れの方向（図１中の白抜き矢印で示す）に対し、上流側からその順で配置されており、いずれもＰｔなどの配線材料からなる抵抗体膜でパターン形成されている。
【００１９】
流体温度検出体２０は、流体の温度を検出するもので、ヒータ４０の熱がその温度検出に影響を及ぼさないようにヒータ４０から十分離隔した位置に配設されている。ヒータ４０は、流体温度検出体２０で検出された温度より一定温度高い基準温度になるように、図示しない制御回路によって制御される。
【００２０】
このように構成されたフローセンサＳ１において、流体が流れると、その流体温度が流体温度検出体２０により計測され、その計測された温度よりも一定温度高い基準温度になるようにヒータ４０が通電制御される。そして、流体の流れの大きさによってヒータ４０の熱分布が変化し、その熱分布の変化により流量検出体３０の抵抗値が変化することで、流量が検出される。
【００２１】
ここで、本フローセンサＳ１においては、半導体基板１の空洞部１ａ上に設けられ複数の積層された絶縁膜１１〜１４よりなる流量検出部としてのダイアフラム（薄膜構造部）１０が形成されているが、これら絶縁膜１１〜１４における最上層１４および最下層１１の少なくとも一方が、ピンホールが低減された膜となっている。
【００２２】
図２に示す例（第１の例）では、絶縁膜１１〜１４における最上層１４が、ピンホールの無い膜となっている。また、本実施形態では、次の図３〜図５に示す形態も可能である。なお、図２〜図５において、ピンホールＰは、小さな白丸にて示してある。
【００２３】
図３に示す第２の例では、絶縁膜１１〜１４における最上層１４が、当該最上層１４以外の層１１〜１３に比べてピンホールＰの少ない膜となっている。また、図４に示す第３の例では、絶縁膜１１〜１４における最上層１４と最下層１１が、ピンホールの無い膜となっている。また、図５に示す第４の例では、絶縁膜１１〜１４における最上層１４と最下層１１が、それ以外の層１２、１３に比べてピンホールＰの少ない膜となっている。
【００２４】
これらピンホールの無い膜およびピンホールＰの少ない膜は、具体的には熱ＣＶＤより成膜されたシリコン窒化膜であり、より具体的には、減圧ＣＶＤ（ＬＰＣＶＤ）により成膜されたシリコン窒化膜（ＬＰ−ＳｉＮ膜）よりなる。また、比較的ピンホールＰの多い膜は、プラズマＣＶＤより成膜されたシリコン酸化膜やシリコン窒化膜である。
【００２５】
次に、上記したフローセンサＳ１の製造方法について、図２に示す第１の例を製造する場合について述べる。半導体基板として単結晶のシリコン基板１を用い、その一面（表面）側に、プラズマＣＶＤ法により、シリコン窒化膜１１、その上にシリコン酸化膜１２を形成する。
【００２６】
次に、抵抗体材料としてＰｔ膜を真空蒸着等によりシリコン酸化膜１２の上に堆積させ、Ｐｔ膜をエッチング等により流体温度検出体２０、流量検出体３０およびヒータ４０の配線形状にパターニングする。
【００２７】
次に、流体温度検出体２０、流量検出体３０およびヒータ４０間の絶縁のために、プラズマＣＶＤ法によりシリコン酸化膜１３を堆積させる。その上に、減圧ＣＶＤ（ＬＰＣＶＤ）により、ピンホールの無い膜であるＬＰ−ＳｉＮ膜１４を形成する。その後、図示しないが、流体温度検出体２０、流量検出体３０およびヒータ４０の電極パッド形成のためにＬＰ−ＳｉＮ膜１４に開口を形成する。
【００２８】
次に、シリコン基板１の裏面にマスク材（例えばシリコン酸化膜もしくはシリコン窒化膜）を形成し、このマスク材をエッチングして空洞部に対応した開口部を形成する。
【００２９】
そして、シリコン基板１の裏面側をシリコン窒化膜１１が露出するまで異方性エッチングして空洞部１ａを形成する。このときの終点検出は、例えばエッチング液にＴＭＡＨ（水酸化４メチルアンモニウム）を用いることにより、シリコンに対してシリコン窒化膜１１のエッチング速度が非常に小さいため容易に止めることができる。このようにして、図１、図２に示すフローセンサを製造することができる。
【００３０】
ところで、本実施形態によれば、ダイアフラム（薄膜構造部）１０の絶縁膜１１〜１４における最上層１４および最下層１１の少なくとも一方が、ピンホールが低減された膜となっていることを特徴とする。
【００３１】
本実施形態では、ピンホールが低減された膜として減圧ＣＶＤ等の熱ＣＶＤにより成膜されたＳｉＮ膜としている。例えば、減圧ＣＶＤは成膜温度（例えば７００〜８００℃）がプラズマＣＶＤの成膜温度（例えば４００℃）に比べて高い。この成膜温度の違い等によりピンホールの少ない緻密な膜質を実現できると考えられる。
【００３２】
そして、本実施形態では、ダイアフラム１０がたわんだ場合に最大応力が発生する最上層１４および最下層１１の少なくとも一方の絶縁膜を、ピンホールの無い膜または従来に比べてピンホールの少ない膜とすることにより、たわみに対するダイアフラム１０の強度を十分に確保することができる。
【００３３】
一般に、ダイアフラム１０の両面に発生する差圧により、ダイアフラム１０は空洞部１ａ側に凸となるようにたわむ。この場合、最大応力が発生するのは、最上層１４である。そこで、上記図２等に示す様に、最上層１４が、ピンホールが低減された膜となっていれば、上記効果を有効に発揮できる。
【００３４】
また、ダイアフラム１０に加わる圧力の方向が逆になって、ダイアフラム１０が空洞部１ａとは反対側に凸となるように、たわむ場合には、最大応力が発生するのは、最下層１１である。この場合、上記図４や図５に示す様に、最下層１４が、ピンホールが低減された膜となっていれば、上記効果を有効に発揮できる。
【００３５】
また、ダイアフラム１０の絶縁膜１１〜１４全てが、ピンホールが低減された膜となっているこても良く、この場合、より高いレベルにて上記効果を発揮することができる。
【図面の簡単な説明】
【図１】本発明の実施形態にかかるフローセンサの斜視図である。
【図２】図１中のＡ−Ａ線に沿った概略断面図である。
【図３】上記実施形態の第２の例を示す概略断面図である。
【図４】上記実施形態の第３の例を示す概略断面図である。
【図５】上記実施形態の第４の例を示す概略断面図である。
【図６】従来の一般的なフローセンサを示す概略断面図である。
【符号の説明】
１…半導体基板、１ａ…空洞部、１０…ダイアフラム（薄膜構造部）、
１１〜１４…絶縁膜。

Claims

空洞部（１ａ）を有する基板（１）と、
この基板の前記空洞部上に設けられ複数の積層された絶縁膜（１１〜１４）を有する流量検出部としての薄膜構造部（１０）とを備えるフローセンサにおいて、
前記薄膜構造部は、４層の絶縁膜（１１〜１４）と、発熱体および測温体の少なくとも一方として機能する金属よりなる抵抗体膜（３０、４０）とを有し、
前記４層の絶縁膜のうち２層は前記抵抗体膜の上に形成され、前記４層の絶縁膜のうち残りの２層は前記抵抗体膜の下に形成されており、
前記４層の絶縁膜の最上層（１４）は他の３層（１１〜１３）に比べてピンホールの密度が低い膜としての減圧ＣＶＤ法により形成されたシリコン窒化膜であり、前記他の３層（１１〜１３）はプラズマＣＶＤ法により形成されたシリコン窒化膜であることを特徴とするフローセンサ。
空洞部（１ａ）を有する基板（１）と、
この基板の前記空洞部上に設けられ複数の積層された絶縁膜（１１〜１４）を有する流量検出部としての薄膜構造部（１０）とを備えるフローセンサにおいて、
前記薄膜構造部は、４層の絶縁膜（１１〜１４）と、発熱体および測温体の少なくとも一方として機能する金属よりなる抵抗体膜（３０、４０）とを有し、
前記４層の絶縁膜のうち２層は前記抵抗体膜の上に形成され、前記４層の絶縁膜のうち残りの２層は前記抵抗体膜の下に形成されており、
前記４層の絶縁膜の最上層（１４）と最下層（１１）は他の２層（１２、１３）に比べてピンホールの密度が低い膜としての減圧ＣＶＤ法により形成されたシリコン窒化膜であり、前記他の２層（１２、１３）はプラズマＣＶＤ法により形成されたシリコン窒化膜であることを特徴とするフローセンサ。