JP4844196B2

JP4844196B2 - 放射線検出回路

Info

Publication number: JP4844196B2
Application number: JP2006093927A
Authority: JP
Inventors: 隆松本; 聡花沢; 肇彦森脇; 正和石橋; 成章桐木
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2006-03-30
Filing date: 2006-03-30
Publication date: 2011-12-28
Anticipated expiration: 2026-03-30
Also published as: US7518112B2; JP2007271295A; US20070228279A1

Description

この発明は、ＰＥＴ（ＰｏｓｉｔｒｏｎＥｍｉｓｓｉｏｎＴｏｍｏｇｒａｐｈｙ：陽電子放射断層撮像）装置に代表される核医学診断装置に用いられる放射線検出回路に関し、特に放射線が検出器に入射したときに発生するエネルギーの計測時おける、外部からの雑音を低減した放射線検出回路に関する。

従来、入射した放射線を検出するための放射線計測回路において、外部からの雑音の影響を軽減する回路的な対策として、ダミー入力信号を用いて雑音をキャンセルする方式があった（例えば特許文献１参照）。

特開平１１−５４７３８号公報

本願発明者等は本願に先立って、放射線計測に必要な電荷積分型増幅回路の低雑音技術について検討を行った。放射線検出回路は一般的に入力がハイインピーダンスである電荷積分型アンプにより信号受信を行う。また、半導体検出器のように放射線検出器の出力がハイインピーダンスである場合、検出器と検出回路とを接続する配線はハイインピーダンスとなるため、検出器から検出回路の入力端まではグランドシールドによるノイズ防止が必須となる。一方、放射線検出回路のパッケージ内は検出器からの信号を接続するワイヤボンディングと放射線検出回路を制御する論理信号のワイヤボンディングとの間に寄生容量が数ｆＦのオーダーで存在し、完全に除去することは物理的に不可能である。この寄生容量を介した雑音（数ｆＣに相当）が混入する経路はシールドができない部分として残るため、例えば、入力ダイナミックレンジが５ｆＣの微小信号を計測するためには雑音対策が必要となる。この論理信号が発生する雑音が入力信号に回り込んだ結果、信号対雑音比（Ｓ／Ｎ）の悪化、ひいては装置感度の低下となる。この問題を解決する方法として、外部からの雑音を防止するためにダミー入力回路を設ける方式が特許文献１の図１に示されるように提案されている。

しかし、特許文献１の回路は入力信号毎にダミー入力が必要なため、ＰＥＴ装置のように１万〜１０万検出器のダミー入力信号を設けることは現実的でないという問題があった。従来技術のこれらの問題点を本願発明者等は独自に見いだした。

本発明の代表的なものの一例を示せば以下の通りである。すなわち、本発明の放射線検出回路は、放射線検出器の出力側に接続され、放射線の入射エネルギーに応じた強度の電荷信号を前記放射線検出器から入力し、前記電荷信号の強度に基づいて前記放射線の入射エネルギー情報および入射タイミング情報を出力する放射線検出回路であって、論理制御回路より前記放射線検出回路の入射エネルギー情報と入射タイミング情報の読み出しとリセットを行うため、所望の制御信号の入力を必要とする。ＩＣパッケージ内のボンディングワイヤ間には一定の結合容量が存在するため、入力論理信号の変化時には、放射線検出器からの入力信号と論理制御回路からの入力信号の間の結合容量ＣＸ０と論理振幅電圧によって生じるノイズ電荷ＱＮ０が発生する。また、出力論理信号変化時には、放射線検出器からの入力信号と論理制御回路への出力信号の間の結合容量ＣＸ２と論理振幅電圧によって生じるノイズ電荷ＱＮ２が発生する。一方、論理制御回路からの入力信号には半導体ＩＣ内部に反転論理回路ＩＮＶ１があり、反転した信号をＩＣパッケージ端に出力している。前記反転論理信号は隣接して配置されるため、前記放射線検出器との間に生じる結合容量ＣＸ０とＣＸ１は同じ容量となる。従って、論理制御回路の動作によって発生するノイズ電荷ＱＮ０と、反転論理信号が発生する反転ノイズ電荷ＱＮ１により、電荷積分型アンプの出力電圧ではノイズ電荷が相殺される。同様に、前記放射線検出器からの入力信号と論理制御回路への出力信号との間の結合容量ＣＸ２によって発生するノイズ電荷ＱＮ２と、前記放射線検出器からの入力信号と反転論理信号との間のＣＸ３によって発生する反転ノイズ電荷は相殺する。

より具体的には、本発明の放射線検出回路は、放射線検出器の出力側に接続され、放射線の入射エネルギーに応じた強度の電荷信号を前記放射線検出器から入力し、前記電荷信号の強度に基づいて前記放射線の入射エネルギー情報および入射タイミング情報を出力する放射線検出回路であって、前記放射線検出回路は単一の半導体基板上に集積化された半導体集積回路として形成され、前記放射線検出回路の論理制御に必要な入出力信号のそれぞれについて、反転信号を前記半導体集積回路の内部で生成し、論理制御時に、前記放射線検出器の出力と放射線検出回路とを接続する前記半導体集積回路のパッケージ内のアナログ入力側のボンディングワイヤと、前記入出力信号のボンディングワイヤとの間の結合容量により発生する雑音電荷に対し、前記反転信号と前記放射線検出器の出力との間の結合容量により発生する反転雑音電荷を用いて前記雑音電荷を相殺するよう構成されていることを特徴とする。

本発明によれば、放射線検出回路の雑音を低減することが可能となり、放射線計測のエネルギー分解能の向上と、誤カウントの低減が可能となる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する回路には同一の符号を付し、その繰り返しの説明は省略する。実施例の各ブロックを構成する回路素子は、特に制限されないが、公知のＣＭＯＳ（相補型ＭＯＳトランジスタ）等の集積回路技術によって、単結晶シリコンのような１個の半導体基板上に形成される。ＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）の回路記号は矢印をつけないものはＮ形ＭＯＳＦＥＴ（ＮＭＯＳ）を表し、矢印をつけたＰ形ＭＯＳＦＥＴ（ＰＭＯＳ）と区別される。以下、ＭＯＳＦＥＴを呼ぶために簡略化してＭＯＳと呼ぶことにする。但し、本発明の放射線検出回路に用いられるトランジスタ素子は金属ゲートと半導体層との間に設けられた酸化膜絶縁膜を含む電界効果トランジスタ（ＭＯＳＦＥＴ）に限定される訳ではなく、バイポーラトランジスタ（ＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）、ＭＩＳＦＥＴ（ＭｅｔａｌＩｎｓｕｌａｔｏｒＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）等、既知の各種トランジスタ素子が適用可能である。

図１は本発明の放射線検出回路を適用した核医学診断装置における放射線検出ユニットの第一の実施例を示したものである。本検出ユニットは、検出器１と、放射線検出回路２と、ＡＤＣ３（ＡｎａｌｏｇＤｉｇｉｔａｌＣｏｎｖｅｒｔｅｒ：アナログデジタル変換回路）と、論理制御回路４とを含んで構成される。論理制御回路４は、よく知られたＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ：ソフトによる論理変更可能なゲートアレイＩＣ）として形成するのが好適であるが、本発明はこれに限定されない。それぞれ複数の検出器１は、放射線検出回路２に具備されている対応する電荷積分型アナログ信号検出ブロック５に接続されており、検出器１からの前記電荷信号を電荷積分型アンプ６により所定の変換利得で電圧信号に変換する。この検出器１からの入力信号が、コンパレータ８において、所定の電圧閾値を超えた場合に、トリガ信号１６が出力し、トリガ信号１８は後段の論理制御回路４と接続する。また、検出器１からの入力信号は、信号対雑音比向上のためにフィルタ７を通過させた後、入力信号に比例した電圧情報をピークホールド回路９にて保持し、ホールドされた電圧情報を表す信号は、アナログマルチプレクサ１１を介して、後段のＡＤＣ３に接続する。

論理制御回路４はトリガ信号を検知した場合、放射線検出回路２の読み出しを行うため、読出し制御回路１０を介して、マルチプレクサ１１のアドレス制御とＡＤ変換を行い、ＡＤＣ３の読み取り動作を行う。また、読み取り動作終了後、論理制御回路４は当該信号検出ブロック５に対して、リセット回路１２を制御し、放射線検出回路２の該当信号検出ブロック５をホールド状態から放射線検出可能な待機状態にする。

リセット回路１２はアナログブロック５の情報を読み終えた後論理制御回路４からリセット信号を受け、該当ブロックのリセットを行う。

それぞれのデジタル信号には反転論理回路１３を介して、ダミー反転論理を生成し、ＬＳＩパッケージ端部まで信号が伝達される。また、アナログ出力信号には差動出力Ｉ／Ｏを用いている。図１ではＡＤＣ３はシングル入力の例であるが、ＡＤＣのタイプによって反転信号を結合する差動入力タイプも適用可能であり、特に限定はしない。コンパレータ８の比較参照電圧は閾値制御回路１５で生成する電圧を用いて各信号検出ブロック５に分配される。

図２は、アナログ信号検出ブロック５の入力端子と他の信号との間に存在する、半導体パッケージ封止材料、または空気中の誘電率と、ワイヤボンディング間距離で決まる寄生容量を図１に加えたものを表している。本発明において、デジタル入力信号ＲＤ＜ｍ＞のボンディングワイヤ１６と、アナログ入力信号Ｄ＜０＞のボンディングワイヤ２１との間に寄生容量ＣＸ０が存在し、ＲＤ＜ｍ＞信号の変化時には電源電圧と寄生容量で決まるノイズ電荷が発生する。反転ダミー信号ＲＤ＜ｍ＞＿Ｎのボンディングワイヤ１７と、アナログ入力信号Ｄ＜０＞のボンディングワイヤ２１との間に寄生容量ＣＸ１が存在し、ＲＤ＜ｍ＞信号の変化時には反転ダミー信号が生成する反転ノイズ電荷が存在する。

同様にデジタル出力信号ＴＲＧのボンディングワイヤ１８と、アナログ入力信号Ｄ＜０＞のボンディングワイヤ２１との間に寄生容量ＣＸ２が存在し、ＲＤ＜ｍ＞信号の変化時には電源電圧と寄生容量で決まるノイズ電荷が発生する。反転ダミー信号ＴＲＧ＿Ｎのボンディングワイヤ１９と、アナログ入力信号Ｄ＜０＞のボンディングワイヤ２１との間に寄生容量ＣＸ３が存在し、ＴＲＧ信号の変化時には反転ダミー信号が生成する反転ノイズ電荷が存在する。

また、差動アナログ出力信号ＡＯＵＴ／ＡＯＵＴ＿Ｎのボンディングワイヤ２０と、アナログ入力信号Ｄ＜０＞のボンディングワイヤ２１との間に寄生容量ＣＸ４、ＣＸ５が存在し、ＡＯＵＴ信号の変化時には出力振幅と寄生容量で決まるノイズ電荷が反転ノイズ電荷によって存在する。

図３は、前記電荷信号入力が、所定の電圧閾値を超えるレベルの場合、放射線検出回路２からの出力信号であるトリガ信号（ＴＲＧ）が、ＶＳＳ（論理０レベル）からＶＤＤ（論理１レベル）に変化するときの内部信号のタイムチャートを表す。この場合、アナログ信号検出ブロック５の入力端子と、ＴＲＧ信号の出力端子の間には、半導体パッケージ封止材料、または空気中の誘電率と、ワイヤボンディング間距離で決まる寄生容量ＣＸ２を介して、［数１］で表すことのできる雑音電荷ＱＮ２が発生する。

すなわち、［数１］によって雑音電荷ＱＮ２と寄生容量ＣＸ２と電源電圧レベルＶＤＤ／ＶＳＳとの関係が表される。前記雑音電荷ＱＮ２をキャンセルするため、トリガ信号に反転論理１３を設け、反転トリガ信号（ＴＲＧ＿Ｎ）を半導体パッケージ外部まで接続した場合、アナログ信号検出ブロック５の入力端子と反転トリガ信号の間には、ＣＸ２と同じ容量のＣＸ３を介して、［数２］で表すことのできる反転雑音電荷ＱＮ３が発生する。

すなわち、［数２］によって反転雑音電荷ＱＮ３と寄生容量ＣＸ３と電源電圧レベルＶＤＤ／ＶＳＳとの関係が表される。この結果、アナログ信号検出ブロックの入力では２つの位相の反転したノイズの和となるため、［数３］で表すような微小雑音電荷量となる。

図４はＩＣの前記ＴＲＧとＴＲＧ＿Ｎの信号のＰＡＤ配置を示している。このトリガ信号と反転トリガ信号は検出器からの入力信号とはパッケージ内で最も遠い位置に配置し、かつ隣接ペアとしておくことで寄生容量ＣＸ２とＣＸ３の差分は無視できる量と考えて問題ない。従って、電荷積分型アンプ６の入力から重畳するトータルのノイズ電荷は［数４］で表す微小量となり相殺することができる。

図５は論理制御回路からのリード信号（ＲＤ＜ｍ＞）も、ＶＳＳ（論理０レベル）からＶＤＤ（論理１レベル）に変化するときのタイムチャートを表す。アナログ信号検出ブロック５の入力端子と、リード信号の入力端子の間には、半導体パッケージまたは空気中の誘電率で決まる寄生容量ＣＸ０が結合容量として存在し、これを介して、［数５］で表すような雑音電荷ＱＮ０が発生する。

すなわち、［数５］によって雑音電荷ＱＮ０と寄生容量ＣＸ０と電源電圧レベルＶＤＤ／ＶＳＳとの関係が表される。この雑音電荷をキャンセルするため、リード信号に反転論理１３を設け、反転リード信号（ＲＤ＿Ｎ＜ｍ＞）を半導体パッケージ外部まで接続する。反転リード信号と放射線検出器１の出力との間には、半導体パッケージまたは空気中の誘電率で決まる寄生容量ＣＸ１が結合容量として存在し、これを介して、［数６］で表すような反転雑音電荷ＱＮ１が発生する。

すなわち、［数６］によって反転雑音電荷ＱＮ１と寄生容量ＣＸ１と電源電圧レベルＶＤＤ／ＶＳＳとの関係が表される。このリード信号と反転リード信号は、図４で示したような、検出器からの入力信号とはパッケージ内で最も遠い位置に配置し、かつ隣接ペアとしておくことで寄生容量ＣＸ０とＣＸ１とはほぼ同じ量と考えて問題ないレベルとなる。従って、電荷積分型アンプ６の入力より重畳するノイズ電荷はＱＮ０とＱＮ１の和となり［数７］で表すように相殺することができる。

また、読み出し制御時にはアナログ信号検出ブロック５のアナログ信号出力ＡＯＵＴも差動出力アナログバッファを用いることで反転信号ＡＯＵＴ＿Ｎにより、ＡＯＵＴとＡＯＵＴ＿Ｎは振幅が同じで反転した出力信号となる。よって寄生容量ＣＮ４とＣＮ５は同じ量とすれば、ノイズ電荷ＱＮ４，ＱＮ５は相殺することができる。

このように、内部からの出力信号と外部からの入力信号をそれぞれ内部で反転論理を用いてダミー出力信号を生成することで、外部からのダミー信号を必要としないで、半導体パッケージ内で発生する雑音電荷を相殺することができるため、低ノイズ放射線計測が可能になる。

本発明における放射線検出回路の他の実施例の形態について、図６を用いて説明をすれば、以下のとおりである。また、説明は前記の実施形態１の図面に記載した構成要素と同一の機能を有する構成要素については、同一の符号とし、その説明は省略する。

実施例１で説明した放射線検出回路は、後段の論理制御回路の電圧が電圧ドロップに代表される規定の電源電圧で動作していない場合がある。その場合に、論理制御回路からの入力信号からのノイズ電荷は寄生容量と信号振幅で決まるため、内部電圧で生成した反転信号では電源電圧の差分が発生し、反転ノイズ電荷とノイズ電荷に差分が生じ相殺することが不可能となる。

［数８］は、放射線検出回路の電源電圧（ＶＤＤ−ＶＳＳ）と論理制御回路の電源電圧（ＶＤＤ１−ＶＳＳ１）が異なる場合のＱＮ０とＱＮ１のノイズ電荷の和を表している。

このときにはＶＤＤ≠ＶＤＤ１、ＶＳＳ≠ＶＳＳ１であるため、トータルの雑音電荷が無視できる微少量とはならない。

この問題を解決するためには、制御回路からのデジタル信号をうける入力回路２５と同じ入力電圧振幅とダミー出力信号電圧を同一にすることが必要である。そのためには図６で示したように、ダミー反転信号用の出力回路２６を外部電源ＶＤＤ１とＶＳＳ１で駆動すればよい。

本実施例の半導体検出回路は、上記の問題を解決するためのものであり、図６に示すように放射線計測中に動作する入力信号の電源を、後段の論理制御ＩＣよりワイヤボンディング２７を経由して供給する構成となっている。

図７は出力回路を外部電源ＶＤＤ１とＶＳＳ１で動作させたときのタイムチャートである。このタイムチャートからも出力回路を外部電源で駆動することで、雑音電荷ＱＮ０と反転雑音電荷ＱＮ１のタイミングと雑音量が等しくなるため、後段でのノイズが相殺することを示している。
電源電圧のドロップが発生する場合でも、入力信号の振幅と反転信号の出力レベルが完全に一致する。従って［数９］のように、放射線検出回路の出力電圧を入力電圧と一致させることで、雑音電荷の相殺が可能となる。

本発明における放射線検出回路の他の実施例について、図８Ａと図８Ｂを用いて説明すれば、以下の通りである。また、説明は前記の実施例１および６の図面に記載した構成要素と同一の機能を有する構成要素については、同一の符号とし、その説明は省略する。

実施例１で説明した放射線検出回路は、ノイズの被害側であるアナログ入力信号と、ノイズの加害側であるデジタル入出力信号を可能な限り遠い配置で、かつ反転論理信号同士を隣接配置することで寄生容量を等しくし、雑音電荷の相殺することで、低雑音計測を可能にしている。２つの寄生容量を完全に等しくすることはできないため、信号数が多くなるに比例して、相殺できない雑音の影響が残る。

図８Ａは、本発明の読出しを制御する論理信号数を削減し、ノイズ源を減らすことを表している。図で示したように、アナログチャネルを６４と仮定した場合に、６４信号を出力する方式では反転信号を考慮すると１２８本の出力Ｉ／Ｏピンが必要となる。これに対し、本方式では出力信号８つのグループに分割し、信号入力を検知したグループ単位でＴＲＧ＿ＳＥＬ信号を用いて詳細のチャネル番号を読み出しクロック信号にて検索する方法では、反転信号を考慮しても２８本で制御可能である。

図８Ｂは図８Ａの読出し制御論理１０の論理構成を記述したものである。具体的には各ＴＲＧＧＲ信号が検知すると、当該のグループが明らかになるため、ＣＨ＿ＳＥＬ＜５：３＞にて当該グループを選択し、ＲＤ＿ＳＴ信号にて読出しを開始する。チャネルの検索には読み出しクロック（ＲＤ＿ＣＬＫ）を用いて３ｂｉｔカウンターにて下位３ｂｉｔの選択信号を生成し、グループ内の８チャネルを順に検索してゆく。選択された結果はＴＲＧ＿ＳＥＬ信号にて判別できる。

本方式により、６４本必要な信号はＴＲＧＧＲ８本、ＴＲＧ＿ＳＥＬ１本、ＣＨ＿ＳＥＬ３本、ＲＤ＿ＳＴ１本、ＲＤ＿ＣＬＫ１本の計１４本となり大幅なピン数の削減が可能である。グループ内の信号本数のグルーピングは読み出しにかかる時間とシステムの許容する時間とで好適な選択が可能となる。

従って、上記の場合ノイズ源を２８／１２８と大幅に削減することが可能であり、低ノイズ計測が可能になる。

本発明の上記各実施例によれば、放射線検出回路の雑音を低減することが可能となり、放射線計測のエネルギー分解能の向上と、誤カウントの低減が可能となる。

本発明を適用した放射線検出回路を含む検出ユニットの第一の実施例を示す図である。図１のアナログ信号検出ブロック入力部の寄生容量を付加したものを示す図である。信号動作時のノイズ相殺を表すタイムチャートである。ノイズ低減のためのＬＳＩのＰＡＤ配置を示す図である。信号動作時のノイズ相殺を表すタイムチャートである。後段の論理制御ＩＣとの電位差がある場合に、論理制御側のＩ／Ｏ回路を変更した第二の実施例を示す図である。図６の信号動作時のノイズ相殺を表すタイムチャートである。出力信号と制御論理信号本数を抑制する論理方式である。リセット制御論理信号本数を抑制する論理方式である。

符号の説明

１…検出器、２…放射線検出回路、３…ＡＤＣ、４…論理制御回路、５…電荷積分型アナログ信号検出ブロック、６…電荷積分型アンプ、７…バンドパスフィルタ、８…コンパレータ、９…・ピークホールド回路、１０…読出し制御回路、１１…アナログマルチプレクサ、１２…リセット回路、１３…反転論理回路、１４…差動出力アナログバッファ、１５…内部閾値制御回路、１６…デジタル入力信号ボンディングワイヤ、１７…デジタル入力信号ダミーボンディングワイヤ、１８…デジタル出力信号ボンディングワイヤ、１９…デジタル出力信号ダミーボンディングワイヤ、２０…アナログ出力信号ボンディングワイヤ、２１…アナログ入力信号ボンディングワイヤ、２２…ＬＳＩダイ、２３…ＬＳＩダイ、２４…ボンディングワイヤパッド、２５…入力回路、２６…出力回路、２７…電源ボンディングワイヤ、２８…８−ＯＲ論理回路、２９…セレクタ論理回路、３０…ラッチ回路、３１…３ｂｉｔカウンター。

Claims

放射線検出器の出力側に接続され、放射線の入射エネルギーに応じた強度の電荷信号を前記放射線検出器から入力し、前記電荷信号の強度に基づいて前記放射線の入射エネルギー情報および入射タイミング情報を出力する放射線検出回路であって、
前記放射線検出回路は単一の半導体基板上に集積化された半導体集積回路として形成され、
前記放射線検出回路の論理制御に必要な入出力信号のそれぞれについて、反転信号を前記半導体集積回路の内部で生成し、
論理制御時に、前記放射線検出器の出力と放射線検出回路の入力とを接続する前記半導体集積回路のパッケージ内のアナログ入力側のボンディングワイヤと、前記入出力信号のボンディングワイヤとの間の結合容量により発生する雑音電荷に対し、前記反転信号と前記放射線検出器の出力との間の結合容量により発生する反転雑音電荷を用いて前記雑音電荷を相殺するよう構成され、
前記反転信号の経路が前記入出力信号の経路と隣接配置され、
前記入出力信号の経路と前記反転信号の経路とが隣接配置される位置は、前記放射線検出器の出力と前記放射線検出回路の入力とを接続する前記ボンディングワイヤが配置される辺と前記放射線検出回路上で対向する辺に沿った位置であり、
前記放射線検出回路の構成要素である電荷積分アンプは単相の入力端子を有する
ことを特徴とする放射線検出回路。
請求項１において、
前記反転信号は、前記論理制御時に前記論理制御を実行する外部の論理制御回路との接続が切断されている
ことを特徴とする放射線検出回路。
請求項１において、
前記放射線検出回路は２つ以上の前記放射線検出器の出力側と接続され、複数のアナログ入力信号処理ブロックを単一の半導体基板上に一体に備える半導体集積回路として形成されている
ことを特徴とする放射線検出回路。
請求項１において、
前記入出力信号は、読み出し動作とリセット動作を行うためのデジタル入力信号と、放射線検出時刻に係る情報を伝達するためのデジタル出力信号と、前記放射線検出器から入力した前記電荷信号に比例したアナログ電圧出力信号とを含んでなる
ことを特徴とする放射線検出回路。
請求項４において、
前記デジタル入力信号に基づいて、放射線計測中に前記放射線検出回路が制御される
ことを特徴とする放射線検出回路。
請求項４において、
前記デジタル出力信号は、前記電荷信号が所定の閾値を超えた場合に、前記放射線検出回路から外部論理制御回路に放射線を検知したことを伝達するための信号であり、放射線計測中に前記放射線検出回路が前記デジタル出力信号を用いて前記放射線の検知に関する情報を前記外部論理制御回路に出力する
ことを特徴とする放射線検出回路。
請求項４において、
前記アナログ電圧出力信号は、前記放射線検出回路と前記放射線検出回路の外部に設けられた外部論理制御回路との間に接続されたアナログデジタル変換回路に出力され、前記外部論理制御回路により前記放射線検出回路が読み出し動作を受けた後、前記読み出し動作の対象となるブロックのアナログ電圧信号を放射線計測中に伝達する信号である
ことを特徴とする放射線検出回路。
請求項１において、
電荷積分型アンプとフィルタとを具備してなり、
前記電荷信号を前記電荷積分型アンプにより所定の変換利得で電圧信号に変換し、前記電圧信号が所定の電圧閾値を超えた場合に、前記電圧信号を前記フィルタに入力し、前記フィルタから出力された前記電圧信号を前記電荷信号の強度に比例した電圧情報として保持し、保持した電圧情報を出力する機能と、前記放射線が前記放射線検出器に入射した時刻に関する情報である入射時刻情報を出力する機能とを有する
ことを特徴とする放射線検出回路。
請求項１において、
前記放射線検出器の出力インピーダンスと、前記電荷積分型アンプの入力インピーダンスとは、共に前記放射線検出回路の出力インピーダンスより高い
ことを特徴とする放射線検出回路。
請求項９において、
前記放射線検出器と前記放射線検出回路との接続経路が電気的にシールドされている
ことを特徴とする放射線検出回路。
放射線検出器の出力側に接続されるアナログ回路部と、
前記アナログ回路部の出力側に接続されたデジタル回路部と
を具備して成り、
前記アナログ回路部は、前記放射線検出器からの信号を前記アナログ回路部に入力するための複数のアナログ入力ワイヤを有し、
前記デジタル回路部は、外部論理制御回路からの信号を前記デジタル回路部に入力するための少なくとも１つのデジタル入力ワイヤと、前記デジタル回路部が生成した信号を前記外部論理制御回路へ出力するための少なくとも１つのデジタル出力ワイヤと、前記デジタル入力ワイヤおよび前記デジタル出力ワイヤのそれぞれに対応し、前記アナログ入力ワイヤと前記デジタル入力ワイヤ又は前記デジタル出力ワイヤとの間の結合容量により発生する雑音電荷を相殺するためのダミーワイヤとを有し、
前記デジタル入力ワイヤおよび前記デジタル出力ワイヤそれぞれは、前記ダミーワイヤと隣接配置され、
前記隣接配置される位置は、前記アナログ入力ワイヤが配置される辺と対向する辺に沿った位置である
ことを特徴とする放射線検出回路。
請求項１１において、
前記アナログ回路部の入力側は出力側よりもインピーダンスが高い
ことを特徴とする放射線検出回路。
請求項１２において、
前記アナログ回路部の入力側は、電荷蓄積型低雑音増幅器を含んで構成されている
ことを特徴とする放射線検出回路。
請求項１１において、
前記アナログ回路部と前記デジタル回路部とが単一の半導体基板上に一体に集積化され
、前記放射線検出回路が半導体集積回路として形成されている
ことを特徴とする放射線検出回路。
請求項１４において、
前記半導体集積回路として形成された前記放射線検出回路は、前記外部論理制御回路と
共に単一の回路基板上に一体に実装されている
ことを特徴とする放射線検出回路。