JP4852261B2 - シリコン化合物の形成方法 - Google Patents

シリコン化合物の形成方法 Download PDF

Info

Publication number
JP4852261B2
JP4852261B2 JP2005144616A JP2005144616A JP4852261B2 JP 4852261 B2 JP4852261 B2 JP 4852261B2 JP 2005144616 A JP2005144616 A JP 2005144616A JP 2005144616 A JP2005144616 A JP 2005144616A JP 4852261 B2 JP4852261 B2 JP 4852261B2
Authority
JP
Japan
Prior art keywords
interface
compound
substrate
forming
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005144616A
Other languages
English (en)
Other versions
JP2006324357A (ja
Inventor
義行 大庭
仁志 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Priority to JP2005144616A priority Critical patent/JP4852261B2/ja
Priority to US11/919,484 priority patent/US7776751B2/en
Priority to KR1020077029289A priority patent/KR100940824B1/ko
Priority to EP06746497A priority patent/EP1884987A4/en
Priority to PCT/JP2006/309794 priority patent/WO2006123673A1/ja
Publication of JP2006324357A publication Critical patent/JP2006324357A/ja
Application granted granted Critical
Publication of JP4852261B2 publication Critical patent/JP4852261B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4488—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by in situ generation of reactive gas by chemical or electrochemical reaction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/50—Alloying conductive materials with semiconductor bodies
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/06—Metal silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0112—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01314—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of Ge, C or of compounds of Si, Ge or C contacting the insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01318—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN
    • H10D64/0132—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN the conductor being a metallic silicide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明はシリコン化合物の形成方法に関し、特にＭＯＳトランジスタの電極等に用いる金属シリサイドを形成する場合に適用して有用なものである。
図４はＭＯＳトランジスタを概念的に示す説明図である。同図に示すように、このＭＯＳトランジスタは、ｎ型シリコン基板０４上に二つのｐ領域を形成し、各ｐ領域にソース電極０１及びドレン電極０２を形成するとともに、前記ｎ型シリコン基板０４上に形成したＳｉＯ２膜であるゲート絶縁膜０５を介してゲート電極０３を形成したものである。かかるＭＯＳトランジスタにおいて、ソース電極０１、ドレン電極０２乃至ゲート電極０３にＮｉＳｉ膜を形成したものが製造されている。
この場合において、Ｎｉのシリサイド化には４５０℃で熱処理をする必要があるが、ＮｉＳｉの形成のために堆積させたＮｉや、半導体にドープした不純物が拡散してデバイス製造上の欠陥や特性劣化を引き起こすことがある。
かかる問題を解決するために、一旦４００℃で熱処理して所望箇所（ゲート電極部）にＮｉ２Ｓｉ等、ニッケルリッチなシリサイドとＳｉの混合物を形成し、余分なＮｉをウエットエッチングにより除去し、その後４５０℃で熱処理して完全なＮｉＳｉを形成するといった複雑なプロセスが提案されている。
かかるプロセスでは、工程数が多いばかりでなく、まだ処理温度が高いという問題がある。ちなみに、処理温度が高ければ高い程、ドープした不純物の拡散、ゲート絶縁膜０５での絶縁劣化等に起因する当該ＭＯＳトランジスタの性能劣化という問題を生起する。
なお、上述の従来技術を開示する文献としては次のようなものがある。
特開２００５−０１９７０５号公報 特開２００４−１６５６２７号公報 特公平０９−０５９０１３号公報
本発明は、上記従来技術に鑑み、工程数を可及的に低減し得るとともに低温環境で所望の化合物を形成し得るシリコン化合物の形成方法を提供することを目的とする。
上記課題を解決するための本発明の第１の態様は、Ｓｉ界面とＳｉＯ２膜とが並存する基板を真空容器であるチャンバの内部に配置する工程と、ＮｉとＳｉとの化合物を前記Ｓｉ界面上に形成する工程とを有し、前記化合物を形成する工程は、前記チャンバの内部に配設するとともに前記Ｎｉで形成した被エッチング部材を、３００℃〜７００℃に保持した状態でハロゲンガスのラジカルを作用させることにより前記Ｎｉとハロゲンとの化合物である前駆体のガスを形成する一方、前記基板の温度を前記被エッチング部材の温度よりも低い温度１００℃〜３００℃に保持することにより前記前駆体を前記基板のＳｉ界面に吸着させると共に、前記Ｓｉ界面に吸着させた前記前躯体に前記３００℃〜７００℃であるハロゲンガスのラジカルを作用させて前記Ｓｉ界面に吸着させた前躯体を還元して前記Ｓｉ界面上に前記Ｎｉからなる膜を形成すると共に、前記ハロゲンガスのラジカルにより前記Ｎｉからなる膜と前記Ｓｉ界面のＳｉとを反応させて前記Ｓｉ界面上に前記ＮｉとＳｉとの化合物であるＮｉＳｉを形成することを特徴とする。
本発明の第２の態様は、上記第１の態様において、前記被エッチング部材をＮｉとし、前記前駆体のＳｉＯ２領域とＳｉ領域に対する前記Ｎｉ化合物の生成時間の差であるインキュベーションタイムの間に前記化合物の形成を完了することにより前記基板の前記Ｓｉ界面のみに前記化合物であるＮｉＳｉを形成することを特徴とする。
本発明の第４の態様は、上記第１または第２の態様において、前記Ｓｉ界面に形成するＮｉＳｉでＭＯＳトランジスタの電極を形成することを特徴とする。
本発明によれば、被エッチング部材のエッチング反応、これにより生成する前駆体の吸着反応及び還元反応を利用した特定のＣＶＤ装置により所望のシリコン化合物を形成するので、低温で前記シリコン化合物を形成することができる。この結果、特にトランジスタのゲート膜等を形成する場合には、その特性を劣化させることなく、所望のシリコン化合物の薄膜を形成することができる。特に、Ｓｉ界面とＳｉＯ２が併存する場合には、Ｓｉ界面上にＮｉＳｉを選択成長させることができるので、ＭＯＳトランジスタのソース電極及びドレン電極等を容易且つ合理的に形成することができる。
さらに、従来技術のように一旦熱処理をした後に不要部分の除去等、別途の工程が必要となることはないので、その分当該化合物の形成を合理的に行うことができる。
以下、本発明の実施の形態を図面に基づき詳細に説明する。なお、本実施の形態の説明は例示であり、本発明の構成は以下の説明に限定されない。
図１は本発明の実施の形態に係るシリコン化合物の形成方法を実現する装置の概略を示す正面図である。本実施形態に係る方法の説明に先立ち、この装置について説明しておく。
図１に示すように、円筒状に形成された、例えば、セラミックス製(絶縁材製)のチャンバ１の底部近傍には支持台２が設けられ、支持台２には基板３が載置される。この基板３の上面にはＳｉの界面が露出している。
支持台２にはヒータ４及び冷媒流通手段５を備えた温度制御手段６が設けられ、支持台２は温度制御手段６により所定温度(例えば、基板３が１００℃から３００℃に維持される温度)に制御される。
チャンバ１の上面は開口部とされ、開口部は絶縁材料製(例えば、セラミックス製)の板状の天井板７によって塞がれている。天井板７の上方にはチャンバ１の内部をプラズマ化するためのプラズマアンテナ８が設けられ、プラズマアンテナ８は天井板７の面と平行な平面リング状に形成されている。プラズマアンテナ８には整合器９及び電源１０が接続されて高周波電流が供給される。これら、プラズマアンテナ８、整合器９及び電源１０により誘導プラズマを発生させるプラズマ発生手段が構成されている。
チャンバ１にはＳｉとの化合物を形成し得る元素を含む材料で形成した被エッチング部材１１が保持され、この被エッチング部材１１はプラズマアンテナ８の電気の流れに対して基板３と天井板７の間に不連続状態で配置されている。例えば、被エッチング部材１１は、棒状の突起部１２とリング部１３とからなり、突起部１２がチャンバ１の中心側に延びるようにリング部１３が設けられている。これにより、被エッチング部材１１はプラズマアンテナ８の電気の流れ方向である周方向に対して構造的に不連続な状態とされている。
なお、プラズマアンテナ８の電気の流れに対して不連続状態にする構成としては、被エッチング部材を格子状に形成したり、網目状に形成する等の態様が考えられる。
被エッチング部材１１の上方におけるチャンバ１の筒部の周囲にはチャンバ１の内部にハロゲンであるＣｌを含有する作用ガス（Ｃｌ２ガス）２１を供給するノズル１４が周方向に等間隔で複数（例えば８箇所：図には２箇所を示してある）接続されている。ノズル１４には流量及び圧力が制御される流量制御器１５を介してＣｌ２ガス２１が送られる。流量制御器１５によりチャンバ１内に供給されるＣｌ２ガス２１の量を制御することで、チャンバ１内のガスプラズマ密度を制御している。
なお、反応に関与しないガス等は排気口１８から排気され、天井板７によって塞がれたチャンバ１の内部は真空装置１９によって真空引きすることにより所定の真空度に維持される。
ここで、作用ガスに含有されるハロゲンとしては、フッ素、臭素及びヨウ素等を適用することが可能である。ただ、本形態ではハロゲンとして安価なＣｌ２ガスを用いたことによりランニングコストの低減を図ることができる。
かかる装置を使用して、基板３上にシリコン化合物を形成する場合には、ノズル１４からＣｌ２ガス２１をチャンバ１の内部に供給するとともに、プラズマアンテナ８から高周波電磁波をチャンバ１の内部に入射することで、Ｃｌ２ガス２１をイオン化してＣｌ２ガスプラズマ２３を発生させ、Ｃｌラジカルを生成する。
ここで、ガスプラズマ２３が被エッチング部材１１に作用することにより、被エッチング部材１１を加熱すると共に、被エッチング部材１１にエッチング反応を生じさせる。このエッチング反応により被エッチング部材１１の材料とＣｌとの化合物であるガス状の前躯体２４を形成する。
前駆体２４は、前記被エッチング部材１１よりも低温部となっている基板３の表面に吸着される。この吸着状態の前躯体２４にはＣｌラジカルが作用して還元する。この結果、基板３上には被エッチング部材１１の材料とＳｉとの化合物が形成される。
ここで、被エッチング部材１１をＮｉで形成した場合には、基板３上にＮｉＳｉを形成することができる。ＮｉＳｉの形成に際し、図２に示すように、基板３の表面にＳｉＯ２膜とＳｉ界面とが併存する場合、Ｓｉ界面に選択的にＮｉＳｉ膜が形成される。Ｓｉ上とＳｉＯ２上とでは、ＮｉＳｉ膜の生成速度が大きく異なるからである。すなわち、図３に示すように、ＳｉＯ２上には所定のインキュベーションタイムｔ０を経た後でなければ成膜が開始されず、開始された後の成膜速度も遅い。
ちなみに、インキュベーションタイムｔ０を利用し、このインキュベーションタイムｔ０の間に成膜を完了するようにすれば、Ｓｉ界面のみに選択的にＮｉＳｉを形成することもできる。また、例えＳｉＯ２上にＮｉ膜が形成されたにしてもＮｉＳｉ膜に比べればごく僅かであるので、簡単に除去することもできる。
このように、Ｓｉ界面とＳｉＯ２の面とが併存する基板３においては、ＮｉＳｉ膜のＳｉ界面上への選択成長を実現し得る点が、本発明の大きな特徴である。
上述の如き実施の形態によれば、被エッチング部材１１の材料を適宜選択することにより基板３上に所望のシリコン化合物を形成することができる。そこで、いくつかの具体的なシリコン化合物の形成方法を実施例として説明する。
＜第１の実施例＞
本実施例は、図４に示すＭＯＳトランジスタのソース電極０１、ドレン電極０２にＮｉＳｉを形成する場合である。この場合の基板３は、Ｓｉ基板上にＳｉＯ２膜を形成するとともに、ソース電極０１及びドレン電極０２を形成する部分のＳｉＯ２膜が除去された状態でＳｉ界面が露出した状態となっている。かかる基板３を図１に示す装置のチャンバ１内の支持台２上に載置する。このとき、被エッチング部材１１はＮｉで形成しておく。
かかる装置を使用して、そのノズル１４からＣｌ２ガス２１をチャンバ１の内部に供給するとともに、プラズマアンテナ８から高周波電磁波をチャンバ１の内部に入射することで、Ｃｌ２ガス２１をイオン化してＣｌ２ガスプラズマ２３を発生させ、Ｃｌラジカルを生成する。この結果、チャンバ１内では、次のような反応が生起され、Ｓｉ界面をＮｉＳｉ膜としたソース電極０１及びドレン電極０２を形成することができる。
（１）エッチング反応
Ｃｌ＊ラジカルにより次のような被エッチング部材１１のエッチング反応が進行する。
Ｎｉ（ｓ）＋Ｃｌ＊→ＮｉＣｌ（ｇ） ・・・・（１）
上式（１）は、Ｎｉがガスプラズマ２３（塩素ラジカルＣｌ＊）によりエッチングされ、前駆体（ＮｉＣｌ）２４が形成された状態を示している。
このようにガスプラズマ２３が発生することにより被エッチング部材１１を加熱する（例えば、３００℃〜７００℃）一方、温度制御手段６により基板３の温度を被エッチング部材１１の温度よりも低い温度（例えば、１００℃〜３００℃）に保持しておく。
（２）吸着(堆積)反応
上記温度条件の下で下記のような前駆体２４の吸着反応が進行する。
ＮｉＣｌ（ｇ）→ＮｉＣｌ（ａｄ） ・・・・（２）
（３）還元反応
次のような塩素ラジカルＣｌ＊による還元作用でＮｉＳｉが形成される。
ＮｉＣｌ（ａｄ）＋Ｃｌ＊ ＋Ｓｉ（ｓ）→ＮｉＳｉ（ｓ）＋Ｃｌ２↑・・・・（３）

なお、上式（１）乃至（３）において、ｓは固体状態、ｇはガス状態、ａｄは吸着状態であることをそれぞれ示している。
＜第２の実施例＞
本実施例は、図４に示すＭＯＳトランジスタのゲート電極０３を形成する場合である。この場合の基板３は、ゲート電極０３を形成するポリシリコン等のＳｉ界面を露出した状態でこの基板３を図１に示す装置のチャンバ１内の支持台２上に載置する。このとき、被エッチング部材１１はＮｉで形成しておく。
かかる装置を使用して、そのノズル１４からＣｌ２ガス２１をチャンバ１の内部に供給するとともに、プラズマアンテナ８から高周波電磁波をチャンバ１の内部に入射することで、Ｃｌ２ガス２１をイオン化してＣｌ２ガスプラズマ２３を発生させ、Ｃｌラジカルを生成する。この結果、チャンバ１内では、次のような反応が生起され、Ｓｉ界面をＮｉＳｉ膜としたゲート電極０３を形成することができる。
＜第３の実施例＞
本実施例は、図４に示すＭＯＳトランジスタのゲートスタックを形成する場合である。この場合の基板３のｎ型シリコン基板０４上にゲート絶縁膜０５であるＳｉＯ２膜を形成し、その上に上述の実施例と同様の方法によりＮｉ膜を生成することで、ＳｉＯ２のＳｉ成分の一部が、Ｎｉと反応してゲート電極０３にＮｉＳｉ膜が形成される。
＜第４の実施例＞
上記第１及び第２の実施例を組み合わせればＭＯＳトランジスタの全ての電極０１，０２，０３を形成することができる。
＜第５の実施例＞
同様に、上記第１及び第３の実施例を組み合わせればＭＯＳトランジスタの全ての電極０１，０２，０３を形成するとともにゲート絶縁膜０５であるＳｉＯ２を含む全てのゲート構造を形成することができる。
＜第６の実施例＞
太陽電池の材料として期待されているものにＦｅＳｉがあるが、このＦｅＳｉを利用して太陽電池を作成するためには、太陽電池のｐ型シリコン層及びｎ型シリコン層をＦｅＳｉで形成する必要がある。この場合にも本発明を適用でき、優れた効果を奏する。具体的には、図１に示す被エッチング部材１１をＦｅとし、基板３のｐ型シリコン層又はｎ型シリコン層上にＦｅ膜を形成すれば良い。このことによりＦｅとＳｉとが反応し、ｐ型及びｎ型のＦｅＳｉ層を形成して太陽電池のｐ型層及びｎ型層を形成することができる。
ここでｎ型シリコン層及びｐ型シリコン層を形成する場合でも図１に示す装置を利用することができる。例えば被エッチング部材１１をＳｉで形成し、ｐ型の場合には作用ガスであるハロゲンガスにＢを含ませ、ｎ型の場合には前記ハロゲンガスにＰを含ませてｐ型及びｎ型のＳｉ層を形成すれば良い。
このとき、作用ガス中にＳｉを含ませてＳｉの被エッチング部材１１を省略することもできる。
＜他の実施例＞
最近、ＭＯＳトランジスタのソース電極０１及びドレン電極０２として従来のＳｉＧｅの代わりにＳｉＣを使用することでチャネルに引っ張り歪を導入し、ｎＭＯＳトランジスタの移動速度を高められることが分かった。この場合のＳｉＣの形成に本発明を適用しても前述の如き優れた効果を得る。具体的には、図１に示す被エッチング部材１１をグラファイトで形成して第１の実施例と同様の工程を経れば良い。
なお、図１に示す装置においては、チャンバ１内でハロゲンガスをプラズマ化することによりそのラジカルを形成したが、ラジカルの形成方法はこれに限る必要はない。例えば次のような方法によっても形成し得る。
１） チャンバ１内に連通する筒状の通路を流通するハロゲンガスに高周波の電界を作用させてこのハロゲンガスをプラズマ化する。
２） チャンバ１内に連通する筒状の通路を流通するハロゲンガスにマイクロ波を供給してこのハロゲンガスをプラズマ化する。
３） チャンバ１内に連通する筒状の通路を流通するハロゲンガスを加熱して熱的解離する。
４） チャンバ１内に連通する筒状の通路を流通するハロゲンガスに電磁波又は電子線を供給してこのハロゲンガスを解離させる。
５） チャンバ１内に連通する筒状の通路を流通するハロゲンガスを、触媒作用により解離させる触媒金属に接触させる。
本発明は半導体デバイスを製造するための成膜、エッチング等の処理を行う装置等の製造、販売に関する産業分野で利用することができる。
本発明の実施の形態に係るシリコン化合物の形成方法に使用する装置の概略を示す正面図である。 Ｓｉ界面とＳｉＯ２面とが併存する場合を概念的に示す説明図である。 Ｓｉ界面とＳｉＯ２面とに対するＮｉ膜の生成特性を示すグラフである。 ＭＯＳトランジスタを概念的に示す説明図である。
符号の説明
１ チャンバ
３ 基板
８ プラズマアンテナ
１１ 被エッチング部材
２１ 作用ガス

Claims (3)

  1. Ｓｉ界面とＳｉＯ２膜とが並存する基板を真空容器であるチャンバの内部に配置する工程と、
    ＮｉとＳｉとの化合物を前記Ｓｉ界面上に形成する工程とを有し、
    前記化合物を形成する工程は、
    前記チャンバの内部に配設するとともに前記Ｎｉで形成した被エッチング部材を、３００℃〜７００℃に保持した状態でハロゲンガスのラジカルを作用させることにより前記Ｎｉとハロゲンとの化合物である前駆体のガスを形成する一方、
    前記基板の温度を前記被エッチング部材の温度よりも低い温度１００℃〜３００℃に保持することにより前記前駆体を前記基板のＳｉ界面に吸着させると共に、
    前記Ｓｉ界面に吸着させた前記前躯体に前記３００℃〜７００℃であるハロゲンガスのラジカルを作用させて前記Ｓｉ界面に吸着させた前躯体を還元して前記Ｓｉ界面上に前記Ｎｉからなる膜を形成すると共に、前記ハロゲンガスのラジカルにより前記Ｎｉからなる膜と前記Ｓｉ界面のＳｉとを反応させて前記Ｓｉ界面上に前記ＮｉとＳｉとの化合物であるＮｉＳｉを形成することを特徴とするシリコン化合物の形成方法。
  2. 請求項１において、
    前記前駆体のＳｉＯ２領域とＳｉ領域に対する前記Ｎｉ化合物の生成時間の差であるインキュベーションタイムの間に前記化合物の形成を完了することにより前記基板の前記Ｓｉ界面のみに前記化合物であるＮｉＳｉを形成することを特徴とするシリコン化合物の形成方法。
  3. 請求項１または請求項２において、
    前記Ｓｉ界面に形成するＮｉＳｉでＭＯＳトランジスタの電極を形成することを特徴とするシリコン化合物の形成方法。
JP2005144616A 2005-05-17 2005-05-17 シリコン化合物の形成方法 Expired - Fee Related JP4852261B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005144616A JP4852261B2 (ja) 2005-05-17 2005-05-17 シリコン化合物の形成方法
US11/919,484 US7776751B2 (en) 2005-05-17 2006-05-17 Process for producing silicon compound
KR1020077029289A KR100940824B1 (ko) 2005-05-17 2006-05-17 실리콘 화합물의 형성방법
EP06746497A EP1884987A4 (en) 2005-05-17 2006-05-17 PROCESS FOR PRODUCING A SILICON COMPOUND
PCT/JP2006/309794 WO2006123673A1 (ja) 2005-05-17 2006-05-17 シリコン化合物の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005144616A JP4852261B2 (ja) 2005-05-17 2005-05-17 シリコン化合物の形成方法

Publications (2)

Publication Number Publication Date
JP2006324357A JP2006324357A (ja) 2006-11-30
JP4852261B2 true JP4852261B2 (ja) 2012-01-11

Family

ID=37431245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005144616A Expired - Fee Related JP4852261B2 (ja) 2005-05-17 2005-05-17 シリコン化合物の形成方法

Country Status (5)

Country Link
US (1) US7776751B2 (ja)
EP (1) EP1884987A4 (ja)
JP (1) JP4852261B2 (ja)
KR (1) KR100940824B1 (ja)
WO (1) WO2006123673A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008065908A1 (ja) * 2006-11-29 2010-03-04 キヤノンアネルバ株式会社 金属ｉｖ族元素化合物膜の形成方法及び半導体装置の製造方法
US8617411B2 (en) * 2011-07-20 2013-12-31 Lam Research Corporation Methods and apparatus for atomic layer etching

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3194256B2 (ja) 1991-11-14 2001-07-30 富士通株式会社 膜成長方法と膜成長装置
JP3084497B2 (ja) * 1992-03-25 2000-09-04 東京エレクトロン株式会社 ＳｉＯ２膜のエッチング方法
JPH06318563A (ja) * 1993-05-10 1994-11-15 Toshiba Corp 半導体装置及びその製造方法
JPH0794446A (ja) * 1993-09-20 1995-04-07 Hitachi Ltd 半導体装置の製造方法
JPH0959013A (ja) 1995-08-22 1997-03-04 Mitsubishi Heavy Ind Ltd シリサイド膜の作製方法
JP2001024194A (ja) 1999-05-06 2001-01-26 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2001064099A (ja) 1999-08-26 2001-03-13 Matsushita Electronics Industry Corp 薄膜の形成方法
JP3727878B2 (ja) * 2001-11-14 2005-12-21 三菱重工業株式会社 金属膜作製装置
JP3716235B2 (ja) 2002-03-08 2005-11-16 三菱重工業株式会社 金属膜作製方法及び金属膜作製装置
DE60329292D1 (de) * 2002-03-08 2009-10-29 Canon Anelva Corp Verfahren und Vorrichtung zum Herstellen von Metall-Schichten
JP3733424B2 (ja) * 2002-07-08 2006-01-11 国立大学法人名古屋大学 ニッケルシリコン系薄膜、ニッケルシリコン系多層膜構造及びニッケルシリコン系薄膜の作製方法
JP3782763B2 (ja) * 2002-08-23 2006-06-07 三菱重工業株式会社 金属膜作製方法及び金属膜作製装置
KR100446309B1 (ko) 2002-11-14 2004-09-01 삼성전자주식회사 Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법
JP3840198B2 (ja) * 2003-04-28 2006-11-01 株式会社東芝 半導体装置およびその製造方法
JP3872773B2 (ja) * 2003-06-25 2007-01-24 三菱重工業株式会社 金属膜作製方法及び金属膜作製装置
JP3828511B2 (ja) * 2003-06-26 2006-10-04 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20080017364A (ko) 2008-02-26
EP1884987A1 (en) 2008-02-06
WO2006123673A1 (ja) 2006-11-23
US20090081869A1 (en) 2009-03-26
KR100940824B1 (ko) 2010-02-05
US7776751B2 (en) 2010-08-17
EP1884987A4 (en) 2012-11-21
JP2006324357A (ja) 2006-11-30

Similar Documents

Publication Publication Date Title
KR102632203B1 (ko) 반도체 응용들을 위한 나노와이어들을 제조하기 위한 선택적 산화
US10177227B1 (en) Method for fabricating junctions and spacers for horizontal gate all around devices
KR101189926B1 (ko) 플라즈마 ｃｖｄ 방법, 질화 규소막의 형성 방법 및 반도체 장치의 제조 방법
JP2006261217A (ja) 薄膜形成方法
TW201739001A (zh) 水平環繞式閘極元件的奈米線氣隙間隔之形成
TWI450338B (zh) 場效電晶體之閘極介電質的製造方法
JP2006135161A (ja) 絶縁膜の形成方法及び装置
WO2007114155A1 (ja) プラズマ原子層成長方法及び装置
CN103137468B (zh) 半导体制造装置及半导体制造方法
JPWO2007139041A1 (ja) 金属化合物層の形成方法、半導体装置の製造方法及び金属化合物層の形成装置
JP4852261B2 (ja) シリコン化合物の形成方法
JP2011023431A (ja) 炭化珪素半導体装置の製造方法
WO2011078240A1 (ja) ドープエピタキシャル膜の選択成長方法及びドープエピタキシャル膜の選択成長装置
KR101098975B1 (ko) 기판 처리 장치
TWI305941B (en) Method for forming transistor of semiconductor device
TW202514790A (zh) 有提升的表面純度之含矽及鍺材料之選擇性蝕刻
JP2007123662A (ja) 半導体装置の製造方法および半導体装置
CN117558762B (zh) 一种沟槽型mosfet及制备方法
Liao et al. NMOS SiP Epitaxy Process-Optimizing Facet Growth
US20110189862A1 (en) Silicon oxynitride film and process for production thereof, computer-readable storage medium, and plasma cvd device
CN102479721A (zh) 晶体管及其形成方法
JPWO2008065908A1 (ja) 金属ｉｖ族元素化合物膜の形成方法及び半導体装置の製造方法
CN117497605A (zh) 一种高温下低导通电阻的pmos及制备方法
JP2006294953A (ja) 半導体装置の製造方法及び製造装置
CN117497604A (zh) 一种改进型平面栅mosfet及制备方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20061030

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061116

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20070215

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070307

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20081125

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20081125

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090123

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111017

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111024

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees