JP4853237B2 - エピタキシャルウェーハの製造方法 - Google Patents
エピタキシャルウェーハの製造方法 Download PDFInfo
- Publication number
- JP4853237B2 JP4853237B2 JP2006300644A JP2006300644A JP4853237B2 JP 4853237 B2 JP4853237 B2 JP 4853237B2 JP 2006300644 A JP2006300644 A JP 2006300644A JP 2006300644 A JP2006300644 A JP 2006300644A JP 4853237 B2 JP4853237 B2 JP 4853237B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- wafer
- epitaxial
- temperature
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
- C30B15/206—Controlling or regulating the thermal history of growing the ingot
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/02—Heat treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P36/00—Gettering within semiconductor bodies
- H10P36/20—Intrinsic gettering, i.e. thermally inducing defects by using oxygen present in the silicon body
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Thermal Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Description
次に本発明を実施するための第1の実施の形態を説明する。本発明のエピタキシャルシリコンウェーハの製造方法は、図2に示すように、CZ法によってボロンが添加されたシリコン融液11からシリコン単結晶12をチャンバ21内でCZ法により引上げる工程と、図示しないこの単結晶をスライスして得られたシリコンウェーハの表面にエピタキシャル層を形成する工程とを含む。このエピタキシャルウェーハの製造方法においては、単結晶12をチャンバ21内の引上げ途中800〜600℃の温度領域を250分以下180分以上かけて通過させて育成し、育成した単結晶12が酸素濃度10×1017〜12×1017atoms/cm3及び抵抗率0.03〜0.01Ωcmを有し、単結晶からスライスして得られたシリコンウェーハの表面にエピタキシャル層を形成する前に、シリコンウェーハを不活性ガス雰囲気下、650〜900℃の温度範囲内の所定の温度で10分〜4時間保持するプレアニールを行うことを特徴としている。シリコン単結晶12は直径300mm以上であることが好ましく、直径300〜450mmであることが更に好ましい。
次に本発明を実施するための第2の実施の形態を説明する。本発明のエピタキシャルシリコンウェーハの製造方法は、CZ法によってボロンが添加されたシリコン融液11から直径300mmのシリコン単結晶12をチャンバ21内で強制冷却してチャンバ21内でCZ法により引上げる工程と、この単結晶をスライスして得られたシリコンウェーハの表面にエピタキシャル層を形成する工程とを含む。即ち、この第2の実施の形態においては、図3に示すように、強制冷却はチャンバ21内に設置された水冷式冷却装置36により行われる。そして、シリコン単結晶12は、引上げ途中の800〜600℃の温度領域を、冷却装置36の内部に設置された冷却用筒体37の内部を180分未満120分以上で通過して育成される。その育成されたシリコン単結晶12は酸素濃度10×1017〜14×1017atoms/cm3と及び抵抗率0.03〜0.01Ωcmを有する。シリコン単結晶12は直径300mm以上であることが好ましく、直径300〜450mmであることが更に好ましい。この単結晶からスライスして得られたシリコンウェーハの表面にエピタキシャル層を形成する前に、シリコンウェーハを不活性ガス雰囲気下、650〜900℃の温度範囲内の所定の温度で10分〜4時間保持するプレアニールが行われる。プレアニールにおける室温からの昇温速度及び室温までの降温速度は第1の実施の形態と同じである。
シリコン単結晶を育成するCZ炉10を図2に示す。詳しくは、メインチャンバ21内の中心位置にシリコン融液11を貯留する坩堝22が設けられる。坩堝22は石英からなる容器22aとこの外側に配置された黒鉛からなる容器22bとから構成され、支軸23を介して坩堝22を回転させ昇降させる坩堝駆動手段24に接続される。坩堝22の外周部には、加熱ヒータ25と保温筒26が同心円状に配置される。坩堝22内にはシリコン単結晶が加熱ヒータ25により融解されたシリコン融液11が収容される。
シリコン単結晶の育成において、シリコン単結晶12の800〜600℃の温度領域を通過する時間を、引上げ速度を0.85〜0.95mm/分に変えることにより、表1に示すように、250分以下180分以上の範囲内に変更した。また、坩堝22の回転速度と磁界印加装置35により磁場強度を変更し、かつアルゴンガスの流速とCZ炉10内の圧力を調整することでシリコン単結晶12に含まれる酸素濃度を表1に示すように10×1017〜12×1017atoms/cm3の範囲内で変更した。上記変更を除いて実施例1と同様にして、それぞれエピタキシャルウェーハを得た。得られたエピタキシャルウェーハをそれぞれ実施例2〜6とした。
シリコン単結晶の育成において、シリコン単結晶12の800〜600℃の温度領域を通過する時間を、引上げ速度を0.85〜0.95mm/分に変えることにより、表1に示すように、250分以下180分以上の範囲内に変更した。また、坩堝22の回転速度と磁界印加装置35により磁場強度を変更し、かつアルゴンガスの流速とCZ炉10内の圧力を調整することでシリコン単結晶12に含まれる酸素濃度を表1に示すように、10×1017〜12×1017atoms/cm3の範囲外で変更した。上記変更を除いて実施例1と同様にして、それぞれエピタキシャルウェーハを得た。得られたエピタキシャルウェーハをそれぞれ比較例1〜6とした。
シリコン単結晶の育成において、シリコン単結晶12の800〜600℃の温度領域を通過する時間を、引上げ速度を0.75/分に変えることにより、表1に示すように、250分以下180分以上の範囲外に変更した。また、坩堝22の回転速度と磁界印加装置35により磁場強度を変更し、かつアルゴンガスの流速とCZ炉10内の圧力を調整することでシリコン単結晶12に含まれる酸素濃度を表1に示すように変更した。上記変更を除いて実施例1と同様にして、それぞれエピタキシャルウェーハを得た。得られたエピタキシャルウェーハをそれぞれ比較例7〜10とした。
シリコン単結晶の育成において、シリコン単結晶12の800〜600℃の温度領域を通過する時間を、引上げ速度を0.85〜0.95mm/分に変えることにより、表2に示すように、250分以下180分以上の範囲内に変更した。また、坩堝22の回転速度と磁界印加装置35により磁場強度を変更し、かつアルゴンガスの流速とCZ炉10内の圧力を調整することでシリコン単結晶12に含まれる酸素濃度を表2に示すように変更した。更にプレアニール工程を行わずにエピタキシャル層を形成した。上記変更を除いて実施例1と同様にして、それぞれエピタキシャルウェーハを得た。得られたエピタキシャルウェーハをそれぞれ比較例11〜22とした。
シリコン単結晶の育成において、シリコン単結晶12の800〜600℃の温度領域を通過する時間を、引上げ速度を0.75〜1.05mm/分に変えることにより、表2に示すように、250分以下180分以上の範囲外に変更した。また、坩堝22の回転速度と磁界印加装置35により磁場強度を変更し、かつアルゴンガスの流速とCZ炉10内の圧力を調整することでシリコン単結晶12に含まれる酸素濃度を表2に示すように変更した。更にプレアニール工程を行わずにエピタキシャル層を形成した。上記変更を除いて実施例1と同様にして、それぞれエピタキシャルウェーハを得た。得られたエピタキシャルウェーハをそれぞれ比較例23〜26とした。
実施例1〜6、及び比較例1〜26におけるエピタキシャルシリコンウェーハを、表面欠陥検査装置(KLA‐Tencor社製;SP‐1)を用いて、エピタキシャル層の表面で検出される0.09μm以上の大きさの表面欠陥(エピタキシャル欠陥)の数を測定した。次に、これらのエピタキシャルウェーハに対し、乾燥酸素雰囲気中l000℃で16時間保持して、BMD成長熱処理を施した後、エピタキシャルウェーハを劈開して、劈開断面をライトエッチング液で2μmの選択エッチングを行い、この劈開断面を光学顕微鏡を用いてエッチングピット密度を測定し、シリコンウェーハ中に形成された酸素析出物(BMD)密度を求めた。これらの測定結果を表1及び表2に示す。
表1及び表2におけるウェーハ1枚当たりのエピタキシャル欠陥の個数は、3000枚のエピタキシャルウェーハを測定した平均値を示している。表1及び表2から明らかなように、ウェーハ1枚当たりのエピタキシャル欠陥個数の平均値は、実施例1〜6及び比較例1、比較例3、比較例5、比較例11〜25では3個以下と低い数値を示し、比較例7〜8、比較例26では50個以上、比較例2、比較例4、比較例6、比較例9〜10では100個以上と高い数値を示した。
シリコン単結晶を育成するCZ炉20を図3に示す。図3において図2と同一符号は同一構成要素を示し、第1の実施の形態と略同様であるので繰返しの説明を省略する。メインチャンバ21内には、冷却装置36が育成される単結晶12を囲むように設置される。冷却装置36の内部には、冷却水路37aを有する冷却用筒体37と、冷却水路37aに連通接続しチャンバ21外から冷却水路37aに冷却水を所定の圧力で供給する供給管38と、冷却水路37aに連通接続しチャンバ21外に冷却水路37aに冷却水を排出する排出管39とを備える。
シリコン単結晶の育成において、シリコン単結晶12の800〜600℃の温度領域を通過する時間を、引上げ速度を1.3〜1.0mm/分に変えることにより、表3に示すように、180分未満120分以上の範囲内に変更した。また、坩堝22の回転速度と磁界印加装置35により磁場強度を変更し、かつアルゴンガスの流速とCZ炉20内の圧力を調整することでシリコン単結晶12に含まれる酸素濃度を表3に示すように変更した。上記変更を除いて実施例7と同様にして、それぞれエピタキシャルウェーハを得た。得られたエピタキシャルウェーハをそれぞれ実施例8〜12とした。
シリコン単結晶の育成において、シリコン単結晶12の800〜600℃の温度領域を通過する時間を、引上げ速度を1.3〜1.0mm/分に変えることにより、表3に示すように、180分未満120分以上の範囲内に変更した。また、坩堝22の回転速度と磁界印加装置35により磁場強度を変更し、かつアルゴンガスの流速とCZ炉20内の圧力を調整することでシリコン単結晶12に含まれる酸素濃度を表3に示すように変更した。上記変更を除いて実施例7と同様にして、それぞれエピタキシャルウェーハを得た。得られたエピタキシャルウェーハをそれぞれ比較例27〜32とした。
シリコン単結晶の育成において、シリコン単結晶12の800〜600℃の温度領域を通過する時間を、引上げ速度を1.4mm/分に変えることにより、表3に示すように、180分未満120分以上の範囲外に変更した。また、坩堝22の回転速度と磁界印加装置35により磁場強度を変更し、かつアルゴンガスの流速とCZ炉20内の圧力を調整することでシリコン単結晶12に含まれる酸素濃度を表3に示すように変更した。上記変更を除いて実施例7と同様にして、それぞれエピタキシャルウェーハを得た。得られたエピタキシャルウェーハをそれぞれ比較例33〜36とした。
シリコン単結晶の育成において、シリコン単結晶12の800〜600℃の温度領域を通過する時間を、引上げ速度を1.3〜1.0mm/分に変えることにより、表4に示すように、180分未満120分以上の範囲内に変更した。また、坩堝22の回転速度と磁界印加装置35により磁場強度を変更し、かつアルゴンガスの流速とCZ炉20内の圧力を調整することでシリコン単結晶12に含まれる酸素濃度を表4に示すように変更した。更にプレアニール工程を行わずにエピタキシャル層を形成した。上記変更を除いて実施例7と同様にして、それぞれエピタキシャルウェーハを得た。得られたエピタキシャルウェーハをそれぞれ比較例37〜42とした。
シリコン単結晶の育成において、シリコン単結晶12の800〜600℃の温度領域を通過する時間を、引上げ速度を1.3〜1.0mm/分に変えることにより、表4に示すように、180分未満120分以上の範囲内に変更した。また、坩堝22の回転速度と磁界印加装置35により磁場強度を変更し、かつアルゴンガスの流速とCZ炉20内の圧力を調整することでシリコン単結晶12に含まれる酸素濃度を表4に示すように変更した。更にプレアニール工程を行わずにエピタキシャル層を形成した。上記変更を除いて実施例7と同様にして、それぞれエピタキシャルウェーハを得た。得られたエピタキシャルウェーハをそれぞれ比較例43〜48とした。
シリコン単結晶の育成において、シリコン単結晶12の800〜600℃の温度領域を通過する時間を、引上げ速度を1.4mm/分に変えることにより、表4に示すように、180分未満120分以上の範囲外に変更した。また、坩堝22の回転速度と磁界印加装置35により磁場強度を変更し、かつアルゴンガスの流速とCZ炉20内の圧力を調整することでシリコン単結晶12に含まれる酸素濃度を表4に示すように変更した。更にプレアニール工程を行わずにエピタキシャル層を形成した。上記変更を除いて実施例7と同様にして、それぞれエピタキシャルウェーハを得た。得られたエピタキシャルウェーハをそれぞれ比較例49〜52とした。
表3〜6におけるウェーハ1枚当たりのエピタキシャル欠陥の個数は、3000枚のエピタキシャルウェーハを測定した平均値を示している。表3〜6から明らかなように、ウェーハ1枚当たりのエピタキシャル欠陥個数の平均値は、実施例7〜12では、3個以下と低い数値を示し、BMD密度も1×104個/cm2以上の高い数値を示した。
12 シリコン単結晶
21 メインチャンバ
Claims (5)
- ボロンが添加されたシリコン融液からシリコン単結晶をチャンバ内でチョクラルスキー法により引上げる工程と、前記単結晶をスライスして得られたシリコンウェーハの表面にエピタキシャル層を形成する工程とを含むエピタキシャルウェーハの製造方法において、
前記単結晶は前記チャンバ内の引上げ途中の800〜600℃の温度領域を250分以下180分以上かけて通過させて育成され、
前記育成された単結晶は10×1017〜12×1017atoms/cm3(ASTM F121-1979)の酸素濃度及び0.03〜0.01Ωcmの抵抗率を有し、
前記シリコンウェーハの表面にエピタキシャル層を形成する前に前記ウェーハを不活性ガス雰囲気下650〜900℃の温度範囲内の所定の温度で10分〜4時間保持するプレアニールを行う
ことを特徴とするエピタキシャルウェーハの製造方法。 - 室温からプレアニールの所定の温度に昇温する昇温速度が1〜8℃/分であり、かつ前記所定の温度から室温まで冷却する降温速度が5〜2℃/分である請求項1記載のエピタキシャルウェーハの製造方法。
- ボロンが添加されたシリコン融液からシリコン単結晶をチャンバ内で強制冷却してチャンバ内でチョクラルスキー法により引上げる工程と、前記単結晶をスライスして得られたシリコンウェーハの表面にエピタキシャル層を形成する工程とを含むエピタキシャルウェーハの製造方法において、
前記単結晶は前記チャンバ内の引上げ途中の800〜600℃の温度領域を180分未満120分以上かけて通過させて育成され、
前記育成された単結晶は10×1017〜14×1017atoms/cm3(ASTM F121-1979)の酸素濃度及び0.03〜0.01Ωcmの抵抗率を有し、
前記シリコンウェーハの表面にエピタキシャル層を形成する前に前記ウェーハを不活性ガス雰囲気下650〜900℃の温度範囲内の所定の温度で10分〜4時間保持するプレアニールを行う
ことを特徴とするエピタキシャルウェーハの製造方法。 - 室温からプレアニールの所定の温度に昇温する昇温速度が1〜8℃/分であり、かつ前記所定の温度から室温まで冷却する降温速度が5〜2℃/分である請求項3記載のエピタキシャルウェーハの製造方法。
- 強制冷却はチャンバ内に設置された水冷式冷却装置により行われる請求項3又は4記載のエピタキシャルウェーハの製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006300644A JP4853237B2 (ja) | 2006-11-06 | 2006-11-06 | エピタキシャルウェーハの製造方法 |
| EP07021018.2A EP1926134B1 (en) | 2006-11-06 | 2007-10-26 | Method for manufacturing silicon epitaxial wafers |
| TW096140611A TWI365235B (en) | 2006-11-06 | 2007-10-29 | Method for manufacturing epitaxial wafer |
| US11/934,461 US8920560B2 (en) | 2006-11-06 | 2007-11-02 | Method for manufacturing epitaxial wafer |
| KR1020070112483A KR100933552B1 (ko) | 2006-11-06 | 2007-11-06 | 에피택셜 웨이퍼의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006300644A JP4853237B2 (ja) | 2006-11-06 | 2006-11-06 | エピタキシャルウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008115050A JP2008115050A (ja) | 2008-05-22 |
| JP4853237B2 true JP4853237B2 (ja) | 2012-01-11 |
Family
ID=38969955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006300644A Active JP4853237B2 (ja) | 2006-11-06 | 2006-11-06 | エピタキシャルウェーハの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8920560B2 (ja) |
| EP (1) | EP1926134B1 (ja) |
| JP (1) | JP4853237B2 (ja) |
| KR (1) | KR100933552B1 (ja) |
| TW (1) | TWI365235B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4805681B2 (ja) * | 2006-01-12 | 2011-11-02 | ジルトロニック アクチエンゲゼルシャフト | エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 |
| JP5136518B2 (ja) * | 2008-06-16 | 2013-02-06 | 株式会社Sumco | シリコン単結晶の育成方法 |
| JP5555995B2 (ja) * | 2008-09-12 | 2014-07-23 | 株式会社Sumco | 貼り合わせシリコンウェーハの製造方法 |
| JP2011054821A (ja) * | 2009-09-03 | 2011-03-17 | Sumco Corp | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ |
| JP2011082443A (ja) * | 2009-10-09 | 2011-04-21 | Sumco Corp | エピタキシャルウェーハおよびその製造方法 |
| JP5194146B2 (ja) * | 2010-12-28 | 2013-05-08 | ジルトロニック アクチエンゲゼルシャフト | シリコン単結晶の製造方法、シリコン単結晶、およびウエハ |
| US11180866B2 (en) * | 2013-04-10 | 2021-11-23 | Kla Corporation | Passivation of nonlinear optical crystals |
| KR101729515B1 (ko) * | 2015-04-14 | 2017-04-24 | 주식회사 엘지실트론 | 실리콘 단결정 잉곳의 성장 방법 |
| JP6447351B2 (ja) | 2015-05-08 | 2019-01-09 | 株式会社Sumco | シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ |
| JP6610056B2 (ja) | 2015-07-28 | 2019-11-27 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
| JP6631460B2 (ja) * | 2016-10-03 | 2020-01-15 | 株式会社Sumco | シリコン単結晶の製造方法およびシリコン単結晶 |
| DE102017213587A1 (de) * | 2017-08-04 | 2019-02-07 | Siltronic Ag | Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung der Halbleiterscheibe |
| CN113862791A (zh) * | 2021-09-28 | 2021-12-31 | 西安奕斯伟材料科技有限公司 | 一种用于拉制单晶硅棒的拉晶炉 |
| CN113862777B (zh) * | 2021-09-30 | 2023-05-16 | 西安奕斯伟材料科技股份有限公司 | 一种用于制造单晶硅棒的拉晶炉、方法及单晶硅棒 |
| JP7770907B2 (ja) * | 2021-12-22 | 2025-11-17 | グローバルウェーハズ・ジャパン株式会社 | シリコンエピタキシャル基板の製造方法およびシリコンエピタキシャル基板 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3006669B2 (ja) * | 1995-06-20 | 2000-02-07 | 信越半導体株式会社 | 結晶欠陥の均一なシリコン単結晶の製造方法およびその製造装置 |
| JPH10223641A (ja) * | 1996-12-03 | 1998-08-21 | Sumitomo Sitix Corp | 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法 |
| EP0954018B1 (en) * | 1996-12-03 | 2010-02-17 | Sumco Corporation | Method for manufacturing semiconductor silicon epitaxial wafer and semiconductor device |
| JP2000016897A (ja) * | 1998-07-03 | 2000-01-18 | Sumitomo Metal Ind Ltd | 高品質シリコン単結晶の製造方法 |
| JP4233651B2 (ja) * | 1998-10-29 | 2009-03-04 | 信越半導体株式会社 | シリコン単結晶ウエーハ |
| JP3601324B2 (ja) * | 1998-11-19 | 2004-12-15 | 信越半導体株式会社 | 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法 |
| JP3855531B2 (ja) | 1999-04-23 | 2006-12-13 | 株式会社Sumco | ポリシリコン層付きシリコンウェーハ及びその製造方法 |
| JP4107628B2 (ja) | 1999-11-26 | 2008-06-25 | 株式会社Sumco | シリコンウェーハにig効果を付与するための前熱処理方法 |
| JP4003351B2 (ja) | 1999-07-28 | 2007-11-07 | 株式会社Sumco | Ig処理法 |
| TW528816B (en) | 1999-04-23 | 2003-04-21 | Mitsubishi Material Silicon | Method for heat treating silicon wafer |
| US20020142170A1 (en) * | 1999-07-28 | 2002-10-03 | Sumitomo Metal Industries, Ltd. | Silicon single crystal, silicon wafer, and epitaxial wafer |
| JP2001217251A (ja) | 1999-11-26 | 2001-08-10 | Mitsubishi Materials Silicon Corp | シリコンウェーハの熱処理方法 |
| JP2001253795A (ja) * | 2000-03-09 | 2001-09-18 | Sumitomo Metal Ind Ltd | シリコンエピタキシャルウェーハとその製造方法 |
| KR100368331B1 (ko) * | 2000-10-04 | 2003-01-24 | 주식회사 실트론 | 반도체 웨이퍼의 열처리 방법 및 이를 통해 제조된 반도체 웨이퍼 |
| US6835245B2 (en) * | 2000-06-22 | 2004-12-28 | Sumitomo Mitsubishi Silicon Corporation | Method of manufacturing epitaxial wafer and method of producing single crystal as material therefor |
| US6547875B1 (en) * | 2000-09-25 | 2003-04-15 | Mitsubishi Materials Silicon Corporation | Epitaxial wafer and a method for manufacturing the same |
| JP3624827B2 (ja) * | 2000-12-20 | 2005-03-02 | 三菱住友シリコン株式会社 | シリコン単結晶の製造方法 |
| US6846539B2 (en) * | 2001-01-26 | 2005-01-25 | Memc Electronic Materials, Inc. | Low defect density silicon having a vacancy-dominated core substantially free of oxidation induced stacking faults |
| US6709957B2 (en) * | 2001-06-19 | 2004-03-23 | Sumitomo Mitsubishi Silicon Corporation | Method of producing epitaxial wafers |
| JP2004091211A (ja) * | 2002-07-12 | 2004-03-25 | Oki Data Corp | 媒体トレイ及びこれを用いた画像記録装置 |
| JP4570317B2 (ja) * | 2002-08-29 | 2010-10-27 | 株式会社Sumco | シリコン単結晶とエピタキシャルウェーハ並びにそれらの製造方法 |
| WO2005014898A1 (ja) * | 2003-08-12 | 2005-02-17 | Shin-Etsu Handotai Co.,Ltd. | ウエーハの製造方法 |
-
2006
- 2006-11-06 JP JP2006300644A patent/JP4853237B2/ja active Active
-
2007
- 2007-10-26 EP EP07021018.2A patent/EP1926134B1/en active Active
- 2007-10-29 TW TW096140611A patent/TWI365235B/zh active
- 2007-11-02 US US11/934,461 patent/US8920560B2/en active Active
- 2007-11-06 KR KR1020070112483A patent/KR100933552B1/ko active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TW200829732A (en) | 2008-07-16 |
| US20080286565A1 (en) | 2008-11-20 |
| KR20080041128A (ko) | 2008-05-09 |
| EP1926134A1 (en) | 2008-05-28 |
| TWI365235B (en) | 2012-06-01 |
| KR100933552B1 (ko) | 2009-12-23 |
| US8920560B2 (en) | 2014-12-30 |
| JP2008115050A (ja) | 2008-05-22 |
| EP1926134B1 (en) | 2016-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8920560B2 (en) | Method for manufacturing epitaxial wafer | |
| CN1253610C (zh) | 低缺陷密度、自间隙原子受控制的硅 | |
| JP5072460B2 (ja) | 半導体用シリコンウエハ、およびその製造方法 | |
| KR100847112B1 (ko) | Igbt용 실리콘 단결정 웨이퍼 및 igbt용 실리콘단결정 웨이퍼의 제조방법 | |
| KR100928885B1 (ko) | Igbt용의 실리콘 단결정 웨이퍼 및 igbt용의실리콘 단결정 웨이퍼의 제조방법 | |
| US8231852B2 (en) | Silicon wafer and method for producing the same | |
| KR101684873B1 (ko) | 실리콘 기판의 제조 방법 및 실리콘 기판 | |
| JP3692812B2 (ja) | 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法 | |
| CN1296526C (zh) | 热退火后的低缺陷密度单晶硅 | |
| CN100342503C (zh) | 退火晶片及退火晶片的制造方法 | |
| JP2010222241A (ja) | Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法 | |
| KR101847481B1 (ko) | 실리콘 에피택셜 웨이퍼, 그의 제조 방법 | |
| JP3589119B2 (ja) | エピタキシャルウェーハの製造方法 | |
| US7320731B2 (en) | Process for growing silicon single crystal and process for producing silicon wafer | |
| KR101703696B1 (ko) | 실리콘 기판의 제조방법 및 실리콘 기판 | |
| JP6493105B2 (ja) | エピタキシャルシリコンウェーハ | |
| JP3614019B2 (ja) | シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハ | |
| JP5151777B2 (ja) | シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ | |
| US6709957B2 (en) | Method of producing epitaxial wafers | |
| JP2004165489A (ja) | エピタキシャルシリコンウェーハとその製造方法並びに半導体装置 | |
| JP2010040588A (ja) | シリコンウェーハ | |
| JP2021130577A (ja) | 半導体シリコンウェーハの製造方法 | |
| JP4089137B2 (ja) | シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法 | |
| KR101105509B1 (ko) | 미소결함 분포가 균일한 단결정 제조방법 및 제조장치 | |
| KR20130033985A (ko) | 실리콘 웨이퍼의 열처리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091014 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110519 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110927 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111010 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4853237 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |