JP4874207B2 - 回路シミュレーション方法、回路シミュレーション装置、及びプログラム - Google Patents

Description

本発明は、回路シミュレーション方法、回路シミュレーション装置、及び回路シミュレーション用プログラムに関し、特に、ＭＯＳトランジスタに印加される応力を考慮して回路シミュレーションを行う技術に関する。

半導体集積回路の開発においては、回路シミュレーションが重要な役割を果たしている。回路シミュレーションによって設計した半導体集積回路の動作検証を行い、当該半導体集積回路が設計仕様を満足するか確かめることにより、所望の機能や性能を有する半導体集積回路を開発することができる。

伝統的な回路シミュレーションの手順は、概略的には、以下の通りである：まず、ＭＯＳトランジスタのレイアウト寸法（例えば、ゲート長Ｌ、ゲート幅Ｗその他）が様々に異なる各ＭＯＳトランジスタの特性を実測する。次に実測によって得られた測定データから、各ＭＯＳトランジスタの特性を表すトランジスタモデルパラメータを抽出する。回路シミュレーションは、そのトランジスタモデルパラメータを用いて行われる。回路シミュレータとしては、ＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）が標準的に使用される。この場合、ＳＰＩＣＥの形式に即したトランジスタモデル（例えば、ＢＳＩＭ３（Berkley Short Channel IGFET Model 3）やＢＳＩＭ４）で定義されるトランジスタモデルパラメータが抽出され、回路シミュレーションに使用される。回路シミュレーションの精度の向上は、半導体集積回路の動作検証を適切に行う上で重要である。

近年、回路シミュレーションの精度を落とす要因の一つとして着目されているのが、ＭＯＳトランジスタに作用する応力の影響である。半導体集積回路のプロセスの微細化により、ＭＯＳトランジスタに作用する応力の影響、特に、応力によるチャネル移動度や閾値電圧の変動の影響が増大している。微細化された半導体集積回路では、ＭＯＳトランジスタに作用する応力を回路シミュレーションにおいて考慮することが望ましい。

ＭＯＳトランジスタに作用する応力を考慮して回路シミュレーションを行う技術は、例えば、特開２００４−８６５４６号公報に開示されている。この公報に記載の技術では、概略的には、下記の手順で回路シミュレーションが行われる（段落[００５０]〜［００５２］等）。まず、応力のパラメータを基にパラメータ抽出を行って複数のモデルパラメータが生成される。更に、その複数のモデルパラメータのうちから、トランジスタサイズに応じて最適なモデルパラメータが選択される。選択されたモデルパラメータを用いて回路シミュレーションが行われる。素子分離用絶縁膜からの応力がＭＯＳトランジスタの特性に与える影響が大きいことを指摘している（段落［００３８］、［００３９］等）。応力の指標として使用する事項としては、素子分離用絶縁膜の、活性領域のゲート長方向に位置する両側の分離幅、及び活性領域のゲート幅方向に位置する両側の分離幅が挙げられている（段落［００８０］）。

また、特開２００６−１７８９０７号公報は、ゲート幅方向における隣接活性領域までの距離を応力の指標として用いる技術を開示している。特開２００６−１７８９０７号公報は、ゲート幅方向における隣接活性領域までの距離から補正近似式によってトランジスタモデルパラメータを補正する技術を開示している。

更に、特開２００４−３２７４６３号公報は、活性領域の長さと幅から、モデル式を用いてチャネル領域に印加される応力を算出し、算出された応力からキャリア移動度を計算し、そのキャリア移動度からドレイン電流を算出する技術を開示している。
特開２００４−８６５４６号公報 特開２００６−１７８９０７号公報 特開２００４−３２７４６３号公報

しかしながら、発明者の検討によれば、上述の３つの技術では、ＭＯＳトランジスタのチャネル領域に印加される応力を適切に考慮することができず、精度が高い回路シミュレーションを行うことができないという課題がある。

上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために、［発明を実施するための最良の形態］で使用される番号・符号が付記されている。但し、付記された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。

一の観点において、本発明の回路シミュレーション方法は、図形情報生成手段（３）と、パラメータ変調量計算手段（３）と、回路シミュレーション手段（４）とを備える回路シミュレーション装置によって回路シミュレーションを行う方法である。当該回路シミュレーション方法は、
（ａ）前記図形情報生成手段（３）が、対象ＭＯＳトランジスタ（３０）のレイアウト寸法を示す図形情報（１９）を生成するステップと、
（ｂ）前記パラメータ変調量計算手段（３）が、前記図形情報（１９）に基づいてパラメータ変調量（２０）を計算するステップと、
（ｃ）前記回路シミュレーション手段（４）が、与えられたトランジスタモデルパラメータ（１７）を前記パラメータ変調量（２０）によって修正し、修正されたトランジスタモデルパラメータ（１７）を用いて前記対象ＭＯＳトランジスタ（３０）を含む回路の回路シミュレーションを行うステップ
とを具備している。前記パラメータ変調量の計算は、前記図形情報に基づいて前記パラメータ変調量を算出する演算式によって行われる。前記演算式は、ＭＯＳトランジスタのチャネル領域に作用する応力を表す応力モデル式を含んでいる。前記応力モデル式は、前記応力の大きさが、前記ＭＯＳトランジスタの前記チャネル領域が形成されている活性領域からそれに隣接する活性領域までの距離である隣接距離の増加に対して単調に減少し、且つ、前記隣接距離が無限に大きい場合に一定値に収束し、且つ、前記応力の前記隣接距離に対する微分係数の大きさが単調に減少し、且つ、前記微分係数が前記隣接距離が無限に大きい場合に０に収束するように決定されている。

他の観点において、本発明の回路シミュレーション装置は、対象ＭＯＳトランジスタ（３０）のレイアウト寸法を示す図形情報（１９）を生成する図形情報生成手段（３）と、前記図形情報（１９）に基づいてパラメータ変調量（２０）を計算するパラメータ変調量計算手段（３）と、与えられたトランジスタモデルパラメータ（１７）を前記パラメータ変調量（２０）によって修正し、修正されたトランジスタモデルパラメータを用いて前記対象ＭＯＳトランジスタ（３０）を含む回路の回路シミュレーションを行う回路シミュレーション手段（４）とを具備する。前記パラメータ変調量の計算は、前記図形情報に基づいて前記パラメータ変調量を算出する演算式によって行われる。前記演算式は、ＭＯＳトランジスタのチャネル領域に作用する応力を表す応力モデル式を含んでいる。前記応力モデル式は、前記応力の大きさが、前記ＭＯＳトランジスタの前記チャネル領域が形成されている活性領域からそれに隣接する活性領域までの距離である隣接距離の増加に対して単調に減少し、且つ、前記隣接距離が無限に大きい場合に一定値に収束し、且つ、前記応力の前記隣接距離に対する微分係数の大きさが単調に減少し、且つ、前記微分係数が前記隣接距離が無限に大きい場合に０に収束するように決定されている。

更に他の観点において、本発明のプログラムは、
（ａ）対象ＭＯＳトランジスタ（３０）のレイアウト寸法を示す図形情報（１９）を生成するステップと、
（ｂ）回路シミュレーションのために回路シミュレータに与えられるトランジスタモデルパラメータの修正量を示すパラメータ変調量（２０）を前記図形情報（１９）に基づいて計算するステップとをコンピュータに実行させるプログラムである。前記パラメータ変調量の計算は、前記図形情報に基づいて前記パラメータ変調量を算出する演算式によって行われ、前記演算式は、ＭＯＳトランジスタのチャネル領域に作用する応力を表す応力モデル式を含んでいる。前記応力モデル式は、前記応力の大きさが、前記ＭＯＳトランジスタの前記チャネル領域が形成されている活性領域からそれに隣接する活性領域までの距離である隣接距離の増加に対して単調に減少し、且つ、前記隣接距離が無限に大きい場合に一定値に収束し、且つ、前記応力の前記隣接距離に対する微分係数の大きさが単調に減少し、且つ、前記微分係数が前記隣接距離が無限に大きい場合に０に収束するように決定されている。

本発明によれば、ＭＯＳトランジスタのチャネル領域に印加される応力を適切に考慮し、精度が高い回路シミュレーションを行うことができる。

１．本実施形態の回路シミュレーション技術の概略
以下では、まず、本発明の一実施形態に係る回路シミュレーション技術の概略について、図１を参照しながら説明する。

図１は、ＭＯＳトランジスタのレイアウトの一例を示す図である。図１において、符号３０は、回路シミュレーションの対象のＭＯＳトランジスタを示している。また、符号３１は、ＭＯＳトランジスタ３０の活性領域を示しており、符号３２は、ＭＯＳトランジスタ３０のゲートを示している。ゲート３２は、活性領域３１を横断するように設けられている。活性領域３１のうち、ゲート３２の直下に位置する部分が、ＭＯＳトランジスタ３０のチャネル領域として機能する。活性領域３１を取り囲むように、活性領域３３〜３６が設けられている。活性領域３３、３４は、活性領域３１にゲート幅方向に隣接する活性領域であり、活性領域３５、３６は、活性領域３１にゲート長方向に隣接する活性領域である。活性領域３１と活性領域３３〜３６とは、ＳＴＩ（shallow trench isolation）絶縁膜によって分離されている。図１において、記号ＬはＭＯＳトランジスタ３０のゲート長を示しており、記号ＷはＭＯＳトランジスタ３０のゲート幅を示しており、更に、記号ＬＯＤは活性領域３１のゲート長方向における長さを示している。また、記号ＰＤＸ１、ＰＤＸ２は、それぞれ、活性領域３１からそれにゲート長方向に隣接する活性領域（即ち、活性領域３５、３６）までの距離を示しており、記号ＰＤＹ１、ＰＤＹ２は、活性領域３１からそれにゲート幅方向に隣接する活性領域（即ち、活性領域３３、３４）までの距離を示している。

本実施形態の回路シミュレーション技術は、概略的には、下記の通りである。まず、各ＭＯＳトランジスタのレイアウト寸法（即ち、Ｌ、Ｗ、ＬＯＤ、ＰＤＸ１、ＰＤＸ２、ＰＤＹ１、及びＰＤＹ２）に基づいてパラメータ変調量が算出される。ここで、パラメータ変調量とは、回路シミュレーションで使用されるトランジスタモデルパラメータを修正する場合において、その修正量を表す数値である。パラメータ変調量の算出に使用される演算式には、ＭＯＳトランジスタの活性領域に作用する応力を表す応力モデル式が含まれており、従って、パラメータ変調量は、活性領域に作用する応力に応じて算出されることになる。算出されたパラメータ変調量を用いてトランジスタモデルパラメータが修正され、修正されたトランジスタモデルパラメータを用いて回路シミュレーションが行われる。

例えば、ＳＰＩＣＥで使用されるトランジスタモデルのトランジスタモデルパラメータＵ０、ＶＴＨ０を応力に応じて修正する場合について具体的に説明する。当業者に広く知られているように、Ｕ０は、チャネル領域における移動度に対応するパラメータであり、ＶＴＨ０は、ＭＯＳトランジスタの閾値電圧に対応するパラメータである。この場合、パラメータ変調量とは、修正量Δμ、Δν、又は、これらに１対１に対応する数値を意味している。ここで、Δμ、Δνは、トランジスタモデルパラメータＵ０、ＶＴＨ０の修正後の値をμ、νとした場合に
Δμ＝μ−Ｕ０，
Δν＝ν−ＶＴＨ０，
で定義される数値である。「Ｕ０」、「ＶＴＨ０」は、あくまでトランジスタモデルパラメータであり、実測によって得られるチャネル領域の移動度や、ＭＯＳトランジスタの閾値電圧とは異なり得ることに留意されたい。電気特性としてのチャネル領域の移動度及び閾値電圧Ｖｔとの混同を避けるため、本明細書では、トランジスタモデルパラメータの一つとしての「Ｕ０」は、μ０と記載し、トランジスタモデルパラメータの一つとしての「ＶＴＨ０」は、ν０と記載する。このような表記によれば、修正量Δμ、Δνは、
Δμ＝μ−μ０，
Δν＝ν−ν０，
として定義されることになる。

本実施形態では、トランジスタモデルパラメータμ０（Ｕ０）のパラメータ変調量ＭＵＬＵ０としては、修正量Δμではなく、下記式で定義される値が使用される：
ＭＵＬＵ０＝１＋Δμ／μ０．
一方、トランジスタモデルパラメータν０（ＶＴＨ０）のパラメータ変調量ＤＥＬＶＴ０としては、修正量Δνがそのまま使用される。即ち、
ＤＥＬＶＴ０＝Δν，
である。

算出されたパラメータ変調量ＭＵＬＵ０、ＤＥＬＶＴ０は、ＳＰＩＣＥに与えられる。ＳＰＩＣＥでは、パラメータ変調量ＭＵＬＵ０、ＤＥＬＶＴ０だけトランジスタモデルパラメータＵ０、ＶＴＨ０が修正され、修正後のトランジスタモデルパラメータを用いて回路シミュレーションが行われる。

以下では、ＳＰＩＣＥを用いて回路シミュレーションを行い、且つ、トランジスタモデルパラメータＵ０、ＶＴＨ０を応力に応じて修正する場合を例に挙げて、本実施形態の回路シミュレーション技術を詳細に説明する。ただし、他のトランジスタモデルパラメータを応力に応じて修正することも可能であることに留意されたい。

２．回路シミュレーションの実装
図２は、本実施形態の回路シミュレーション技術の実装形態の一例を示す図である。本実施形態では、回路図エディタ１、レイアウトエディタ２、ＬＶＳ（Layout Versus Schematic）ツール３、回路シミュレータ４、及びソルバー５によって、回路設計及び回路シミュレーションが行われる。

回路図エディタ１は、ネットリスト１１を生成するために使用されるソフトウェアである。回路図エディタ１によって生成されたネットリスト１１は、適宜の記憶装置に保存されてレイアウトエディタ２に引き渡される。本実施形態では、ネットリスト１１は、ＳＰＩＣＥに対応した形で生成される。

レイアウトエディタ２は、ネットリスト１１から回路のレイアウトを示すレイアウトデータ１２を生成するために使用されるソフトウェアである。生成されたレイアウトデータ１２は、適宜の記憶装置に保存されてＬＶＳツール３に引き渡される。

ＬＶＳツール３は、レイアウトデータ１２から抽出されたネットリストと回路図エディタ１によって生成されたネットリスト１１とを比較して、両者が一致しているかどうかを調べ、不一致箇所があれば、レイアウトデータ１２を修正するツールである。

本実施形態では、ＬＶＳツール３は、レイアウトデータ１２から各ＭＯＳトランジスタのパラメータ変調量を算出するためにも使用される。パラメータ変調量の算出は、必要な演算式をＬＶＳツール３のルールファイルに記述することによって行われる。

図３は、ＬＶＳツール３がパラメータ変調量を算出する手順を示す機能ブロック図である。ＬＶＳツール３は、レイアウトデータ１２から各ＭＯＳトランジスタのレイアウト寸法（即ち、Ｌ、Ｗ、ＬＯＤ、ＰＤＸ１、ＰＤＸ２、ＰＤＹ１、及びＰＤＹ２）を抽出し、抽出したレイアウト寸法を図形情報１９として記憶装置に格納する（ステップＳ０１）。

更にＬＶＳツール３は、図形情報１９に記述されたレイアウト寸法からパラメータ変調量を算出する（ステップＳ０２）。本実施形態では、トランジスタモデルパラメータＵ０、ＶＴＨ０のパラメータ変調量ＭＵＬＵ０、及びＤＥＬＶＴ０が算出される。図３では、パラメータ変調量が、符号２０としてまとめて表記されている。

パラメータ変調量２０の算出に使用される演算式には、ＭＯＳトランジスタの活性領域に作用する応力を表す応力モデル式と、パラメータ変調量を算出する関数式とが含まれている。ＬＶＳツール３のルールファイルには、この応力モデル式と関数式が記述されている。ＬＶＳツール３のルールファイルに記述された応力モデル式には、パラメータが未定のまま残されている。このパラメータは、実際に適用される応力モデル式を最終的に決定するためのパラメータであり、以下において「ストレスモデルパラメータ」と呼ばれる。また、パラメータ変調量を算出する関数式にも、それに含まれるパラメータが未定のまま残されている。このパラメータは、応力がパラメータ変調量に寄与する程度を表しており、以下では、「感度パラメータ」と呼ばれる。ストレスモデルパラメータと感度パラメータとを適切に決定することは、ＭＯＳトランジスタのチャネル領域に作用する応力を精度よく算出し、更に、応力がパラメータ変調量に及ぼす影響を的確に考慮するために重要である。ストレスモデルパラメータと感度パラメータについては、後に詳細に説明する。

応力モデル式とパラメータ変調量を算出する関数式を使用する際には、ストレスモデルパラメータファイル１５が参照される。ストレスモデルパラメータファイル１５には、予めソルバー５によって抽出されたストレスモデルパラメータと感度パラメータとが記述されている。ストレスモデルパラメータファイル１５に記述されたストレスモデルパラメータと感度パラメータとによって実際に適用される応力モデル式及び関数式を決定した後、その応力モデル式及び関数式を含む様々な演算式を用いてパラメータ変調量２０が算出される。

更に、ＬＶＳツール３は、算出されたパラメータ変調量２０をネットリスト１１に追加して変調後ネットリスト１６を生成する（ステップＳ０３）。生成された変調後ネットリスト１６は、適宜の記憶装置に記憶される。

図２を再度に参照して、回路シミュレータ４は、ＬＶＳツール３によって生成された変調後ネットリスト１６と、事前に抽出されたトランジスタモデルパラメータ１７とを用いて回路シミュレーションを行うソフトウェアである。回路シミュレータ４は、変調後ネットリスト１６に記述されたパラメータ変調量２０に応じてトランジスタモデルパラメータ１７を修正し、修正されたトランジスタモデルパラメータを用いて回路シミュレーションを行う。回路シミュレーションの結果は、出力結果１８として出力される。本実施形態では、回路シミュレータ４としてはＳＰＩＣＥが使用され、トランジスタモデルパラメータ１７は、ＳＰＩＣＥに対応した形式で用意される。当業者に広く知られているように、トランジスタモデルパラメータ１７は、特定のＭＯＳトランジスタの特性から抽出される。トランジスタモデルパラメータ１７の抽出に使用されたＭＯＳトランジスタのレイアウトパターンを、以下では、「ＳＰＩＣＥ抽出パターン」と呼ぶ。

ソルバー５は、上述のストレスモデルパラメータ及び感度パラメータを抽出するために使用されるソフトウェアである。ストレスモデルパラメータ及び感度パラメータの抽出は、概略的には、以下のようにして行われる。まず、様々なレイアウトのＭＯＳトランジスタが用意され、そのＭＯＳトランジスタの特性が測定される。ストレスモデルパラメータの抽出に使用されたＭＯＳトランジスタのレイアウト寸法は、テストパターンレイアウトデータ１３としてソルバー５に与えられ、測定されたＭＯＳトランジスタの特性は、テストパターン測定データ１４としてソルバー５に与えられる。ソルバー５は、テストパターンレイアウトデータ１３及びテストパターン測定データ１４からストレスモデルパラメータと感度パラメータとを抽出し、ストレスモデルパラメータファイル１５に格納する。ストレスモデルパラメータと感度パラメータの抽出は、基本的には、同一のプロセスについては一度だけ行われれば十分である。ストレスモデルパラメータ及び感度パラメータの抽出手順は、後に詳細に説明する。

上述の回路図エディタ１、レイアウトエディタ２、ＬＶＳツール３、回路シミュレータ４、及びソルバー５は、そのうちの複数が同一のコンピュータにインストールされてもよく、また、別々のコンピュータにインストールされてもよい。また、本実施形態では、パラメータ変調量の算出にＬＶＳツール３が使用されているが、本実施形態の回路シミュレーション技術は、様々な実装形態で実施可能である。例えば、パラメータ変調量の算出のための専門のツールが用意されることも可能である。

以下では、まず、応力モデル式について説明し、更に、パラメータ変調量を算出するために使用される演算式について説明する。更に、ストレスモデルパラメータ及び感度パラメータの抽出について説明する。その後、各ＭＯＳトランジスタのパラメータ変調量を実際に算出する手順について説明する。

３．応力モデル式
本実施形態の回路シミュレーション技術の特徴の一つは、パラメータ変調量の算出において使用される応力モデル式にある。発明者の検討によれば、ＭＯＳトランジスタのチャネル領域に作用する応力は、下記のような振る舞いをする：
対象のチャネル領域に作用する応力の大きさ（絶対値）は、隣接する活性領域との距離Ｓｄが小さいほど大きくなる。応力の大きさは、隣接する活性領域との距離Ｓｄが無限に大きい場合には一定値に収束し、距離Ｓｄが小さくなると急激に増大する。応力の距離Ｓｄへの依存性は、対象のチャネル領域が形成されている活性領域の幅Ｗｄによって異なる。応力の大きさは、当該活性領域の幅Ｗｄが小さくなると急激に増大し、幅Ｗｄが無限に大きい場合には一定値に収束する。本実施形態では、応力モデル式が、このような振る舞いを表現するように決定されている。

本実施形態では、応力モデル式は、基板の面内方向に作用する応力を表す式と、基板の垂直方向に作用する応力を表す式とを含んでいる。発明者の検討によれば、ＭＯＳトランジスタのチャネル領域の特性は、基板の面内方向に作用する応力のみならず、基板の垂直方向に作用する応力を考慮することが重要である。応力モデル式が、基板の面内方向に作用する応力を表す式と、基板の垂直方向に作用する応力を表す式とを含んでいることにより、精度が高い回路シミュレーションを実現することができる。

以下では、応力モデル式について詳細に説明する。本実施形態では、応力モデル式は、基本パターンのＭＯＳトランジスタのチャネル領域に作用する応力を表すように定義される。ここで、基本パターンとは、下記の要件を満足するレイアウトパターンである（図４参照）：
（１）活性領域３１は矩形
（２）ゲート３２は、活性領域３１の中央に位置している（即ち、ＳＡ＝ＳＢ）
（３）活性領域３１とそれにゲート長方向に隣接する活性領域（即ち、活性領域３５、３６）との距離ＰＤＸ１、ＰＤＸ２は一定で、且つ、ＰＤＸ１＝ＰＤＸ２（＝ＰＤＸ）
（４）活性領域３１とそれにゲート長方向に隣接する活性領域（即ち、活性領域３３、３４）との距離ＰＤＹ１、ＰＤＹ２は一定で、且つ、ＰＤＹ１＝ＰＤＹ２（＝ＰＤＹ）

後述されるように、基本パターンのＭＯＳトランジスタについては、応力モデル式によってＭＯＳトランジスタのチャネル領域に作用する応力を算出し、算出された応力からパラメータ変調量を算出することが可能である。一方、基本パターンに該当しないレイアウトパターンのＭＯＳトランジスタのパラメータ変調量は、基本パターンのＭＯＳトランジスタのパラメータ変調量の重み付け和として算出される。

以下、基本パターンの応力モデル式の導出について説明する。
基本パターンの応力モデル式は、下記の２つの場合で異なる。
（１）ＳＰＩＣＥによる回路シミュレーションにおいて、ＭＯＳトランジスタ特性のＬＯＤ依存性とＷ依存性の両方を取り扱う場合、又は、両方とも取り扱わない場合
（２）ＳＰＩＣＥによる回路シミュレーションにおいて、ＭＯＳトランジスタ特性のＬＯＤ依存性とＷ依存性のうちの一方のみを取り扱う場合

ＭＯＳトランジスタ特性のＬＯＤ依存性とＷ依存性のうちの両方を取り扱う場合とは、回路シミュレーションのために抽出されたトランジスタモデルパラメータが、ＬＯＤ依存性、Ｗ依存性を持つものとして定義されている場合をいい、両方とも取り扱わない場合とは、トランジスタモデルパラメータが、ＬＯＤ依存性、Ｗ依存性のいずれも持たないものとして決定されている場合に相当する。また、ＭＯＳトランジスタ特性のＬＯＤ依存性とＷ依存性のうちの一方のみを取り扱う場合とは、回路シミュレーションのために抽出されたトランジスタモデルパラメータが、ＬＯＤ依存性を持ちＷ依存性を持たないものとして決定されている場合、又は、Ｗ依存性を持ちＬＯＤ依存性を持たないものとして決定されている場合をいう。

３−１）ＳＰＩＣＥによる回路シミュレーションにおいて、ＭＯＳトランジスタ特性のＬＯＤ依存性とＷ依存性の両方を取り扱う場合、又は、両方とも取り扱わない場合
ＳＰＩＣＥによる回路シミュレーションにおいて、ＭＯＳトランジスタ特性のＬＯＤ依存性とＷ依存性の両方を取り扱う場合、又は、両方とも取り扱わない場合には、純粋に活性領域とＳＴＩ絶縁膜の物理的・機械的性質を考慮することにより、応力モデル式を得ることができる（なお、後述の３−２の議論も参照されたい）。

発明者は、まず、図５Ａ、図５Ｂに示されているように、対象の活性領域４１、それに隣接する活性領域４２、及びＳＴＩ絶縁膜４３が、ある方向に充分に長く形成されている場合について考察し、ＳＴＩ絶縁膜４３が対象の活性領域４１に作用する応力を表すモデル式を導出した。このモデル式を、以下では、１次元モデル式という。発明者は、更に、この１次元モデル式を拡張することにより、基本パターンの応力モデル式を得た。以下、１次元モデル式の導出及び基本パターンの応力モデル式への拡張について説明する。以下の説明では、応力が圧縮応力である場合を負と定義し、伸長応力である場合には正であると定義して説明を行う。

図５Ａ、図５Ｂを参照して、発明者の検討によれば、活性領域４１、４２及びＳＴＩ絶縁膜４３が、ある方向に充分に長く形成されている場合、基板の面内方向に作用する応力σｈは、圧縮応力であり、応力σｈの大きさ（絶対値）は、隣接する活性領域４２との距離Ｓｄが小さいほど大きくなる。また、応力σｈの大きさは、対象の活性領域４１の幅Ｗｄが小さいほど大きくなる。加えて、図６Ａに示されているように、応力σｈの大きさは、隣接する活性領域４２との距離Ｓｄが無限に大きい場合には一定値に収束し、距離Ｓｄが小さくなると急激に増大する。即ち、応力σｈの大きさは、距離Ｓｄに対して単調に減少し、その微分係数ｄσｈ／ｄＳｄの大きさは、単調に減少し、且つ、距離Ｓｄが無限に大きい場合には０に収束する。なお、応力σｈは圧縮応力であり、負の値をとるから、応力σｈ自体としては、距離Ｓｄに対して単調に増加し、その微分係数ｄσｈ／ｄＳｄは、正の値をとり、単調に減少し、且つ、距離Ｓｄが無限に大きい場合には０に収束することに留意されたい。このような挙動を表す最も簡単な式の一つは、例えば、下記式である：

ここで、ｈａ、ｈｂ、ｈｃは、応力σｈの曲線の形状を表すパラメータである。

応力σｈの曲線の形状は、活性領域４１の幅Ｗｄによって異なる。このことを表現するためには、パラメータｈａ、ｈｂ、ｈｃを、幅Ｗｄの関数として表現すればよい。ただし、パラメータｈａ、ｈｂ、ｈｃの関数としては、応力σｈの大きさ（絶対値）が幅Ｗｄが小さいほど単調に増加し、幅Ｗｄが無限大である場合には、応力σｈが一定値に収束するように選ばれる必要がある。本実施形態では、パラメータｈａ、ｈｂ、ｈｃを、式（１）と同じ形の式で表現する。即ち、：

まとめると、基板の面内方向に作用する応力σｈは、下記の式で表現できる：

同様にして、基板に垂直方向に作用する応力σｖを得ることができる。基板に垂直方向に作用する応力σｖは、伸張応力であり、隣接する活性領域４２との距離Ｓｄが小さいほど大きくなる。また、応力σｖは、対象の活性領域４１の幅Ｗｄが小さいほど大きくなる。図６Ｂに示されているように、応力σｖの大きさ（絶対値）は、隣接する活性領域４２との距離Ｓｄが無限に大きい場合には一定値に収束し、距離Ｓｄが小さくなると急激に増大する。即ち、応力σｖの大きさは、距離Ｓｄに対して単調に減少し、その微分係数ｄσｖ／ｄＳｄの大きさは、単調に減少して距離Ｓｄが無限に大きい場合には０に収束する。なお、なお、応力σｖは伸張応力であり、正の値をとるから、応力σｖ自体としては、距離Ｓｄに対して単調に減少し、その微分係数ｄσｖ／ｄＳｄは、負の値をとり、単調に増加し、且つ、距離Ｓｄが無限に大きい場合には０に収束することに留意されたい。また、応力σｖの大きさ（絶対値）は、幅Ｗｄが小さいほど大きくなり、幅Ｗｄが無限大である場合には、応力σｈが一定値に収束する。下記の式（３−２）は、このような要求を満足する式の一つである：

式（３）−１、（３）−２が、求めるべき１次元モデル式である。一次元モデル式に含まれる未定のパラメータの数は、全部で１８個である。

式（３−１）、（３−２）の１次元モデル式を拡張することにより、基本パターンの応力モデル式を得ることができる。まず、基板の面内方向に作用する応力については、一次元モデル式をゲート長方向（Ｘ方向）、ゲート幅方向（Ｙ方向）それぞれに独立に適用することによって得ることができる。即ち、ゲート長方向に作用する応力σｘは、下記式：
σｘ＝σｈ（ＬＯＤ、ＰＤＸ）， ・・・（４）−１
によって得ることができ、ゲート幅方向に作用する応力σｙは、下記式：
σｙ＝σｈ（Ｗ、ＰＤＹ）， ・・・（４）−２
によって得ることができる。ここで、σｈは、式（３）−１によって定義された関数である。

一方、基板の垂直方向に作用する応力σｚは、活性領域３１と活性領域３５、３６とを分離するＳＴＩ絶縁膜が活性領域３１に対して垂直方向に作用する応力と、活性領域３１と活性領域３３、３４とを分離するＳＴＩ絶縁膜が活性領域３１に対して垂直方向に作用する応力との和であるとして算出可能である。即ち、基板の垂直方向に作用する応力σｚは、下記式：
σｚ＝σｖ（ＬＯＤ、ＰＤＸ）＋σｖ（Ｗ，ＰＤＹ）， ・・・（４）−３
によって得ることができる。ここで、σｖは、式（３）−２によって定義された関数である。式（４）−１〜（４）−３が求めるべき、基本パターンの応力モデル式である。

式（４）−１〜（４）−３は、式（３）−１、式（３）−２で定義されるσｈ、σｖで決定されるから、結局、式（４）−１〜（４）−３を決定するためには、式（３）−１、式（３）−２に含まれる１８個のパラメータを決定すればよい。ＳＰＩＣＥによる回路シミュレーションにおいて、ＭＯＳトランジスタ特性のＬＯＤ依存性とＷ依存性の両方を取り扱う場合、又は、両方とも取り扱わない場合には、これらの１８個のパラメータがストレスモデルパラメータとして採用される。

３−２） ＳＰＩＣＥによるシミュレーションにおいて、ＭＯＳトランジスタ特性のＬＯＤ依存性とＷ依存性のうちの一方のみしか取り扱わない場合
ＳＰＩＣＥによる回路シミュレーションにおいて、ＭＯＳトランジスタ特性のＬＯＤ依存性とＷ依存性のうちの一方のみしか取り扱わない場合に留意すべきことは、ゲート長方向に作用する応力と、ゲート幅方向に作用する応力の取り扱いが異なることである。例えば、ＳＰＩＣＥによる回路シミュレーションにおいてＬＯＤ依存性のみが考慮される場合には、抽出されたトランジスタモデルパラメータには、ゲート長方向に作用する応力がＭＯＳトランジスタ特性に及ぼす影響が考慮されているのに対し、ゲート幅方向に作用する応力がＭＯＳトランジスタ特性に及ぼす影響が考慮されていない。ＳＰＩＣＥによる回路シミュレーションにおいてＷ依存性のみが考慮される場合についても同様である。

このような状況に対処するためには、１次元モデル式に含まれるストレスモデルパラメータを、ゲート長方向（Ｘ方向）とゲート幅方向（Ｙ方向）とで別々に定義すればよい。即ち、１次元モデル式が、下記式（３）−１’、（３）−２’、（３）−１”、（３）−２”として定義される：

式（３）−１’、（３）−２’、（３）−１”、（３）−２”で定義される一次元モデル式に含まれるモデルパラメータの数は、全部で３６個である。

この場合、基本パターンの応力モデル式は、下記式で与えられる：
σｘ＝σｈｘ（ＬＯＤ，ＰＤＸ）， ・・・（４）−１’
σｙ＝σｈｙ（Ｗ，ＰＤＹ）， ・・・（４）−２’
σｚ＝σｖｘ（ＬＯＤ，ＰＤＸ）＋σｖｙ（Ｗ，ＰＤＹ）
・・・（４）−３’

式（４）−１’〜（４）−３’は、式（３）−１’、（３）−２’、（３）−１”、（３）−２”で定義されるσｈｘ、σｖｘ、σｈｙ、σｖｙで決定されるから、結局、式（４）−１〜（４）−３を決定するためには、式（３）−１’、（３）−２’、（３）−１”、（３）−２”に含まれる３６個のパラメータを決定すればよい。ＳＰＩＣＥによる回路シミュレーションにおいて、ＭＯＳトランジスタ特性のＬＯＤ依存性とＷ依存性の一方のみを取り扱う場合には、これらの３６個のパラメータがストレスモデルパラメータとして採用される。

４．基本パターンのＭＯＳトランジスタのパラメータ変調量の演算式
基本パターンのＭＯＳトランジスタのトランジスタモデルパラメータの修正量Δμ、Δνは、式（４）−１〜（４）−３で定義される応力σｘ、σｙ、σｚを用いて、下記のように表現できる：
Δμ／μ０＝−｛πμｘ（Ｌ）・σｘ＋πμｙ（Ｌ）・σｘ＋πμｚ（Ｌ）・σｚ｝
・・・（５）−１
Δν＝−｛πνｘ（Ｌ）・σｘ＋πνｙ（Ｌ）・σｘ＋πνｚ（Ｌ）・σｚ｝
・・・（５）−２
ここで、πμｘ（Ｌ）、πμｙ（Ｌ）、πμｚ（Ｌ）は、それぞれ応力σｘ、σｙ、σｚのΔμ／μ０への寄与の程度を表すパラメータであり、πνｘ（Ｌ）、πνｙ（Ｌ）、πνｚ（Ｌ）は、それぞれ応力σｘ、σｙ、σｚのΔνへの寄与の程度を表すパラメータである。これらのパラメータが、上述の感度パラメータである。移動度の修正量Δμ／μ０に関する感度パラメータπμｘ（Ｌ）、πμｙ（Ｌ）、πμｚ（Ｌ）は、一般に言うピエゾ抵抗係数に一致することに留意されたい。感度パラメータπμｘ（Ｌ）、πμｙ（Ｌ）、πμｚ（Ｌ）、πνｘ（Ｌ）、πνｙ（Ｌ）、πνｚ（Ｌ）は、いずれも、ゲート長Ｌに依存するパラメータである。一実施形態では、πμｘ（Ｌ）、πμｙ（Ｌ）、πμｚ（Ｌ）、πνｘ（Ｌ）、πνｙ（Ｌ）、πνｚ（Ｌ）は、異なるゲート長Ｌのそれぞれについて値が記述されたテーブルとして定義される。この場合、定義されるべき感度パラメータの数Ｎは、
Ｎ＝３（Ｘ、Ｙ、Ｚ方向）×２（Δμ、Δν）×２（Ｎｃｈ、Ｐｃｈ）×ｎ（Ｌの数）
である。

ピエゾ抵抗係数πμｘ（Ｌ）、πμｙ（Ｌ）、πμｚ（Ｌ）、πνｘ（Ｌ）、πνｙ（Ｌ）、πνｚ（Ｌ）は、ゲート長Ｌに依存する式として定義されてもよい。πμｘ（Ｌ）、πμｙ（Ｌ）、πμｚ（Ｌ）、πνｘ（Ｌ）、πνｙ（Ｌ）、πνｚ（Ｌ）を定義する式は、未定のパラメータを含む式を定義し、その未定のパラメータをフィッティングにより決定することによって得ることができる。

以上の議論から、下記の式（６）−１、（６）−２で定義される関数ＭＵＬＵ０Ｆ、ＤＥＬＶＴ０Ｆは、基本パターンのＭＯＳトランジスタの、トランジスタモデルパラメータＵ０、ＶＴＨ０についてのパラメータ変調量を求める関数であることが理解されよう。
ＭＵＬＵ０Ｆ（Ｌ，Ｗ，ＬＯＤ，ＰＤＸ，ＰＤＹ）
＝１＋Δμ０／μ０，
＝１−｛πμｘ（Ｌ）・σｘ＋πμｙ（Ｌ）・σｘ＋πμｚ（Ｌ）・σｚ｝，
・・・（６）−１
ＤＥＬＶＴ０Ｆ（Ｌ，Ｗ，ＬＯＤ，ＰＤＸ，ＰＤＹ）
＝Δν，
＝−｛πνｘ（Ｌ）・σｘ＋πνｙ（Ｌ）・σｘ＋πνｚ（Ｌ）・σｚ｝
・・・（６）−２
式（５−１）、（５−２）で定義されるΔμ０／μ０、Δνは、いずれも、Ｌ，Ｗ，ＬＯＤ，ＰＤＸ，ＰＤＹの関数であることに留意されたい。

５．ストレスモデルパラメータ及び感度パラメータの抽出
上記の式（６）−１、（６）−２を実際に適用するためには、上述のストレスモデルパラメータと感度パラメータとを決定しなくてはならない。ストレスモデルパラメータと感度パラメータは、様々なレイアウト寸法のＭＯＳトランジスタの特性を実測し、その実測によって得られた測定データに対してフィッティングを行うことにより決定される。

図７は、ストレスモデルパラメータの抽出の手順を示すフローチャートである。まず、様々なテストパターンのＭＯＳトランジスタのオン電流Ｉｏｎ、及び閾値電圧Ｖｔが測定され、テストパターン測定データ１４が取得される（ステップＳ１１）。ここでテストパターンとは、上述の基本パターンの要件を満足するように定義された、様々なレイアウト寸法を有するレイアウトパターンである。テストパターンのうちの一つは、参照パターンであると定義される。参照パターンとは、上述の基本パターンの要件を満足する、特定のＬ、Ｗ、ＬＯＤ、ＰＤＸ、ＰＤＹを有するパターンである。好ましくは、ＳＰＩＣＥ抽出パターン（即ち、トランジスタモデルパラメータ１７の抽出に使用されたＭＯＳトランジスタのレイアウトパターン）と同一のレイアウトパターンが参照パターンとして定義されることが好ましい。

続いて、参照パターン以外のテストパターンのそれぞれについて、テストパターンのＭＯＳトランジスタのオン電流Ｉｏｎ及び閾値電圧Ｖｔと参照パターンのＭＯＳトランジスタのオン電流Ｉｏｎ０及び閾値電圧Ｖｔ０との差分ΔＩｏｎ、ΔＶｔが算出される（ステップＳ１２）。更に、差分ΔＩｏｎが、参照パターンのＭＯＳトランジスタのオン電流Ｉｏｎ０によって規格化される。

続いて、フィッティングにより、上記に列挙されたストレスモデルパラメータ及び感度パラメータが決定される（ステップＳ１３）。ステップＳ１３のフィッティングは、ソルバー５によって行われる。フィッティングにおいて使用される各テストパターンのレイアウト寸法は、テストパターンレイアウトデータ１３に記述されてソルバー５に与えられる。

ステップＳ１３のフィッティングは、ΔＩｏｎ／Ｉｏｎ０と、ΔＶｔが、次の式に従うものとして行われる：
ΔＩｏｎ／Ｉｏｎ０
＝−｛πｉｘ（Ｌ）・σｘ＋πｉｙ（Ｌ）・σｘ＋πｉｚ（Ｌ）・σｚ｝
・・・（８）−１
ΔＶｔ
＝−｛πｖｘ（Ｌ）・σｘ＋πｖｙ（Ｌ）・σｘ＋πｖｚ（Ｌ）・σｚ｝
・・・（８）−２
ここで、πｉｘ（Ｌ）、πｉｙ（Ｌ）、πｉｚ（Ｌ）は、応力σｘ、σｙ、σｚのΔＩｏｎ／Ｉｏｎ０への寄与の程度を表す感度パラメータであり、πｖｘ（Ｌ）、πｖｙ（Ｌ）、πｖｚ（Ｌ）は、応力σｘ、σｙ、σｚのΔＶｔへの寄与の程度を表す感度パラメータである。このフィッティングにより、式（３）−１、（３）−２に含まれる１８個のストレスモデルパラメータ、又は、式（３）−１’、（３）−２’、式（３）−１”、（３）−２”に含まれる３６個のストレスモデルパラメータが決定され、また、感度パラメータπｉｘ（Ｌ）、πｉｙ（Ｌ）、πｉｚ（Ｌ）、πｖｘ（Ｌ）、πｖｙ（Ｌ）、πｖｚ（Ｌ）が決定される。

フィッティングによるストレスモデルパラメータの決定において、式（５）−１、（５）−２が使用されるのではないことに留意されたい。これは、実測されたオン電流Ｉｏｎ、閾値電圧Ｖｔに直接的にフィッティングを行うことにより、得られたストレスモデルパラメータ及び感度パラメータの精度を高めるためである。

フィッティングにおいては、式（３）−１、（３）−２に含まれる１８個のストレスモデルパラメータ、又は、式（３）−１’、（３）−２’、式（３）−１”、（３）−２”に含まれる３６個のストレスモデルパラメータの全てが使用される必要はない。あるストレスモデルパラメータの組で精度よくフィッティング可能な場合には、残りのストレスモデルパラメータは使用されない（即ち、０と決定される）ことも可能である。

上述のフィッティングによって得られた感度パラメータπｉｘ（Ｌ）、πｉｙ（Ｌ）、πｉｚ（Ｌ）、πｖｘ（Ｌ）、πｖｙ（Ｌ）、πｖｚ（Ｌ）は、式（５）−１、（５）−２において使用される感度パラメータπμｘ（Ｌ）、πμｙ（Ｌ）、πμｚ（Ｌ）、πνｘ（Ｌ）、πνｙ（Ｌ）、πνｚ（Ｌ）に変換される。この変換は、ＳＰＩＣＥで使用されるトランジスタモデルパラメータを用いてＩｏｎ、Ｖｔの変動量とμ、νの変動量との関係を表す行列をゲート長Ｌ毎に求め、その行列の逆行列を用いて行われる。より具体的には、当該変換は、次の式によって行われる：

式（９）による変換は、ゲート長Ｌのそれぞれについて行われることに留意されたい。以上により、ストレスモデルパラメータ及び感度パラメータの値が決定される。

一実施形態では、感度パラメータπμｘ（Ｌ）、πμｙ（Ｌ）、πμｚ（Ｌ）、πνｘ（Ｌ）、πνｙ（Ｌ）、πνｚ（Ｌ）は、ゲート長Ｌのそれぞれに対する値が記述されたテーブルとしてストレスモデルパラメータファイル１５に実装される。

必要な場合、ステップＳ１３によって得られた感度パラメータπμｘ（Ｌ）、πμｙ（Ｌ）、πμｚ（Ｌ）、πνｘ（Ｌ）、πνｙ（Ｌ）、πνｚ（Ｌ）を、フィッティングによりモデル式にモデル化するための処理が行われる（ステップＳ１４）。この場合、感度パラメータπμｘ（Ｌ）、πμｙ（Ｌ）、πμｚ（Ｌ）、πνｘ（Ｌ）、πνｙ（Ｌ）、πνｚ（Ｌ）は、ゲート長Ｌに依存するモデル式としてストレスモデルパラメータファイル１５に実装される。モデル式は、未定のパラメータを含む式を定義し、その未定のパラメータをフィッティングにより決定することによって得ることができる。πμｘ（Ｌ）、πμｙ（Ｌ）、πμｚ（Ｌ）、πνｘ（Ｌ）、πνｙ（Ｌ）、πνｚ（Ｌ）を定義する式としては、例えば、下記式が使用可能である：

この場合、フィッティングにより、下記の１２個のパラメータが決定される：
ｈａμｘ、ｈａμｙ、ｈａμｚ
ｈｂμｘ、ｈｂμｙ、ｈｂμｚ
ｈｃμｘ、ｈｃμｙ、ｈｃμｚ
ｈａνｘ、ｈａνｙ、ｈａνｚ
ｈｂνｘ、ｈｂνｙ、ｈｂνｚ
ｈｃνｘ、ｈｃνｙ、ｈｃνｚ

続いて、フィッティングによって得られたストレスモデルパラメータ、感度パラメータの精度が確認される（ステップＳ１５）。詳細には、フィッティングに使用しなかったテストパターンのＭＯＳトランジスタのレイアウト寸法（Ｌ、Ｗ、ＬＯＤ、ＰＤＸ、ＰＤＹ）から、基本パターンの応力モデル式及び式（５）−１、（５）−２によって算出られるパラメータ変調度とＭＯＳトランジスタの特性の実測値から算出されたパラメータ変調度が比較される。この比較結果により、ストレスモデルパラメータ及び感度パラメータが適切に決定されているか否かが判断される。

以上の過程により、基本パターンについてパラメータ変調量を算出する関数ＭＵＬＵ０Ｆ及びＤＥＬＶＴ０Ｆが決定される。Ｌ、Ｗ、ＬＯＤ、ＰＤＸ、ＰＤＹを引数として関数ＭＵＬＵ０Ｆ及びＤＥＬＶＴ０Ｆが呼び出されると、式（６）−１、（６）−２で規定された演算が行われ、演算結果が返される。

ただし、参照パターンとＳＰＩＣＥ抽出パターンとが相違する場合には、上記の関数ＭＵＬＵ０Ｆ及びＤＥＬＶＴ０Ｆでは、正しい結果が得られない。なぜなら、ＳＰＩＣＥにより回路シミュレーションが行われる場合には、トランジスタモデルパラメータ１７の抽出に使用されたＳＰＩＣＥ抽出パターンのＭＯＳトランジスタに対するパラメータ変調量を算出する必要があるからである。

そこで、参照パターンとＳＰＩＣＥ抽出パターンとが相違する場合には、式（６）−１、（６）−２で定義される関数ＭＵＬＵ０Ｆ及びＤＥＬＶＴ０Ｆの代わりに、下記の関数ＭＵＬＵ０Ｆ’及びＤＥＬＶＴ０Ｆ’が、基本パターンについてパラメータ変調量を算出する関数として使用される：
（１）ＳＰＩＣＥによる回路シミュレーションにおいてＬＯＤ依存性が取り扱われる場合
ＭＵＬＵ０Ｆ’（Ｌ，Ｗ，ＬＯＤ，ＰＤＸ，ＰＤＹ）＝
ＭＵＬＵ０Ｆ（Ｌ，Ｗ，ＬＯＤ，ＰＤＸ，ＰＤＹ）
−ＭＵＬＵ０Ｆ（Ｌ，Ｗ，ＬＯＤ，ＰＤＸ_ＳＰＣ，ＰＤＹ_ＳＰＣ），
・・・（６）−１’
ＤＥＬＶＴ０Ｆ’（Ｌ，Ｗ，ＬＯＤ，ＰＤＸ，ＰＤＹ）＝
ＤＥＬＶＴ０Ｆ（Ｌ，Ｗ，ＬＯＤ，ＰＤＸ，ＰＤＹ）
−ＤＥＬＶＴ０Ｆ（Ｌ，Ｗ，ＬＯＤ，ＰＤＸ_ＳＰＣ，ＰＤＹ_ＳＰＣ）
・・・（６）−２’

（２）ＳＰＩＣＥによる回路シミュレーションにおいてＬＯＤ依存性が取り扱われない場合
ＭＵＬＵ０Ｆ’（Ｌ，Ｗ，ＬＯＤ，ＰＤＸ，ＰＤＹ）＝
ＭＵＬＵ０Ｆ（Ｌ，Ｗ，ＬＯＤ，ＰＤＸ，ＰＤＹ）
−ＭＵＬＵ０Ｆ（Ｌ，Ｗ，ＬＯＤ，ＰＤＸ_ＳＰＣ，ＰＤＹ_ＳＰＣ），
・・・（６）−１”
ＤＥＬＶＴ０Ｆ’（Ｌ，Ｗ，ＬＯＤ，ＰＤＸ，ＰＤＹ）＝
ＤＥＬＶＴ０Ｆ（Ｌ，Ｗ，ＬＯＤ，ＰＤＸ，ＰＤＹ）
−ＤＥＬＶＴ０Ｆ（Ｌ，Ｗ，ＬＯＤ，ＰＤＸ_ＳＰＣ，ＰＤＹ_ＳＰＣ）
・・・（６）−２”
ここで、ＬＯＤ_ＳＰＣ、ＰＤＸ_ＳＰＣ、ＰＤＹ_ＳＰＣは、ＳＰＩＣＥ抽出パターンにおけるＬＯＤ、ＰＤＸ、ＰＤＹである。

６．パラメータ変調量の算出
以上の議論により、基本パターンについてパラメータ変調量を算出する関数ＭＵＬＵ０Ｆ、ＤＥＬＶＴ０Ｆ（又はＭＵＬＵ０Ｆ’、ＤＥＬＶＴ０Ｆ’）が定義された。しかしながら、一般のレイアウトパターンにおいては、対象ＭＯＳトランジスタの活性領域の長さや隣接する活性領域からの距離は、必ずしも一定ではない。言い換えれば、一般のレイアウトパターンは、必ずしも基本パターンに該当するとは限らない。そこで、本実施形態では、各ＭＯＳトランジスタのチャネル領域が複数のチャネル部分に分割され、チャネル部分のそれぞれについて関数ＭＵＬＵ０Ｆ、ＤＥＬＶＴ０Ｆ（又はＭＵＬＵ０Ｆ’、ＤＥＬＶＴ０Ｆ’）が適用される。ＭＯＳトランジスタ全体としてのパラメータ変調量は、各チャネル部分について関数ＭＵＬＵ０Ｆ、ＤＥＬＶＴ０Ｆ（又はＭＵＬＵ０Ｆ’、ＤＥＬＶＴ０Ｆ’）を適用して算出されたパラメータ変調量の重み付け和として算出される。

図８は、本実施形態の回路シミュレーション技術について対象ＭＯＳトランジスタのパラメータ変調量を算出する手順を示すフローチャートである。
まず、図９に示されているように、対象ＭＯＳトランジスタ３０のチャネル領域が複数のチャネル部分に分割される（ステップＳ２１）。図９の例では、チャネル領域が１２のチャネル部分Ｇ１〜Ｇ１２に分割されている。チャネル領域は、（１）ゲート長方向における、チャネル領域から活性領域３１の端までの距離、（２）対象ＭＯＳトランジスタ３０の活性領域３１とそれに隣接する活性領域３３、３４との間の距離、及び（３）対象ＭＯＳトランジスタ３０の活性領域３１とそれに隣接する活性領域３５、３６との間の距離が変化する毎に、その変化点からチャネル領域に投影された位置において分割される。

続いて、各チャネル部分についてレイアウトデータ１２から図形情報が抽出される（ステップＳ２２）。詳細には、各チャネル部分のそれぞれについて、
（１）対象ＭＯＳトランジスタ３０のゲートと活性領域３１の端との間の距離ＳＡ、ＳＢ
（２）活性領域３１とそれに隣接する活性領域とを分離するＳＴＩ分離膜の幅ＰＤＸ１、ＰＤＸ２、ＰＤＹ１、ＰＤＹ２
が抽出される。ここで、図１０に示されているように、チャネル部分Ｇｉについて抽出されたゲートと活性領域３１の端との間の距離ＳＡ、ＳＢは、ＳＡ＿Ｇｉ、ＳＢ＿Ｇｉと記載する。同様に、チャネル部分Ｇｉについて抽出されたＳＴＩ分離膜の幅ＰＤＸ１、ＰＤＸ２、ＰＤＹ１、ＰＤＹ２は、ＰＤＸ１＿Ｇｉ、ＰＤＸ２＿Ｇｉ、ＰＤＹ１＿Ｇｉ、ＰＤＹ２＿Ｇｉと記載する。

更に、下記式により、チャネル部分ＧｉのそれぞれについてＬＯＤ１＿Ｇｉ、ＬＯＤ２＿Ｇｉが定義される：
ＬＯＤ１＿Ｇｉ＝２・ＳＡ＿Ｇｉ＋Ｌ， ・・・（１１）−１
ＬＯＤ２＿Ｇｉ＝２・ＳＢ＿Ｇｉ＋Ｌ． ・・・（１１）−２
ＬＯＤ１＿Ｇｉ、ＬＯＤ２＿Ｇｉは、活性領域３１のゲート長方向の長さＬＯＤに対応する物理量であり、ゲート長方向におけるゲートの位置の非対称性を考慮するために導入される。

続いて、各チャネル部分Ｇｉについてのパラメータ変調量ＭＵＬＵ０＿Ｇｉ、ＤＥＬＶＴ０＿Ｇｉが算出される（ステップＳ２３）：

参照パターンとＳＰＩＣＥ抽出パターンが同一の場合、パラメータ変調量ＭＵＬＵ０＿Ｇｉ、ＤＥＬＶＴ０＿Ｇｉは、関数ＭＵＬＵ０Ｆ、ＤＥＬＶＴ０Ｆを用いて、下記の式によって算出される。

式（１２）−１、（１２）−２の技術的意義は、下記の通りである：各チャネル部分Ｇｉについて関数ＭＵＬＵ０Ｆ、ＤＥＬＶＴ０Ｆに代入し得るＬＯＤ、ＰＤＸ、ＰＤＹの値は、それぞれ２つある。そこで、ＬＯＤ、ＰＤＸ、ＰＤＹの全ての組み合わせを関数ＭＵＬＵ０Ｆ、ＤＥＬＶＴ０Ｆに代入して得られたパラメータ変調量の平均が、各チャネル部分Ｇｉについてのパラメータ変調量ＭＵＬＵ０＿Ｇｉ、ＤＥＬＶＴ０＿Ｇｉであるとして算出される。

参照パターンとＳＰＩＣＥ抽出パターンが相違する場合には、下記のように、関数ＭＵＬＵ０Ｆ、ＤＥＬＶＴ０Ｆの代わりに関数ＭＵＬＵ０Ｆ’、ＤＥＬＶＴ０Ｆ’を用いて式（１２）−１、２と同一の計算が行われる：

続いて、各チャネル部分Ｇｉについて算出されたパラメータ変調量ＭＵＬＵ０＿Ｇｉ、ＤＥＬＶＴ０＿Ｇｉから対象ＭＯＳトランジスタ３０のパラメータ変調量が算出される（ステップＳ２４）。対象ＭＯＳトランジスタ３０のパラメータ変調量ＭＵＬＵ０、ＤＥＬＶＴ０は、各チャネル部分Ｇｉについて算出されたパラメータ変調量ＭＵＬＵ０＿Ｇｉ、ＤＥＬＶＴ０＿Ｇｉの各チャネル部分Ｇｉの面積に応じた重み付け和として算出される：

各ＭＯＳトランジスタについて算出されたパラメータ変調値ＭＵＬＵ０、ＤＥＬＶＴ０は、ネットリストに反映される（ステップＳ２５）。即ち、算出されたパラメータ変調値ＭＵＬＵ０、ＤＥＬＶＴ０がネットリスト１１に追加され、これにより、変調後ネットリスト１６が生成される。上述の通り、変調後ネットリスト１６に記述されたパラメータ変調量２０は、ＳＰＩＣＥ抽出パターンについて用意されたトランジスタモデルパラメータ１７を修正して実際に回路シミュレーションに使用されるトランジスタモデルパラメータを算出するために使用される。

各ＭＯＳトランジスタについて算出されたパラメータ変調値ＭＵＬＵ０、ＤＥＬＶＴ０が、ネットリストに反映される場合、パラメータ変調値ＭＵＬＵ０、ＤＥＬＶＴ０の大きさについてチェックが行われることが望ましい。パラメータ変調値ＭＵＬＵ０、ＤＥＬＶＴ０の大きさ（絶対値）が過剰に大きい場合には、何らかの不具合があることが考えられるからである。変調後ネットリスト１６の出力の際にパラメータ変調値ＭＵＬＵ０、ＤＥＬＶＴ０が所定の範囲から外れている場合には、ＬＶＳツール３からワーニングが出力されることが好ましい。

また、図２を参照して、レイアウトエディタ２は、変調後ネットリスト１６を読み込む機能を有していることが望ましい。この場合、レイアウトエディタ２は、算出されたパラメータ変調値ＭＵＬＵ０、ＤＥＬＶＴ０を、レイアウトエディタ２の画面上の、対応するＭＯＳトランジスタの近傍に表示するようにプログラミングされていることが望ましい。パラメータ変調値ＭＵＬＵ０、ＤＥＬＶＴ０に加えて、又は、パラメータ変調値ＭＵＬＵ０、ＤＥＬＶＴ０の代わりに、パラメータ変調値ＭＵＬＵ０、ＤＥＬＶＴ０から算出されたオン電流の変動量ΔＩｏｎ及び閾値電圧ΔＶｔを表示してもよい。

同様に、回路図エディタ１は、変調後ネットリスト１６を読み込む機能を有していることが望ましい。この場合、回路図エディタ１は、算出されたパラメータ変調値ＭＵＬＵ０、ＤＥＬＶＴ０を、回路図エディタ１の画面上の、対応するＭＯＳトランジスタの近傍に表示するようにプログラミングされていることが望ましい。パラメータ変調値ＭＵＬＵ０、ＤＥＬＶＴ０に加えて、又は、パラメータ変調値ＭＵＬＵ０、ＤＥＬＶＴ０の代わりに、パラメータ変調値ＭＵＬＵ０、ＤＥＬＶＴ０から算出されたオン電流の変動量ΔＩｏｎ及び閾値電圧ΔＶｔを表示してもよい。

以上には、本発明の様々な実施形態が記載されているが、本発明は、上記の実施形態に限定されて解釈してはならない。例えば、上記の実施形態では、トランジスタモデルパラメータＵ０とＶＴＨ０を修正するためのパラメータ変調量ＭＵＬＵ０、ＤＥＬＶＴ０が算出されているが、同様の手法により、他のトランジスタモデルパラメータを修正するためのパラメータ変調量を算出することも可能である。多くのトランジスタモデルパラメータを応力に応じて修正することは、回路シミュレーションの精度を向上させるために好適である。

図１は、本発明の一実施形態において、回路シミュレーションの対象となるＭＯＳトランジスタのレイアウトパターンの例を示す平面図である。 図２は、本発明の一実施形態の回路シミュレーション技術の実装形態の一例を示すブロック図である。 図３は、本発明の一実施形態の回路シミュレーション技術におけるＬＶＳツールの機能を説明する機能ブロック図である。 図４は、基本パターンを示す平面図である。 図５Ａは、一次元モデル式の導出に使用された素子構造を示す平面図である。 図５Ｂは、一次元モデル式の導出に使用された素子構造を示す断面図である。 図６Ａは、対象の活性領域に作用する基板の面内方向の応力σｈの、隣接する活性領域からの距離Ｓｄに対する依存性、及び対象の活性領域の幅Ｗｄに対する依存性を示すグラフである。 図６Ｂは、対象の活性領域に作用する基板の垂直方向の応力σｖの、隣接する活性領域からの距離Ｓｄに対する依存性、及び対象の活性領域の幅Ｗｄに対する依存性を示すグラフである。 図７は、一実施形態における、ストレスモデルパラメータと感度パラメータの抽出手順を示すフローチャートである。 図８は、一般のレイアウトパターンのＭＯＳトランジスタについてパラメータ変調量を算出する手順を示すフローチャートである。 図９は、チャネル領域の分割の例を示す平面図である。 図１０は、各チャネル部分について抽出される図形情報の例を示す平面図である。

符号の説明

１：回路図エディタ
２：レイアウトエディタ
３：ＬＶＳツール
４：回路シミュレータ
５：ソルバー
１１：ネットリスト
１２：レイアウトデータ
１３：テストパターンレイアウトデータ
１４：テストパターン測定データ
１５：ストレスモデルパラメータファイル
１６：変調後ネットリスト
１７：トランジスタモデルパラメータ
１８：出力結果
３０：ＭＯＳトランジスタ
３１、３３、３４、３５、３６：活性領域
３２：ゲート
４１、４２：活性領域
４３：ＳＴＩ絶縁膜

Claims (13)

1. 図形情報生成手段と、パラメータ変調量計算手段と、回路シミュレーション手段とを備える回路シミュレーション装置によって回路シミュレーションを行う方法であって、
   （ａ）前記図形情報生成手段が、対象ＭＯＳトランジスタのレイアウト寸法を示す図形情報を生成するステップと、
   （ｂ）前記パラメータ変調量計算手段が、前記図形情報に基づいてパラメータ変調量を計算するステップと、
   （ｃ）前記回路シミュレーション手段が、与えられたトランジスタモデルパラメータを前記パラメータ変調量に応じて修正し、修正されたトランジスタモデルパラメータを用いて前記対象ＭＯＳトランジスタを含む回路の回路シミュレーションを行うステップ
   とを具備し、
   前記パラメータ変調量の計算は、前記図形情報に基づいて前記パラメータ変調量を算出する演算式によって行われ、
   前記演算式は、ＭＯＳトランジスタのチャネル領域に作用する応力を表す応力モデル式を含んでおり、
   前記応力モデル式は、前記応力の大きさが、前記ＭＯＳトランジスタの前記チャネル領域が形成されている活性領域からそれに隣接する活性領域までの距離である隣接距離の増加に対して単調に減少し、且つ、前記隣接距離が無限に大きい場合に一定値に収束し、且つ、前記応力の前記隣接距離に対する微分係数の大きさが単調に減少し、且つ、前記微分係数が前記隣接距離が無限に大きい場合に０に収束するように決定された
   回路シミュレーション方法。
2. 請求項１に記載の回路シミュレーション方法であって、
   前記応力モデル式は、前記応力の大きさの前記隣接距離に対する依存性が、前記チャネル領域が形成されている活性領域の幅に応じて変化するように決定されている
   回路シミュレーション方法。
3. 請求項２に記載の回路シミュレーション方法であって、
   前記応力モデル式は、前記応力の大きさが、前記チャネル領域が形成されている前記活性領域の幅の増加に対して単調に減少し、且つ、前記チャネル領域が形成されている前記活性領域の幅が無限に大きい場合に一定値に収束するように決定されている
   回路シミュレーション方法。
4. 請求項１に記載の回路シミュレーション方法であって、
   前記応力モデル式は、基板の水平方向に作用する応力を表す式と、基板の垂直方向に作用する応力を表す式とを含んでいる
   回路シミュレーション方法。
5. 請求項４に記載の回路シミュレーション方法であって、
   前記応力モデル式は、活性領域が矩形で且つゲート長方向に長さＬＯＤを有しており、ゲートが活性領域の中央に位置しており、活性領域からそれにゲート長方向に隣接する２つの活性領域までの距離ＰＤＸが同一且つ一定であり、活性領域からそれにゲート幅方向に隣接する２つの活性領域までの距離ＰＤＹが同一且つ一定であるような基本パターンを有するＭＯＳトランジスタのチャネル領域の応力を表す式であり、且つ、
   前記応力モデル式は、σｈ、σｖを下記式：
   

   

   で表される、Ｗｄ、Ｓｄを引数とする関数であるとしたとき、基板の面内方向の第１方向に作用する応力σｘ、前記面内方向であり、且つ、前記第１方向に垂直な第２方向に作用する応力σｙ、及び前記基板の垂直方向に作用する応力σｚを、下記：
   σｘ＝σｈ（ＬＯＤ、ＰＤＸ），
   σｙ＝σｈ（Ｗ、ＰＤＹ），
   σｚ＝σｖ（ＬＯＤ、ＰＤＸ）＋σｖ（Ｗ，ＰＤＹ），
   によって表す
   回路シミュレーション方法。
6. 請求項４に記載の回路シミュレーション方法であって、
   前記応力モデル式は、活性領域が矩形で且つゲート長方向に長さＬＯＤを有しており、ゲートが活性領域の中央に位置しており、活性領域からそれにゲート長方向に隣接する２つの活性領域までの距離ＰＤＸが同一且つ一定であり、活性領域からそれにゲート幅方向に隣接する２つの活性領域までの距離ＰＤＹが同一且つ一定であるような基本パターンを有するＭＯＳトランジスタのチャネル領域の応力を表す式であり、且つ、
   前記応力モデル式は、σｈｘ、σｖｘ、σｈｙ、σｖｙを下記式：
   

   

   で表される、Ｗｄ、Ｓｄを引数とする関数であるとしたとき、基板の面内方向の第１方向に作用する応力σｘ、前記面内方向であり、且つ、前記第１方向に垂直な第２方向に作用する応力σｙ、及び前記基板の垂直方向に作用する応力σｚを、下記：
   σｘ＝σｈｘ（ＬＯＤ，ＰＤＸ），
   σｙ＝σｈｙ（Ｗ，ＰＤＹ），
   σｚ＝σｖｘ（ＬＯＤ，ＰＤＸ）＋σｖｙ（Ｗ，ＰＤＹ）
   によって表す
   回路シミュレーション方法。
7. 請求項１〜６のいずれかに記載の回路シミュレーション方法であって、
   前記（ｂ）ステップは、
   （ｂ１）前記パラメータ変調量計算手段が、前記対象ＭＯＳトランジスタのゲートと前記活性領域の端との間の距離の変化、前記ゲート長方向距離の変化、及び、前記対象ＭＯＳトランジスタの前記活性領域と、前記活性領域に対して前記対象ＭＯＳトランジスタのゲート幅方向において隣接する他の隣接活性領域までの距離であるゲート幅方向距離の変化に応じて、前記対象ＭＯＳトランジスタのチャネルを複数のチャネル部分に分割するステップと、
   （ｂ２）前記パラメータ変調量計算手段が、前記複数のチャネル部分のそれぞれについて定義されるパラメータ変調量である部分パラメータ変調量を前記複数のチャネル部分のそれぞれについて算出するステップと、
   （ｂ３）前記パラメータ変調量計算手段が、前記部分パラメータ変調量から前記パラメータ変調量を算出するステップ
   とを備える
   回路シミュレーション方法。
8. 請求項７に記載の回路シミュレーション方法であって、
   前記（ｂ２）ステップは、前記パラメータ変調量計算手段が、活性領域が矩形で、ゲートが活性領域の中央に位置しており、活性領域からそれにゲート長方向に隣接する２つの活性領域までの距離が同一且つ一定であり、活性領域からそれにゲート幅方向に隣接する２つの活性領域までの距離が同一且つ一定であるような基本パターンを有するＭＯＳトランジスタについて得られたパラメータ変調量算出式を用いて、前記複数のチャネル部分のそれぞれについて、前記活性領域の前記チャネル部分に対してゲート長方向に位置する端と前記ゲートとの距離、前記活性領域の前記チャネル部分に対してゲート長方向に位置する端から前記隣接活性領域までの距離、及び前記活性領域の前記チャネル部分に対してゲート幅方向に位置する端から前記他の隣接活性領域までの距離の組み合わせのそれぞれについてパラメータ変調量を算出し、前記組み合わせのそれぞれについて算出された前記パラメータ変調量を平均することによって前記部分パラメータ変調量を算出するステップを含む
   回路シミュレーション方法。
9. 請求項７又は８に記載の回路シミュレーション方法であって、
   前記（ｂ３）ステップは、前記チャネル部分の面積に応じて重み付けされた前記部分パラメータ変調量の重み付け和を、前記パラメータ変調量として算出するステップを含む
   回路シミュレーション方法。
10. 対象ＭＯＳトランジスタのレイアウト寸法を示す図形情報を生成する図形情報生成手段と、
    前記図形情報に基づいてパラメータ変調量を計算するパラメータ変調量計算手段と、
    与えられたトランジスタモデルパラメータを前記パラメータ変調量に応じて修正し、修正されたトランジスタモデルパラメータを用いて前記対象ＭＯＳトランジスタを含む回路の回路シミュレーションを行う回路シミュレーション手段
    とを具備し、
    前記パラメータ変調量の計算は、前記図形情報に基づいて前記パラメータ変調量を算出する演算式によって行われ、
    前記演算式は、ＭＯＳトランジスタのチャネル領域に作用する応力を表す応力モデル式を含んでおり、
    前記応力モデル式は、前記応力の大きさが、前記ＭＯＳトランジスタの前記チャネル領域が形成されている活性領域からそれに隣接する活性領域までの距離である隣接距離の増加に対して単調に減少し、且つ、前記隣接距離が無限に大きい場合に一定値に収束し、且つ、前記応力の前記隣接距離に対する微分係数の大きさが単調に減少し、且つ、前記微分係数が前記隣接距離が無限に大きい場合に０に収束するように決定された
    回路シミュレーション装置。
11. 請求項１０に記載の回路シミュレーション装置であって、
    前記パラメータ変調量計算手段は、前記対象ＭＯＳトランジスタのゲートと前記活性領域の端との間の距離の変化、前記ゲート長方向距離の変化、及び、前記対象ＭＯＳトランジスタの前記活性領域と、前記活性領域に対して前記対象ＭＯＳトランジスタのゲート幅方向において隣接する他の隣接活性領域までの距離であるゲート幅方向距離の変化に応じて、前記対象ＭＯＳトランジスタのチャネルを複数のチャネル部分に分割し、前記複数のチャネル部分のそれぞれについて定義されるパラメータ変調量である部分パラメータ変調量を前記複数のチャネル部分のそれぞれについて算出し、前記部分パラメータ変調量から前記パラメータ変調量を算出する
    回路シミュレーション装置。
12. （ａ）対象ＭＯＳトランジスタのレイアウト寸法を示す図形情報を生成するステップと、
    （ｂ）回路シミュレーションのために回路シミュレータに与えられるトランジスタモデルパラメータの修正量を表すパラメータ変調量を前記図形情報に基づいて計算するステップとをコンピュータに実行させるプログラムであって、
    前記パラメータ変調量の計算は、前記図形情報に基づいて前記パラメータ変調量を算出する演算式によって行われ、
    前記演算式は、ＭＯＳトランジスタのチャネル領域に作用する応力を表す応力モデル式を含んでおり、
    前記応力モデル式は、前記応力の大きさが、前記ＭＯＳトランジスタの前記チャネル領域が形成されている活性領域からそれに隣接する活性領域までの距離である隣接距離の増加に対して単調に減少し、且つ、前記隣接距離が無限に大きい場合に一定値に収束し、且つ、前記応力の前記隣接距離に対する微分係数の大きさが単調に減少し、且つ、前記微分係数が前記隣接距離が無限に大きい場合に０に収束するように決定された
    プログラム。
13. 請求項１２に記載のプログラムであって、
    前記（ｂ）ステップは、
    （ｂ１）前記対象ＭＯＳトランジスタのゲートと前記活性領域の端との間の距離の変化、前記ゲート長方向距離の変化、及び、前記対象ＭＯＳトランジスタの前記活性領域と、前記活性領域に対して前記対象ＭＯＳトランジスタのゲート幅方向において隣接する他の隣接活性領域までの距離であるゲート幅方向距離の変化に応じて、前記対象ＭＯＳトランジスタのチャネルを複数のチャネル部分に分割するステップと、
    （ｂ２）前記複数のチャネル部分のそれぞれについて定義されるパラメータ変調量である部分パラメータ変調量を前記複数のチャネル部分のそれぞれについて算出するステップと、
    （ｂ３）前記部分パラメータ変調量から前記パラメータ変調量を算出するステップ
    とを備える
    プログラム。

Images