JP4877413B2 - 表示装置およびこれを用いた携帯端末 - Google Patents

Description

本発明は、表示装置およびこれを用いた携帯端末に関し、特に液晶ディスプレイ（ＬＣＤ；liquid crystal display）やエレクトロルミネセンス（ＥＬ；electro luminescence）ディスプレイなどの表示装置およびこれを表示部として用いた携帯端末に関する。

テレビジョン受像機、コンピュータあるいは携帯端末などの表示装置として、近年、薄型で低消費電力のパネルディスプレイが多用されるようになってきている。このパネルディスプレイとしては、ガラス基板等の透明絶縁基板（パネル）上に、スイッチング素子として例えばＴＦＴ(thin film transistor；薄膜トランジスタ）を用いた画素を行列状に多数配列し、液晶やエレクトロルミネセンス等の電気光学効果を有する物質と組み合わせたアクティブマトリクス型表示装置が知られている。

このアクティブマトリクス型表示装置として、従来、例えば、画素部を駆動するために基板上に形成される周辺回路のうちの少なくとも一部の周辺回路を、画素に接続されたアクティブ素子と同様の相補型のＴＦＴで構成し、残りの周辺回路を半導体チップで構成した液晶表示装置が知られている（例えば、特許文献１参照）。

特開平４−２４２７２４号公報

この従来技術の場合には、図１２に示すように、一部の周辺回路１０１が形成された透明絶縁基板１０２と、これと対向配置された透明絶縁基板（対向基板）１０３との間に液晶層１０４を保持してなる液晶表示装置において、半導体チップで構成した周辺回路、即ちＩＣチップ１０５を、透明絶縁基板１０２の周辺回路１０１とは反対側の面に取り付け、フレキシブルケーブル１０６を用いて周辺回路１０１との間の電気的接続をなす構成を採ることになる。

しかしながら、かかる構成を採った場合に、図１２から明らかなように、ＩＣチップ１０５およびフレキシブルケーブル１０６の厚みｔａ（例えば、１ｍｍ程度）の分だけ液晶表示装置全体の肉厚ｔｂが厚くなる。したがって、当該液晶表示装置を表示部として用いる機器の厚みも厚くなってしまう。特に、携帯端末、例えば携帯電話機では、装置本体の薄型化が進められており、この携帯電話機の表示部として用いられる液晶表示装置の肉厚ｔｂが厚いと、電話機本体の薄型化の妨げとなる。

本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、装置全体の薄型化を可能とした表示装置およびこれを用いた携帯端末を提供することにある。

本発明による表示装置は、複数の画素が行列状に配置されてなる画素部とこの画素部に対して画素信号を書き込むべく駆動する駆動系とが形成された第１の基板と、第１の基板に対して所定の間隔をもって対向配置された第２の基板と、第１，第２の基板間に保持された電気光学効果を有する物質層とを具備する表示装置であって、上記駆動系を制御する制御系を有し、この制御系が半導体チップで第１の基板上に形成された構成となっている。そして、この表示装置は、携帯電話機などの携帯端末において、その表示部として用いられる。

上記構成の表示装置およびこれを用いた携帯端末において、駆動系が形成された基板上に、当該駆動系を制御する制御系を半導体チップで形成することで、表示装置全体の厚さが半導体チップの厚さに依存することがない。したがって、表示装置全体の薄型化、ひいてはこれを表示部として用いる携帯端末の薄型化が図れる。

本発明によれば、駆動系が形成された基板上に、当該駆動系を制御する制御系を半導体チップで形成するようにしたことにより、表示装置全体の厚さが半導体チップの厚さに依存することがないため、表示装置全体の薄型化、ひいてはこれを表示部として用いる携帯端末の薄型化を図ることができる。

本発明の一実施形態に係る液晶表示装置の構成例を示す概略構成図であり、アナログ点順次駆動方式のアクティブマトリクス型液晶表示装置に適用された場合を示している。 アナログ点順次駆動方式のアクティブマトリクス型液晶表示装置における垂直ドライバの構成の一例を示すブロック図である。 アナログ点順次駆動方式のアクティブマトリクス型液晶表示装置における水平ドライバの構成の一例を示すブロック図である。 ポリシリコンＴＦＴの断面構造を示す断面図であり、（ａ）はボトムゲート構造の場合を、（ｂ）はトップゲート構造の場合をそれぞれ示している。 本発明の一実施形態に係る液晶表示装置の横断面図である。 透明絶縁基板上の回路部分とＩＣチップとの電気的な接続部分の構造を示す断面図である。 本発明が適用された時分割駆動方式のアクティブマトリクス型液晶表示装置の構成例を示す概略構成図である。 時分割駆動方式のアクティブマトリクス型液晶表示装置における水平ドライバの構成の一例を示すブロック図である。 時分割スイッチ部の構成の一例を示す回路図である。 本発明の応用例を示す概略構成図である。 本発明に係る携帯電話機の構成の概略を示す外観図である。 従来例に係る液晶表示装置を示す横断面図である。

以下、本発明の実施の形態について図面を参照して詳細に説明する。図１は、本発明の一実施形態に係る液晶表示装置の構成例を示す概略構成図であり、アナログ点順次駆動方式のアクティブマトリクス型液晶表示装置に適用された場合を示している。

図１において、本実施形態に係るアクティブマトリクス型液晶表示装置は、画素１１が行列状に多数配列されてなる画素部（有効画素領域）１２、画素部１２の各画素１１を行単位で順次選択する垂直ドライバ１３、行単位で選択された各画素１１に画素信号を書き込む水平ドライバ１４およびこれらドライバ１３，１４をコントロールする制御系１５がＬＣＤパネル１６上に実装された構成となっている。

ＬＣＤパネル１６は、２枚の透明絶縁基板（例えば、ガラス基板）を有し、画素部１２において、一方の基板上にｍ行分のゲートライン（垂直選択ライン)１７-1〜１７-mとｎ列分の信号ライン（ソースライン）１８-1〜１８-nとがマトリクス状に配線されるとともに、所定の間隔をもって対向配置された他方の基板との間に液晶層が保持された構造となっている。そして、ゲートライン１７-1〜１７-mと信号ライン１８-1〜１８-nとの各交叉部分に画素１１が配される。

画素１１の各々は、ゲート電極がゲートライン１７-1〜１７-mに接続され、ソース電極が信号ライン１８-1〜１８-nに接続された画素トランジスタであるポリシリコンＴＦＴ１９と、このＴＦＴ１９のドレイン電極に画素電極が接続された液晶セル（液晶容量）２０と、ＴＦＴ１９のドレイン電極に一方の電極が接続された補助容量２１とから構成されている。

この画素構造において、液晶セル２０は、ＴＦＴ１９で形成される画素電極とこれに対応して形成される対向電極との間で発生する容量を意味する。この液晶セル２０の対向電極は、補助容量２１の他方の電極と共にコモン線２２に接続されている。コモン線２２には、所定の直流電圧がコモン電圧ＶＣＯＭとして与えられる。

ここで、液晶セル２０の駆動法として、例えばコモン電圧ＶＣＯＭを１Ｈ（１水平期間）ごとに反転するいわゆるコモン反転駆動法が採られる。このコモン反転駆動法を用いることにより、コモン電圧ＶＣＯＭの極性が１Ｈごとに反転することから、各画素１１に画素信号を書き込むための水平ドライバ１４の低電源電圧化が図れ、デバイス全体の消費電力の低減に寄与できることになる。

垂直ドライバ１３は、例えば図２に示すように、シフトレジスタ３１、レベルシフタ３２およびゲートバッファ３３を有する構成となっている。シフトレジスタ３１は、垂直スタートパルスＶＳＴが入力されると、この垂直スタートパルスＶＳＴを垂直クロックＶＣＫに同期して順次転送することによって各転送段からシフトパルスとして順次出力する。

レベルシフタ３２は、シフトレジスタ３１の各転送段から出力されるシフトパルスを昇圧してゲートバッファ３３に供給する。ゲートバッファ３３は、レベルシフタ３２で昇圧されたシフトパルスを垂直走査パルスとして画素部１２のゲートライン１７-1〜１７-mに順次印加し、画素部１２の各画素１１を行単位で選択駆動することによって垂直走査を行う。

水平ドライブ１４は、例えば図３に示すように、シフトレジスタ３４、レベルシフタ、データラッチ回路３６、Ｄ／Ａコンバータ３７およびバッファ３８を有する構成となっている。シフトレジスタ３４は、水平スタートパルスＨＳＴが入力されると、この水平スタートパルスＨＳＴを水平クロックＨＣＫに同期して順次転送することによって各転送段からシフトパルスとして順次出力し、水平走査を行う。

レベルシフタ３５は、シフトレジスタ３４の各転送段から出力されるシフトパルスを昇圧してデータラッチ回路３６に供給する。データラッチ回路３６は、レベルシフタ３５を通してシフトレジスタ３４から与えられるシフトパルスに応答して、入力される所定ビットのデジタル画像データｄａｔａを順次ラッチする。Ｄ／Ａコンバータ３７は例えば基準電圧選択型の構成をとり、データラッチ回路３６にラッチされたデジタル画像データをアナログ画像信号に変換し、バッファ３８を通して画素部１２の信号ライン１８-1〜１８-nに与える。

再び図１において、垂直ドライバ１３および水平ドライバ１４を制御する制御系１５は、タイミングコントローラ（ＴＣ）２３、基準電圧発生源２４およびＤＣ-ＤＣコンバータ２５などを有し、これら回路が画素部１２と同一の基板、即ちＬＣＤパネル１６上に垂直ドライバ１３および水平ドライバ１４と共に実装された構成となっている。

この制御系１５において、タイミングコントローラ２３には、例えば、外部の電源部（図示せず）から電源電圧ＶＤＤが、外部のＣＰＵ（図示せず）からデジタル画像データｄａｔａが、外部のクロック発生器（図示せず）からクロックＣＬＫがそれぞれ図示せぬＴＣＰ(tape carrier package)を通して入力される。

なお、本例では、ＣＰＵ、画像データを格納するメモリあるいはクロック発生器をＬＣＤパネル１６の外部に設けるとしたが、それらの少なくとも１つを制御系１５の一部としてＬＣＤパネル１６上に実装することも可能である。

タイミングコントローラ２３は、タイミング制御しつつ、垂直スタートパルスＶＳＴ、垂直クロックＶＣＫなどのクロック信号および各種のコントロール信号を垂直ドライバ１３に、水平スタートパルスＨＳＴ、水平クロックＨＣＫなどのクロック信号、各種のコントロール信号およびデジタル画像データｄａｔａを水平ドライバ１４にそれぞれ供給する。

基準電圧発生源２４は、互いに電圧値の異なる複数の基準電圧を発生し、これら複数の基準電圧を水平ドライバ１４の基準電圧選択型Ｄ／Ａコンバータ３７に対してその基準電圧として与える。ＤＣ-ＤＣコンバータ２５は、低い電圧の直流電圧（低電圧)を２種類以上の高い直流電圧（高電圧）に変換して垂直ドライバ１３、水平ドライバ１４、基準電圧発生源２４などの各回路部に与える。

上記構成の点順次駆動方式のアクティブマトリクス型液晶表示装置において、垂直ドライバ１３および水平ドライバ１４を構成するトランジスタは、ＴＦＴ、特に画素部１２の画素トランジスタと同じポリシリコンＴＦＴにより、画素部１２と同じ透明絶縁基板上でかつ液晶層がシール部材によって封止される領域内に形成される。この場合、ポリシリコンの移動度の関係で、垂直ドライバ１３および水平ドライバ１４の駆動周波数の動作範囲は１０ＭＨｚ以下に限定される。

画素部１２の画素トランジスタおよび駆動系を構成とするトランジスタとして用いられるポリシリコンＴＦＴには、ゲート電極が酸化膜の下に配置されるボトムゲート構造のものと、ゲート電極が酸化膜の上に配置されるトップゲート構造のものとがある。これらポリシリコンＴＦＴの断面構造を図４（ａ），（ｂ)に示す。

図４（ａ）に示すボトムゲート構造のＴＦＴでは、ガラス基板４１の上にゲート電極４２が形成され、その上にゲート酸化膜４３を介してポリシリコン（Ｐｏｌｙ−Ｓｉ）層４４が形成され、さらにその上に層間絶縁膜４５が形成されている。また、ゲート電極４２の側方のゲート絶縁膜４３上には、Ｎ⁺拡散層からなるソース領域４６およびドレイン領域４７が形成され、これら領域４６，４７にはソース電極４８およびドレイン電極４９がそれぞれ接続されている。

図４（ｂ）に示すトップゲート構造のＴＦＴでは、ガラス基板５１の上にポリシリコン層５２が形成され、その上にゲート酸化膜５３を介してゲート電極５４が形成され、さらにその上に層間絶縁膜５５が形成されている。また、ポリシリコン層５２の側方のガラス基板５１上には、Ｎ⁺拡散層からなるソース領域５６およびドレイン領域５７が形成され、これら領域５６，５７にはソース電極５８およびドレイン電極５９がそれぞれ接続されている。

一方、制御系１５のタイミングコントローラ２３、基準電圧発生源２４およびＤＣ-ＤＣコンバータ２５は、単結晶シリコンによってＩＣ化される。そして、このシリコンＩＣは、垂直ドライバ１３および水平ドライバ１４と同一平面上、即ちこれらドライバ１３，１４が形成された基板（透明絶縁基板）上に例えばＣＯＧ(chip on glass)法によって実装される。この単結晶シリコンによって形成されたシリコンＩＣは、１００ＭＨｚでも駆動することが可能である。

上述したように、低速駆動で特性バラツキが大きい回路部分、即ち垂直ドライバ１３および水平ドライバ１４に関してポリシリコンＴＦＴを用いて構成することにより、信頼性の面において、ポリシリコンＴＦＴによる回路部分は画素部１２の密閉された空間で封印された構造になるため、ＴＦＴのＶｔｈ（閾値電圧）シフトの原因となるＮａ＋イオン等の混入がなくなる。このとき、液晶表示装置の厚さの面においては、ＴＦＴは液晶セル（液晶層）に比べて無視できるほど薄いため、液晶表示装置自体の厚さを増加させる要因とはならない。

一方、高速駆動する回路部分、もしくは特性バラツキが小さい回路部分、即ち制御系１５のタイミングコントローラ２３、基準電圧発生源２４およびＤＣ-ＤＣコンバータ２５に関しては単結晶シリコンでＩＣ化し、垂直ドライバ１３および水平ドライバ１４と同一基板上に配置する構成を採る。この場合の液晶表示装置の横断面を図５に示す。

図５において、先述したように、垂直ドライバ１３などが形成された透明絶縁基板６１と、これと対向配置された透明絶縁基板（対向基板）６２との間に液晶層６３を保持し、かつシール部材６４で封止してなる液晶表示装置において、制御系１５をＩＣ化してなるＩＣチップ６５は、垂直ドライバ１３などが形成された透明絶縁基板６１上にＣＯＧ法によって実装される。

図６に、透明絶縁基板６１上の回路部分とＩＣチップ６５との電気的な接続部分の構造を示す。図６において、ＩＣチップ６５はシリコン基板６５１上に回路部分６５２が形成され、その回路部分６５２が外部接続端子（バンプ材）６５３に電気的に結線された構成となっている。そして、その外部接続端子６５３が異方性導電膜６６を介して透明絶縁基板６１上の回路配線、例えばアルミ配線６１１に電気的に接続されることになる。なお、透明絶縁基板６１とＩＣチップ６５との間には、層間絶縁膜６７が介在している。

このように、ＩＣチップ６５を透明絶縁基板６１上に実装した場合、ＩＣチップ６５自体については、ＩＣ作製時に保護層がシリコンＩＣ上に形成されるため信頼性の面で問題になることはない。なお、ＣＯＧ構造であるため、透明絶縁基板との接続部の金属材料に対して信頼性強化を施す必要がある。そのためには、ＩＣチップ６５を透明絶縁基板６１に形成した後に、ＩＣチップ６５と基板６１を囲むように、シリコンレジンによる保護層を形成するようにすれば良い。

上記実装構造において、ＩＣチップ６５は、その厚さｔ１（０．７ｍｍ程度）が対向側の透明絶縁基板６２およびシール部材６４を合わせた厚さｔ３以下になるように形成される。これにより、液晶表示装置全体の厚さ（肉厚）ｔ２がＩＣチップ６５の厚さｔ１に依存することがないため、液晶表示装置の薄型化が図れる。すなわち、透明絶縁基板６１、透明絶縁基板６２およびシール部材６４のトータルの厚さｔ２が液晶表示装置自体の厚さとなる。

また、周辺回路をＩＣ化し、このＩＣチップ６５を透明絶縁基板６１上に実装することにより、ＬＣＤパネル１６の外部回路と電気的に接続する箇所を少なくすることができるため、ＬＣＤパネル１６の機械振動などに対する信頼性を向上できるとともに、製造工程での電気的な接続不良の発生も少なくなる。

ところで、モジュール実装に当たり、ＣＯＧ法によって実装されるＩＣチップ６５の機械的強度は、画素部１２の液晶セルを形成している部分の接着強度よりも弱くなりがちである。これに対して、ＩＣチップ６５の厚さｔ１を、透明絶縁基板６２およびシール部材６４を合わせた厚さｔ３以下、好ましくは当該厚さｔ３よりも薄くなるように設定することで、ＩＣチップ６５に対して外部から力が加わりにくい構造とすることができる。

また、本実施形態に係る液晶表示装置においては、装置自体の薄型化を図ることに加えて、装置自体の軽量化を図るために、透明絶縁基板６１，６２の基板材料としてＰＥＴ(poly ethylene telephtalete)やＰＥＳ(poly ether sulfone)などの有機材料を用いるようにする。

透明絶縁基板６１，６２の基板材料の組み合わせとしては、次の４つのケースが考えられる。ケース１では、透明絶縁基板６１，６２の基板材料として共にシリコン酸化物を用いる。ケース２では、透明絶縁基板６１の基板材料としてシリコン酸化物を用い、透明絶縁基板６２の基板材料としてＰＥＴやＰＥＳなどの有機材料を用いる。ケース３では、透明絶縁基板６１，６２の基板材料として共にＰＥＴやＰＥＳなどの有機材料を用いる。ケース４では、透明絶縁基板６１の基板材料としてＰＥＴやＰＥＳなどの有機材料を用い、透明絶縁基板６２の基板材料としてシリコン酸化物を用いる。

ケース１〜ケース４の基板材料の組み合わせのうち、ケース３の組み合わせ、即ち透明絶縁基板６１，６２の基板材料として共にＰＥＴやＰＥＳなどの有機材料を用いるのが、当該材料が非常に軽量であることから、液晶表示装置自体の薄型化および軽量化を図る上で一番有利である。

なお、上記実施形態においては、アナログ点順次駆動方式のアクティブマトリクス型液晶表示装置に適用した場合について説明したが、これに限られるものではなく、以下に説明するいわゆる時分割駆動方式（セレクタ方式）のアクティブマトリクス型液晶表示装置にも適用可能である。

図７は、本発明が適用された時分割駆動方式のアクティブマトリクス型液晶表示装置の構成例を示す概略構成図である。

図７において、時分割駆動方式のアクティブマトリクス型液晶表示装置は、画素７１が行列状に多数配列されてなる画素部７２、画素部７２の各画素７１を行単位で順次選択する垂直ドライバ７３、行単位で選択された各画素７１に画素信号を書き込む水平ドライバ７４、時分割駆動のための時分割スイッチ部７５および垂直、水平ドライバ７３，７４や時分割スイッチ部７５をコントロールする制御系７６がＬＣＤパネル７７上に実装された構成となっている。

画素７１の各々は、ゲート電極がゲートライン７８-1〜７８-mに接続され、ソース電極が信号ライン７９-1〜７９-nに接続されたポリシリコンＴＦＴ８０と、このＴＦＴ８０のドレイン電極に画素電極が接続された液晶セル８１と、ＴＦＴ２０のドレイン電極に一方の電極が接続された補助容量８２とから構成されている。かかる構成の画素７１の各々において、液晶セル８１の対向電極は、補助容量８２の他方の電極と共にコモン線８３に接続されている。コモン線８３には、所定の直流電圧がコモン電圧ＶＣＯＭとして与えられる。

ここで、時分割駆動法について説明する。時分割駆動法とは、画素部７２の互いに隣り合う複数本の信号ラインを１単位（ブロック）として分割し、この１分割ブロック内の複数本の信号ラインに与える信号電圧を時系列で水平ドライバ７４の各出力端子から出力する一方、複数本の信号ラインを１単位として時分割スイッチ部７５を設け、この時分割スイッチ部７５によって水平ドライバ７４から出力される時系列の信号電圧を時分割でサンプリングして複数本の信号ラインに順次与える駆動方法である。

この時分割駆動を実現するために、水平ドライバ７４は、複数本の信号ラインを１単位とし、これら複数本の信号ラインに与える信号電圧を時系列で出力する構成となっている。この水平ドライバ７４の構成の一例を図８に示す。

図８から明らかなように、水平ドライバ７４は、シフトレジスタ８４、サンプリングスイッチ群８５、レベルシフタ８６、データラッチ回路８７およびＤ／Ａコンバータ８８を有し、本例では、例えば５ビットのデジタル画像データｄａｔａ１〜ｄａｔａ５や電源電圧Ｖｄｄ，Ｖｓｓをシフトレジスタ８４のシフト方向における両側から取り込む構成となっている。

上記構成の水平ドライバ７４において、シフトレジスタ８４は、水平スタートパルスＨＳＴが入力されると、この水平スタートパルスＨＳＴを水平クロックＨＣＫに同期して順次転送することによって各転送段からシフトパルスとして順次出力し、水平走査を行う。サンプリングスイッチ群８５におけるサンプリングスイッチの各々は、シフトレジスタ８４から順次出力されるシフトパルス（サンプリングパルス）に応答して、入力されるデジタル画像データｄａｔａ１〜ｄａｔａ５を順次サンプリングする。

レベルシフタ８６は、サンプリングスイッチ群８５でサンプリングされた例えば５Ｖのデジタルデータを液晶駆動電圧のデジタルデータに昇圧する。データラッチ回路８７は、レベルシフタ８６で昇圧されたデジタルデータを１Ｈ分蓄積するメモリである。Ｄ／Ａコンバータ８８は例えば基準電圧選択型の構成をとり、データラッチ回路８７から出力される１Ｈ分のデジタル画像データをアナログ画像信号に変換して出力する。

そして、水平ドライバ７４として、いわゆるカラム反転駆動方式のものが用いられる。この水平ドライバ７４は、カラム反転駆動を実現するために、各出力端子の奇数、偶数ごとに電位が反転する信号電圧を出力し、かつその信号電圧の極性を１フィールドごとに反転する。ここで、カラム反転駆動方式とは、垂直方向に隣接する画素間では同極性となり、しかもこの画素極性の状態を１フィールドごとに反転させる駆動方式である。なお、水平ドライバ７４は、１Ｈコモン（ＶＣＯＭ）反転駆動にも対応可能である。

一方、時分割スイッチ部７５は、水平ドライバ７４から出力される時系列の信号電圧を時分割でサンプリングするアナログスイッチ（トランスミッションスイッチ）によって構成されている。この時分割スイッチ部７５の具体的な構成例を図９に示す。なお、この時分割スイッチ部７５は、水平ドライバ７４の各出力に対して１個ずつ設けられるものである。また、ここでは、Ｒ（赤），Ｇ（緑），Ｂ（青）に対応して３時分割駆動を行う場合を例に採って示している。

この時分割スイッチ部７５は、ＰｃｈＭＯＳトランジスタおよびＮｃｈＭＯＳトランジスタが並列に接続されてなるＣＭＯＳ構成のアナログスイッチ７５-1，７５-2，７５-3によって構成されている。なお、本例では、アナログスイッチ７５-1，７５-2，７５-3として、ＣＭＯＳ構成のものを用いるとしたが、ＰＭＯＳあるいはＮＭＯＳ構成のものを用いることも可能である。

この時分割スイッチ部７５において、３個のアナログスイッチ７５-1，７５-2，７５-3の各入力端が共通に接続され、各出力端が３本の信号ライン７９-1，７９-2，７９-3の各一端にそれぞれ接続されている。そして、これらアナログスイッチ７５-1，７５-2，７５-3の各入力端には、水平ドライバ７４から時系列で出力される信号電位が与えられる。

また、１個のアナログスイッチにつき２本ずつ、合計６本の制御ライン８９-1〜８９-6が配線されている。そして、アナログスイッチ７５-1の２つ制御入力端（即ち、ＣＭＯＳトランジスタの各ゲート）が制御ライン８９-1，８９-2に、アナログスイッチ７５-2の２つ制御入力端が制御ライン８９-3，８９-4に、アナログスイッチ７５-3の２つ制御入力端が制御ライン８９-5，８９-6にそれぞれ接続されている。

６本の制御ライン８９-1〜８９-6に対して、３個のアナログスイッチ７５-1，７５-2，７５-3を順に選択するためのゲート選択信号Ｓ１〜Ｓ３，ＸＳ１〜ＸＳ３が、後述するタイミングコントローラ（ＴＣ）９０（図７を参照）から与えられる。ただし、ゲート選択信号ＸＳ１〜ＸＳ３は、ゲート選択信号Ｓ１〜Ｓ３の反転信号である。

ゲート選択信号Ｓ１〜Ｓ３，ＸＳ１〜ＸＳ３は、水平ドライバ７４から出力される時系列の信号電位に同期して、３個のアナログスイッチ７５-1，７５-2，７５-3を順次オンさせる。これにより、アナログスイッチ７５-1，７５-2，７５-3は、水平ドライバ７４から出力される時系列の信号電位を、１Ｈ期間に３時分割でサンプリングしつつ、対応する信号ライン７９-1，７９-2，７９-3にそれぞれ供給する。

再び図７において、垂直ドライバ７３、水平ドライバ７４および時分割スイッチ部７５を制御する制御系７６は、タイミングコントローラ（ＴＣ）９０、基準電圧発生源９１およびＤＣ-ＤＣコンバータ９２などを有し、これら回路が画素部７２と同一の基板、即ちＬＣＤパネル７７上に垂直ドライバ７３、水平ドライバ７４および時分割スイッチ部７５と共に実装された構成となっている。

この制御系７６において、タイミングコントローラ９０には、例えば、外部の電源部（図示せず）から電源電圧ＶＤＤが、外部のＣＰＵ（図示せず）からデジタル画像データｄａｔａが、外部のクロック発生器（図示せず）からクロックＣＬＫがそれぞれＴＣＰ（図示せず）を通して入力される。

なお、本例では、ＣＰＵ、画像データを格納するメモリあるいはクロック発生器をＬＣＤパネル７７の外部に設けるとしたが、それらの少なくとも１つを制御系７６の一部とし、この制御系７６を単結晶シリコンＩＣ（ＣＯＧ）化してＬＣＤパネル７７上に実装することも可能である。

また、ＣＰＵ、メモリあるいはクロック発生器以外にも、ＬＣＤ用光源制御回路やＬＣＤ（ＥＬ）表示用のグラフィックコントローラ、さらには本表示装置を後述するように例えば携帯電話機の表示部として用いる場合にはトランシーバ回路やバッテリ制御回路等の各種の制御回路について、それらの少なくとも１つを制御系７６の一部として単結晶シリコンＩＣ化し、ＬＣＤパネル７７上に実装することも可能である。

ここで、ＬＣＤ用光源制御回路は、ＬＣＤのバックライトあるいはフロントライトを制御する回路であり、携帯電話機の待機時は、光源（発光ダイオード、蛍光表示管）に電源を供給しないが、携帯電話機の入力操作時に電源を供給する機能を持っている。ＬＣＤ（ＥＬ）表示用のグラフィックコントローラは、トランシーバ回路から供給される画像データをＬＣＤ，ＥＬの画像領域で表示できるような画像フォーマットに変換する回路であり、例えば、水平１６０画素・垂直１６０画素の表示方式に変換する。

トランシーバ回路は通信用の回路であり、電磁波で到来するデジタル信号やアナログ信号を受信し、これを電気信号のデジタル信号やアナログ信号に変換して出力する。バッテリ制御回路は、使用していないときに、一定時間経過後に自動的にＣＰＵ、ＬＣＥ（ＥＬ）パネル、グラフィックコントローラのクロックを低速動作にして低消費電力化を図る。なお、携帯電話機の表示部として用いた場合は、ＣＰＵは、携帯電話で言うボタン操作時の入力情報をデジタルデータに変換する機能をも持つことになる。

タイミングコントローラ９０は、タイミング制御しつつ、垂直スタートパルスＶＳＴ、垂直クロックＶＣＫなどのクロック信号および各種のコントロール信号を垂直ドライバ７３に、水平スタートパルスＨＳＴ、水平クロックＨＣＫなどのクロック信号、各種のコントロール信号およびデジタル画像データｄａｔａを水平ドライバ７４に、先述したゲート選択信号Ｓ１〜Ｓ３，ＸＳ１〜ＸＳ３を時分割スイッチ部７５にそれぞれ供給する。

基準電圧発生源９１は、互いに電圧値の異なる複数の基準電圧を発生し、これら複数の基準電圧を水平ドライバ７４の基準電圧選択型Ｄ／Ａコンバータ８７に対してその基準電圧として与える。ＤＣ-ＤＣコンバータ９２は、低い電圧の直流電圧（低電圧)を２種類以上の高い直流電圧（高電圧）に変換して垂直ドライバ７３、水平ドライバ７４、基準電圧発生源９１などの各回路部に与える。

上記構成の時分割駆動方式のアクティブマトリクス型液晶表示装置において、垂直ドライバ７３、水平ドライバ７４を構成するトランジスタ、および時分割スイッチ部７５を構成する各アナログスイッチは、ＴＦＴ、特に画素部７２の画素トランジスタと同じポリシリコンＴＦＴにより、画素部７２と同じ透明絶縁基板上でかつ液晶層がシール部材によって封止される領域内に形成される。

一方、制御系７６のタイミングコントローラ９０、基準電圧発生源９１およびＤＣ-ＤＣコンバータ９２は、単結晶シリコンによってＩＣ化される。そして、このシリコンＩＣは、垂直ドライバ７３および水平ドライバ７４と同一平面上、即ちこれらドライバ７３，７４が形成された基板上に例えばＣＯＧ法によって形成される。

上述したように、低速駆動で特性バラツキが大きい回路部分、即ち垂直ドライバ７３、水平ドライバ７４および時分割スイッチ部７５に関してポリシリコンＴＦＴを用いて構成する一方、高速駆動する回路部分、もしくは特性バラツキが小さい回路部分、即ち制御系７６のタイミングコントローラ９０、基準電圧発生源９１よびＤＣ-ＤＣコンバータ９２に関しては単結晶シリコンでＩＣ化し、垂直ドライバ７３および水平ドライバ７４と同一基板上に配置する構成を採ることにより、先述した実施形態の場合と同様の作用効果を得ることができる。

なお、本実施形態では、タイミングコントローラ９０、基準電圧発生源９１およびＤＣ-ＤＣコンバータ９２を垂直ドライバ７２側に実装するとしたが、図１０に示すように、タイミングコントローラ９０、基準電圧発生源９１およびＤＣ-ＤＣコンバータ９２を水平ドライバ７３と一体に単結晶シリコンＩＣ（ＣＯＧ）化し、当該ＩＣ９８をＬＣＤパネル７７に実装することも可能である。

これによれば、垂直ドライバ７２の横には、タイミングコントローラ９０、基準電圧発生源９１およびＤＣ-ＤＣコンバータ９２が占有していた面積分の領域が不要になり、その占有面積分だけＬＣＤパネル７７の水平方向の額縁幅を削減できるため、水平方向の額縁を狭くしたい仕様の表示装置に適用した場合に有用なものとなる。

その際、タイミングコントローラ９０、基準電圧発生源９１およびＤＣ-ＤＣコンバータ９２以外にも、先述したように、ＣＰＵ、メモリあるいはクロック発生器、さらにはＬＣＤ用光源制御回路、ＬＣＤ（ＥＬ）表示用のグラフィックコントローラ、電話用のトランシーバ回路、バッテリ制御回路等の各種の制御回路の少なくとも一つを水平ドライバ７３と一体に単結晶シリコンＩＣ化するようにしても良いことは勿論である。

また、上記各実施形態では、電気光学効果を有する物質として液晶を用いたアクティブマトリクス型液晶表示装置に適用した場合を例に採って説明したが、エレクトロルミネセンス（ＥＬ）を用いたＥＬ表示装置などの他のアクティブマトリクス型表示装置にも同様に適用可能である。

また、本発明に係る表示装置は、パーソナルコンピュータ、ワードプロセッサ等のＯＡ機器やテレビジョン受像機などのディスプレイとして用いられる外、特に装置本体の薄型化が進められている携帯電話機やＰＤＡ(personal digital assistants)などの携帯端末の表示部として用いて好適なものである。

図１１は、本発明が適用される携帯端末、例えば携帯電話機の構成の概略を示す外観図である。

本例に係る携帯電話機は、装置筐体９３の前面側に、スピーカ部９４、表示部９５、操作部９６およびマイク部９７が上部側から順に配置された構成となっている。かかる構成の携帯電話機において、表示部９５には例えば液晶表示装置が用いられ、この液晶表示装置として先述した本発明に係る液晶表示装置が用いられる。

このように、携帯電話機などの携帯端末において、本発明に係る液晶表示装置を表示部９５として用いることにより、当該液晶表示装置は装置本体を薄型化できる構成となっていることから、携帯端末の装置本体の薄型化に大きく寄与できる利点がある。

１１，７１・画素、１２，７２・画素部、１３，７３・垂直ドライバ、１４，７４・水平ドライバ、１５，７６・制御系、１６，７７・ＬＣＤパネル、１９，８０・ポリシリコンＴＦＴ、２０，８１・液晶セル、２３，９０・タイミングコントローラ、２４，９１・基準電圧発生源、２５，９２・ＤＣ-ＤＣコンバータ

Claims (9)

1. 複数の画素が行列状に配置されてなる画素部と、
   前記画素部に対して画素信号を書き込むべく駆動する駆動系と、
   前記駆動系を制御する制御系と、
   を備え、
   前記駆動系は、基準電圧選択型のＤ／Ａコンバータを含む水平ドライバを有し、
   前記制御系は、第１の直流電圧を第２の直流電圧に変換するＤＣ−ＤＣコンバータ及び当該ＤＣ−ＤＣコンバータから前記第２の直流電圧が供給され、互いに電圧値の異なる複数の基準電圧を発生して前記Ｄ／Ａコンバータの基準電圧とする基準電圧発生源を有し、
   前記制御系は、前記水平ドライバと一体に半導体チップで構成され、
   前記半導体チップは、前記画素部が形成された基板と同一の基板上に実装されてなる
   表示装置。
2. 前記水平ドライバは、前記画素部に配線された信号ラインに対して前記半導体チップの外部接続端子を介して前記Ｄ／Ａコンバータから出力されるアナログ画像信号を供給する
   請求項１に記載の表示装置。
3. 前記駆動系は、垂直ドライバをさらに有し、
   前記垂直ドライバは、前記ＤＣ−ＤＣコンバータから前記第２の直流電圧が供給されて垂直走査を行い、
   前記水平ドライバは、前記ＤＣ−ＤＣコンバータから前記第２の直流電圧が供給され、前記基準電圧発生源から前記基準電圧が供給されて前記垂直ドライバにより選択された行に画像信号を書き込む
   請求項１または請求項２に記載の表示装置。
4. 前記制御系は、前記半導体チップ内にさらにタイミングコントローラを有し、
   前記水平ドライバは、前記タイミングコントローラにより生成された水平スタートパルスおよび水平クロック信号に基づいて動作し、
   前記垂直ドライバは、前記タイミングコントローラにより生成された垂直スタートパルスおよび垂直クロック信号に基づいて動作する
   請求項３に記載の表示装置。
5. 前記駆動系は、前記水平ドライバから前記半導体チップの外部接続端子を介して出力される時系列の画像信号電圧を時分割でサンプリングする手段を有する
   請求項１乃至請求項４のいずれか１項に記載の表示装置。
6. 前記画素部の画素トランジスタを構成するトランジスタが薄膜トランジスタであり、
   前記薄膜トランジスタがポリシリコンからなり、
   前記半導体チップが単結晶シリコンからなる
   請求項１乃至請求項５のいずれか１項に記載の表示装置。
7. 前記半導体チップがＣＯＧ法によって実装されている
   請求項１乃至請求項６のいずれか１項に記載の表示装置。
8. 前記第１の基板および前記第２の基板の少なくとも一方がシリコン酸化物または有機材料からなる
   請求項１乃至請求項７のいずれか１項に記載の表示装置。
9. 複数の画素が行列状に配置されてなる画素部と、
   前記画素部に対して画素信号を書き込むべく駆動する駆動系と、
   前記駆動系を制御する制御系と、
   を備え、
   前記駆動系は、基準電圧選択型のＤ／Ａコンバータを含む水平ドライバを有し、
   前記制御系は、第１の直流電圧を第２の直流電圧に変換するＤＣ−ＤＣコンバータ及び当該ＤＣ−ＤＣコンバータから前記第２の直流電圧が供給され、互いに電圧値の異なる複数の基準電圧を発生して前記Ｄ／Ａコンバータの基準電圧とする基準電圧発生源を有し、
   前記制御系は、前記水平ドライバと一体に半導体チップで構成され、
   前記半導体チップは、前記画素部が形成された基板と同一の基板上に実装されてなる
   表示装置を表示部として用いた
   携帯端末。

Images