JP4900332B2

JP4900332B2 - 液晶表示装置の製造方法

Info

Publication number: JP4900332B2
Application number: JP2008166964A
Authority: JP
Inventors: 隆幸加藤; 裕紀杉山; 慎一郎野村; 隆夫新谷; 聡森田; 尚佐藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2005-09-13
Filing date: 2008-06-26
Publication date: 2012-03-21
Anticipated expiration: 2026-07-04
Also published as: JP2008225514A

Description

本開示は液晶表示装置の製造方法に関し、特に画素ごとの開口率を減少させることなく補助容量電極の容量を増大させた、比較的小さな画素面積ないしは高精細化に好適な液晶表示装置の製造方法に関する。

近年、情報通信機器のみならず一般の電気機器においても液晶表示装置が多く利用されている。液晶表示装置は、表面に電極等が形成された一対のガラス等からなる基板と、この一対の基板間に形成された液晶層と、からなり、基板上の電極に電圧を印加することによって液晶分子を再配列することで光の透過率を可変し、種々の映像を表示するものである。

このような液晶表示装置は、その表面にマトリクス状に走査線及び信号線を形成し、この両配線により囲まれた領域に液晶駆動用のスイッチング素子である薄膜トランジスタ（Thin Film Transistor ：ＴＦＴ）、液晶に電圧を印加する画素電極及び信号を保持するための補助容量を形成する補助容量線が形成されたアレイ基板と、表面に赤（Ｒ）、緑（Ｇ）、青（Ｂ）等のカラーフィルタ及び共通電極等が形成されたカラーフィルタ基板とからなり、両基板間に液晶が封入された構成を備えている。

アレイ基板に形成される補助容量線は、信号線から供給される信号の電荷を一定期間保持する補助容量を形成するために設けられるものであり、補助容量はこの補助容量線とＴＦＴのドレイン電極ないしは画素電極の一部を電極とし、ＴＦＴのゲート電極を覆うゲート絶縁膜を誘電体としてコンデンサを形成することにより設けられている。なお、この補助容量線は一般的にアルミニウム、モリブデンあるいはクロムなどの遮光性導電部材から形成されている。

ところで、この補助容量は、液晶表示装置のクロストークあるいはフリッカを防止する観点から、容量を大きくする必要があるが、近年の技術革新に伴って液晶表示装置の小型化・高精細化が進展したことにより個々の画素サイズが小さくなったため、画素ごとの開口率を考慮すると補助容量を多くとるために補助容量線自体を太くすることは現実的に困難である。

上記のような問題点を解決するものとして、下記特許文献１に開示された液晶表示装置のアレイ基板７０を図９を用いて説明する。なお、図９Ａはアレイ基板の平面図、図９Ｂは図９ＡのIXB−IXB断面図である。

この液晶表示装置のアレイ基板７０は、図９Ａ及び図９Ｂに示すように、透明な絶縁基板７１上にアルミニウム、クロム、モリブデン、窒化クロム、窒化モリブデンまたはこれらの合金などの導電物質からなる走査線７２、補助容量線７３及び長方形の補助容量パターン７４が形成されている。走査線７２は薄膜トランジスタＴＦＴのゲート電極Ｇに接続されており、補助容量パターン７４は補助容量線７３に接続されている。

絶縁基板７１上には窒化ケイ素または酸化ケイ素のような絶縁物質からなる厚さ２５００〜４５００Åのゲート絶縁膜７５が走査線７２、補助容量線７３及び補助容量パターン７４を覆っている。ゲート絶縁膜７５上にはゲート電極Ｇと重なり、非晶質シリコンなどからなる半導体パターン７６が形成されている。半導体パターン７６の一部とゲート絶縁膜７５上には導電物質からなる信号線７７及び補助容量用導電パターン７８が形成されている。信号線７７は縦方向に延びており、ＴＦＴのソース電極Ｓを兼ねている。

補助容量用導電パターン７８はこのような信号線７７と同一層に島形状で形成されており、ゲート絶縁膜７５を介してその下部に位置する補助容量パターン７４と重なって補助容量を形成する。この時、補助容量用導電パターン７８は後述する画素電極７９と電気的に接続されている。

そして、このような信号線７７、補助容量用導電パターン７８及び半導体パターン７６を窒化ケイ素または酸化ケイ素のような絶縁物質からなる５００〜２０００Å厚さの保護絶縁膜８０が覆っている。保護絶縁膜８０にはドレイン電極Ｄの上部にコンタクトホール８１が形成されており、補助容量用導電パターン７８の上部に開口８２が設けられている。そして、保護絶縁膜８０上には画素電極７９が形成され、コンタクトホール８１を介して画素電極７９とドレイン電極Ｄとが電気的に接続されているとともに、開口８２を介して補助容量用導電パターン７８と画素電極７９とが接続され、結果として補助容量用導電パターン７８とドレイン電極Ｄとが画素電極７９を介して電気的に接続される。この画素電極７９はＩＴＯ（Indium Tin Oxide）またはＩＺＯ（Indium Zinc Oxide）のような透明導電物質で形成されている。

このような従来技術において、画素電極７９は、補助容量線７３及び補助容量用導電パターン７８と重なるが、補助容量線７３とは保護絶縁膜８０及びゲート絶縁膜７５を間に置いて補助容量を形成し、また、画素電極７９は補助容量用導電パターン７８に電気的に接続されているが、補助容量用導電パターン７８は補助容量パターン７４とゲート絶縁膜７５を隔てて他の補助容量を形成する。この場合、補助容量用導電パターン７８と補助容量パターン７４の間に介在しているゲート絶縁膜７５の厚さが薄いために、補助容量パターン７４が画素電極７９と重なって補助容量を形成する場合に比べて同一の重畳面積を有しても更に大きい静電容量を確保することができる。したがって、下記特許文献１に開示されている液晶表示装置においては、補助容量パターン７４及び補助容量線７３の面積を広げなくても静電容量を増加させることができるので、静電容量対比開口率を向上させることができるというものである。

しかしながら、下記特許文献１に開示された液晶表示装置のアレイ基板７０においては、静電容量（補助容量）が、補助容量用導電パターン７８と補助容量パターン７４とを電極とし、その間に設けられているゲート絶縁膜７５を誘電体としており、このゲート絶縁膜７５の厚さは薄いとされているが、それでもゲート絶縁膜７５の厚さは２５００〜４５００Åともあるため、クロストークあるいはフリッカ等の表示不良を抑制するのに十分な補助容量を確保するためには、やはり遮光性の導電物質からなる補助容量パターン７４の面積を大きくせざるを得ない。すなわち、下記特許文献１に開示された液晶表示装置のアレイ基板７０において、補助容量を大きくするにはゲート絶縁膜７５の厚さを薄くすることによっても可能であるが、ゲート絶縁膜７５の厚さそのものをより薄くするとゲート絶縁膜７５によって覆われるゲート電極Ｇ及び走査線７２と他の部材との間の電気的絶縁性を保つことが困難となる。

また、容量の大きな補助容量を得るものとして、下記特許文献２に開示された液晶表示装置９０のアレイ基板を図１０及び図１１を用いて説明する。なお、図１０は下記特許文献２に開示されているアレイ基板の数画素分の平面図であり、図１１Ａ〜図１１Ｇは図１０のアレイ基板の製造工程を順に示す部分断面図である。まず、ガラス板からなる絶縁性基板９１上にＩＴＯ（Indium Tin Oxide）からなる補助容量線９２をパターン形成する。次に、ゲート金属膜９３を形成しパターニングする（図１１Ａ）。

更に、プラズマＣＶＤ等によって、ＳｉＮ_XあるいはＳｉＯ_Xからなるゲート絶縁膜９４、活性層としての例えばａ−Ｓｉからなる非晶質半導体膜９５、更に、不純物をドープした例えばｎ⁺ａ−Ｓｉ膜からなるオーミックコンタクト用半導体膜９６を連続して形成する（図１１Ｂ）。このとき、絶縁膜の膜厚Ａは、ドレイン・ゲート、ソース・ゲート間のショートが発生しないように充分厚く、例えばＸ＝４０００Åに設定する。

次に、オーミックコンタクト用半導体膜９６と非晶質半導体膜９５とを同一のレジストでパターンにエッチングする（図１１Ｃ）。そして、補助容量線９２と、後工程で形成される画素電極９７とが重なる部分を開口パターン（図１０の破線部分）として残したレジスト（図１１には図示せず）をコートし、ゲート絶縁膜９４用のエッチャントにより、補助容量用絶縁膜として所望の膜厚Ｙ＝２０００Åにまで薄くなるようにエッチングする（図１１Ｄ）。

次に、ＩＴＯからなる画素電極９７を形成パターニングする（図１１Ｅ）。更にドレイン、及びソース用金属膜９８を形成してパターニングし（図１１Ｆ）、ＴＦＴのチャネル部に残されたオーミックコンタクト用半導体膜９６をエッチングにより除去すると液晶表示装置用アレイ基板が完成する（図１１Ｇ）。このような構成により得られたアレイ基板を液晶物質を介して共通電極基板に対向配置することにより液晶表示装置９０が得られる。

このような従来技術においては、補助容量線９２及び画素電極９７がコンデンサの電極の電極に相当し、補助容量線９２と画素電極９７との間に存在するゲート絶縁膜９４がコンデンサの誘電体に相当するが、ゲート電極９３上のゲート絶縁膜９４の厚さＸ＝４０００Åであるのに対し補助容量線９２上の絶縁膜の厚さＹ＝２０００Åとなされているから、ドレイン・ゲート、ソース・ゲート間のショートは発生し難くなっているとともに、補助容量線９２の面積を広くしなくても必要な補助容量を確保できるという効果を奏するものである。
特表２００５−５０６５７５号公報（図８、図９、段落［００６９］〜［００８５］）特許第２５８４２９０号公報（特許請求の範囲、２頁４欄３０行〜３頁５欄１７行、図１、図２）

上記特許文献１に開示されている液晶表示装置７０のアレイ基板においては、表示不良を抑制するのに十分な補助容量を確保するために、やはり大きな面積の補助容量パターンが必要であり開口率が低下し、さらに、画素内に遮光性部材としてＴＦＴと補助容量用導電パターン７８が存在するため、開口率がより小さくなってしまう。また、上記特許文献２に開示されている液晶表示装置９０のアレイ基板においては、補助容量線の表面のゲート絶縁膜の厚さのみをエッチングによって部分的に薄くすることにより、ゲート絶縁膜によって覆われるゲート電極及び走査線と他の部材との間の電気的絶縁性を保ったまま、補助容量を増大させるようにしているが、補助容量線のゲート絶縁膜の厚さを部分的に薄くして所望の厚さを得るためのエッチング量の制御が難しく、液晶表示装置毎の補助容量線のゲート絶縁膜の膜厚均一性を維持することが困難であった。

加えて、上記特許文献２に開示されている液晶表示装置９０のアレイ基板においては、ガラス板からなる絶縁性基板９１上にＩＴＯからなる補助容量線９２をパターン形成した後にゲート金属膜９３をパターン形成することによって走査線とゲート電極とを形成しているために、工数が増えてしまうために製造効率が低下すること、マスクずれ等を考慮して画素電極９７とソース用金属膜９８との間の距離を大きくとる必要が生じること及びＴＦＴの部分に画素電極を設けることができないことから開口率が小さくなってしまうため、近年の比較的小さな画素面積ないしは高精細化された液晶表示装置用の補助容量形成手段としては採用することが困難である。

本願の発明者らは、上記の問題点に鑑み、補助容量を形成するコンデンサの効率をより高くするとともに、特に工数の増加を招くことなく、かつ、開口率が大きく、比較的小さな画素面積ないしは高精細化された液晶表示装置用にも有効に使用できる補助容量形成手段について種々検討した結果、この補助容量を形成するコンデンサの一方の電極となる補助容量線と対になる電極としてＴＦＴのドレイン電極を延在させて使用するとともに、補助容量線とドレイン電極との間の距離をより短くするために、両者間に介在するゲート絶縁膜に換えてゲート絶縁膜よりも厚さが薄い絶縁層を介在させれば、特に工数の増加や開口率の低下をもたらすことなく補助容量コンデンサの容量を増大させることができることを見出し、本開示を完成するに至ったものである。

すなわち、本開示の目的は、画素ごとの開口率を低下させることなく、しかもクロストークやフリッカ等の表示不良を抑制することができる、小画素面積もしくは高精細化した画素を有する液晶表示装置の製造方法を提供することにある。

本開示の上記第１の目的を達成するため、本開示の液晶表示装置の製造方法は、透明基板上にゲート電極に連なる走査線及び補助容量線を互いに平行に複数本配設する工程と、前記透明基板上の全面を覆うようにゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の前記補助容量線上に位置する部分を薄膜化して前記補助容量線の周囲より厚みの薄い絶縁層を形成する工程と、前記ゲート絶縁膜の上方に薄膜トランジスタのドレイン電極を形成すると共にこの薄膜トランジスタの前記ドレイン電極を前記補助容量線上の前記絶縁層を被覆するように延在させて補助容量を形成する工程とを含み、前記絶縁層を形成する工程は、前記ゲート絶縁膜を複数回に分けて複数層に形成する工程と、その内の少なくとも一層を除去する工程とを含み、複層構造のゲート絶縁膜は同一材料を用いてそれぞれの層毎に基板温度を変えることによって形成する。

また、本開示は、上記液晶表示装置の製造方法において、前記絶縁層を形成する工程は、前記ゲート絶縁膜上に半導体層を形成する工程と、前記半導体層の表面にフォトレジストを塗布する工程と、ハーフトーンマスクを用い、前記補助容量線上の補助容量形成部のフォトレジストは除去し、ゲート電極に対応する位置に厚いフォトレジストを残すとともにその他の部分に薄いフォトレジストを残す工程と、エッチングにより、露出している前記補助容量形成部の半導体層を除去した後に、更に前記補助容量形成部に位置する前記ゲート絶縁膜の一部を除去して周囲のゲート絶縁膜より厚さの薄い絶縁層を形成する工程と、前記薄いフォトレジストを除去して前記ゲート電極に対応する位置にのみフォトレジストを残す工程と、露出している前記半導体層をエッチングにより除去する工程と、残りの前記フォトレジストを除去する工程を含む。

また、本開示は、上記液晶表示装置の製造方法において、前記絶縁層を形成する工程は、前記ゲート絶縁膜を複数回に分けて複数層に形成する際に最初に形成した層を除去する工程である。

また、本開示は、上記液晶表示装置の製造方法において、前記絶縁層を形成する工程は、前記ゲート絶縁膜を複数回に分けて複数層に形成した後に最後に形成した層を除去する工程である。

また、本開示は、上記液晶表示装置の製造方法において、前記基板温度は、最初のゲート絶縁膜の形成時が最も高く、更なるゲート絶縁膜の形成時に順次低くなるようにした。
また、本開示は、上記液晶表示装置の製造方法において、前記複層構造のゲート絶縁膜は同一材料を用いてそれぞれの層毎に周囲の雰囲気ガスの成分を変えることにより形成した。

また、本開示は、上記液晶表示装置の製造方法において、前記ドレイン電極を覆うように層間絶縁膜を形成する工程と、前記層間絶縁膜に前記ドレイン電極と前記補助容量線が重なる位置にコンタクトホールを形成する工程と、前記層間絶縁膜上にコンタクトホールを介して前記ドレイン電極と電気的に接続するように画素電極を形成する工程とを含む。

また、本開示は、上記液晶表示装置の製造方法において、前記画素電極の形成前又は後に、前記薄膜トランジスタ及び前記補助容量線に対応する位置、あるいは、前記画素電極に対応する位置の全面に反射板を形成する工程を含む。

本開示は上記構成を備えることにより、以下に示すような優れた効果を奏する。すなわち、本開示の液晶表示装置の製造方法によれば、補助容量線の一部の表面上に設けられた複層構造のゲート絶縁膜の一部である絶縁層を介して画素電極に接続されたドレイン電極が設けられているが、この絶縁膜の厚さは補助容量線の周囲を覆うゲート絶縁膜の厚さよりも薄くなっており、この絶縁層が補助容量の誘電体層を形成するため、補助容量を飛躍的に大きくでき、以って補助容量線の面積を大きくすることなく、クロストークやフリッカ等の表示不良を抑制することができる液晶表示装置が得られる。

すなわち、ゲート絶縁膜は本来層間の絶縁性を保つ目的で透明基板全体にわたって均一の厚さに設けられるが、特にＴＦＴの一端子となるゲート電極上ではＴＦＴの静電耐圧を維持するためにゲート絶縁膜の厚さを薄くすることは不可能である。しかしながら、本開示の液晶表示装置の製造方法のように、補助容量線の表面に複層構造のゲート絶縁膜の一部である絶縁層を薄く形成することで、特にゲート絶縁膜全体の厚さを薄くすることなく補助容量線上の絶縁膜を薄肉にできるので、他の構成に何ら悪影響を与えることなく上述した効果を奏することが可能となる。加えて単にドレイン電極を延在させることによって補助容量を形成することができるため、遮光性の補助容量を効率よく配置することができ、開口率が向上する。

また、本開示の液晶表示装置の製造方法によれば、複層構造のゲート絶縁膜の形成時に、補助容量線上の絶縁層がその複数層のうちの一層、すなわち、ゲート絶縁膜の最も表面側に形成された層、あるいは最も透明基板側に形成された層から構成されるものとすれば、例えばゲート絶縁膜の各層にエッチング特性の異なる材料を用い、不要な層のみをエッチングにより除去することで、上述の薄い絶縁層を容易に形成することができるようになる。また、この絶縁層として用いられる層をゲート絶縁膜の各層のうち最も薄い層とすれば、容易に補助容量コンデンサの容量を増大させることができるようになる。

また、本開示の液晶表示装置の製造方法によれば、補助容量線上の絶縁層の薄い部分のエッジを補助容量線のエッジよりも内側に位置させているので、補助容量を構成する上電極と走査線との間に十分な間隔を取りながら、また補助容量線のエッジ付近における補助容量を構成する上電極と下電極の静電耐圧を確保しながら、補助容量の容量を大きくすることができる。

また、本開示の液晶表示装置の製造方法によれば、走査線、信号線及び薄膜トランジスタ等の各種配線が形成された後に層間絶縁膜によってこれらの配線が覆われることとなるが、画素電極は、この層間膜の表面に設けられているため、表面が平らになる。そのため、液晶表示装置のセルギャップを均一にすることができ、表示画質の良好な液晶表示装置が得られる。更に、画素電極は、補助容量線上に設けたコンタクトホールを介してドレイン電極と電気的に導通させたので、このコンタクトホール上のセルギャップがその周囲のセルギャップとは相違しても、このセルギャップの部分は遮光性のドレイン電極によりバックライトからの光を遮光するので、表示品質に悪影響が出ることはない。

また、本開示の液晶表示装置の製造方法によれば、画素電極の薄膜トランジスタ及び補助容量線上対応する位置の表面又は背面に反射板を設ければ簡単に半透過型の液晶表示装置とすることができ、更には、画素電極の表面又は背面全域を覆うように反射板を設ければ簡単に反射型の液晶表示装置とすることができる。

以下、図面を参照して本開示の最良の実施形態を説明する。但し、以下に示す実施形態は、本開示の技術思想を具体化するための液晶表示装置及びその製造方法を例示するものであって、本開示をこの液晶表示装置及びその製造方法に特定することを意図するものではなく、特許請求の範囲に含まれるその他の実施形態のものも等しく適応し得るものである。なお、以下に示す実施例の液晶表示装置としては透過型の液晶表示装置について説明するが、本開示の液晶表示装置は透過型に限らず、半透過型あるいは反射型の液晶表示装置についても適応可能であることは明白である。

図１は本開示の実施例１に係る液晶表示装置の一画素に相当する部分を拡大し、かつ他方基板、例えばカラーフィルタ基板を透視して示した平面図であり、図２は図１の液晶表示装置のII−II線で切断した状態を示す側断面図であり、図３及び図４は図１の液晶表示装置のアレイ基板を製造する製造工程を示す断面図である。なお、図３及び図４はいずれも図１のII−II線において切断した断面の状態を示すものである。

本実施例１の液晶表示装置１０は、ガラス等からなる透明基板１１、１２上に各種配線等が形成されたアレイ基板１３及びカラーフィルタ基板１４からなる一対の基板の表面外周部をシール材（図示省略）により貼り合わせ、その内部に液晶１５を注入することにより作製される。

アレイ基板１３及びカラーフィルタ基板１４上（内面側）には種々の配線等が形成されており、そのうちアレイ基板１３には、マトリクス状に形成された複数本の走査線１６及び信号線１７と、複数本の走査線１６間に設けられ、この走査線１６と平行な複数本の補助容量線１８と、ソース電極Ｓ、ゲート電極Ｇ、ドレイン電極Ｄ、及び半導体層１９からなる薄膜トランジスタＴＦＴと、走査線１６と信号線１７とで囲まれた領域を覆う画素電極２０と、が設けられている。なお、ＴＦＴの半導体層１９としてはポリシリコン（ｐ−Ｓｉ）又はアモルファスシリコン（ａ−Ｓｉ）が通常用いられるがこれに限られずアクティブ素子であればよい。

カラーフィルタ基板１４には、アレイ基板１３の画素領域に合わせてマトリクス状に設けられたブラックマトリクス２１と、このブラックマトリクス２１により囲まれた領域に設けられる赤（Ｒ）、緑（Ｇ）、青（Ｂ）等のカラーフィルタ２２と、アレイ基板側の電極に電気的に接続されカラーフィルタを覆うように設けられた共通電極２３とが通常設けられている。ただし、本開示はこれに限定されることなく、横電界方式の場合には共通電極がない場合もあるし、白黒表示であればカラーフィルタがない場合もあるし、色補完型のカラー表示の場合には三原色ではなくもっと多種類のカラーフィルタで構成する場合もある。

そして、アレイ基板１３とカラーフィルタ基板１４、及びシール剤により囲まれた領域には基板間距離を均一にするためのスペーサ等が必要に応じて複数個配設されているとともに、液晶１５が封入されている。

次に上述の液晶表示装置のアレイ基板の製造工程を図３及び図４を参照して以下に示す。
先ず、図３Ａに示すように、透明基板１１上に所定厚のアルミニウム、モリブデン、クロムあるいはこれらの合金からなる導電物質層２４を成膜する。そして、図３Ｂに示すように、周知のフォトリソグラフィー法を用いてパターニングすることによりその一部をエッチングにより除去し、横方向に伸びる複数本の走査線１６と、これら複数本の走査線１６間に補助容量線１８とを形成する。なお、図３Ｂにおいては走査線１６から伸びるゲート電極Ｇと補助容量線１８の一部を幅広とすることにより形成された補助容量電極１８ａが示されている。また、ここで示す走査線１６及び補助容量線１８は、アルミニウムとモリブデンからなる多層構造の配線として示している。これは、アルミニウムは抵抗値が小さいという長所を持っているが、その反面、腐食しやすい、ＩＴＯとの接触抵抗が高いなどの欠点があるため、アルミニウムをモリブデンで覆った多層構造にすることでそうした欠点を改善できる。

次に前記工程によって走査線１６と補助容量線１８が形成された透明基板１１上を覆うように所定厚さの第１層目の絶縁膜２５が成膜される。この第１層目の絶縁膜２５としては窒化シリコンなどからなる透明な樹脂材が用いられ、また、この第１層目の絶縁膜２５の厚さは走査線１６及びゲート電極Ｇの絶縁性に関わるため２５００〜５５００Åの範囲とすることが好ましく、より好ましくは２８００Å以上とするとよい。そして、第１層目の絶縁膜２５が成膜されると、図３Ｄに示すように、この第１層目の絶縁膜２５の補助容量電極１８ａ上に位置する部分のみエッチングにより除去して窓部２７を形成する。

また、上記工程が完了した後、図３Ｅに示すように、透明基板１１上を覆うように第１層目の絶縁膜２５より薄肉な第２層目の絶縁層２６を成膜する。この第２層目の絶縁層２６は第１層目の絶縁膜２５及び前述のエッチングにより第１層目の絶縁膜２５が除去された補助容量電極１８ａ上に成膜されるので、走査線１６及びゲート電極Ｇは第１層目の絶縁膜２５と第２層目の絶縁層２６の両方によって被覆され、この２層膜でゲート絶縁膜を構成する。そして補助容量電極１８ａは第２層目の絶縁層２６によってのみ被覆されている。なお、この第２層目の絶縁層２６の材料としては第１層目の絶縁膜２５と同一材料、すなわち窒化シリコンからなるものであっても良く、また別の絶縁膜、例えば酸化シリコンなどでもよい。その肉厚は第１層目の絶縁膜２５よりも薄肉であって、好ましくは５００〜１５００Åとし、さらに好ましくは１０００Å前後、例えば８００〜１２００Åとする。

このような構成においては、ゲート絶縁膜と同じ手法においてゲート電極部分の厚み、即ち補助容量線の周囲の厚みよりも薄い絶縁膜を補助容量線の補助容量電極１８ａの主要部に形成するのが目的なので、第２層目の絶縁層２６を特別に形成することも考えられるが、ゲート絶縁膜を例えば２〜５層の複数層構造とし、絶縁層はそのうちの少なくとも一層で構成するのが効率的で膜質がよい。その場合膜質を変えるなどしてエッチング特性を変えて、ゲート絶縁膜の表面に形成されたうちの一層とすることもできる。最も効率的なのは、上述の如く厚膜の第１層を形成し、これを電極表面までエッチングにより除去し、その上に薄膜からなる絶縁層を形成するという、絶縁層をゲート絶縁膜の表面側に形成された一層とするのが好ましい。これにより、絶縁層は、ゲート絶縁膜を構成する複数層の内最も厚みの薄い層で構成することができ、補助容量を格段に大きくすることが出来る。

次に、図３Ｆに示すように、この第２層目の絶縁層２６上にシリコン層、例えばａ−Ｓｉを１８００Åの厚さで成膜する。そして、図３Ｇに示すように、ゲート電極Ｇを覆う部分を残してａ−Ｓｉ層をエッチングにより除去し、ＴＦＴの一部となる半導体層１９を形成する。そして同様の手法により、図４Ａに示すように、透明基板１１上に導電物質を成膜し、走査線１６に直交する方向に延びる複数本の信号線１７、この信号線１７から延設され半導体層１９に接続されるソース電極Ｓ、及び、補助容量電極１８ａ上を覆うとともに一端が半導体層１９に接続されるドレイン電極Ｄをパターニングする。これにより、透明基板１１の走査線１６と信号線１７との交差部近傍にはスイッチング素子となるＴＦＴが形成される。

さらにまた、図４Ｂに示すように、これらの各種配線を覆うように透明基板１１上に表面の安定化のための無機絶縁材料からなる保護絶縁膜２８を成膜し、続いて、図４Ｃに示すように、アレイ基板１３の表面を平坦化するための有機絶縁材料からなる層間膜２９が成膜される。なお、この層間膜２９の補助容量電極１８ａ上に位置する部分には後述する画素電極２０とドレイン電極Ｄとを電気的に接続するためのコンタクトホール３０を形成する穴が設けられているが、この穴の位置は補助容量電極１８ａ上に限らない。ただし、コンタクトホール３０が形成された部分は液晶表示装置１０としてカラーフィルタ基板１４と貼り合わせた際にその基板間距離が他の部分と異なるため、表示品質のバラつきが生じる恐れがあるので、好ましくは遮光性材料である補助容量電極１８ａ上に設けるものとする。そして、図４Ｄに示すように、層間膜２９に形成された穴から露出している無機絶縁材料からなる保護絶縁膜２８を取り除いた後、最後に、図４Ｅに示すように、走査線１６及び信号線１７によって囲まれた１画素領域ごとに例えばＩＴＯ（Indium Tin Oxide）からなる画素電極２０を形成する。このとき好ましくはその一部が走査線１６及び信号線１７上に位置し、かつ隣接する画素電極２０同士が非接続状態となるように設ける。以上の工程によりアレイ基板１３が製造される。

上述した製造方法によって形成されたアレイ基板１３の補助容量は、電極が補助容量電極１８ａと画素電極２０に接続されたドレイン電極Ｄであり、誘電体が厚さ１０００Åの第２層目の絶縁層２６であるコンデンサ構造からなる。よって、従来技術のように誘電体が２５００〜４５００Åのゲート絶縁膜よりも薄肉な絶縁膜であるので、コンデンサ容量を飛躍的に増大させることができる。また、ゲート電極Ｇ及び走査線１６は第１層目の絶縁膜２５と第２層目の絶縁層２６の積層体によって被覆されているので、その絶縁性は確保されている。

また、コンデンサ容量を増大させることで補助容量を構成する電極部分を小さくでき、画素の開口率を上げることができる。更に、ドレイン電極Ｄが補助容量を構成する電極を兼ねているため、補助容量の電極としてドレイン電極Ｄ以外に特別に電極（導電層）を設ける場合よりも画素内の遮光部分を少なくすることができ、開口率をより向上することができる。

補助容量の容量を増大させるためには、補助容量を形成する全ての部分で絶縁膜を薄くした方がよい。この実施例では第１層目の絶縁膜２５を部分的に取り除くことで補助容量部分の絶縁膜を薄くしているので、容量を大きくするためには、この第１層目の絶縁膜２５を取り除く部分を補助容量電極１８ａよりも大きくした方がよい。つまり第１層目の絶縁膜２５の窓部２７のエッジが補助容量電極１８ａのエッジの外側になるようにすればよい。ところが、ドレイン電極Ｄが補助容量の電極を兼ねる場合、補助容量は走査線１６の近くに配置される。そのため補助容量部分の外側まで絶縁膜を薄くしてしまうと、補助容量の上電極（ドレイン電極Ｄ）と走査線１６の間隔が近くなり過ぎてしまい、寄生容量などの問題が発生する。従ってドレイン電極Ｄが補助容量の上電極を兼ねる場合は、補助容量の上電極と走査線１６の間隔を広く取りながら、補助容量部分の絶縁膜を薄くする必要があり、絶縁膜の薄い部分のエッジが補助容量電極１８ａのエッジの内側に位置するようにする。また、補助容量電極１８ａ上に形成される絶縁膜は補助容量電極１８ａのエッジ付近ではその他の部分よりも薄くなりやすいため、補助容量電極１８ａのエッジ付近において補助容量電極１８ａと上電極との静電耐圧を確保するためにも、補助容量電極１８ａのエッジ付近の絶縁膜を補助容量電極１８ａの中央付近の絶縁膜よりも厚くした方がよい。この実施例では、第１層目の絶縁膜２５を取り除く部分（窓部２７）のエッジが補助容量電極１８ａの内側になるようにすることで、補助容量の上電極（ドレイン電極Ｄ）との走査線１６との間に十分な間隔を取ると共に上電極と補助容量電極との静電耐圧も確保している。

この実施例では、補助容量部分の絶縁膜を薄くする方法として、先に第１層目の絶縁膜を成膜し、その第１層目の絶縁膜の補助容量電極と対応する部分を完全に取り除き、その上から第１層目の絶縁膜よりも薄い第２層目の絶縁膜を積層している。補助容量部分の絶縁膜を薄くする方法としては、この他にも先に厚めの絶縁膜を成膜し、その絶縁膜を部分的にエッチングして薄くする方法もあるが、この実施例の方が補助容量部分の絶縁膜の厚みを制御しやすく、均一な厚さの絶縁膜を形成することができる。

以上述べたように、本開示の液晶表示装置によれば、遮光性材料からなる補助容量電極の面積を大きくすることなく補助容量コンデンサの容量を増大させることができ、しかも、画素電極２０は、その一部が走査線１６及び信号線１７上に位置し、かつ隣接する画素電極２０同士が非接続状態となるように設けるので、画素ごとの開口率を低下させることなく、クロストーク及びフリッカ等の表示不良を抑えることができる。加えて、画素電極２０は平らな層間膜２９上に設けられているので、得られる液晶表示装置１０のセルギャップを均一となし得るため、表示画質の良好な液晶表示装置１０が得られる。

なお、本開示の液晶表示装置を透過型ではなく半透過型とする場合には、画素電極のコンタクトホール３０を除く領域に形成された層間膜２９の表面に部分的に微細な凹凸を形成するとともに、この凹凸部と画素電極２０との間又は画素電極２０の表面に光反射材料からなる反射膜を成膜すればよい。半透過型の液晶表示装置においては、透過型の液晶表示装置に比べて透過部の面積が狭いため、開口部の面積を広くすることができる本開示の液晶表示装置及びその製造方法は特に有効である。また、この液晶表示装置を反射型としたい場合は、層間膜２９との間又は画素電極２０の表面の全域に反射膜を成膜すればよい。

次に、実施例２の液晶表示装置１０Ａのアレイ基板の製造工程を図５及び図６を用いて説明する。なお、実施例２の液晶表示装置１０Ａのカラーフィルタ基板を透視して表したアレイ基板の一画素に相当する部分の拡大平面図は図１に示した実施例１の液晶表示装置１０の場合と同様であり、同じく実施例２のアレイ基板における図１のII−II断面図に対応する図は図２に示した実施例１の液晶表示装置１０の場合と同様であるので、必要に応じて図１及び図２を援用して説明することとし、実施例１の液晶表示装置１０の構成と同一の部分には同一の参照符号を付与して説明する。また、図５Ａ〜図５Ｅ及び図６Ａ〜図６Ｄは実施例２の液晶表示装置１０Ａのアレイ基板を製造する製造工程を示す断面図である。なお、図５Ａ〜図５Ｅ及び図６Ａ〜図６Ｄはいずれも図１のII−II断面に対応する位置の状態を示す。

先ず、図５Ａに示すように、透明基板１１上に所定厚のアルミニウム、モリブデン、クロムあるいはこれらの合金からなる導電物質層２４を成膜する。そして、図５Ｂに示すように、周知のフォトリソグラフィー法を用いてパターニングすることによりその一部をエッチングして除去し、横方向に伸びる複数本の走査線１６、この走査線１６に連なるゲート電極Ｇ及びこれら複数本の走査線１６の間にそれぞれ補助容量線１８を形成する。なお、図５Ｂにおいては走査線１６から伸びるゲート電極Ｇと補助容量線１８の一部を幅広とすることにより形成された補助容量電極１８ａが示されている。

次に、図５Ｃに示すように、前記工程によって走査線１６と補助容量線１８が形成された透明基板１１を真空装置内で高温、例えば３５０℃に加熱し、常法に従ってプラズマＣＶＤ（Chemical Vapor Deposition）法等により表面に所定厚さ（例えば１０００Å）の窒化ケイ素からなる第１層目の絶縁膜２５を形成する。その後、表面に第１層目の絶縁膜２５を形成した透明基板１１の温度を最初の温度よりも低い温度、例えば２５０℃に下げ、同様にプラズマＣＶＤ法等により所定厚さ（例えば３０００Å）の窒化ケイ素からなる第２層目の絶縁層２６を形成する。この第１層目の絶縁膜２５及び第２層目の絶縁層２６の両者がゲート絶縁膜となる。更に、第２層目の絶縁層２６の表面全体に例えばａ−Ｓｉ層及びｎ⁺ａ−Ｓｉ層からなる半導体層１９を所定の厚さ（例えばａ−Ｓｉ層１８００Å及びｎ⁺ａ−Ｓｉ層５００Å）に形成する。

この第１層目の絶縁膜２５、第２層目の絶縁層２６及び半導体層１９は、いずれも真空装置から透明基板１１を取り出すことなしに連続的に形成することができる。なお、第１層目の絶縁膜２５と第２層目の絶縁層２６とは、それぞれの絶縁膜形成時の基板温度が相違しているため、同じ窒化ケイ素からなるものであっても膜の硬さが異なり、基板温度が高い第１層目の絶縁膜２５の方が硬くなるために緩衝フッ酸による湿式エッチングレートが低下する。なお、第１層目の絶縁膜２５の厚さは短絡を起こさない限り薄い方が好ましく、５００〜１５００Åとするとよい。また、第１層目の絶縁膜２５と第２層目の絶縁層２６の両者を合わせて厚さは、ＴＦＴのゲート電極Ｇ部分で静電気により絶縁破壊を起こさないようにするため、２５００〜５５００Åとするとよい。

ここでは絶縁膜を積層するときの基板温度を変えることでエッチングレートの異なる絶縁膜を形成したが、この他にも雰囲気ガスの成分を変えてエッチングレートの異なる絶縁膜を形成しても良い。例えば、窒化ケイ素を形成する場合、シランガスと窒素ガスを用いるが、第２層目を形成する際に第１層目を形成するときよりもシランガスの割合を増やすことで、第１層の絶縁膜の方を硬くすることができる。

その後、図５Ｄに示すように、ＴＦＴのゲート電極Ｇの表面に半導体層１９が残るように半導体層１９をドライエッチングにより除去し、次いで補助容量電極１８ａの表面の第２層目の絶縁層２６を第１層目の絶縁膜２５が露出するように緩衝フッ酸を用いた湿式エッチングないしはドライエッチングにより除去して窓部２７を形成する。この際、第１層目の絶縁膜２５のエッチング速度は第２層目の絶縁層２６のエッチング速度よりも遅いため、第１層目の絶縁膜２５は実質的にエッチングされない状態で残すことができる。

次いで、透明基板１１上にアルミニウム、モリブデン、クロムあるいはこれらの合金からなる導電物質層を成膜した後、図１及び図５Ｅに示すように、走査線１６に直交する方向に延びる複数本の信号線１７、この信号線１７から延設されて半導体層１９に接続されるソース電極Ｓ、及び、補助容量電極１８ａ上を覆うとともに一端が半導体層１９に接続されるドレイン電極Ｄをパターニングする。これにより、透明基板１１の走査線１６及び信号線１７との交差部近傍にはスイッチング素子となるＴＦＴが形成される。

更に、図６Ａに示すように、これらの各種配線を覆うように透明基板１１上に表面の安定化のための無機絶縁性材料（例えば窒化ケイ素）からなる保護絶縁膜２８を成膜し、続いて、図６Ｂに示すように、アレイ基板１３の表面を平坦化するためのポリイミド等の有機絶縁材料からなる層間膜２９を成膜したのち、図６Ｃに示すように、エッチングにより補助容量電極１８ａ上に位置する層間膜２９と保護絶縁膜２８にコンタクトホール３０を形成する。なお、このコンタクトホール３０を形成する位置は、補助容量電極１８ａ上に限らないが、コンタクトホール３０が形成された部分は液晶表示装置１０としてカラーフィルタ基板１４と貼り合わせた際にその基板間距離、すなわちセルギャップが他の部分と異なるので、表示品質のバラつきが生じる恐れがあるために、好ましくは遮光性材料である補助容量電極１８ａ上に設けた方がよい。

そして、図６Ｄに示すように、走査線１６及び信号線１７によって囲まれた１画素領域ごとに例えばＩＴＯからなる画素電極２０を形成する。このとき、光漏れを防止するために、好ましくは画素電極２０の一部が走査線１６及び信号線１７上に位置し、かつ隣接する画素電極２０同士が非接続状態となるように設ける。以上の工程によりアレイ基板１３が製造される。

上述した製造方法によって形成された実施例２の液晶表示装置１０Ａのアレイ基板１３の補助容量は、補助容量電極１８ａ及び画素電極２０に接続されたドレイン電極Ｄがコンデンサの電極に相当し、補助容量電極１８ａ及びドレイン電極Ｄとの間に配置された第１層目の絶縁膜２５がコンデンサの誘電体に相当するし、しかもこの第１層目の絶縁膜２５からなる誘電体の厚さは、従来から使用されているゲート絶縁膜の厚さ２５００〜４５００Åよりも大幅に薄い５００〜１５００Åとすることができるから、補助容量電極１８ａの面積を大きくしなくても補助容量を飛躍的に増大させることができる。また、ゲート電極Ｇ及び走査線１６は第１層目の絶縁膜２５と第２層目の絶縁層２６の積層体からなるゲート絶縁膜によって覆われているので、絶縁性は十分に確保される。

以上述べたように、実施例２の液晶表示装置によれば、遮光性材料からなる補助容量電極１８ａの面積を大きくすることなく補助容量を増大させることができるので、画素ごとの開口率を低下させることなく、クロストーク及びフリッカ等の表示不良を抑えることができる。加えて、画素電極２０は平らな層間膜２９上に設けられているので、得られる液晶表示装置１０Ａのセルギャップを均一となし得るため、表示画質の良好な液晶表示装置１０が得られる。

なお、上述の実施例２では、第１層目の絶縁膜２５と第２層目の絶縁層２６をともに窒化ケイ素からなるものとした例を示したが、両者共に酸化ケイ素で形成してもよく、更には、第１層目の絶縁膜２５及び第２層目の絶縁層２６のいずれか１方を酸化ケイ素として他方を窒化ケイ素とすることもできる。ただし、エッチングレートの速い層を最上層にもってくるのがよく、また、絶縁性の点からすると第２層目の絶縁層２６は窒化ケイ素からなるものとする方がよい。また、補助容量線をアルミニウムで形成し、その表面を陽極酸化して酸化アルミニウムとし、その膜を補助容量部分の絶縁層とすることもできる。

次に、実施例３の液晶表示装置１０Ｂのアレイ基板の製造工程を図７及び図８を用いて説明する。なお、実施例３の液晶表示装置１０Ｂのカラーフィルタ基板を透視して表したアレイ基板の一画素に相当する部分の拡大平面図は図１に示した実施例１の液晶表示装置１０の場合と同様であり、同じく実施例３のアレイ基板における図１のII−II断面図に対応する図は図２に示した実施例１の液晶表示装置１０の場合と同様であるので、必要に応じて図１及び図２を援用して説明することとし、実施例１の液晶表示装置１０の構成と同一の部分には同一の参照符号を付与して説明する。また、図７Ａ〜図７Ｆ及び図８Ａ〜図８Ｅは実施例３の液晶表示装置１０Ｂのアレイ基板を製造する製造工程を示す断面図である。なお、図７Ａ〜図７Ｆ及び図８Ａ〜図８Ｅはいずれも図１のII−II断面に対応する位置の状態を示す。

先ず、図７Ａに示すように、透明基板１１上に所定厚のアルミニウム、モリブデン、クロムあるいはこれらの合金からなる導電物質層２４を成膜する。そして、図７Ｂに示すように、周知のフォトリソグラフィー法を用いてパターニングすることによりその一部をエッチングして除去し、横方向に伸びる複数本の走査線１６、この走査線１６に連なるゲート電極Ｇ及びこれら複数本の走査線１６の間にそれぞれ補助容量線１８を形成する。なお、図７Ｂにおいては走査線１６から伸びるゲート電極Ｇと補助容量線１８の一部を幅広とすることにより形成された補助容量電極１８ａが示されている。また、ここで示す走査線１６及び補助容量線１８は、画素電極との接合コンタクトを取るために、アルミニウムとモリブデンからなる複層構造となっている。

次に、図７Ｃに示すように、前記工程によって走査線１６と補助容量線１８が形成された透明基板１１の表面に、常法に従ってプラズマＣＶＤ（Chemical Vapor Deposition）法等により表面に所定厚さ（例えば４０００Å）の窒化ケイ素からなる絶縁膜２５'を形成し、更に、絶縁膜２５'の表面全体に例えばａ−Ｓｉ層及びｎ⁺ａ−Ｓｉ層からなる半導体層１９を所定の厚さ（例えばａ−Ｓｉ層１８００Å及びｎ⁺ａ−Ｓｉ層５００Å）に形成する。

この絶縁膜２５'及び半導体層１９は、いずれも真空装置から透明基板１１を取り出すことなしに連続的に形成することができる。なお、絶縁膜２５'の厚さはＴＦＴのゲート電極Ｇ部分で静電気により絶縁破壊を起こさないようにするため、２５００〜５５００Åとするとよい。

その後、図７Ｄに示すように、透明基板１１の表面全体にポジ型のフォトレジスト３１を均一な厚さになるように設け、このフォトレジスト３１をハーフトーンマスク３２を用いて露光する。このハーフトーンマスク３２は、ＴＦＴのゲート電極Ｇに対応する部分３３は完全遮光性、補助容量電極１８ａに対応する部分３４は透光性、その他の部分３５は半透過性となされている。したがって、フォトレジスト３１を露光後に現像すると、図７Ｅに示すように、ゲート電極Ｇの表面には厚いフォトレジスト３１₁が残り、補助容量電極１８ａの表面にはフォトレジストは存在せずに半導体層１９が露出し、残りの部分にはゲート電極Ｇの表面のフォトレジスト３１₁よりも厚さが薄いフォトレジスト３１₂が残る。

この状態で、図７Ｆに示すように、補助容量電極１８ａの表面上の半導体層１９をドライエッチングにより除去して絶縁膜２５'を露出させ、補助容量電極１８ａの表面に露出している絶縁膜２５'の一部を緩衝フッ酸により湿式エッチングないしはドライエッチングし、所定厚さ（例えば１０００Å）の絶縁層２６'が残るようにする。次いで、図８Ａに示したように、薄いフォトレジスト層３１₂をアッシングにより除去して半導体層１９を露出させる。この際、ゲート電極Ｇ上に位置していた厚いフォトレジスト層３１₁は、その一部がアッシングされるために、厚さは薄くなるがそのまま半導体層１９を被覆したまま残る。その後、図８Ｂに示したように、ドライエッチングにより露出した半導体層１９を除去する。

その後、ゲート電極Ｇ上に位置していた厚いフォトレジスト層３１₁をアッシングにより除去し、透明基板１１上にアルミニウム、モリブデン、クロムあるいはこれらの合金からなる導電物質層を成膜した後、図１及び図８Ｃに示すように、走査線１６に直交する方向に延びる複数本の信号線１７、この信号線１７から延設されて半導体層１９に接続されるソース電極Ｓ、及び、補助容量電極１８ａ上を覆うとともに一端が半導体層１９に接続されるドレイン電極Ｄをパターニングする。これにより、透明基板１１の走査線１６及び信号線１７との交差部近傍にはスイッチング素子となるＴＦＴが形成される。更に、これらの各種配線を覆うように透明基板１１上に表面の安定化のための無機絶縁性材料（例えば窒化ケイ素）からなる保護絶縁膜２８を成膜し、続いて、アレイ基板１３の表面を平坦化するためのポリイミド等の有機絶縁材料からなる層間膜２９を成膜する。

そして、図８Ｄに示すように、エッチングにより補助容量電極１８ａ上に位置する層間膜２９と保護絶縁膜２８にコンタクトホール３０を形成する。なお、このコンタクトホール３０を形成する位置は、補助容量電極１８ａ上に限らないが、コンタクトホール３０が形成された部分は液晶表示装置１０としてカラーフィルタ基板１４と貼り合わせた際にその基板間距離、すなわちセルギャップが他の部分と異なるので、表示品質のバラつきが生じる恐れがあるために、好ましくは遮光性材料である補助容量電極１８ａ上に設けた方がよい。

そして、図８Ｅに示すように、走査線１６及び信号線１７によって囲まれた１画素領域ごとに例えばＩＴＯないしはＩＺＯ等からなる画素電極２０を形成する。このとき、光漏れを防止するために、好ましくは画素電極２０の一部が走査線１６及び信号線１７上に位置し、かつ隣接する画素電極２０同士が非接続状態となるように設ける。以上の工程により実施例３の液晶表示装置１０Ｂのアレイ基板１３が製造される。

上述した実施例３の製造方法によって形成されたアレイ基板１３の補助容量は、補助容量電極１８ａ及び画素電極２０に接続されたドレイン電極Ｄがコンデンサの電極に相当し、補助容量電極１８ａ及びドレイン電極Ｄとの間に配置された絶縁層２６'がコンデンサの誘電体に相当し、しかもこの絶縁層２６'からなる誘電体の厚さは、従来から使用されているゲート絶縁膜の厚さ２５００〜４５００Åよりも大幅に薄い５００〜１５００Åとすることができるから、補助容量電極１８ａの面積を大きくしなくても補助容量を飛躍的に増大させることができる。また、ゲート電極Ｇ及び走査線１６は絶縁層２６'よりも厚さが厚い絶縁膜２５'からなるゲート絶縁膜によって覆われているので、絶縁性は十分に確保される。

なお、上述の実施例３では、絶縁膜２５'として単一の窒化ケイ素層からなるものを示したが、このような場合には、絶縁膜２５'は均質となるため、絶縁膜２５'を緩衝フッ酸により湿式エッチングして厚さの薄い絶縁層２６'を形成する際にはエッチング時間で厳密に管理する必要がある。しかしながら、この絶縁膜２５'をエッチング速度が異なる材料からなる複層構造とすれば、エッチング条件をより柔軟とすることができ、製造が容易となる。例えば、最初に透明基板１１の温度を高くして硬質な窒化ケイ素膜を設けた後、透明基板１１の温度を低くして軟質な窒化ケイ素膜を積層するようにすれば、軟質な窒化ケイ素膜は緩衝フッ酸によりエッチング速度が速いため、多少のエッチング時間の誤差があっても下層の硬質な窒化ケイ素膜はほとんどエッチングされないため、正確な厚さの絶縁層２６'を得ることができる。

さらに、絶縁膜２５'は、酸化ケイ素の単一層からなるものとすることができ、更には窒化ケイ素層と酸化ケイ素層の複層構造からなるものとすることもできる。ただし、絶縁性の点からすると最上層は窒化ケイ素膜からなるものとする方がよい。

なお、上述の実施例３では、絶縁膜２５'と絶縁層２６'をともに窒化ケイ素からなるものとした例を示したが、両者共に酸化ケイ素などで形成することができ、更には、第１の絶縁膜及び第２の絶縁層のいずれか１方を酸化ケイ素として他方を窒化ケイ素とすることもできる。

以上述べたように、実施例３の液晶表示装置１０Ｂによれば、補助容量電極１８ａの面積を大きくすることなく補助容量を増大させることができるので、画素ごとの開口率を低下させることなく、クロストーク及びフリッカ等の表示不良を抑えることができる。また、実施例３の液晶表示装置１０Ｂの製造方法によれば、ゲート絶縁膜及び半導体層を順次連続的に成膜したために、ゲート絶縁膜の成膜及びエッチング工程を行った後に半導体層の成膜を行う従来例の方法と比較すれば、基板の周囲を常圧状態から真空状態に保持する工程を１回少なくすることができるとともに、ハーフトーンマスクにより補助容量線の周囲に残したフォトレジスト層をマスクとしてエッチングにより補助容量線の表面に位置する半導体層の除去を行うことができ、しかも、ゲート絶縁膜のエッチング工程で生じるコンタミネーションの影響を受け難くなるためにＴＦＴの特性が悪化することが少なくなる。加えて、実施例３の液晶表示装置１０Ｂの製造方法によれば、補助容量線の表面の半導体層をエッチングした後、残ったフォトレジスト層及び半導体層をそのままマスクとしてエッチングにより絶縁層の形成を行うことができるので、絶縁層形成後に半導体層のエッチング工程が増えるとはいえ、特に絶縁層形成時にフォトリソグラフィー工程を設ける必要がなくなる。

実施例１に係る液晶表示装置の一画素に相当する部分を拡大し、カラーフィルタ基板を透視して示した平面図である。図１の液晶表示装置のII−II線で切断した状態を示す側断面図である。図３Ａ〜図３Ｇは図１のアレイ基板を製造する製造工程を示す断面図である。図４Ａ〜図４Ｅは図３Ｇに引き続く図１のアレイ基板を製造する製造工程を示す断面図である。図５Ａ〜図５Ｅは実施例２のアレイ基板を製造する製造工程を示す断面図である。図６Ａ〜図６Ｄは図５Ｅに引き続く実施例２のアレイ基板を製造する製造工程を示す断面図である。図７Ａ〜図７Ｆは実施例３のアレイ基板を製造する製造工程を示す断面図である。図８Ａ〜図８Ｅは図７Ｆに引き続く実施例３のアレイ基板を製造する製造工程を示す断面図である。図９Ａは第１の従来例のアレイ基板の平面図、図９Ｂは図９ＡのIXB−IXB断面図である。図１０は第２の従来例のアレイ基板の数画素分の平面図である。図１１Ａ〜図１１Ｇは図１０のアレイ基板の製造工程を順に示す部分断面図である。

１０，１０Ａ，１０Ｂ…液晶表示装置、１１，１２…透明基板、１３…アレイ基板、１４…カラーフィルタ基板、１５…液晶、１６…走査線、１７…信号線、１８…補助容量線、１８ａ…補助容量電極、１９…半導体層、２０…画素電極、２１…ブラックマトリクス、２２…カラーフィルタ、２３…共通電極、２４…導電物質層、２５…第１層目の絶縁膜、２５'…絶縁膜、２６…第２層目の絶縁層、２６'…絶縁層、２７…窓部、２８…保護絶縁膜、２９…層間膜、３０…コンタクトホール。

Claims

透明基板上にゲート電極に連なる走査線及び補助容量線を互いに平行に複数本配設する工程と、
前記透明基板上の全面を覆うようにゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の前記補助容量線上に位置する部分を薄膜化して前記補助容量線の周囲より厚みの薄い絶縁層を形成する工程と、
前記ゲート絶縁膜の上方に薄膜トランジスタのドレイン電極を形成すると共にこの薄膜トランジスタの前記ドレイン電極を前記補助容量線上の前記絶縁層を被覆するように延在させて補助容量を形成する工程とを含み、
前記絶縁層を形成する工程は、前記ゲート絶縁膜を複数回に分けて複数層に形成する工程と、その内の少なくとも一層を除去する工程とを含み、
複層構造のゲート絶縁膜は同一材料を用いてそれぞれの層毎に基板温度を変えることによって形成した液晶表示装置の製造方法。
前記絶縁層を形成する工程は、
前記ゲート絶縁膜上に半導体層を形成する工程と、
前記半導体層の表面にフォトレジストを塗布する工程と、
ハーフトーンマスクを用い、前記補助容量線上の補助容量形成部のフォトレジストは除去し、ゲート電極に対応する位置に厚いフォトレジストを残すとともにその他の部分に薄いフォトレジストを残す工程と、
エッチングにより、露出している前記補助容量形成部の半導体層を除去した後に、更に前記補助容量形成部に位置する前記ゲート絶縁膜の一部を除去して周囲のゲート絶縁膜より厚さの薄い絶縁層を形成する工程と、
前記薄いフォトレジストを除去して前記ゲート電極に対応する位置にのみフォトレジストを残す工程と、
露出している前記半導体層をエッチングにより除去する工程と、
残りの前記フォトレジストを除去する工程を含む請求項１に記載の液晶表示装置の製造方法。
前記絶縁層を形成する工程は、前記ゲート絶縁膜を複数回に分けて複数層に形成する際に最初に形成した層を除去する工程である請求項１に記載の液晶表示装置の製造方法。
前記絶縁層を形成する工程は、前記ゲート絶縁膜を複数回に分けて複数層に形成した後に最後に形成した層を除去する工程である請求項１に記載の液晶表示装置の製造方法。
前記基板温度は、最初のゲート絶縁膜の形成時が最も高く、更なるゲート絶縁膜の形成時に順次低くなるようにした請求項１に記載の液晶表示装置の製造方法。
前記複層構造のゲート絶縁膜は同一材料を用いてそれぞれの層毎に周囲の雰囲気ガスの成分を変えることにより形成した請求項１に記載の液晶表示装置の製造方法。
前記ドレイン電極を覆うように層間絶縁膜を形成する工程と、
前記層間絶縁膜に前記ドレイン電極と前記補助容量線が重なる位置にコンタクトホールを形成する工程と、
前記層間絶縁膜上にコンタクトホールを介して前記ドレイン電極と電気的に接続するように画素電極を形成する工程とを含む請求項１に記載の液晶表示装置の製造方法。
前記画素電極の形成前又は後に、前記薄膜トランジスタ及び前記補助容量線に対応する位置、あるいは、前記画素電極に対応する位置の全面に反射板を形成する工程を含む請求項７に記載の液晶表示装置の製造方法。