JP4332263B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP4332263B2 JP4332263B2 JP24236099A JP24236099A JP4332263B2 JP 4332263 B2 JP4332263 B2 JP 4332263B2 JP 24236099 A JP24236099 A JP 24236099A JP 24236099 A JP24236099 A JP 24236099A JP 4332263 B2 JP4332263 B2 JP 4332263B2
- Authority
- JP
- Japan
- Prior art keywords
- gate insulating
- insulating film
- film
- electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6739—Conductor-insulator-semiconductor electrodes
Landscapes
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタとその製造方法および液晶表示装置ならびに薄膜成膜装置に関し、特に、逆スタガ型の薄膜トランジスタにおけるゲート絶縁膜の構造に関するものである。
【０００２】
【従来の技術】
図１４は、従来一般の薄膜トランジスタ（Thin Film Transistor, 以下、ＴＦＴと記す）型液晶表示装置において、逆スタガ型のＴＦＴ、ゲート配線、ソース配線等を備えたＴＦＴアレイ基板の一構造例を示すものである。このＴＦＴアレイ基板では、図１４に示すように、透明基板上に、ゲート配線５０とソース配線５１がマトリクス状に配設されている。そして、ゲート配線５０とソース配線５１とで囲まれた領域が一つの画素５２となり、各画素５２毎にＴＦＴ５３が設けられている。図１５はこのＴＦＴの構成を示す断面図である。
【０００３】
このＴＦＴ５３は、図１５に示すように、透明基板５４上にゲート配線５０から引き出されたゲート電極５５が設けられ、ゲート電極５５を覆うようにゲート絶縁膜５６が設けられている。ゲート電極５５上方のゲート絶縁膜５６上にアモルファスシリコン（ａ−Ｓｉ）からなる半導体能動膜５７が設けられ、リン等のｎ型不純物を含むアモルファスシリコン（ａ−Ｓｉ：ｎ+ ）からなるオーミックコンタクト層５８を介して半導体能動膜５７上からゲート絶縁膜５６上にわたってソース配線５１から引き出されたソース電極５９およびドレイン電極６０が設けられている。そして、これらソース電極５９、ドレイン電極６０、ゲート電極５５等で構成されるＴＦＴ５３を覆うパッシベーション膜６１が設けられ、ドレイン電極６０上のパッシベーション膜６１にコンタクトホール６２が形成されている。さらに、このコンタクトホール６２を通じてドレイン電極６０と電気的に接続されるインジウム錫酸化物（Indium Tin Oxide，以下、ＩＴＯと記す）等の透明性導電膜からなる画素電極６３が設けられている。
【０００４】
【発明が解決しようとする課題】
ところで、上記ＴＦＴの構成要素のうち、ゲート電極と半導体能動膜との間に挟まれるゲート絶縁膜は、ＴＦＴの電気的特性および信頼性を支配する最も重要な要素である。また、表示欠陥の有無を決める要因ともなる。半導体能動膜材料としてアモルファスシリコンを用いたアモルファスシリコンＴＦＴの場合、２層のゲート絶縁膜を異なる材料、異なる方法で積層した２層ゲート絶縁膜構造を採用して、欠陥に強い冗長構造とすることもある。例えば、ゲート電極のタンタル（Ｔａ）を陽極酸化して形成した緻密なＴａ2Ｏ5と、プラズマＣＶＤにより堆積したＳｉ3Ｎ4を積層する場合等がその一例である。
【０００５】
ＴＦＴの電気的特性に関しては、一般的に求められるゲート絶縁膜の性能として、絶縁耐圧や半導体能動膜中のキャリアの移動度がある。絶縁耐圧はもともとゲート絶縁膜自身の問題であるが、半導体能動膜中のキャリアの移動度についてもゲート絶縁膜と半導体能動膜との間の界面特性が影響を及ぼす。
絶縁耐圧とは、ゲート電極と半導体能動膜との間の印加電圧を増加させた際にゲート絶縁膜が絶縁破壊に耐え得る最大の電圧のことであり、絶縁耐圧が所望の設計値よりも低い場合にはゲート絶縁膜が破壊しやすくなり、ＴＦＴの動作不良を引き起こし、ひいては表示不良が生じることになる。
【０００６】
また、移動度とは、ＴＦＴ中のキャリアの動き易さを示す指数のことであり、この値が大きい程そのＴＦＴの駆動能力が大きく、高速に動作することを表す。半導体の結晶の乱れや不純物の存在によりキャリアの走行が阻害されると移動度は低下する。例えばシリコン中の電子の場合、単結晶では約１０００cm2/V・sec の移動度があるが、多結晶シリコンでは結晶の乱れにより１０〜１００cm2/V・sec 程度に低下し、アモルファスシリコンではさらに０．３〜１cm2/V・sec 程度にまで低下する。このように、アモルファスシリコンを用いた場合にはただでさえ移動度が低下するため、少しでも高い移動度を得たいという要求があった。
【０００７】
このように、電気的特性および信頼性の良好なＴＦＴを得る上で絶縁耐圧とキャリア移動度は重要な要因でありながら、従来一般に用いられていたゲート絶縁膜の材料の中には、上記絶縁耐圧とキャリア移動度の双方ともに満足するものはなかった。また、上述したＴａ2Ｏ5とＳｉ3Ｎ4の積層構造の例のように、ゲート絶縁膜に所望の性能を持たせるために異なる２種類の膜を組み合わせることは従来から考えられていたが、その場合、ゲート絶縁膜の形成工程が複雑になり、ＴＦＴアレイ基板の生産性が悪くなる等の問題を抱えていた。
【０００８】
本発明は、上記の課題を解決するためになされたものであって、絶縁耐圧が良好であると同時に、隣接する半導体能動膜の所望のキャリア移動度を確保し得るゲート絶縁膜を有するＴＦＴとその製造方法、および電気的特性と歩留まりの面で優れた液晶表示装置、ならびに前記ＴＦＴの製造方法に用いることができる薄膜成膜装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、本発明のＴＦＴは、基板上に２層の絶縁膜からなるゲート絶縁膜を挟んでゲート電極と半導体能動膜とが設けられるとともに、前記ゲート絶縁膜が、前記ゲート電極側に設けられゲート電極と半導体能動膜との間の耐圧を向上させる第１のゲート絶縁膜と、前記半導体能動膜側に設けられ半導体能動膜との間の界面特性を向上させる第２のゲート絶縁膜とからなることを特徴とするものである。
すなわち、本発明のＴＦＴにおいては、ゲート電極と半導体能動膜との間の耐圧を向上させる機能と、半導体能動膜との間の界面特性を向上させる機能をそれぞれ有する材料からなる２層の絶縁膜を積層してゲート絶縁膜を形成することにより、所望の絶縁耐圧を持ち、かつ半導体能動膜を所望のキャリア移動度とするゲート絶縁膜を実現しようというものである。なお、本発明において、「半導体能動膜との間の界面特性を向上させる」とは、結果として半導体能動膜中のキャリアの移動度を向上させるという意味である。
【００１０】
上記第１のゲート絶縁膜および第２のゲート絶縁膜の材料の具体的な例の一つとして、第１のゲート絶縁膜および第２のゲート絶縁膜がともに窒化ケイ素膜であり、第１のゲート絶縁膜の光学的バンドギャップの値が３．０ないし４．５ｅＶの範囲にあるとともに、第２のゲート絶縁膜の光学的バンドギャップの値が５．０ないし５．３ｅＶの範囲にあるものを用いることができる。
従来、異なる２つの機能を持つ絶縁膜と言えば、異なる２種類の材料で２層の膜を形成するのが通常であったが、本発明者は、同種の窒化ケイ素膜であってもその膜の光学的バンドギャップの値が異なると膜の特性が異なることを見い出し、本発明に適用した。光学的バンドギャップの具体的な数値とゲート絶縁膜の特性との関係については実施例の項で後述する。
【００１１】
上記のような特徴を持つゲート絶縁膜の形成工程を含む本発明のＴＦＴの製造方法は、成膜チャンバー内に設置した高周波電極とこれと対峙させたサセプタ電極とを備えたプラズマＣＶＤ装置を用い、シランガスとアンモニアガスとの混合ガスを前記高周波電極と前記サセプタ電極との間に形成される所望の高周波電界によってプラズマ化して前記第１のゲート絶縁膜を基板上のゲート電極の上に形成し、前記混合ガスと同一の組成の混合ガスを前記高周波電界より大きい高周波電界によってプラズマ化して第２のゲート絶縁膜を第１のゲート絶縁膜上に形成し、ついで、第２のゲート絶縁膜上に半導体能動膜を形成することを特徴とするものである。
【００１２】
この方法を用いる場合、プラズマＣＶＤ装置における上記高周波電極とサセプタ電極の各々に印加する高周波電力のシーケンスとしては、以下の組み合わせを採用することができる。なお、高周波電極に印加する電力を励起電力、サセプタ電極に印加する電力を基板バイアス電力、という。
▲１▼ 基板バイアス電力を第１のゲート絶縁膜形成時、第２のゲート絶縁膜形成時ともに無印加状態とし、励起電力を第１のゲート絶縁膜形成時よりも第２のゲート絶縁膜形成時に大きくする、
▲２▼ 基板バイアス電力を第１のゲート絶縁膜形成時、第２のゲート絶縁膜形成時ともに同一とし、励起電力を第１のゲート絶縁膜形成時よりも第２のゲート絶縁膜形成時に大きくする、
▲３▼ 基板バイアス電力を第１のゲート絶縁膜形成時よりも第２のゲート絶縁膜形成時に大きくし、励起電力を第１のゲート絶縁膜形成時、第２のゲート絶縁膜形成時ともに同一とする、
▲４▼ 基板バイアス電力を第１のゲート絶縁膜形成時よりも第２のゲート絶縁膜形成時に大きくし、励起電力を第１のゲート絶縁膜形成時よりも第２のゲート絶縁膜形成時に大きくする。
上記のうち、基板バイアス電力および励起電力をともに印加する場合には、２周波励起プラズマＣＶＤ装置を用いる必要がある。
【００１３】
もしくは、第２のゲート絶縁膜形成時に、第１のゲート絶縁膜形成時と同一組成の混合ガスと第１のゲート絶縁膜形成時の高周波電界より大きい高周波電界とを用いる方法に代えて、上記と同一の方法で第１のゲート絶縁膜を形成した後、第１のゲート絶縁膜形成時の混合ガスに比較してシランガスに対するアンモニアガスの混合割合が大きい混合ガスを第１のゲート絶縁膜形成時の高周波電界と同一の高周波電界によってプラズマ化して第２のゲート絶縁膜を第１のゲート絶縁膜上に形成し、ついで、第２のゲート絶縁膜上に半導体能動膜を形成するようにしてもよい。
このように、混合ガスの組成を切り替える方法を採る場合も、プラズマＣＶＤ装置における上記高周波電極とサセプタ電極の各々に印加する高周波電力のシーケンスとしては、上記の場合と同様、▲１▼〜▲４▼の４種類の方法を採用することができる。
【００１４】
上記のいずれの方法においても、第１のゲート絶縁膜、第２のゲート絶縁膜をともに窒化ケイ素膜で形成し、第１のゲート絶縁膜形成工程から第２のゲート絶縁膜形成工程に移行する際に高周波電力の切り替え、あるいは混合ガスの組成の切り替えのみによって、異なる特性を持つ２層のゲート絶縁膜を連続的かつ容易に形成することができる。したがって、従来の技術の項で述べたＴａ2Ｏ5とＳｉ3Ｎ4の積層構造の例のように、ゲート絶縁膜形成工程が複雑になることがなく、１層のゲート絶縁膜を形成する場合に比べて生産性をそれ程低下させることなくＴＦＴアレイ基板を製造することが可能になる。
【００１５】
本発明の液晶表示装置は、対向配置された一対の基板の間に液晶が挟持され、前記一対の基板の一方が上記ＴＦＴを有することを特徴とする。
本発明の液晶表示装置においては、ゲート電極と半導体能動膜との間の絶縁耐圧が高く、半導体能動膜中のキャリア移動度が大きいＴＦＴを有するＴＦＴアレイ基板を用いるため、高い応答速度を持ち、歩留まりや信頼性の面でも優れた液晶表示装置を実現することができる。
【００１６】
本発明の薄膜成膜装置は、成膜チャンバー内に設置した高周波電極に対峙して設けられ基板を載置するサセプタ電極と、前記成膜チャンバー内が所望の圧力となるよう排気しながら前記成膜チャンバー内に反応ガスを供給するとともに、該反応ガスを前記高周波電極と前記サセプタ電極との間に形成される第１の高周波電界によってプラズマ化して前記基板上に第１の被膜を形成する工程と、前記高周波電極と前記サセプタ電極との間のプラズマを維持しながら前記反応ガスを前記第１の高周波電界より大きな第２の高周波電界によってプラズマ化して前記第１の被膜の表面に第２の被膜を形成する工程とを順次行わせる制御部とを有することを特徴とするものである。
【００１７】
前記第１の高周波電界より前記第２の高周波電界を大きくする手段としては、前記高周波電極に所望のプラズマ励起電力を印加するとともに、前記第１の被膜を形成する際に前記サセプタ電極に印加する第１の基板バイアス電力より、前記第２の被膜を形成する際に前記サセプタ電極に印加する第２の基板バイアス電力の方を大きくすればよい。もしくは、前記第１の被膜を形成する際に前記高周波電極に印加する第１のプラズマ励起電力より、前記第２の被膜を形成する際に前記高周波電極に印加する第２のプラズマ励起電力の方を大きくしてもよい。
【００１８】
本発明の他の薄膜成膜装置は、成膜チャンバー内に設置した高周波電極に対峙して設けられ基板を載置するサセプタ電極と、前記成膜チャンバー内が所望の圧力となるよう排気しながら前記成膜チャンバー内にシランガスとアンモニアガスとが第１の混合割合で混合された第１の混合ガスを供給する工程と、該第１の混合ガスを前記高周波電極と前記サセプタ電極との間に形成される高周波電界によってプラズマ化して前記基板上に第１の窒化珪素被膜を形成する工程と、前記高周波電極と前記サセプタ電極との間のプラズマを維持しながら前記第１の混合割合よりアンモニアガスの割合が大きな第２の混合割合でシランガスとアンモニアガスとが混合された第２の混合ガスを前記成膜チャンバー内に供給するとともに、前記第２の混合ガスをプラズマ化して前記第１の窒化珪素被膜の表面に第２の窒化珪素被膜を形成する工程とを順次行わせる制御部を有することを特徴とするものである。
【００１９】
本発明の薄膜成膜装置によれば、上記のように特性が異なる２層の被膜を１台の装置内で連続的に形成することが可能になる。
【００２０】
【発明の実施の形態】
以下、本発明の一実施の形態を図１ないし図９を参照して説明する。
図１は本実施の形態のＴＦＴの構成を示す断面図であり、逆スタガ型のＴＦＴ構造の一例を示すものである。
【００２１】
このＴＦＴ１は、図１に示すように、透明基板２上にアルミニウム等の金属からなるゲート電極３が設けられ、ゲート電極３を覆うように２層の絶縁膜からなるゲート絶縁膜４が設けられている。ゲート絶縁膜４をなす第１のゲート絶縁膜５、第２のゲート絶縁膜６はともに窒化ケイ素（ＳｉＮx ）膜であり、第１のゲート絶縁膜５の光学的バンドギャップの値が３．０ないし４．５ｅＶの範囲にあり、第２のゲート絶縁膜６の光学的バンドギャップの値が５．０ないし５．３ｅＶの範囲にある。
【００２２】
ゲート電極３上方のゲート絶縁膜４上にアモルファスシリコン（ａ−Ｓｉ）からなる半導体能動膜７が設けられ、リン等のｎ型不純物を含むアモルファスシリコン（ａ−Ｓｉ：ｎ+ ）からなるオーミックコンタクト層８を介して半導体能動膜７上からゲート絶縁膜４上にわたってアルミニウム等の金属からなるソース電極９およびドレイン電極１０が設けられている。そして、これらソース電極９、ドレイン電極１０、ゲート電極３等で構成されるＴＦＴ１を覆うパッシベーション膜１１が設けられ、ドレイン電極１０上のパッシベーション膜１１にコンタクトホール１２が形成されている。さらに、このコンタクトホール１２を通じてドレイン電極１０と電気的に接続されるＩＴＯ等の透明性導電膜からなる画素電極１３が設けられている。
【００２３】
次に、このＴＦＴ１を有するＴＦＴアレイ基板を製造する手順を図２を用いて説明する。
まず、図２（Ａ）に示すように、透明基板２上に導電膜を成膜し、これをパターニングしてゲート電極３およびゲート配線（図示せず）を形成する。次に、図２（Ｂ）に示すように、ゲート電極３を覆う２層のＳｉＮx 膜からなるゲート絶縁膜４を形成した後、ａ−Ｓｉ膜１４、ａ−Ｓｉ：ｎ+ 膜１５を順次成膜し、一つのフォトマスクを用いてこれらａ−Ｓｉ膜１４、ａ−Ｓｉ：ｎ+ 膜１５を一括してパターニングすることによりゲート電極３上にゲート絶縁膜４を介してアイランド部１６を形成する。
【００２４】
ここで、２層のＳｉＮx 膜からなるゲート絶縁膜４を成膜する際に使用する薄膜成膜装置について説明する。
図３は、本実施の形態の薄膜成膜装置である２周波励起プラズマＣＶＤ装置を示す概略図であり、図において、符号３１はプラズマ励起電源、符号３２は高周波電極、符号３３はバイアス電源、符号３４はサセプタ電極、３５は成膜チャンバーを各々示す。
【００２５】
この２周波励起プラズマＣＶＤ装置３０は、図３に示すように、内部を真空雰囲気に維持することが可能な成膜チャンバー３５と、成膜チャンバー３５内にプラズマを発生させるための高周波電界を生成する高周波電極３２およびサセプタ電極３４と、これら電極３２、３４に所定の周波数の高周波電力をそれぞれ供給するプラズマ励起電源３１およびバイアス電源３３と、サセプタ電極３４上に載置された基板２９を加熱する図示しない加熱手段と、成膜チャンバー３５内部にガス導入管３６を介して所望のガスを供給するガス供給手段３７と、これに対応して成膜チャンバー３５内を所望の圧力とするよう排気を行うガス排気手段３８と、加熱手段、プラズマ励起電源３１、バイアス電源３３、ガス供給手段３７、ガス排気手段３８等、この２周波励起プラズマＣＶＤ装置３０の各部を制御する制御部３９とを有する構成となっている。
【００２６】
上記構成の２周波励起プラズマＣＶＤ装置３０は、制御部３９に格納されたプログラムにより次の２種類のシーケンスで動作するようになっている。これら２種類のシーケンスは、オペレータにより適宜選択可能となっている。
【００２７】
第１のシーケンスは、図４に示すように、成膜チャンバー３５内に設置した高周波電極３２に対峙して設けられたサセプタ電極３４上に基板２９を載置した後（図４中のステップＳ０）、成膜チャンバー３５内が所望の圧力となるよう排気しながら成膜チャンバー３５内にモノシランガスとアンモニアガスの混合ガスを供給するとともに、この混合ガスを高周波電極３２とサセプタ電極３４との間に形成される第１の高周波電界によってプラズマ化して基板２９上にＳｉＮx 膜からなる第１のゲート絶縁膜５を形成する工程（図４中のステップＳ１）、高周波電極３２とサセプタ電極３４との間のプラズマを維持しながら前記混合ガスを第１の高周波電界より大きな第２の高周波電界によってプラズマ化して第１のゲート絶縁膜５の表面に第２のゲート絶縁膜６を形成する工程（図４中のステップＳ２）、を順次行い、第１のゲート絶縁膜５、第２のゲート絶縁膜６を連続的に成膜するものである。
【００２８】
上記の第１のシーケンスの中で、第１の高周波電界より第２の高周波電界を大きくする手段としては、第１のゲート絶縁膜５を形成する際にサセプタ電極３４に印加する第１の基板バイアス電力より、第２のゲート絶縁膜６を形成する際にサセプタ電極３４に印加する第２の基板バイアス電力の方を大きくする方法、第１のゲート絶縁膜５を形成する際に高周波電極３２に印加する第１のプラズマ励起電力より、第２のゲート絶縁膜６を形成する際に高周波電極３２に印加する第２のプラズマ励起電力の方を大きくする方法、のいずれを採ってもよい。
【００２９】
第２のシーケンスは、図５に示すように、成膜チャンバー３５内に設置した高周波電極３２に対峙して設けられたサセプタ電極３４上に基板２９を載置した後（図５中のステップＳ０）、成膜チャンバー３５内が所望の圧力となるよう排気しながら成膜チャンバー３５内にモノシランガスとアンモニアガスとが第１の混合割合で混合された第１の混合ガスを供給する工程（図５中のステップＳ１’）、この第１の混合ガスを高周波電極３２とサセプタ電極３４との間に形成される高周波電界によってプラズマ化して基板２９上にＳｉＮx 膜からなる第１のゲート絶縁膜５を形成する工程（図５中のステップＳ１）、高周波電極３２とサセプタ電極３４との間のプラズマを維持しながら前記第１の混合割合よりアンモニアガスの割合が大きな第２の混合割合でモノシランガスとアンモニアガスとが混合された第２の混合ガスを成膜チャンバー３５内に供給するとともに、この第２の混合ガスをプラズマ化して第１のゲート絶縁膜５の表面にＳｉＮx 膜からなる第２のゲート絶縁膜６を形成する工程（図５中のステップＳ２）、を順次行い、第１のゲート絶縁膜５、第２のゲート絶縁膜６を連続的に成膜するものである。
【００３０】
次に、２層のＳｉＮx 膜からなるゲート絶縁膜４を成膜する際の３つの具体例を説明する。
上述したように、第１のゲート絶縁膜５、第２のゲート絶縁膜６はともにＳｉＮx 膜であり、２周波励起プラズマＣＶＤ装置を用いて連続的に成膜することができるが、各膜の光学的バンドギャップが異なるため、これら２層を作り分ける必要がある。
【００３１】
第１の例は上記第１のシーケンスを用いる例であり、図６に示すように、被処理基板を保持するサセプタ電極に印加する基板バイアス電力を変化させる方法である。
具体的な成膜条件は、高周波電極に印加する４０．６８ＭＨｚの高周波励起電力を６００Ｗで一定とし、１３．５６ＭＨｚの基板バイアス電力を第１のゲート絶縁膜５成膜時に０Ｗ（無印加状態）とし、第２のゲート絶縁膜６成膜時に４００Ｗとする。この時、ＳｉＮx 膜の原料ガスであるモノシランガスとアンモニアガスの流量比はＮＨ3／ＳｉＨ4：１６０sccm／４０sccmで一定とする。基板温度は２５０ないし３００℃、チャンバー内圧力は１５０Ｐａとする。
【００３２】
第２の例も上記第１のシーケンスを用いる例であり、図７に示すように、高周波励起電力を変化させる方法である。
具体的な成膜条件は、基板バイアス電力を０Ｗ（無印加状態）で一定とし、高周波励起電力を第１のゲート絶縁膜５成膜時に２００Ｗとし、第２のゲート絶縁膜６成膜時に８００Ｗとする。この時、モノシランガスとアンモニアガスの流量比はＮＨ3／ＳｉＨ4：１６０sccm／４０sccmで一定とする。基板温度は２５０ないし３００℃、チャンバー内圧力は１５０Ｐａとする。
【００３３】
第３の例は上記第２のシーケンスを用いる例であり、図８に示すように、モノシランガスとアンモニアガスの流量比を変化させる方法である。
具体的な成膜条件は、モノシランガスとアンモニアガスの流量比を第１のゲート絶縁膜５成膜時にＮＨ3／ＳｉＨ4：８０sccm／４０sccmとし、第２のゲート絶縁膜６成膜時にＮＨ3／ＳｉＨ4：２４０sccm／４０sccmとする。この時、高周波励起電力は８００Ｗで一定とし、基板バイアス電力は１００Ｗで一定とする。基板温度は２５０ないし３００℃、チャンバー内圧力は１５０Ｐａとする。
【００３４】
上に挙げた３つの方法例のいずれを用いても、第１のゲート絶縁膜５の光学的バンドギャップの値を３．０ないし４．５ｅＶの範囲に、第２のゲート絶縁膜６の光学的バンドギャップの値を５．０ないし５．３ｅＶの範囲に調整することができる。
【００３５】
次に、図２（Ｃ）に示すように、全面に導電膜を成膜した後、これをパターニングして導電膜からなるドレイン電極１０、ソース電極９およびソース配線（図示せず）を形成し、さらにａ−Ｓｉ膜１４のチャネル部上のａ−Ｓｉ：ｎ+ 膜１５を除去してａ−Ｓｉ：ｎ+ 膜１５からなるオーミックコンタクト層８を形成する。
【００３６】
次に、図２（Ｄ）に示すように、全面にパッシベーション膜１１を成膜し、これをパターニングすることによりドレイン電極１０上のパッシベーション膜１１を開口し、ドレイン電極１０と画素電極１３を電気的に接続するためのコンタクトホール１２を形成する。最後に、図２（Ｅ）に示すように、全面にＩＴＯ膜を成膜し、これをパターニングすることにより画素電極１３を形成する。このような工程を経て、本実施の形態のＴＦＴアレイ基板が完成する。
【００３７】
本実施の形態のＴＦＴ１の場合、上記のように異なる光学的バンドギャップを持つ２層のＳｉＮx 膜からゲート絶縁膜４が構成され、第１のゲート絶縁膜５がゲート電極３と半導体能動膜７との間の耐圧を向上させる機能を持つとともに、第２のゲート絶縁膜６が半導体能動膜７との間の界面特性を向上させる機能を持っている。したがって、ゲート絶縁膜４全体としては、自身が所望の絶縁耐圧を持つと同時に半導体能動膜７を所望のキャリア移動度とするようなゲート絶縁膜を実現することができる。その結果、動作不良が少なく、高速動作が可能なＴＦＴを得ることができる。
【００３８】
また、ゲート絶縁膜４の成膜方法として上記の３つの例のいずれを用いても、第１のゲート絶縁膜形成工程から第２のゲート絶縁膜形成工程に移行する際に励起電力または基板バイアス電力の切り替え、あるいは混合ガスの混合比の切り替えのみにより、異なる特性を持つ２層のゲート絶縁膜５、６を連続的に形成することができる。したがって、１層のゲート絶縁膜を形成する場合に比べて生産性をそれ程低下させることなく、ＴＦＴアレイ基板を製造することが可能になる。
【００３９】
以下、本実施の形態のＴＦＴアレイ基板を用いたＴＦＴ型液晶表示装置の一例を説明する。
本実施の形態の液晶表示装置は、図９に示すように、一対の透明基板２、１７が対向して配置され、これら透明基板のうち、一方の基板２が上記ＴＦＴ１を備えたＴＦＴアレイ基板、他方の基板１７が対向基板となっている。ＴＦＴアレイ基板２の対向面側に画素電極１３が設けられるとともに、対向基板１７の対向面側に共通電極１８が設けられている。さらに、これら画素電極１３、共通電極１８の各々の上に配向膜１９、２０が設けられ、これら配向膜１９、２０間に液晶層２１が配設された構成となっている。そして、透明基板２、１７の外側にそれぞれ第１、第２の偏光板２２、２３が設けられ、第１の偏光板２２の外側にはバックライト２４が取り付けられている。
【００４０】
本実施の形態のＴＦＴ型液晶表示装置においては、ゲート電極３と半導体能動膜７との間の絶縁耐圧が高く、半導体能動膜７中のキャリア移動度が大きいＴＦＴ１を有しているため、高い応答速度を持ち、歩留まりや信頼性の面でも優れた液晶表示装置を実現することができる。また、バックライト２４側に位置するＴＦＴアレイ基板の第１のゲート絶縁膜５が、高い絶縁耐圧を有すると同時に紫外光を吸収する役目も果たすため、バックライト２４からの光によるＴＦＴ特性への悪影響を最小限に抑えることができる。
【００４１】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば上記実施の形態では２層のゲート絶縁膜を成膜する際に２周波励起プラズマＣＶＤ装置を用いたが、基板バイアス電力を印加せずに第１のゲート絶縁膜、第２のゲート絶縁膜の作り分けを行う方法を採用する場合には２周波励起プラズマＣＶＤ装置を用いる必要はなく、高周波電極のみを備えた通常のプラズマＣＶＤ装置を用いることもできる。また、ゲート絶縁膜の成膜方法として３つの例のみを示したが、その他、「課題を解決するための手段」の項に述べた種々の方法を用いてもよい。
【００４２】
【実施例】
以下、本発明のＴＦＴにおけるゲート絶縁膜の光学的バンドギャップと特性との関係について調査した。その結果を報告する。
まず、ゲート絶縁膜成膜時の高周波印加電力の値によって光学的バンドギャップがどのように変化するかを調査した。２周波励起プラズマＣＶＤ装置を用いて４０．６８ＭＨｚの高周波励起電力（Ｒｆ1）を２００、４００、６００、８００arb.と４種類変え、各々の場合で１３．５６ＭＨｚの基板バイアス電力（Ｒｆ2）を０arb.から４００arb.（arb.は相対単位を表わす）まで変化させてＳｉＮx 膜を成膜し、成膜した各ＳｉＮx 膜の光学的バンドギャップを測定した。他の成膜条件は、原料ガスの流量比をＳｉＨ4／ＮＨ3／Ｎ2：４０sccm／１６０sccm／６００sccm とし、基板温度を３００℃、チャンバー内圧力を２５０Ｐａとした。測定結果を図１０に示す。
【００４３】
図１０において、横軸は各膜の成膜時の基板バイアス電力（arb.）であり、縦軸は各膜の光学的バンドギャップ（ｅＶ）である。また、図中「○」で示すデータは高周波励起電力（Ｒｆ1）が２００arb.の場合、「■」で示すデータはＲｆ1が４００arb.の場合、「▲」で示すデータはＲｆ1が６００arb.の場合、「▽」で示すデータはＲｆ1が８００arb.の場合、である。
図１０に示す結果から、高周波励起電力（Ｒｆ1）を２００arb.とした場合、基板バイアス電力（Ｒｆ2）を０ないし２００arb.程度の値に設定して成膜すると、そのＳｉＮx 膜の光学的バンドギャップは３．５ないし４．５ｅＶ程度の値を取ることがわかった。
【００４４】
次に、高周波励起電力（Ｒｆ1）を０、１００、２００、３００arb.と変えるとともに、基板バイアス電力（Ｒｆ2）を０arb.から５００arb.まで変化させてそれぞれＳｉＮx 膜を成膜し、成膜した各ＳｉＮx 膜を用いて絶縁耐圧を測定した。
この際、絶縁耐圧の測定パターンとして、基板上に膜厚１３００Åの第１の導電膜、膜厚１３００ÅのＳｉＮx 膜、膜厚任意の第２の導電膜を順次積層した断面構造とし、所定の面積を有する平面視矩形状の第１の導電膜と第２の導電膜との間でＳｉＮx 膜平坦部での絶縁耐圧を測定する「平坦部耐圧測定パターン」と、前記第１の導電膜と第２の導電膜をともに線状に形成して交差させ、その交差点にあたるＳｉＮx 膜段差部での絶縁耐圧を測定する「段差部耐圧測定パターン」の双方を用いた。平坦部絶縁耐圧の測定結果を図１１に、段差部絶縁耐圧の測定結果を図１２にそれぞれ示す。
【００４５】
図１１および図１２において、横軸は各膜の成膜時の印加高周波電力（arb.：ただし、「印加高周波電力」とは、高周波励起電力（Ｒｆ1）と基板バイアス電力（Ｒｆ2）との合計）であり、縦軸は絶縁耐圧（MV/cm）である。高周波励起電力（Ｒｆ1）を０、１００、２００、３００arb.と変化させて測定を行った。図１１、図１２ともに「●」で示すデータは高周波励起電力（Ｒｆ1）が０arb.の場合、「△」で示すデータはＲｆ1が１００arb.の場合、「□」で示すデータはＲｆ1が２００arb.の場合、「○」で示すデータはＲｆ1が３００arb.の場合、である。
図１１に示す平坦部絶縁耐圧の測定では、印加高周波電力が０arb.の時、絶縁耐圧が２MV/cm程度であり、印加高周波電力を５００arb.まで増加させるにつれて絶縁耐圧が８MV/cm程度まで向上する。これに対して、絶縁耐圧の評価としてはより厳しい評価となる図１２に示す段差部絶縁耐圧の測定の場合、印加高周波電力が０ないし２００arb.の範囲では絶縁耐圧は６ないし８MV/cm程度の値が得られるが、印加高周波電力を５００arb.まで増加させるにつれて絶縁耐圧が１MV/cm以下にまで低下してしまい、所望の耐圧が得られないことがわかった。
【００４６】
特に逆スタガ型のＴＦＴにおけるゲート絶縁膜の耐圧に関して言えば、ゲート電極の端部に必ずゲート絶縁膜の段差ができ、この段差部に電界集中が生じてゲート絶縁膜破壊が起こりやすくなるため、ＴＦＴの正常な動作を保証するという点からは特に段差部での絶縁耐圧が高いことが重要である。
よって、成膜時の印加高周波電力を０ないし２００arb.の範囲とすることが好ましく、図１０ないし図１２の結果から総合的に判断すると、ＳｉＮx 膜の光学的バンドギャップが３．５ないし４．５ｅＶ程度の値を取ったときにＳｉＮx 膜の絶縁耐圧、特にゲート電極段差部での絶縁耐圧が良好となり、信頼性の高いＴＦＴが得られることが実証された。
【００４７】
また、光学的バンドギャップが異なる数種のＳｉＮx 膜を成膜し、成膜した各ＳｉＮx 膜を用いて電界効果移動度を測定した。試料としては、ＳｉＮx 膜成膜時のチャンバー内圧力を変えたもの２種類を作成し（図１３中「●」で示す試料が圧力Ｐ1Ｐａのもの、図１３中「□」で示す試料が圧力Ｐ2Ｐａのものである）、それぞれ電界効果移動度を測定した。その結果を図１３に示す。
【００４８】
図１３において、横軸は各膜の光学的バンドギャップ（eV）であり、縦軸は電界効果移動度（cm2/V・sec ）である。図１３に示す結果から、光学的バンドギャップが３．５ないし５．０ｅＶの範囲では、光学的バンドギャップの増加に伴って電界効果移動度が緩やかに増加する傾向を示すことがわかる。ところが、光学的バンドギャップが５．０ｅＶを越えると、電界効果移動度が急激に増加し始め、光学的バンドギャップが５．３ｅＶになると１．０cm2/V・sec 前後の電界効果移動度が得られ、光学的バンドギャップが３．５ｅＶのときの約２倍の値が得られた。したがって、キャリアの移動度を向上させるという観点からは、光学的バンドギャップが５．０ないし５．３ｅＶの範囲のＳｉＮx 膜を用いるのが好ましいことが実証された。
【００４９】
【発明の効果】
以上、詳細に説明したように、本発明によれば、第１のゲート絶縁膜がゲート電極と半導体能動膜との間の耐圧を向上させる機能を持つとともに、第２のゲート絶縁膜が半導体能動膜との間の界面特性を向上させる機能を持っているため、ゲート絶縁膜全体としては、所望の絶縁耐圧を持つと同時に半導体能動膜を所望のキャリア移動度とするようなゲート絶縁膜を実現することができる。その結果、動作不良が少なく、高速動作が可能なＴＦＴを得ることができる。また、ゲート絶縁膜の成膜方法として第１のゲート絶縁膜形成から第２のゲート絶縁膜形成に移行する際に励起電力または基板バイアス電力の切り替え、あるいは混合ガスの混合比の切り替えのみによって、異なる特性を持つ２層のゲート絶縁膜を連続的に形成することができる。したがって、１層のゲート絶縁膜を形成する場合に比べて生産性をそれ程低下させることなく、ＴＦＴアレイ基板を製造することが可能になる。さらに、本発明の薄膜成膜装置によれば、第１のゲート絶縁膜形成から第２のゲート絶縁膜形成に移行する際に励起電力または基板バイアス電力の切り替え、あるいは混合ガスの混合比の切り替えを順次行うことが可能となり、異なる特性を持つ２層のゲート絶縁膜を連続的に形成することができる。したがって、１層のゲート絶縁膜を形成する場合に比べて生産性をそれ程低下させることなく、ＴＦＴアレイ基板を製造することが可能になる。さらにまた、本発明によれば、高い応答速度を持ち、歩留まりや信頼性の面でも優れた液晶表示装置を実現することができる。
【図面の簡単な説明】
【図１】 本発明の一実施の形態であるＴＦＴの構造を示す断面図である。
【図２】 同、ＴＦＴの製造工程を示すプロセスフロー図である。
【図３】 本実施の形態で用いる２周波励起プラズマＣＶＤ装置を示す概略図である。
【図４】 同装置の処理の第１のシーケンスを示すフローチャートである。
【図５】 同、第２のシーケンスを示すフローチャートである。
【図６】 同、ＴＦＴのゲート絶縁膜形成時のシーケンスを示す図であり、基板バイアス電力を変化させる方法の例を示す図である。
【図７】 同、ＴＦＴのゲート絶縁膜形成時のシーケンスを示す図であり、高周波励起電力を変化させる方法の例を示す図である。
【図８】 同、ＴＦＴのゲート絶縁膜形成時のシーケンスを示す図であり、混合ガスの流量比を変化させる方法の例を示す図である。
【図９】 同、ＴＦＴを備えたＴＦＴアレイ基板を用いた液晶表示装置の概略構成を示す断面図である。
【図１０】 本発明の実施例である成膜時の基板バイアス電力と光学的バンドギャップとの相関を示す実験データである。
【図１１】 本発明の実施例である成膜時の印加高周波電力と平坦部絶縁耐圧との相関を示す実験データである。
【図１２】 本発明の実施例である成膜時の印加高周波電力と段差部絶縁耐圧との相関を示す実験データである。
【図１３】 本発明の実施例である光学的バンドギャップと電界効果移動度との相関を示す実験データである。
【図１４】 一般の液晶表示装置の概略構成を示す平面図である。
【図１５】 従来のＴＦＴの構造を示す断面図である。
【符号の説明】
１ ＴＦＴ
２ 透明電極
３ ゲート電極
４ ゲート絶縁膜
５ 第１のゲート絶縁膜
６ 第２のゲート絶縁膜
７ 半導体能動膜
８ オーミックコンタクト層
９ ソース電極
１０ ドレイン電極
１３ 画素電極
２９ 基板
３０ ２周波励起プラズマＣＶＤ装置（薄膜成膜装置）
３２ 高周波電極
３４ サセプタ電極
３５ 成膜チャンバー
【発明の属する技術分野】
本発明は、薄膜トランジスタとその製造方法および液晶表示装置ならびに薄膜成膜装置に関し、特に、逆スタガ型の薄膜トランジスタにおけるゲート絶縁膜の構造に関するものである。
【０００２】
【従来の技術】
図１４は、従来一般の薄膜トランジスタ（Thin Film Transistor, 以下、ＴＦＴと記す）型液晶表示装置において、逆スタガ型のＴＦＴ、ゲート配線、ソース配線等を備えたＴＦＴアレイ基板の一構造例を示すものである。このＴＦＴアレイ基板では、図１４に示すように、透明基板上に、ゲート配線５０とソース配線５１がマトリクス状に配設されている。そして、ゲート配線５０とソース配線５１とで囲まれた領域が一つの画素５２となり、各画素５２毎にＴＦＴ５３が設けられている。図１５はこのＴＦＴの構成を示す断面図である。
【０００３】
このＴＦＴ５３は、図１５に示すように、透明基板５４上にゲート配線５０から引き出されたゲート電極５５が設けられ、ゲート電極５５を覆うようにゲート絶縁膜５６が設けられている。ゲート電極５５上方のゲート絶縁膜５６上にアモルファスシリコン（ａ−Ｓｉ）からなる半導体能動膜５７が設けられ、リン等のｎ型不純物を含むアモルファスシリコン（ａ−Ｓｉ：ｎ+ ）からなるオーミックコンタクト層５８を介して半導体能動膜５７上からゲート絶縁膜５６上にわたってソース配線５１から引き出されたソース電極５９およびドレイン電極６０が設けられている。そして、これらソース電極５９、ドレイン電極６０、ゲート電極５５等で構成されるＴＦＴ５３を覆うパッシベーション膜６１が設けられ、ドレイン電極６０上のパッシベーション膜６１にコンタクトホール６２が形成されている。さらに、このコンタクトホール６２を通じてドレイン電極６０と電気的に接続されるインジウム錫酸化物（Indium Tin Oxide，以下、ＩＴＯと記す）等の透明性導電膜からなる画素電極６３が設けられている。
【０００４】
【発明が解決しようとする課題】
ところで、上記ＴＦＴの構成要素のうち、ゲート電極と半導体能動膜との間に挟まれるゲート絶縁膜は、ＴＦＴの電気的特性および信頼性を支配する最も重要な要素である。また、表示欠陥の有無を決める要因ともなる。半導体能動膜材料としてアモルファスシリコンを用いたアモルファスシリコンＴＦＴの場合、２層のゲート絶縁膜を異なる材料、異なる方法で積層した２層ゲート絶縁膜構造を採用して、欠陥に強い冗長構造とすることもある。例えば、ゲート電極のタンタル（Ｔａ）を陽極酸化して形成した緻密なＴａ2Ｏ5と、プラズマＣＶＤにより堆積したＳｉ3Ｎ4を積層する場合等がその一例である。
【０００５】
ＴＦＴの電気的特性に関しては、一般的に求められるゲート絶縁膜の性能として、絶縁耐圧や半導体能動膜中のキャリアの移動度がある。絶縁耐圧はもともとゲート絶縁膜自身の問題であるが、半導体能動膜中のキャリアの移動度についてもゲート絶縁膜と半導体能動膜との間の界面特性が影響を及ぼす。
絶縁耐圧とは、ゲート電極と半導体能動膜との間の印加電圧を増加させた際にゲート絶縁膜が絶縁破壊に耐え得る最大の電圧のことであり、絶縁耐圧が所望の設計値よりも低い場合にはゲート絶縁膜が破壊しやすくなり、ＴＦＴの動作不良を引き起こし、ひいては表示不良が生じることになる。
【０００６】
また、移動度とは、ＴＦＴ中のキャリアの動き易さを示す指数のことであり、この値が大きい程そのＴＦＴの駆動能力が大きく、高速に動作することを表す。半導体の結晶の乱れや不純物の存在によりキャリアの走行が阻害されると移動度は低下する。例えばシリコン中の電子の場合、単結晶では約１０００cm2/V・sec の移動度があるが、多結晶シリコンでは結晶の乱れにより１０〜１００cm2/V・sec 程度に低下し、アモルファスシリコンではさらに０．３〜１cm2/V・sec 程度にまで低下する。このように、アモルファスシリコンを用いた場合にはただでさえ移動度が低下するため、少しでも高い移動度を得たいという要求があった。
【０００７】
このように、電気的特性および信頼性の良好なＴＦＴを得る上で絶縁耐圧とキャリア移動度は重要な要因でありながら、従来一般に用いられていたゲート絶縁膜の材料の中には、上記絶縁耐圧とキャリア移動度の双方ともに満足するものはなかった。また、上述したＴａ2Ｏ5とＳｉ3Ｎ4の積層構造の例のように、ゲート絶縁膜に所望の性能を持たせるために異なる２種類の膜を組み合わせることは従来から考えられていたが、その場合、ゲート絶縁膜の形成工程が複雑になり、ＴＦＴアレイ基板の生産性が悪くなる等の問題を抱えていた。
【０００８】
本発明は、上記の課題を解決するためになされたものであって、絶縁耐圧が良好であると同時に、隣接する半導体能動膜の所望のキャリア移動度を確保し得るゲート絶縁膜を有するＴＦＴとその製造方法、および電気的特性と歩留まりの面で優れた液晶表示装置、ならびに前記ＴＦＴの製造方法に用いることができる薄膜成膜装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、本発明のＴＦＴは、基板上に２層の絶縁膜からなるゲート絶縁膜を挟んでゲート電極と半導体能動膜とが設けられるとともに、前記ゲート絶縁膜が、前記ゲート電極側に設けられゲート電極と半導体能動膜との間の耐圧を向上させる第１のゲート絶縁膜と、前記半導体能動膜側に設けられ半導体能動膜との間の界面特性を向上させる第２のゲート絶縁膜とからなることを特徴とするものである。
すなわち、本発明のＴＦＴにおいては、ゲート電極と半導体能動膜との間の耐圧を向上させる機能と、半導体能動膜との間の界面特性を向上させる機能をそれぞれ有する材料からなる２層の絶縁膜を積層してゲート絶縁膜を形成することにより、所望の絶縁耐圧を持ち、かつ半導体能動膜を所望のキャリア移動度とするゲート絶縁膜を実現しようというものである。なお、本発明において、「半導体能動膜との間の界面特性を向上させる」とは、結果として半導体能動膜中のキャリアの移動度を向上させるという意味である。
【００１０】
上記第１のゲート絶縁膜および第２のゲート絶縁膜の材料の具体的な例の一つとして、第１のゲート絶縁膜および第２のゲート絶縁膜がともに窒化ケイ素膜であり、第１のゲート絶縁膜の光学的バンドギャップの値が３．０ないし４．５ｅＶの範囲にあるとともに、第２のゲート絶縁膜の光学的バンドギャップの値が５．０ないし５．３ｅＶの範囲にあるものを用いることができる。
従来、異なる２つの機能を持つ絶縁膜と言えば、異なる２種類の材料で２層の膜を形成するのが通常であったが、本発明者は、同種の窒化ケイ素膜であってもその膜の光学的バンドギャップの値が異なると膜の特性が異なることを見い出し、本発明に適用した。光学的バンドギャップの具体的な数値とゲート絶縁膜の特性との関係については実施例の項で後述する。
【００１１】
上記のような特徴を持つゲート絶縁膜の形成工程を含む本発明のＴＦＴの製造方法は、成膜チャンバー内に設置した高周波電極とこれと対峙させたサセプタ電極とを備えたプラズマＣＶＤ装置を用い、シランガスとアンモニアガスとの混合ガスを前記高周波電極と前記サセプタ電極との間に形成される所望の高周波電界によってプラズマ化して前記第１のゲート絶縁膜を基板上のゲート電極の上に形成し、前記混合ガスと同一の組成の混合ガスを前記高周波電界より大きい高周波電界によってプラズマ化して第２のゲート絶縁膜を第１のゲート絶縁膜上に形成し、ついで、第２のゲート絶縁膜上に半導体能動膜を形成することを特徴とするものである。
【００１２】
この方法を用いる場合、プラズマＣＶＤ装置における上記高周波電極とサセプタ電極の各々に印加する高周波電力のシーケンスとしては、以下の組み合わせを採用することができる。なお、高周波電極に印加する電力を励起電力、サセプタ電極に印加する電力を基板バイアス電力、という。
▲１▼ 基板バイアス電力を第１のゲート絶縁膜形成時、第２のゲート絶縁膜形成時ともに無印加状態とし、励起電力を第１のゲート絶縁膜形成時よりも第２のゲート絶縁膜形成時に大きくする、
▲２▼ 基板バイアス電力を第１のゲート絶縁膜形成時、第２のゲート絶縁膜形成時ともに同一とし、励起電力を第１のゲート絶縁膜形成時よりも第２のゲート絶縁膜形成時に大きくする、
▲３▼ 基板バイアス電力を第１のゲート絶縁膜形成時よりも第２のゲート絶縁膜形成時に大きくし、励起電力を第１のゲート絶縁膜形成時、第２のゲート絶縁膜形成時ともに同一とする、
▲４▼ 基板バイアス電力を第１のゲート絶縁膜形成時よりも第２のゲート絶縁膜形成時に大きくし、励起電力を第１のゲート絶縁膜形成時よりも第２のゲート絶縁膜形成時に大きくする。
上記のうち、基板バイアス電力および励起電力をともに印加する場合には、２周波励起プラズマＣＶＤ装置を用いる必要がある。
【００１３】
もしくは、第２のゲート絶縁膜形成時に、第１のゲート絶縁膜形成時と同一組成の混合ガスと第１のゲート絶縁膜形成時の高周波電界より大きい高周波電界とを用いる方法に代えて、上記と同一の方法で第１のゲート絶縁膜を形成した後、第１のゲート絶縁膜形成時の混合ガスに比較してシランガスに対するアンモニアガスの混合割合が大きい混合ガスを第１のゲート絶縁膜形成時の高周波電界と同一の高周波電界によってプラズマ化して第２のゲート絶縁膜を第１のゲート絶縁膜上に形成し、ついで、第２のゲート絶縁膜上に半導体能動膜を形成するようにしてもよい。
このように、混合ガスの組成を切り替える方法を採る場合も、プラズマＣＶＤ装置における上記高周波電極とサセプタ電極の各々に印加する高周波電力のシーケンスとしては、上記の場合と同様、▲１▼〜▲４▼の４種類の方法を採用することができる。
【００１４】
上記のいずれの方法においても、第１のゲート絶縁膜、第２のゲート絶縁膜をともに窒化ケイ素膜で形成し、第１のゲート絶縁膜形成工程から第２のゲート絶縁膜形成工程に移行する際に高周波電力の切り替え、あるいは混合ガスの組成の切り替えのみによって、異なる特性を持つ２層のゲート絶縁膜を連続的かつ容易に形成することができる。したがって、従来の技術の項で述べたＴａ2Ｏ5とＳｉ3Ｎ4の積層構造の例のように、ゲート絶縁膜形成工程が複雑になることがなく、１層のゲート絶縁膜を形成する場合に比べて生産性をそれ程低下させることなくＴＦＴアレイ基板を製造することが可能になる。
【００１５】
本発明の液晶表示装置は、対向配置された一対の基板の間に液晶が挟持され、前記一対の基板の一方が上記ＴＦＴを有することを特徴とする。
本発明の液晶表示装置においては、ゲート電極と半導体能動膜との間の絶縁耐圧が高く、半導体能動膜中のキャリア移動度が大きいＴＦＴを有するＴＦＴアレイ基板を用いるため、高い応答速度を持ち、歩留まりや信頼性の面でも優れた液晶表示装置を実現することができる。
【００１６】
本発明の薄膜成膜装置は、成膜チャンバー内に設置した高周波電極に対峙して設けられ基板を載置するサセプタ電極と、前記成膜チャンバー内が所望の圧力となるよう排気しながら前記成膜チャンバー内に反応ガスを供給するとともに、該反応ガスを前記高周波電極と前記サセプタ電極との間に形成される第１の高周波電界によってプラズマ化して前記基板上に第１の被膜を形成する工程と、前記高周波電極と前記サセプタ電極との間のプラズマを維持しながら前記反応ガスを前記第１の高周波電界より大きな第２の高周波電界によってプラズマ化して前記第１の被膜の表面に第２の被膜を形成する工程とを順次行わせる制御部とを有することを特徴とするものである。
【００１７】
前記第１の高周波電界より前記第２の高周波電界を大きくする手段としては、前記高周波電極に所望のプラズマ励起電力を印加するとともに、前記第１の被膜を形成する際に前記サセプタ電極に印加する第１の基板バイアス電力より、前記第２の被膜を形成する際に前記サセプタ電極に印加する第２の基板バイアス電力の方を大きくすればよい。もしくは、前記第１の被膜を形成する際に前記高周波電極に印加する第１のプラズマ励起電力より、前記第２の被膜を形成する際に前記高周波電極に印加する第２のプラズマ励起電力の方を大きくしてもよい。
【００１８】
本発明の他の薄膜成膜装置は、成膜チャンバー内に設置した高周波電極に対峙して設けられ基板を載置するサセプタ電極と、前記成膜チャンバー内が所望の圧力となるよう排気しながら前記成膜チャンバー内にシランガスとアンモニアガスとが第１の混合割合で混合された第１の混合ガスを供給する工程と、該第１の混合ガスを前記高周波電極と前記サセプタ電極との間に形成される高周波電界によってプラズマ化して前記基板上に第１の窒化珪素被膜を形成する工程と、前記高周波電極と前記サセプタ電極との間のプラズマを維持しながら前記第１の混合割合よりアンモニアガスの割合が大きな第２の混合割合でシランガスとアンモニアガスとが混合された第２の混合ガスを前記成膜チャンバー内に供給するとともに、前記第２の混合ガスをプラズマ化して前記第１の窒化珪素被膜の表面に第２の窒化珪素被膜を形成する工程とを順次行わせる制御部を有することを特徴とするものである。
【００１９】
本発明の薄膜成膜装置によれば、上記のように特性が異なる２層の被膜を１台の装置内で連続的に形成することが可能になる。
【００２０】
【発明の実施の形態】
以下、本発明の一実施の形態を図１ないし図９を参照して説明する。
図１は本実施の形態のＴＦＴの構成を示す断面図であり、逆スタガ型のＴＦＴ構造の一例を示すものである。
【００２１】
このＴＦＴ１は、図１に示すように、透明基板２上にアルミニウム等の金属からなるゲート電極３が設けられ、ゲート電極３を覆うように２層の絶縁膜からなるゲート絶縁膜４が設けられている。ゲート絶縁膜４をなす第１のゲート絶縁膜５、第２のゲート絶縁膜６はともに窒化ケイ素（ＳｉＮx ）膜であり、第１のゲート絶縁膜５の光学的バンドギャップの値が３．０ないし４．５ｅＶの範囲にあり、第２のゲート絶縁膜６の光学的バンドギャップの値が５．０ないし５．３ｅＶの範囲にある。
【００２２】
ゲート電極３上方のゲート絶縁膜４上にアモルファスシリコン（ａ−Ｓｉ）からなる半導体能動膜７が設けられ、リン等のｎ型不純物を含むアモルファスシリコン（ａ−Ｓｉ：ｎ+ ）からなるオーミックコンタクト層８を介して半導体能動膜７上からゲート絶縁膜４上にわたってアルミニウム等の金属からなるソース電極９およびドレイン電極１０が設けられている。そして、これらソース電極９、ドレイン電極１０、ゲート電極３等で構成されるＴＦＴ１を覆うパッシベーション膜１１が設けられ、ドレイン電極１０上のパッシベーション膜１１にコンタクトホール１２が形成されている。さらに、このコンタクトホール１２を通じてドレイン電極１０と電気的に接続されるＩＴＯ等の透明性導電膜からなる画素電極１３が設けられている。
【００２３】
次に、このＴＦＴ１を有するＴＦＴアレイ基板を製造する手順を図２を用いて説明する。
まず、図２（Ａ）に示すように、透明基板２上に導電膜を成膜し、これをパターニングしてゲート電極３およびゲート配線（図示せず）を形成する。次に、図２（Ｂ）に示すように、ゲート電極３を覆う２層のＳｉＮx 膜からなるゲート絶縁膜４を形成した後、ａ−Ｓｉ膜１４、ａ−Ｓｉ：ｎ+ 膜１５を順次成膜し、一つのフォトマスクを用いてこれらａ−Ｓｉ膜１４、ａ−Ｓｉ：ｎ+ 膜１５を一括してパターニングすることによりゲート電極３上にゲート絶縁膜４を介してアイランド部１６を形成する。
【００２４】
ここで、２層のＳｉＮx 膜からなるゲート絶縁膜４を成膜する際に使用する薄膜成膜装置について説明する。
図３は、本実施の形態の薄膜成膜装置である２周波励起プラズマＣＶＤ装置を示す概略図であり、図において、符号３１はプラズマ励起電源、符号３２は高周波電極、符号３３はバイアス電源、符号３４はサセプタ電極、３５は成膜チャンバーを各々示す。
【００２５】
この２周波励起プラズマＣＶＤ装置３０は、図３に示すように、内部を真空雰囲気に維持することが可能な成膜チャンバー３５と、成膜チャンバー３５内にプラズマを発生させるための高周波電界を生成する高周波電極３２およびサセプタ電極３４と、これら電極３２、３４に所定の周波数の高周波電力をそれぞれ供給するプラズマ励起電源３１およびバイアス電源３３と、サセプタ電極３４上に載置された基板２９を加熱する図示しない加熱手段と、成膜チャンバー３５内部にガス導入管３６を介して所望のガスを供給するガス供給手段３７と、これに対応して成膜チャンバー３５内を所望の圧力とするよう排気を行うガス排気手段３８と、加熱手段、プラズマ励起電源３１、バイアス電源３３、ガス供給手段３７、ガス排気手段３８等、この２周波励起プラズマＣＶＤ装置３０の各部を制御する制御部３９とを有する構成となっている。
【００２６】
上記構成の２周波励起プラズマＣＶＤ装置３０は、制御部３９に格納されたプログラムにより次の２種類のシーケンスで動作するようになっている。これら２種類のシーケンスは、オペレータにより適宜選択可能となっている。
【００２７】
第１のシーケンスは、図４に示すように、成膜チャンバー３５内に設置した高周波電極３２に対峙して設けられたサセプタ電極３４上に基板２９を載置した後（図４中のステップＳ０）、成膜チャンバー３５内が所望の圧力となるよう排気しながら成膜チャンバー３５内にモノシランガスとアンモニアガスの混合ガスを供給するとともに、この混合ガスを高周波電極３２とサセプタ電極３４との間に形成される第１の高周波電界によってプラズマ化して基板２９上にＳｉＮx 膜からなる第１のゲート絶縁膜５を形成する工程（図４中のステップＳ１）、高周波電極３２とサセプタ電極３４との間のプラズマを維持しながら前記混合ガスを第１の高周波電界より大きな第２の高周波電界によってプラズマ化して第１のゲート絶縁膜５の表面に第２のゲート絶縁膜６を形成する工程（図４中のステップＳ２）、を順次行い、第１のゲート絶縁膜５、第２のゲート絶縁膜６を連続的に成膜するものである。
【００２８】
上記の第１のシーケンスの中で、第１の高周波電界より第２の高周波電界を大きくする手段としては、第１のゲート絶縁膜５を形成する際にサセプタ電極３４に印加する第１の基板バイアス電力より、第２のゲート絶縁膜６を形成する際にサセプタ電極３４に印加する第２の基板バイアス電力の方を大きくする方法、第１のゲート絶縁膜５を形成する際に高周波電極３２に印加する第１のプラズマ励起電力より、第２のゲート絶縁膜６を形成する際に高周波電極３２に印加する第２のプラズマ励起電力の方を大きくする方法、のいずれを採ってもよい。
【００２９】
第２のシーケンスは、図５に示すように、成膜チャンバー３５内に設置した高周波電極３２に対峙して設けられたサセプタ電極３４上に基板２９を載置した後（図５中のステップＳ０）、成膜チャンバー３５内が所望の圧力となるよう排気しながら成膜チャンバー３５内にモノシランガスとアンモニアガスとが第１の混合割合で混合された第１の混合ガスを供給する工程（図５中のステップＳ１’）、この第１の混合ガスを高周波電極３２とサセプタ電極３４との間に形成される高周波電界によってプラズマ化して基板２９上にＳｉＮx 膜からなる第１のゲート絶縁膜５を形成する工程（図５中のステップＳ１）、高周波電極３２とサセプタ電極３４との間のプラズマを維持しながら前記第１の混合割合よりアンモニアガスの割合が大きな第２の混合割合でモノシランガスとアンモニアガスとが混合された第２の混合ガスを成膜チャンバー３５内に供給するとともに、この第２の混合ガスをプラズマ化して第１のゲート絶縁膜５の表面にＳｉＮx 膜からなる第２のゲート絶縁膜６を形成する工程（図５中のステップＳ２）、を順次行い、第１のゲート絶縁膜５、第２のゲート絶縁膜６を連続的に成膜するものである。
【００３０】
次に、２層のＳｉＮx 膜からなるゲート絶縁膜４を成膜する際の３つの具体例を説明する。
上述したように、第１のゲート絶縁膜５、第２のゲート絶縁膜６はともにＳｉＮx 膜であり、２周波励起プラズマＣＶＤ装置を用いて連続的に成膜することができるが、各膜の光学的バンドギャップが異なるため、これら２層を作り分ける必要がある。
【００３１】
第１の例は上記第１のシーケンスを用いる例であり、図６に示すように、被処理基板を保持するサセプタ電極に印加する基板バイアス電力を変化させる方法である。
具体的な成膜条件は、高周波電極に印加する４０．６８ＭＨｚの高周波励起電力を６００Ｗで一定とし、１３．５６ＭＨｚの基板バイアス電力を第１のゲート絶縁膜５成膜時に０Ｗ（無印加状態）とし、第２のゲート絶縁膜６成膜時に４００Ｗとする。この時、ＳｉＮx 膜の原料ガスであるモノシランガスとアンモニアガスの流量比はＮＨ3／ＳｉＨ4：１６０sccm／４０sccmで一定とする。基板温度は２５０ないし３００℃、チャンバー内圧力は１５０Ｐａとする。
【００３２】
第２の例も上記第１のシーケンスを用いる例であり、図７に示すように、高周波励起電力を変化させる方法である。
具体的な成膜条件は、基板バイアス電力を０Ｗ（無印加状態）で一定とし、高周波励起電力を第１のゲート絶縁膜５成膜時に２００Ｗとし、第２のゲート絶縁膜６成膜時に８００Ｗとする。この時、モノシランガスとアンモニアガスの流量比はＮＨ3／ＳｉＨ4：１６０sccm／４０sccmで一定とする。基板温度は２５０ないし３００℃、チャンバー内圧力は１５０Ｐａとする。
【００３３】
第３の例は上記第２のシーケンスを用いる例であり、図８に示すように、モノシランガスとアンモニアガスの流量比を変化させる方法である。
具体的な成膜条件は、モノシランガスとアンモニアガスの流量比を第１のゲート絶縁膜５成膜時にＮＨ3／ＳｉＨ4：８０sccm／４０sccmとし、第２のゲート絶縁膜６成膜時にＮＨ3／ＳｉＨ4：２４０sccm／４０sccmとする。この時、高周波励起電力は８００Ｗで一定とし、基板バイアス電力は１００Ｗで一定とする。基板温度は２５０ないし３００℃、チャンバー内圧力は１５０Ｐａとする。
【００３４】
上に挙げた３つの方法例のいずれを用いても、第１のゲート絶縁膜５の光学的バンドギャップの値を３．０ないし４．５ｅＶの範囲に、第２のゲート絶縁膜６の光学的バンドギャップの値を５．０ないし５．３ｅＶの範囲に調整することができる。
【００３５】
次に、図２（Ｃ）に示すように、全面に導電膜を成膜した後、これをパターニングして導電膜からなるドレイン電極１０、ソース電極９およびソース配線（図示せず）を形成し、さらにａ−Ｓｉ膜１４のチャネル部上のａ−Ｓｉ：ｎ+ 膜１５を除去してａ−Ｓｉ：ｎ+ 膜１５からなるオーミックコンタクト層８を形成する。
【００３６】
次に、図２（Ｄ）に示すように、全面にパッシベーション膜１１を成膜し、これをパターニングすることによりドレイン電極１０上のパッシベーション膜１１を開口し、ドレイン電極１０と画素電極１３を電気的に接続するためのコンタクトホール１２を形成する。最後に、図２（Ｅ）に示すように、全面にＩＴＯ膜を成膜し、これをパターニングすることにより画素電極１３を形成する。このような工程を経て、本実施の形態のＴＦＴアレイ基板が完成する。
【００３７】
本実施の形態のＴＦＴ１の場合、上記のように異なる光学的バンドギャップを持つ２層のＳｉＮx 膜からゲート絶縁膜４が構成され、第１のゲート絶縁膜５がゲート電極３と半導体能動膜７との間の耐圧を向上させる機能を持つとともに、第２のゲート絶縁膜６が半導体能動膜７との間の界面特性を向上させる機能を持っている。したがって、ゲート絶縁膜４全体としては、自身が所望の絶縁耐圧を持つと同時に半導体能動膜７を所望のキャリア移動度とするようなゲート絶縁膜を実現することができる。その結果、動作不良が少なく、高速動作が可能なＴＦＴを得ることができる。
【００３８】
また、ゲート絶縁膜４の成膜方法として上記の３つの例のいずれを用いても、第１のゲート絶縁膜形成工程から第２のゲート絶縁膜形成工程に移行する際に励起電力または基板バイアス電力の切り替え、あるいは混合ガスの混合比の切り替えのみにより、異なる特性を持つ２層のゲート絶縁膜５、６を連続的に形成することができる。したがって、１層のゲート絶縁膜を形成する場合に比べて生産性をそれ程低下させることなく、ＴＦＴアレイ基板を製造することが可能になる。
【００３９】
以下、本実施の形態のＴＦＴアレイ基板を用いたＴＦＴ型液晶表示装置の一例を説明する。
本実施の形態の液晶表示装置は、図９に示すように、一対の透明基板２、１７が対向して配置され、これら透明基板のうち、一方の基板２が上記ＴＦＴ１を備えたＴＦＴアレイ基板、他方の基板１７が対向基板となっている。ＴＦＴアレイ基板２の対向面側に画素電極１３が設けられるとともに、対向基板１７の対向面側に共通電極１８が設けられている。さらに、これら画素電極１３、共通電極１８の各々の上に配向膜１９、２０が設けられ、これら配向膜１９、２０間に液晶層２１が配設された構成となっている。そして、透明基板２、１７の外側にそれぞれ第１、第２の偏光板２２、２３が設けられ、第１の偏光板２２の外側にはバックライト２４が取り付けられている。
【００４０】
本実施の形態のＴＦＴ型液晶表示装置においては、ゲート電極３と半導体能動膜７との間の絶縁耐圧が高く、半導体能動膜７中のキャリア移動度が大きいＴＦＴ１を有しているため、高い応答速度を持ち、歩留まりや信頼性の面でも優れた液晶表示装置を実現することができる。また、バックライト２４側に位置するＴＦＴアレイ基板の第１のゲート絶縁膜５が、高い絶縁耐圧を有すると同時に紫外光を吸収する役目も果たすため、バックライト２４からの光によるＴＦＴ特性への悪影響を最小限に抑えることができる。
【００４１】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば上記実施の形態では２層のゲート絶縁膜を成膜する際に２周波励起プラズマＣＶＤ装置を用いたが、基板バイアス電力を印加せずに第１のゲート絶縁膜、第２のゲート絶縁膜の作り分けを行う方法を採用する場合には２周波励起プラズマＣＶＤ装置を用いる必要はなく、高周波電極のみを備えた通常のプラズマＣＶＤ装置を用いることもできる。また、ゲート絶縁膜の成膜方法として３つの例のみを示したが、その他、「課題を解決するための手段」の項に述べた種々の方法を用いてもよい。
【００４２】
【実施例】
以下、本発明のＴＦＴにおけるゲート絶縁膜の光学的バンドギャップと特性との関係について調査した。その結果を報告する。
まず、ゲート絶縁膜成膜時の高周波印加電力の値によって光学的バンドギャップがどのように変化するかを調査した。２周波励起プラズマＣＶＤ装置を用いて４０．６８ＭＨｚの高周波励起電力（Ｒｆ1）を２００、４００、６００、８００arb.と４種類変え、各々の場合で１３．５６ＭＨｚの基板バイアス電力（Ｒｆ2）を０arb.から４００arb.（arb.は相対単位を表わす）まで変化させてＳｉＮx 膜を成膜し、成膜した各ＳｉＮx 膜の光学的バンドギャップを測定した。他の成膜条件は、原料ガスの流量比をＳｉＨ4／ＮＨ3／Ｎ2：４０sccm／１６０sccm／６００sccm とし、基板温度を３００℃、チャンバー内圧力を２５０Ｐａとした。測定結果を図１０に示す。
【００４３】
図１０において、横軸は各膜の成膜時の基板バイアス電力（arb.）であり、縦軸は各膜の光学的バンドギャップ（ｅＶ）である。また、図中「○」で示すデータは高周波励起電力（Ｒｆ1）が２００arb.の場合、「■」で示すデータはＲｆ1が４００arb.の場合、「▲」で示すデータはＲｆ1が６００arb.の場合、「▽」で示すデータはＲｆ1が８００arb.の場合、である。
図１０に示す結果から、高周波励起電力（Ｒｆ1）を２００arb.とした場合、基板バイアス電力（Ｒｆ2）を０ないし２００arb.程度の値に設定して成膜すると、そのＳｉＮx 膜の光学的バンドギャップは３．５ないし４．５ｅＶ程度の値を取ることがわかった。
【００４４】
次に、高周波励起電力（Ｒｆ1）を０、１００、２００、３００arb.と変えるとともに、基板バイアス電力（Ｒｆ2）を０arb.から５００arb.まで変化させてそれぞれＳｉＮx 膜を成膜し、成膜した各ＳｉＮx 膜を用いて絶縁耐圧を測定した。
この際、絶縁耐圧の測定パターンとして、基板上に膜厚１３００Åの第１の導電膜、膜厚１３００ÅのＳｉＮx 膜、膜厚任意の第２の導電膜を順次積層した断面構造とし、所定の面積を有する平面視矩形状の第１の導電膜と第２の導電膜との間でＳｉＮx 膜平坦部での絶縁耐圧を測定する「平坦部耐圧測定パターン」と、前記第１の導電膜と第２の導電膜をともに線状に形成して交差させ、その交差点にあたるＳｉＮx 膜段差部での絶縁耐圧を測定する「段差部耐圧測定パターン」の双方を用いた。平坦部絶縁耐圧の測定結果を図１１に、段差部絶縁耐圧の測定結果を図１２にそれぞれ示す。
【００４５】
図１１および図１２において、横軸は各膜の成膜時の印加高周波電力（arb.：ただし、「印加高周波電力」とは、高周波励起電力（Ｒｆ1）と基板バイアス電力（Ｒｆ2）との合計）であり、縦軸は絶縁耐圧（MV/cm）である。高周波励起電力（Ｒｆ1）を０、１００、２００、３００arb.と変化させて測定を行った。図１１、図１２ともに「●」で示すデータは高周波励起電力（Ｒｆ1）が０arb.の場合、「△」で示すデータはＲｆ1が１００arb.の場合、「□」で示すデータはＲｆ1が２００arb.の場合、「○」で示すデータはＲｆ1が３００arb.の場合、である。
図１１に示す平坦部絶縁耐圧の測定では、印加高周波電力が０arb.の時、絶縁耐圧が２MV/cm程度であり、印加高周波電力を５００arb.まで増加させるにつれて絶縁耐圧が８MV/cm程度まで向上する。これに対して、絶縁耐圧の評価としてはより厳しい評価となる図１２に示す段差部絶縁耐圧の測定の場合、印加高周波電力が０ないし２００arb.の範囲では絶縁耐圧は６ないし８MV/cm程度の値が得られるが、印加高周波電力を５００arb.まで増加させるにつれて絶縁耐圧が１MV/cm以下にまで低下してしまい、所望の耐圧が得られないことがわかった。
【００４６】
特に逆スタガ型のＴＦＴにおけるゲート絶縁膜の耐圧に関して言えば、ゲート電極の端部に必ずゲート絶縁膜の段差ができ、この段差部に電界集中が生じてゲート絶縁膜破壊が起こりやすくなるため、ＴＦＴの正常な動作を保証するという点からは特に段差部での絶縁耐圧が高いことが重要である。
よって、成膜時の印加高周波電力を０ないし２００arb.の範囲とすることが好ましく、図１０ないし図１２の結果から総合的に判断すると、ＳｉＮx 膜の光学的バンドギャップが３．５ないし４．５ｅＶ程度の値を取ったときにＳｉＮx 膜の絶縁耐圧、特にゲート電極段差部での絶縁耐圧が良好となり、信頼性の高いＴＦＴが得られることが実証された。
【００４７】
また、光学的バンドギャップが異なる数種のＳｉＮx 膜を成膜し、成膜した各ＳｉＮx 膜を用いて電界効果移動度を測定した。試料としては、ＳｉＮx 膜成膜時のチャンバー内圧力を変えたもの２種類を作成し（図１３中「●」で示す試料が圧力Ｐ1Ｐａのもの、図１３中「□」で示す試料が圧力Ｐ2Ｐａのものである）、それぞれ電界効果移動度を測定した。その結果を図１３に示す。
【００４８】
図１３において、横軸は各膜の光学的バンドギャップ（eV）であり、縦軸は電界効果移動度（cm2/V・sec ）である。図１３に示す結果から、光学的バンドギャップが３．５ないし５．０ｅＶの範囲では、光学的バンドギャップの増加に伴って電界効果移動度が緩やかに増加する傾向を示すことがわかる。ところが、光学的バンドギャップが５．０ｅＶを越えると、電界効果移動度が急激に増加し始め、光学的バンドギャップが５．３ｅＶになると１．０cm2/V・sec 前後の電界効果移動度が得られ、光学的バンドギャップが３．５ｅＶのときの約２倍の値が得られた。したがって、キャリアの移動度を向上させるという観点からは、光学的バンドギャップが５．０ないし５．３ｅＶの範囲のＳｉＮx 膜を用いるのが好ましいことが実証された。
【００４９】
【発明の効果】
以上、詳細に説明したように、本発明によれば、第１のゲート絶縁膜がゲート電極と半導体能動膜との間の耐圧を向上させる機能を持つとともに、第２のゲート絶縁膜が半導体能動膜との間の界面特性を向上させる機能を持っているため、ゲート絶縁膜全体としては、所望の絶縁耐圧を持つと同時に半導体能動膜を所望のキャリア移動度とするようなゲート絶縁膜を実現することができる。その結果、動作不良が少なく、高速動作が可能なＴＦＴを得ることができる。また、ゲート絶縁膜の成膜方法として第１のゲート絶縁膜形成から第２のゲート絶縁膜形成に移行する際に励起電力または基板バイアス電力の切り替え、あるいは混合ガスの混合比の切り替えのみによって、異なる特性を持つ２層のゲート絶縁膜を連続的に形成することができる。したがって、１層のゲート絶縁膜を形成する場合に比べて生産性をそれ程低下させることなく、ＴＦＴアレイ基板を製造することが可能になる。さらに、本発明の薄膜成膜装置によれば、第１のゲート絶縁膜形成から第２のゲート絶縁膜形成に移行する際に励起電力または基板バイアス電力の切り替え、あるいは混合ガスの混合比の切り替えを順次行うことが可能となり、異なる特性を持つ２層のゲート絶縁膜を連続的に形成することができる。したがって、１層のゲート絶縁膜を形成する場合に比べて生産性をそれ程低下させることなく、ＴＦＴアレイ基板を製造することが可能になる。さらにまた、本発明によれば、高い応答速度を持ち、歩留まりや信頼性の面でも優れた液晶表示装置を実現することができる。
【図面の簡単な説明】
【図１】 本発明の一実施の形態であるＴＦＴの構造を示す断面図である。
【図２】 同、ＴＦＴの製造工程を示すプロセスフロー図である。
【図３】 本実施の形態で用いる２周波励起プラズマＣＶＤ装置を示す概略図である。
【図４】 同装置の処理の第１のシーケンスを示すフローチャートである。
【図５】 同、第２のシーケンスを示すフローチャートである。
【図６】 同、ＴＦＴのゲート絶縁膜形成時のシーケンスを示す図であり、基板バイアス電力を変化させる方法の例を示す図である。
【図７】 同、ＴＦＴのゲート絶縁膜形成時のシーケンスを示す図であり、高周波励起電力を変化させる方法の例を示す図である。
【図８】 同、ＴＦＴのゲート絶縁膜形成時のシーケンスを示す図であり、混合ガスの流量比を変化させる方法の例を示す図である。
【図９】 同、ＴＦＴを備えたＴＦＴアレイ基板を用いた液晶表示装置の概略構成を示す断面図である。
【図１０】 本発明の実施例である成膜時の基板バイアス電力と光学的バンドギャップとの相関を示す実験データである。
【図１１】 本発明の実施例である成膜時の印加高周波電力と平坦部絶縁耐圧との相関を示す実験データである。
【図１２】 本発明の実施例である成膜時の印加高周波電力と段差部絶縁耐圧との相関を示す実験データである。
【図１３】 本発明の実施例である光学的バンドギャップと電界効果移動度との相関を示す実験データである。
【図１４】 一般の液晶表示装置の概略構成を示す平面図である。
【図１５】 従来のＴＦＴの構造を示す断面図である。
【符号の説明】
１ ＴＦＴ
２ 透明電極
３ ゲート電極
４ ゲート絶縁膜
５ 第１のゲート絶縁膜
６ 第２のゲート絶縁膜
７ 半導体能動膜
８ オーミックコンタクト層
９ ソース電極
１０ ドレイン電極
１３ 画素電極
２９ 基板
３０ ２周波励起プラズマＣＶＤ装置（薄膜成膜装置）
３２ 高周波電極
３４ サセプタ電極
３５ 成膜チャンバー
Claims (1)
- 基板上にゲート電極を形成する段階；
前記ゲート電極を包含する基板上に、成膜チャンバー内に設置した高周波電極とこれと対峙させたサセプタ電極とを備えたプラズマＣＶＤ装置を用い、シランガスとアンモニアガスとの混合ガスを、４０ｓｃｃｍ／１６０ｓｃｃｍ（ＳｉＨ ４ ／ＮＨ ３ ）に、第１の励起電力を前記高周波電極に印加し、第１の基板バイアス電力を前記サセプタ電極に印加することにより形成される第１の高周波電界によってプラズマ化して前記ゲート電極と半導体能動膜との間の耐圧を向上させる第１の窒化ケイ素ゲート絶縁膜を基板上のゲート電極の上に形成する段階；及び、
連続して、前記混合ガスと同一の組成の混合ガスを、第２の励起電力を前記高周波電極に印加し、第２の基板バイアス電力を前記サセプタ電極に印加することにより形成される第１の高周波電界より大きい第２の高周波電界によってプラズマ化して半導体能動膜との間の界面特性を向上させる第２の窒化ケイ素ゲート絶縁膜を前記第１の窒化ケイ素ゲート絶縁膜上に形成し、ついで該第２の窒化ケイ素ゲート絶縁膜上に半導体能動膜を形成する段階；を包含する薄膜トランジスタの製造方法において、
前記第１の窒化ケイ素ゲート絶縁膜と前記第２の窒化ケイ素ゲート絶縁膜の成膜条件は、前記高周波電極に印加する４０．６８ＭＨｚの前記第１と第２の励起電力を６００Ｗで一定とし、１３．５６ＭＨｚの前記第１と第２の基板バイアス電力を前記第１のゲート絶縁膜成膜時に０Ｗ（無印加状態）とし、第２のゲート絶縁膜成膜時に４００Ｗとすることを特徴とする薄膜トランジスタの製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24236099A JP4332263B2 (ja) | 1998-10-07 | 1999-08-27 | 薄膜トランジスタの製造方法 |
| KR1019990041508A KR100327445B1 (ko) | 1998-10-07 | 1999-09-28 | 박막트랜지스터와 그 제조방법 및 액정표시장치와 박막성막장치 |
| US09/413,653 US6355943B1 (en) | 1998-10-07 | 1999-10-06 | Thin film transistor, method of producing the same, liquid crystal display, and thin film forming apparatus |
| US10/020,610 US6800502B2 (en) | 1998-10-07 | 2001-12-07 | Thin film transistor, method of producing the same, liquid crystal display, and thin film forming apparatus |
| US10/631,331 US6878967B2 (en) | 1998-10-07 | 2003-07-31 | Thin film transistor, method of producing the same, liquid crystal display, and thin film forming apparatus |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-285776 | 1998-10-07 | ||
| JP28577698 | 1998-10-07 | ||
| JP24236099A JP4332263B2 (ja) | 1998-10-07 | 1999-08-27 | 薄膜トランジスタの製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006334701A Division JP4693759B2 (ja) | 1998-10-07 | 2006-12-12 | 薄膜成膜装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000183359A JP2000183359A (ja) | 2000-06-30 |
| JP4332263B2 true JP4332263B2 (ja) | 2009-09-16 |
Family
ID=26535735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24236099A Expired - Lifetime JP4332263B2 (ja) | 1998-10-07 | 1999-08-27 | 薄膜トランジスタの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US6355943B1 (ja) |
| JP (1) | JP4332263B2 (ja) |
| KR (1) | KR100327445B1 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4758938B2 (ja) * | 2001-08-30 | 2011-08-31 | 東京エレクトロン株式会社 | 絶縁膜の形成方法及び絶縁膜の形成装置 |
| KR20030055060A (ko) * | 2001-12-26 | 2003-07-02 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR100421914B1 (ko) * | 2001-12-28 | 2004-03-11 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 제조 방법 |
| US20030122987A1 (en) * | 2001-12-28 | 2003-07-03 | Myung-Joon Kim | Array substrate for a liquid crystal display device having multi-layered metal line and fabricating method thereof |
| US7592239B2 (en) * | 2003-04-30 | 2009-09-22 | Industry University Cooperation Foundation-Hanyang University | Flexible single-crystal film and method of manufacturing the same |
| US20040218133A1 (en) * | 2003-04-30 | 2004-11-04 | Park Jong-Wan | Flexible electro-optical apparatus and method for manufacturing the same |
| KR100968567B1 (ko) * | 2003-07-22 | 2010-07-08 | 삼성전자주식회사 | 다층 박막의 제조 방법 및 이를 이용한 박막 트랜지스터표시판의 제조 방법 |
| US7710371B2 (en) * | 2004-12-16 | 2010-05-04 | Xerox Corporation | Variable volume between flexible structure and support surface |
| JP2006185998A (ja) * | 2004-12-27 | 2006-07-13 | Ulvac Japan Ltd | 薄膜トランジスタ形成方法およびこの薄膜トランジスタを形成させるプラズマｃｖｄ装置 |
| JP4900332B2 (ja) * | 2005-09-13 | 2012-03-21 | ソニー株式会社 | 液晶表示装置の製造方法 |
| JP2007227529A (ja) * | 2006-02-22 | 2007-09-06 | Tokyo Electron Ltd | 半導体装置の製造方法、プラズマ処理装置、及び記憶媒体 |
| KR101326134B1 (ko) | 2007-02-07 | 2013-11-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP5308019B2 (ja) * | 2007-12-19 | 2013-10-09 | 三菱電機株式会社 | 薄膜トランジスタ、及びその製造方法、並びに表示装置 |
| JP2009267391A (ja) * | 2008-03-31 | 2009-11-12 | Tokyo Electron Ltd | 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置 |
| WO2009129391A2 (en) * | 2008-04-17 | 2009-10-22 | Applied Materials, Inc. | Low temperature thin film transistor process, device property, and device stability improvement |
| WO2010143609A1 (ja) * | 2009-06-12 | 2010-12-16 | 株式会社アルバック | 電子装置の形成方法、電子装置、半導体装置及びトランジスタ |
| JP5495940B2 (ja) * | 2010-05-21 | 2014-05-21 | 三菱重工業株式会社 | 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置 |
| JP5610850B2 (ja) * | 2010-05-28 | 2014-10-22 | 三菱重工業株式会社 | 窒化珪素膜の製造方法及び装置 |
| JP2011249626A (ja) * | 2010-05-28 | 2011-12-08 | Mitsubishi Heavy Ind Ltd | 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置 |
| JP5375745B2 (ja) * | 2010-06-02 | 2013-12-25 | 富士電機株式会社 | 試験装置および試験方法 |
| CN103053026A (zh) * | 2011-08-10 | 2013-04-17 | 松下电器产业株式会社 | 薄膜晶体管器件以及薄膜晶体管器件的制造方法 |
| CN102779783B (zh) * | 2012-06-04 | 2014-09-17 | 北京京东方光电科技有限公司 | 一种像素结构及其制造方法、显示装置 |
| US8904876B2 (en) * | 2012-09-29 | 2014-12-09 | Stryker Corporation | Flexible piezocapacitive and piezoresistive force and pressure sensors |
| KR102291463B1 (ko) * | 2015-01-22 | 2021-08-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR102283812B1 (ko) | 2015-02-04 | 2021-08-02 | 삼성디스플레이 주식회사 | 반도체 소자 및 반도체 소자를 포함하는 유기 발광 표시 장치 |
| US10804408B2 (en) * | 2017-10-12 | 2020-10-13 | Applied Materials, Inc. | Process to reduce plasma induced damage |
| US10515796B2 (en) * | 2017-11-21 | 2019-12-24 | Applied Materials, Inc. | Dry etch rate reduction of silicon nitride films |
| CA3111939A1 (en) | 2020-03-13 | 2021-09-13 | Certainteed Llc | Siding panel with varying profile and siding system |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63117469A (ja) | 1986-11-05 | 1988-05-21 | Sumitomo Metal Ind Ltd | 薄膜半導体装置 |
| JPH0234821A (ja) | 1988-07-25 | 1990-02-05 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ |
| JPH04171418A (ja) | 1990-11-02 | 1992-06-18 | Oki Electric Ind Co Ltd | 液晶表示パネル |
| JPH05114740A (ja) | 1991-10-23 | 1993-05-07 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| US6005651A (en) * | 1992-08-04 | 1999-12-21 | Matsushita Electric Industrial Co., Ltd. | Display panel and projection display system with use of display panel |
| JPH07183395A (ja) | 1993-12-22 | 1995-07-21 | Hitachi Ltd | 半導体装置 |
| JP3344072B2 (ja) * | 1994-03-31 | 2002-11-11 | ソニー株式会社 | 薄膜トランジスタの製造方法 |
| JPH08271880A (ja) * | 1995-04-03 | 1996-10-18 | Toshiba Corp | 遮光膜，液晶表示装置および遮光膜形成用材料 |
| KR100469134B1 (ko) * | 1996-03-18 | 2005-09-02 | 비오이 하이디스 테크놀로지 주식회사 | 유도형플라즈마화학기상증착방법및그를이용하여생성된비정질실리콘박막트랜지스터 |
| KR100428428B1 (ko) * | 1996-04-12 | 2004-04-28 | 가부시끼가이샤 히다치 세이사꾸쇼 | 플라즈마 처리장치 |
| US6444507B1 (en) * | 1996-10-22 | 2002-09-03 | Seiko Epson Corporation | Fabrication process for thin film transistors in a display or electronic device |
| CN1148600C (zh) * | 1996-11-26 | 2004-05-05 | 三星电子株式会社 | 薄膜晶体管基片及其制造方法 |
| US6010923A (en) * | 1997-03-31 | 2000-01-04 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device utilizing annealed semiconductor layer as channel region |
| CN1161820C (zh) * | 1998-07-31 | 2004-08-11 | 佳能株式会社 | 半导体层制造方法和制造设备、光生伏打电池的制造方法 |
| JP3818561B2 (ja) * | 1998-10-29 | 2006-09-06 | エルジー フィリップス エルシーディー カンパニー リミテッド | シリコン酸化膜の成膜方法および薄膜トランジスタの製造方法 |
| JP3393469B2 (ja) * | 1999-07-15 | 2003-04-07 | 日本電気株式会社 | 薄膜半導体素子の製造方法及び薄膜半導体形成装置 |
-
1999
- 1999-08-27 JP JP24236099A patent/JP4332263B2/ja not_active Expired - Lifetime
- 1999-09-28 KR KR1019990041508A patent/KR100327445B1/ko not_active Expired - Lifetime
- 1999-10-06 US US09/413,653 patent/US6355943B1/en not_active Expired - Lifetime
-
2001
- 2001-12-07 US US10/020,610 patent/US6800502B2/en not_active Expired - Lifetime
-
2003
- 2003-07-31 US US10/631,331 patent/US6878967B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6355943B1 (en) | 2002-03-12 |
| KR20000028721A (ko) | 2000-05-25 |
| US20020079495A1 (en) | 2002-06-27 |
| JP2000183359A (ja) | 2000-06-30 |
| US20040021141A1 (en) | 2004-02-05 |
| US6800502B2 (en) | 2004-10-05 |
| US6878967B2 (en) | 2005-04-12 |
| KR100327445B1 (ko) | 2002-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4332263B2 (ja) | 薄膜トランジスタの製造方法 | |
| CN101465296B (zh) | 薄膜晶体管及其制造方法和显示装置 | |
| JP4018625B2 (ja) | 薄膜トランジスタのための多段階ｃｖｄ法 | |
| KR100927383B1 (ko) | 박막 트랜지스터, 그것을 사용한 표시장치 및 그것들의제조 방법 | |
| US6525341B1 (en) | Thin film transistor, liquid crystal display device and method of fabricating the thin film transistor | |
| JP4243401B2 (ja) | 銅配線基板およびその製造方法ならびに液晶表示装置 | |
| JP4693759B2 (ja) | 薄膜成膜装置 | |
| US8174660B2 (en) | Metal line, method of forming the same, and a display using the same | |
| US20090200553A1 (en) | High temperature thin film transistor on soda lime glass | |
| US20080218676A1 (en) | Liquid crystal display device and manufacturing method of the same | |
| JP3452679B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 | |
| JP4190259B2 (ja) | アクティブマトリクス基板、その製造方法および表示装置 | |
| JPH09179142A (ja) | 電極配線基板、その製造方法、及び液晶表示装置 | |
| JP2685086B2 (ja) | アクティブマトリックス液晶ディスプレイの下基板の製造方法 | |
| CN110164878B (zh) | 阵列基板及其制备方法 | |
| JP2000349292A (ja) | 薄膜トランジスタ | |
| JPH04304428A (ja) | アクティブマトリックス液晶ディスプレイの製造方法 | |
| JPH04257229A (ja) | 液晶ディスプレイの製造方法 | |
| KR20080069808A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| JPH0766131B2 (ja) | アクテイブマトリツクス液晶パネルの製造方法 | |
| JPH0855990A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH04299866A (ja) | アクティブマトリクス液晶ディスプレイの製造方法 | |
| JPS63266428A (ja) | 薄膜半導体装置 | |
| KR20020059082A (ko) | 박막트랜지스터 및 그 제조방법 | |
| JPH05158070A (ja) | アクティブマトリックス液晶ディスプレイの下基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041005 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060814 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090526 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090622 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4332263 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |