JP4972968B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4972968B2 JP4972968B2 JP2006073414A JP2006073414A JP4972968B2 JP 4972968 B2 JP4972968 B2 JP 4972968B2 JP 2006073414 A JP2006073414 A JP 2006073414A JP 2006073414 A JP2006073414 A JP 2006073414A JP 4972968 B2 JP4972968 B2 JP 4972968B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- chip
- sealing resin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本発明に係る半導体装置は、前記封止樹脂が熱硬化性樹脂であり、前記接着剤が紫外線硬化性樹脂であることを特徴とする。
本発明に係る半導体装置は、前記封止樹脂と前記接着剤とは、熱溶融温度が異なることを特徴とする。
(付記1)基板上に複数の半導体チップを積層してあり、前記複数の半導体チップの中の最上段の半導体チップが残りの半導体チップ上にフリップチップボンドにより接続されている半導体装置において、前記残りの半導体チップは封止樹脂にて封止され、前記最上段の半導体チップは前記封止樹脂から露出していることを特徴とする半導体装置。
(付記2)前記最上段の半導体チップと接続される前記残りの半導体チップの電極の表面が前記封止樹脂から露出していることを特徴とする付記1記載の半導体装置。
(付記3)前記残りの半導体チップが前記基板とワイヤにて電気的に接続されており、前記ワイヤは、前記最上段の半導体チップと接続される前記残りの半導体チップの電極の表面より低いことを特徴とする付記1または2記載の半導体装置。
(付記5)前記最上段の半導体チップと前記残りの半導体チップとの間に、サーマルバンプを設けてあることを特徴とする付記1乃至4の何れかに記載の半導体装置。
(付記6)前記最上段の半導体チップ裏面に凹凸を付与してあることを特徴とする付記1乃至5の何れかに記載の半導体装置。
(付記8)前記封止樹脂で封止する工程にあって、前記最上段の半導体チップと接続される前記残りの半導体チップの電極の表面を前記封止樹脂から露出させることを特徴とする付記7記載の半導体装置の製造方法。
(付記9)前記ワイヤにて電気的に接続する工程にあって、前記最上段の半導体チップと接続される前記残りの半導体チップの電極の表面より低く前記ワイヤを設けることを特徴とする付記7または8記載の半導体装置の製造方法。
(付記10)前記ワイヤボンド用のボールを前記基板に形成する工程を更に有することを特徴とする付記7乃至9の何れかに記載の半導体装置の製造方法。
1a 電極
2 第1半導体チップ(最上段の半導体チップ)
3 第2半導体チップ(残りの半導体チップ)
3a チップ電極
6 ボール
7 ワイヤ
8 接着剤
9 封止樹脂
11 サーマルバンプ
12 凹凸
Claims (7)
- 基板上に複数の半導体チップを積層してあり、前記複数の半導体チップの中の最上段の半導体チップが残りの半導体チップ上に接着剤を介してフリップチップボンドにより接続されている半導体装置において、
前記残りの半導体チップは封止樹脂にて封止され、前記最上段の半導体チップは前記封止樹脂から露出しており、
前記接着剤の材料と、前記封止樹脂の材料とが異なることを特徴とする半導体装置。 - 前記最上段の半導体チップと接続される前記残りの半導体チップの電極の表面が前記封止樹脂から露出していることを特徴とする請求項1記載の半導体装置。
- 前記残りの半導体チップが前記基板とワイヤにて電気的に接続されており、前記ワイヤは、前記最上段の半導体チップと接続される前記残りの半導体チップの電極の表面より低いことを特徴とする請求項1または2記載の半導体装置。
- 前記封止樹脂が熱硬化性樹脂であり、前記接着剤が熱可塑性樹脂であることを特徴とする請求項1乃至3の何れかに記載の半導体装置。
- 前記封止樹脂が熱硬化性樹脂であり、前記接着剤が紫外線硬化性樹脂であることを特徴とする請求項1乃至3の何れかに記載の半導体装置。
- 前記封止樹脂と前記接着剤とは、熱溶融温度が異なることを特徴とする請求項1乃至3の何れかに記載の半導体装置。
- 基板上に複数の半導体チップを積層してあり、前記複数の半導体チップの中の最上段の半導体チップが残りの半導体チップ上にフリップチップボンドにより接続されている半導体装置を製造する方法において、
基板上に前記残りの半導体チップを積層形成する工程と、
積層形成した前記残りの半導体チップと前記基板とをワイヤにて電気的に接続する工程と、
前記残りの半導体チップ及び前記ワイヤを封止樹脂で封止する工程と、
前記封止樹脂から露出するように、前記最上段の半導体チップを前記残りの半導体チップ上に、前記封止樹脂とは異なる材料の接着剤を介してフリップチップボンドする工程と を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006073414A JP4972968B2 (ja) | 2006-03-16 | 2006-03-16 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006073414A JP4972968B2 (ja) | 2006-03-16 | 2006-03-16 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007250906A JP2007250906A (ja) | 2007-09-27 |
| JP4972968B2 true JP4972968B2 (ja) | 2012-07-11 |
Family
ID=38594865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006073414A Expired - Fee Related JP4972968B2 (ja) | 2006-03-16 | 2006-03-16 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4972968B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7960210B2 (en) * | 2007-04-23 | 2011-06-14 | Cufer Asset Ltd. L.L.C. | Ultra-thin chip packaging |
| JP2010027848A (ja) * | 2008-07-18 | 2010-02-04 | Nec Electronics Corp | 半導体パッケージ |
| JP2014150213A (ja) | 2013-02-04 | 2014-08-21 | Fujitsu Semiconductor Ltd | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3798620B2 (ja) * | 2000-12-04 | 2006-07-19 | 富士通株式会社 | 半導体装置の製造方法 |
| JP3833136B2 (ja) * | 2002-04-10 | 2006-10-11 | 株式会社カイジョー | 半導体構造およびボンディング方法 |
| US7109574B2 (en) * | 2002-07-26 | 2006-09-19 | Stmicroelectronics, Inc. | Integrated circuit package with exposed die surfaces and auxiliary attachment |
| JP2005101186A (ja) * | 2003-09-24 | 2005-04-14 | Seiko Epson Corp | 積層型半導体集積回路 |
-
2006
- 2006-03-16 JP JP2006073414A patent/JP4972968B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007250906A (ja) | 2007-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101221946B (zh) | 半导体封装、及系统级封装模块的制造方法 | |
| US8123965B2 (en) | Interconnect structure with stress buffering ability and the manufacturing method thereof | |
| US20110057327A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20090050810A (ko) | 접합 신뢰성이 향상된 적층형 반도체 패키지 | |
| KR100353170B1 (ko) | 소형화된 칩 스케일 볼 그리드 어레이 반도체 패키지 | |
| KR20090039411A (ko) | 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법 | |
| US8710642B2 (en) | Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus | |
| JP2010010301A (ja) | 半導体装置及びその製造方法 | |
| TWI300261B (en) | Chip package structur | |
| JP5673423B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20120241935A1 (en) | Package-on-package structure | |
| US20080185709A1 (en) | Semiconductor device including semiconductor elements and method of producing semiconductor device | |
| CN101425510A (zh) | 半导体元件的叠层封装结构及其方法 | |
| JP2012009655A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
| US6825064B2 (en) | Multi-chip semiconductor package and fabrication method thereof | |
| US8217517B2 (en) | Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other | |
| US20090289361A1 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| JP4972968B2 (ja) | 半導体装置及びその製造方法 | |
| JP2008277457A (ja) | 積層型半導体装置および実装体 | |
| CN101656246B (zh) | 具有开口的基板的芯片堆叠封装结构及其封装方法 | |
| CN100470792C (zh) | 散热型立体封装构造及其制造方法 | |
| JP2000277573A (ja) | 集積回路パッケージ、集積回路、集積回路パッケージング方法、および集積回路製造方法 | |
| US20090051051A1 (en) | Semiconductor device and method for manufacturing the same | |
| US20070054439A1 (en) | Multi-chip stack structure | |
| KR101708870B1 (ko) | 적층형 반도체 패키지 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081020 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110721 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120326 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |