JP4981267B2 - 過熱検出回路 - Google Patents

Description

本発明は過熱検出回路に関し、特に半導体基板の温度が所定の温度を超えた場合を検出する過熱検出回路に関する。

近年、高電圧あるいは大電流を出力する用途でパワーＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）が多く使用されている。パワーＬＳＩは、高い出力電力（パワー）を出力するために、自己発熱量が多く、半導体基板が高温になりやすい。半導体基板が高温になった場合、半導体基板上の素子が破壊されてしまう恐れがある。このため、パワーＬＳＩは、保護回路として過熱検出回路を内蔵し、ＬＳＩの異常な温度上昇を防ぐことで、過熱による破壊からＬＳＩを保護することが一般的に行われている。このような過熱検出回路の一例が特許文献１に開示されている。

従来の過熱検出回路７００の回路図を図７に示す。図７に示す過熱検出回路７００は電流決定抵抗Ｒ１、トランジスタＭＮ７１、ＭＮ７２で構成されるカレントミラー、電圧Ｖ１を生成する過熱検出素子であるダイオードＤ１〜Ｄ５、比較基準電圧Ｖ２を決定する抵抗Ｒ２、Ｒ３、電圧Ｖ１と比較基準電圧Ｖ２とを比較するコンパレータを有している。コンパレータは、電源電圧ＶＣＣと基準電圧ＲＥＦ２（ＶＣＣ−６Ｖ）との間で動作しており、その他の素子は、電源電圧ＶＣＣと基準電圧ＲＥＦ１（ＶＣＣ−２．５Ｖ）との間で動作している。

従来の過熱検出回路７００は、電流決定抵抗Ｒ１で決められた電流をカレントミラーを介して過熱検出素子に供給し、電圧Ｖ１と比較基準電圧Ｖ２をコンパレータで比較して出力ＯＴ＿Ｌを得る。

過熱検出素子のダイオードは、半導体基板の温度が常温（例えば、２５℃）の場合、１つで０．６Ｖの電圧降下をもたらす。また、ダイオードは、−２ｍＶ／℃の温度特性を有している。ここで、抵抗Ｒ２、Ｒ３の抵抗値の比が３：２であった場合、比較基準電圧Ｖ２は、ＶＣＣ−１．５Ｖとなる。

半導体基板が過熱検出温度に達するまでは比較基準電圧Ｖ２に対して電圧Ｖ１は低い電圧となるため、出力ＯＴ＿Ｌは、Ｈｉｇｈレベル（例えば、電源電圧ＶＣＣ）となる。また、過熱検出温度を超えた場合、つまり、周囲温度が１７５℃である場合、ダイオード１つの電圧降下は０．３Ｖとなり、電圧Ｖ１はＶＣＣ−１．５Ｖとなる。半導体基板の温度がさらに上昇した場合、電圧Ｖ１はＶＣＣ−１．５Ｖよりも高い電圧になる。このことから、過熱検出温度を１７５℃とした場合、半導体基板の温度が１７５℃を超えると比較基準電圧Ｖ２に対して、電圧Ｖ１は高い電圧となるため、出力ＯＴ＿ＬはＬｏｗレベル（例えば、ＶＣＣ−６Ｖ）となる。

上記説明の動作によって、従来の過熱検出回路７００は半導体基板の温度が過熱検出温度よりも上昇した場合に出力を変化させて、過熱を検出する。

しかしながら、従来の過熱検出回路７００は、バラツキ要因を有しており、例えば、基準電圧ＲＥＦ１の（ＶＣＣ−２．５Ｖ）で±１０％、コンパレータの入力オフセットで±１０ｍＶ、電流決定抵抗の抵抗値で±４０％のバラツキがある。これらバラツキは、過熱検出温度のバラツキの原因となる。例えば、バラツキ要因のすべてが最大限ばらついた場合、過熱検出温度のバラツキは±２５℃程度である。

パワーＬＳＩは、自動車のエンジンルーム等の高温環境で使用される場合もあり、このような使用環境では、この過熱検出温度に高い精度が求められる場合がある。例えば、１７５℃までは正常に動作し、さらに、異常発熱した場合であっても確実に２００℃以下でなければならない場合がある。この条件を満たすためには、過熱検出温度を１８７．５℃とした場合であっても、過熱検出温度のバラツキを±１２．５℃以下としなければならない。そのため、従来の過熱検出回路７００は、過熱検出温度のバラツキが大きく、使用することができない問題がある。
特開平６−１６９２２２号

従来の過熱検出回路では、過熱検出温度のバラツキが大きい問題があった。

本発明にかかる過熱検出回路は、定電流を生成する電流源と、前記定電流に基づき生成される第１の電流によって動作し、半導体基板の温度に基づいた第１の電圧を生成する過熱検出素子部と、前記定電流に基づき生成される第２の電流によって動作し、所定の半導体基板の温度に対応した第２の電圧を生成して、前記第１の電圧と基準電圧との電圧差及び前記第２の電圧と当該基準電圧との電圧差に基づき過熱を検出する検出回路部とを有し、前記定電流が増加した場合、前記第１の電圧と基準電圧との電圧差及び前記第２の電圧と当該基準電圧との電圧差は増加し、前記定電流が減少した場合、前記第１の電圧と前記基準電圧との電圧差及び前記第２の電圧と当該基準電圧との電圧差は減少するものである。

本発明にかかる過熱検出回路によれば、検出回路部が第１の電圧と基準電圧との電圧差及び第２の電圧と基準電圧との電圧差を比較する。つまり、比較される電圧は同じ基準電圧に基づいている電圧差であるため、基準電圧が変動した場合であっても、その変動が打ち消されるため検出温度は一定である。また、第１の電圧及び第２の電圧は定電流の増減に対応して共に増減する。これによって、第１の電圧の変化量と第２の電圧の変化量との関係が一定に保たれるため、過熱検出温度が一定となる。これによって、検出温度のバラツキの少ない過熱検出回路が実現可能である。

本発明にかかる過熱検出回路によれば、検出温度のバラツキの少ない過熱検出回路が実現可能である。

実施の形態１
実施の形態１にかかる過熱検出回路１００の回路図を図１に示す。図１に示す過熱検出回路１００は、電流源１０１、カレントミラー部１０２、過熱検出素子部１０３、検出回路部１０４、インバータ１０５を有している。

電流源１０１は、本実施の形態では、デプレッション型ＮＭＯＳトランジスタＭＮ１１である。トランジスタＭＮ１１は、ゲートがソースに接続され、ソースが基準電圧ＲＥＦ（例えば、ＶＣＣ−６Ｖ）に接続されており、ドレインがカレントミラー部のＰＭＯＳトランジスタＭＰ１１のドレインに接続されている。デプレッション型ＮＭＯＳトランジスタＭＮ１１は、ゲート長Ｌとゲート幅Ｗの設定によってＰＭＯＳトランジスタＭＰ１１に供給する電流Ｉ１１の値を決定している。

カレントミラー部１０２は、ＰＭＯＳトランジスタＭＰ１１、ＭＰ１２、ＭＰ１３を有している。ＰＭＯＳトランジスタＭＰ１１、ＭＰ１２、ＭＰ１３のソースは電源電圧ＶＣＣに接続されている。また、ＰＭＯＳトランジスタＭＰ１１のゲートはドレインと接続されており、ＰＭＯＳトランジスタＭＰ１２、ＭＰ１３のゲートはＭＰ１１のゲートに接続されている。

ＰＭＯＳトランジスタＭＰ１２のドレインは、過熱検出素子部１０３に接続されている。ＰＭＯＳトランジスタＭＰ１２は、ＰＭＯＳトランジスタＭＰ１１に供給される電流Ｉ１１に基づいた電流Ｉ１２をドレインから過熱検出素子部１０３に供給する。ＰＭＯＳトランジスタＭＰ１３のドレインは、検出回路部１０４に接続されている。ＰＭＯＳトランジスタＭＰ１３は、ＰＭＯＳトランジスタＭＰ１１に供給される電流Ｉ１１に基づいた電流Ｉ１３をドレインから検出回路部１０４に供給する。

過熱検出素子部１０３はダイオードＤ１１とＮＭＯＳトランジスタＭＮ１２とを有している。ＮＭＯＳトランジスタＭＮ１２は、ソースが基準電圧ＲＥＦに接続され、ゲートがドレインに接続されており、ドレインがダイオードＤ１１のカソードに接続されている。ダイオードＤ１１のアノードは、ＰＭＯＳトランジスタＭＰ１２のドレインに接続されている。ダイオードＤ１１とＰＭＯＳトランジスタＭＰ１２との間のノードがＤＥＴ１である。

検出回路部１０４は、本実施の形態では、ＮＭＯＳトランジスタＭＮ１３である。ＮＭＯＳトランジスタＭＮ１３は、ソースが基準電圧ＲＥＦに接続され、ドレインがノードＤＥＴ２を介してＰＭＯＳトランジスタＭＰ１３のドレインに接続されており、ゲートがノードＤＥＴ１に接続されている。なお、ＮＭＯＳトランジスタＭＮ１３及びＮＭＯＳトランジスタＭＮ１２は、実質的に同一の工程で形成されるトランジスタである。

インバータ１０５は、ＰＭＯＳトランジスタＭＰ１４とＮＭＯＳトランジスタＭＮ１４を有している。ＰＭＯＳトランジスタＭＰ１４のソースは、電源電圧ＶＣＣに接続されている。また、ＮＭＯＳトランジスタＭＮ１４のソースは、基準電圧ＲＥＦに接続されている。ＰＭＯＳトランジスタＭＰ１４のゲートは、ＮＭＯＳトランジスタＭＮ１４のゲートと接続されており、さらにＰＭＯＳトランジスタＭＰ１３とＮＭＯＳトランジスタＭＮ１３との間のノードに接続されている。ＰＭＯＳトランジスタＭＰ１４のドレインは、ＮＭＯＳトランジスタＭＮ１４のドレインと接続されており、その間のノードが出力ＯＴ＿Ｌとなっている。

ここで、基準電圧ＲＥＦは、電源電圧ＶＣＣに基づいて定電圧源（不図示）が生成する電圧である。

過熱検出回路１００は、半導体基板の温度が過熱検出温度よりも低い場合に出力ＯＴ＿ＬがＨｉｇｈレベル（例えば、電源電圧ＶＣＣ）であって、半導体基板の温度が過熱検出温度よりも高い場合に出力ＯＴ＿ＬがＬｏｗレベル（例えば、基準電圧ＲＥＦ）となる。過熱検出温度は、過熱検出回路１００の出力がＨｉｇｈレベルからＬｏｗレベルに切り替わる半導体基板の温度である。

ここで、過熱検出素子部１０３及び検出回路部１０４の動作について詳細に説明する。過熱検出素子部１０３は、供給される電流Ｉ１２に基づいて、ＮＭＯＳトランジスタＭＮ１２の閾値電圧Ｖｔｈ１とダイオードＤ１１の順方向電圧とを足し合わせた第１の電圧（例えば、電圧ＶＡ）をノードＤＥＴ１に発生する回路である。例えば、半導体基板の温度が２５℃（常温）の場合、ＮＭＯＳトランジスタＭＮ１２の閾値電圧Ｖｔｈ１は０．７５Ｖであり、ダイオードＤ１１の順方向電圧は０．５５Ｖである。従って、電圧ＶＡは、常温の場合、ＶＣＣ−６Ｖ＋１．３０Ｖとなる。

このＮＭＯＳトランジスタＭＮ１２の閾値電圧Ｖｔｈ１とダイオードＤ１１の順方向電圧とは、例えば−２ｍＶ／℃の温度特性を有している。つまり、１℃温度が上昇するのに伴い、ＮＭＯＳトランジスタＭＮ１２の閾値電圧Ｖｔｈ１は２ｍＶ減少する。また、ダイオードＤ１１の順方向電圧も１℃温度が上昇するのに伴い、閾値電圧Ｖｔｈ１は２ｍＶ減少する。従って、温度に対する電圧ＶＡの変化率は、閾値電圧Ｖｔｈ及び順方向電圧の温度特性を足し合わせた変化率（−４ｍＶ／℃）となる。

また、供給される電流Ｉ１２に基づいて、ＮＭＯＳトランジスタＭＮ１２の閾値電圧Ｖｔｈ１とダイオードＤ１１の順方向電圧は変化する。例えば、電流Ｉ１２が１０倍になった場合、ＮＭＯＳトランジスタＭＮ１２の閾値電圧Ｖｔｈ１及びダイオードＤ１１の順方向電圧は、共に２６ｍＶ程度増加する。また、電流Ｉ１２が１０分の１になった場合、ＮＭＯＳトランジスタＭＮ１２の閾値電圧Ｖｔｈ１及びダイオードＤ１１の順方向電圧は、共に２６ｍＶ程度減少する。

検出回路部１０４のＮＭＯＳトランジスタＭＮ１３は、例えば閾値電圧Ｖｔｈ２が半導体基板の温度が常温の場合０．９７Ｖのトランジスタである。この閾値電圧Ｖｔｈ２は、第２の電圧であって、例えばＮＭＯＳトランジスタＭＮ１２と実質的に同じ温度特性（−２ｍＶ／℃）を有している。つまり、１℃温度が上昇するのに伴い、閾値電圧Ｖｔｈ２は２ｍＶ減少する。

また、供給される電流Ｉ１３に基づいて、ＮＭＯＳトランジスタＭＮ１３の閾値電圧Ｖｔｈ２は変化する。ＮＭＯＳトランジスタＭＮ１３の閾値電圧Ｖｔｈ２の電流Ｉ１３に対する変化のグラフの一例を図２に示す。図２は、電流Ｉ１３が供給されている場合のドレイン電圧が縦軸となっており、ＮＭＯＳトランジスタＭＮ１３のゲート電圧が横軸となっている。また、基準となる電流量を流した場合（Ｔｙｐ条件）の電圧変化を細線で示し、電流量が増えた場合（Ｍａｘ条件）の電圧変化を太線で示しており、電流量が減った場合（Ｍｉｎ条件）の電圧変化を破線で示している。

ゲート電圧が０Ｖの場合、ドレイン電圧は電源電圧ＶＣＣであり、ゲート電圧が所定の電圧になると、ドレイン電圧が接地電位に変化し、ゲート電圧が所定の電圧以上の場合、ドレイン電圧は接地電位となる。ドレイン電圧がＶＣＣ／２となるゲート電圧がＮＭＯＳトランジスタＭＮ１３の閾値電圧Ｖｔｈ２となる。ＮＭＯＳトランジスタＭＮ１３は、電流Ｉ１３が増加すると、より多くの電流を流す能力が必要であるため、閾値電圧Ｖｔｈ２がＴｙｐ条件よりも高い閾値電圧Ｖｔｈ２^＋となる。また、電流Ｉ１３が減少すると、電流を流す能力は小さくてもよいため、閾値電圧Ｖｔｈ２がＴｙｐ条件よりも低い閾値電圧Ｖｔｈ２⁻となる。

本実施の形態にかかる過熱検出回路１００は、例えば半導体基板の温度が１９０℃を超えた場合に出力が変化するように設定されている。以下では、この過熱検出回路１００の出力が変化する半導体基板の温度を過熱検出温度として説明する。過熱検出回路１００は、基準電圧ＲＥＦと過熱検出素子部が生成する電圧ＶＡとの電圧差が、基準電圧ＲＥＦと検出回路部のＮＭＯＳトランジスタＭＮ１３の閾値電圧Ｖｔｈ２との電圧差よりも低くなった場合に過熱を検出する。つまり、半導体基板の温度が１９０℃となった場合に電圧ＶＡと閾値電圧Ｖｔｈ２が同じ電圧となる。さらに半導体基板の温度が上昇すると電圧ＶＡが閾値電圧Ｖｔｈ２を下回ることで過熱検出回路１００の出力がＨｉｇｈレベルからＬｏｗレベルに変化する。

電圧ＶＡと閾値電圧Ｖｔｈ２の関係を示すグラフを図３に示す。電流Ｉ１２、Ｉ１３がＴｙｐ条件の場合の電圧ＶＡと閾値電圧Ｖｔｈ２の関係を細線で示す。電圧ＶＡは、温度上昇に伴い−４ｍＶ／℃の傾きで降下していく。また、閾値電圧Ｖｔｈ２は温度上昇に伴い−２ｍＶ／℃の傾きで降下していく。温度が１９０℃よりも低い点では電圧ＶＡは閾値電圧よりも大きいが、温度が１９０℃となる点で電圧ＶＡと閾値電圧Ｖｔｈ２とが同じ温度になり、更に温度が上昇すると電圧ＶＡは、閾値電圧Ｖｔｈ２よりも低い電圧になる。つまり、電圧ＶＡと閾値電圧Ｖｔｈ２の交点が過熱検出温度となる。

また、電流Ｉ１２、Ｉ１３が増加した場合（Ｍａｘ条件）の電圧ＶＡと閾値電圧Ｖｔｈ２を太線で示す。Ｍａｘ条件では、同じ温度で比べるとＴｙｐ条件よりも電圧ＶＡ、閾値電圧Ｖｔｈ２共に高い電圧となる。しかしながら、電圧ＶＡの変化と閾値電圧Ｖｔｈの変化とは共に増加しているため、この変化は相対的に相殺されることになる。よって、電圧ＶＡと閾値電圧Ｖｔｈ２の交点は温度が１９０℃の点となる。

さらに、電流Ｉ１２、Ｉ１３が減少した場合（Ｍｉｎ条件）の電圧ＶＡと閾値電圧Ｖｔｈ２を破線で示す。Ｍｉｎ条件では、同じ温度で比べるとＴｙｐ条件よりも電圧ＶＡ、閾値電圧Ｖｔｈ２共に低い電圧となる。しかしながら、電圧ＶＡの変化と閾値電圧Ｖｔｈ２の変化とは共に減少しているため、この変化は相対的に相殺されることになる。よって、電圧ＶＡと閾値電圧Ｖｔｈ２の交点は温度が１９０℃の点となる。

続いて、過熱検出回路１００の動作について詳細に説明する。過熱検出回路１００は、基準電圧ＲＥＦを基準として動作しているため、説明で用いる電圧はこの基準電圧ＲＥＦに対する電圧差とする。

半導体基板の温度が過熱検出温度よりも低い場合について説明する。まず、電流源１０１が電流Ｉ１１を生成する。生成された電流Ｉ１１は、カレントミラー部１０２のＰＭＯＳトランジスタＭＰ１２によって電流Ｉ１２として過熱検出素子部１０３に供給され、ＰＭＯトランジスタＭＰ１３によって電流Ｉ１３として検出回路部１０４に供給される。

ここで、電流Ｉ１２、Ｉ１３は、ゲート長Ｌがすべて同じである場合、ＰＭＯＳトランジスタＭＰ１１のゲート幅Ｗ１とＰＭＯＳトランジスタＭＰ１２のゲート幅Ｗ２、ＭＰ１３のゲート幅Ｗ３との比によってそれぞれ決まる。本実施の形態では、例えばＩ１１＞Ｉ１２＞Ｉ１３の関係になるように設定される。

過熱検出素子部１０３は、電流Ｉ１２の大きさに基づいて、ノードＤＥＴ１に電圧ＶＡを発生させる。この電圧ＶＡは、半導体基板の温度が常温の場合、１．３０Ｖとなる。

検出回路部１０４のＮＭＯＳトランジスタの閾値電圧Ｖｔｈ２は、半導体基板の温度が常温である場合、０．９７Ｖである。このことから、電圧ＶＡが１．３０Ｖの場合、ＮＭＯＳトランジスタＭＮ１３のゲート電圧が閾値電圧Ｖｔｈ２よりも高いため導通状態となる。これにより、ＮＭＯＳトランジスタＭＮ１３には、ＰＭＯＳトランジスタＭＰ１３から供給される電流Ｉ１３が流れることになり、ＮＭＯＳトランジスタＭＮ１３のドレイン電圧はＬｏｗレベルとなる。

ＮＭＯＳトランジスタＭＮ１３のドレイン電圧は、インバータ１０５で反転されて、出力ＯＴ＿ＬがＨｉｇｈレベルを出力する。

次に、半導体基板の温度が過熱検出温度よりも高い場合について説明する。まず、電流源１０１が電流Ｉ１１を生成する。生成された電流Ｉ１１は、カレントミラー部１０２のＰＭＯＳトランジスタＭＰ１２によって電流Ｉ１２として過熱検出素子部１０３に供給され、ＰＭＯトランジスタＭＰ１３によって電流Ｉ１３として検出回路部１０４に供給される。

過熱検出素子部１０３は、電流Ｉ１２の大きさに基づいて、ノードＤＥＴ１に電圧ＶＡを発生させる。この電圧ＶＡは、半導体基板の温度が１９５℃の場合、０．６２Ｖとなる。

検出回路部１０４は、のＮＭＯＳトランジスタの閾値電圧Ｖｔｈ２は、半導体基板の温度が１９５℃である場合、０．６３Ｖである。このことから、電圧ＶＡが０．６２Ｖの場合、ＮＭＯＳトランジスタＭＮ１３のゲート電圧が閾値電圧Ｖｔｈ２よりも低いため非導通状態となる。これにより、ＮＭＯＳトランジスタＭＮ１３のドレイン電圧はＨｉｇｈレベルとなる。

ＮＭＯＳトランジスタＭＮ１３のドレイン電圧は、インバータ１０５で反転されて、出力ＯＴ＿ＬがＬｏｗレベルを出力する。

実施の形態１にかかる過熱検出回路によれば、１つの基準電圧ＲＥＦに接続された過熱検出素子部１０３と検出回路部１０４とによって温度を検出する。つまり、過熱検出素子部１０３が生成する電圧ＶＡは、基準電圧ＲＥＦからの電圧差であり、ＮＭＯＳトランジスタＭＮ１３の閾値電圧Ｖｔｈ２も基準電圧ＲＥＦからの電圧差で決まる値である。この１つの基準電圧から求まる２つの電圧によって温度を検出することで、基準電圧ＲＥＦのバラツキの影響を受けずに温度検出が可能である。

また、過熱検出素子部１０３のＮＭＯＳトランジスタＭＮ１２と検出回路部１０４のＮＭＯＳトランジスタＭＮ１３は、実質的に同じ工程で形成される素子であるため、閾値電圧のバラツキが同じになる。このことから、電圧ＶＡのバラツキと閾値電圧Ｖｔｈ２のバラツキは同じになる。つまり、過熱検出温度は、製造工程におけるバラツキの影響を考慮することなく設定することが可能である。

さらに、定電流が生成する電流Ｉ１１は製造工程でのバラツキと温度による電流値の変化を生じる。しかしながら、実施の形態１にかかる過熱検出回路１００によれば、カレントミラー部のトランジスタのゲート幅の比によって、電流Ｉ１２、Ｉ１３を生成している。つまり、電流Ｉ１２、Ｉ１３は電流Ｉ１１の変化に対して同じ割合で変化する。電流Ｉ１２が増加すると電流Ｉ１３も同じ割合で増加する。つまり、電流Ｉ１２、Ｉ１３の変化に対して電圧ＶＡと閾値電圧Ｖｔｈ２とが共に同じ変化の割合で変化する。また、第１の電流Ｉ１２及び第２の電流Ｉ１３が同じ割合で変化した場合、第１の電圧ＶＡの変化量及び第２の電圧Ｖｔｈ２の変化量は同じ割合で変化する。そのため、電圧ＶＡと閾値電圧Ｖｔｈ２とは相対的に一定の関係となる。つまり、電流Ｉ１１のバラツキ及び変化に影響されない一定の検出温度の設定が可能である。

実施の形態１にかかる過熱検出回路１００は、従来の過熱検出回路に対して、素子数を少なくすることができる。さらに、従来では２種類の基準電圧ＲＥＦ１、ＲＥＦ２が必要であり電圧源が２つ必要であったが、本実施の形態では１つの基準電圧ＲＥＦがあればよいため、定電圧を生成する電圧源は１つあればよい。このことから、本実施の形態によれば、チップ面積の削減が可能である。つまり、本実施の形態の過熱検出回路１００によれば、小さなチップ面積であっても、精度の高い過熱検出温度の過熱検出回路を実現することが可能である。過熱検出温度の精度は、例えばシミュレーションの結果より設定値１９０．５℃に対して、＋０．７℃から−２．１℃のバラツキ範囲である。

実施の形態２
実施の形態２にかかる過熱検出回路４００を図４に示す。実施の形態２にかかる過熱検出回路４００は、実施の形態１にかかる過熱検出回路１００と実質的に同じ回路である。実施の形態２にかかる過熱検出回路４００は、実施の形態１にかかる過熱検出回路１００に対して、カレントミラー部にＰＭＯＳトランジスタＭＰ１６が追加され、さらにヒステリシス回路１０６が追加されている。実施の形態１と同じ部分については、同様の符号を付して詳細な説明は省略する。

ＰＭＯＳトランジスタＭＰ１６及びヒステリシス回路１０６について詳細に説明する。ＰＭＯＳトランジスタＭＰ１６は、カレントミラー部に追加されたＰＭＯＳトランジスタであり、ソースが電源電圧ＶＣＣに接続され、ゲートがＰＭＯＳトランジスタＭＰ１１のゲートに接続され、ドレインがヒステリシス回路１０６に接続されている。

ＰＭＯＳトランジスタＭＰ１６は、過熱検出回路４００の過熱検出温度にヒステリシスを持たせる電流Ｉ１４を供給する。また、実施の形態２では、電流Ｉ１２と電流Ｉ１４との和の電流で半導体基板の温度が常温から過熱検出温度になるまでの電圧ＶＡを発生させる。なお、各電流は、例えばＩ１１＞（Ｉ１２＋Ｉ１４）＞Ｉ１３の関係となるように設定されている。

ヒステリシス回路１０６は、ＰＭＯＳトランジスタＭＰ１５とＮＭＯＳトランジスタＭＮ１５とで構成されるインバータとＰＭＯＳトランジスタＭＰ１６とノードＤＥＴ１との間に接続されるＰＭＯＮトランジスタＭＰ１７を有している。ＰＭＯＳトランジスタＭＰ１７は、ソースがＰＭＯＳトランジスタＭＰ１６のドレインに接続され、ソースがノードＤＥＴ１に接続されており、ゲートには出力ＯＴ＿Ｌの反転信号がＰＭＯＳトランジスタＭＰ１５とＮＭＯＳトランジスタＭＮ１５とで構成されるインバータを介して入力されている。

実施の形態２にかかる過熱検出回路４００の動作を説明する。半導体基板の温度が過熱検出温度より低い場合は、出力ＯＴ＿ＬがＨｉｇｈレベルを出力している。このため、ＰＭＯＳトランジスタＭＰ１７のゲートにはＬｏｗレベルが入力される。これによって、ＰＭＯＳトランジスタＭＰ１７は導通状態となり、過熱検出素子部１０３には電流Ｉ１２とＩ１４との和の電流が供給される。

半導体基板の温度が過熱検出温度より高い場合は、出力ＯＴ＿ＬがＬｏｗレベルとなるため、ＰＭＯＳトランジスタＭＰ１７のゲートにはＨｉｇｈレベルが入力される。これによって、ＰＭＯＳトランジスタＭＰ１７は非導通状態となり、過熱検出素子部１０３には電流Ｉ１２が供給される。この場合、過熱検出素子部１０３に供給される電流は、過熱を検出する前よりも少なくなるため、過熱検出素子部１０３が発生する電圧ＶＡは電流Ｉ１４に相当する電圧だけ低い電圧となる。

つまり、過熱検出回路４００が過熱を検出した後、半導体基板の温度が下降すると、過熱検出回路４００は、再び出力をＬｏｗレベルからＨｉｇｈレベルとする。しかしながら、過熱検出回路４００は過熱を検出すると、過熱検出素子部１０３に供給する電流を削減し、電圧ＶＡをより低い電圧とするために、電圧ＶＡがＮＭＯＳトランジスタＭＮ１３の閾値電圧Ｖｔｈ２を上回るためには、過熱検出温度よりも低い温度まで半導体基板の温度が下がるまで待たなければならない。

従って、実施の形態２にかかる過熱検出回路４００は、例えば過熱検出温度が１９０℃であって、過熱検出状態から通常状態に復帰する温度が１８０℃となるヒステリシスを持った過熱検出回路となる。

実施の形態２にかかる過熱検出回路４００によれば、過熱検出温度は実施の形態１と同様に、基準電圧ＲＥＦに対して電圧ＶＡと閾値電圧Ｖｔｈ２とを設定する。また、カレントミラー部で電流Ｉ１１に基づいて生成される電流Ｉ１２、Ｉ１３、Ｉ１４によって電圧ＶＡと閾値電圧Ｖｔｈ２を設定する。さらに、ＮＭＯＳトランジスタＭＮ１２とＮＭＯＳトランジスタＭＮ１３とを実質的に同じ工程で形成されるトランジスタとしている。これにより、実施の形態２にかかる過熱検出回路４００は、実施の形態１にかかる過熱検出回路１００と同様にバラツキの少ない過熱検出回路となる。

また、実施の形態２にかかる過熱検出回路４００は、過熱検出温度にヒステリシスを有していることで、過熱を検出した場合に実施の形態１にかかる過熱検出回路１００よりも安定した動作となる。

実施の形態３
実施の形態３にかかる過熱検出回路５００は、実施の形態１にかかる過熱検出回路１００がＶＣＣ−６Ｖを基準電圧として動作していたのに対して、電源電圧ＶＣＣを基準電圧ＲＥＦとして動作している。つまり、実施の形態３にかかる過熱検出回路５００と実施の形態１にかかる過熱検出回路１００とは実質的に同じ動作となる。実施の形態３にかかる過熱検出回路５００について説明する。実施の形態３にかかる過熱検出回路５００の回路図を図５に示す。図５に示す過熱検出回路５００は、電流源５０１、カレントミラー部５０２、過熱検出素子部５０３、検出回路部５０４を有している。

電流源５０１は、本実施の形態では、デプレッション型ＮＭＯＳトランジスタＭＮ５１である。トランジスタＭＮ５１は、ゲートがソースに接続され、ソースがカレントミラー部のＮＭＯＳトランジスタＭＮ５２のドレインに接続されており、ドレインが電源電圧ＶＣＣに接続されている。デプレッション型ＮＭＯＳトランジスタＭＮ５１は、ゲート長Ｌとゲート幅Ｗの設定によってＮＭＯＳトランジスタＭＮ５２に供給する電流Ｉ５１の値を決定している。

カレントミラー部５０２は、ＮＭＯＳトランジスタＭＮ５２、ＭＮ５３、ＭＮ５４を有している。ＮＭＯＳトランジスタＭＮ５２、ＭＮ５３、ＭＮ５４のソースはＶＣＣ−６Ｖに接続されている。また、ＮＭＯＳトランジスタＭＮ５２のゲートはドレインと接続されており、ＮＭＯＳトランジスタＭＮ５３、ＭＮ５４のゲートはＭＮ５２のゲートに接続されている。

ＮＭＯＳトランジスタＭＮ５３のドレインは、過熱検出素子部５０３に接続されている。ＮＭＯＳトランジスタＭＮ５３は、ＮＭＯＳトランジスタＭＮ５２に供給される電流Ｉ５１に基づいた電流Ｉ５２をドレインから過熱検出素子部５０３に供給する。ＮＭＯＳトランジスタＭＮ５４のドレインは、検出回路部５０４に接続されている。ＮＭＯＳトランジスタＭＮ５４は、ＮＭＯＳトランジスタＭＮ５２に供給される電流Ｉ５１に基づいた電流Ｉ５３をドレインから検出回路部５０４に供給する。

過熱検出素子部５０３はダイオードＤ５１とＰＭＯＳトランジスタＭＰ５１とを有している。ＰＭＯＳトランジスタＭＰ５１は、ソースが電源電圧ＶＣＣに接続され、ゲートがドレインに接続されており、ドレインがダイオードＤ１１のアノードに接続されている。ダイオードＤ５１のカソードは、ノードＤＥＴ３を介してＮＭＯＳトランジスタＭＮ５３のドレインに接続されている。

検出回路部５０４は、本実施の形態では、ＰＭＯＳトランジスタＭＰ５２である。ＰＭＯＳトランジスタＭＰ５２は、ソースが電源電圧ＶＣＣに接続され、ドレインがノードＤＥＴ４を介してＮＭＯＳトランジスタＭＮ５４のドレインに接続されており、ゲートがノードＤＥＴ３に接続されている。なお、ＰＭＯＳトランジスタＭＰ５２及びＰＭＯＳトランジスタＭＰ５１は、実質的に同一の工程で形成されるトランジスタである。

過熱検出回路５００は、半導体基板の温度が過熱検出温度よりも低い場合に出力ＯＴ＿ＬがＨｉｇｈレベル（例えば、電源電圧ＶＣＣ）であって、半導体基板の温度が過熱検出温度よりも高い場合に出力ＯＴ＿ＬがＬｏｗレベル（例えば、ＶＣＣ−６Ｖ）となる。過熱検出温度は、過熱検出回路５００の出力がＨｉｇｈレベルからＬｏｗレベルに切り替わる半導体基板の温度である。つまり、実施の形態３にかかる過熱検出回路５００の出力の論理は、実施の形態１にかかる過熱検出回路１００と同じになる。

ここで、過熱検出素子部５０３及び検出回路部５０４の動作は、基準電圧が電源電圧ＶＣＣとなっており、検出のための電圧を電源電圧ＶＣＣに対する電圧差として考えた場合、実施の形態１にかかる過熱検出素子部１０３及び検出回路部１０４と同じ検出原理となるため説明を省略する。

続いて、過熱検出回路５００の動作について詳細に説明する。過熱検出回路５００は、電源電圧ＶＣＣを基準として動作している。

半導体基板の温度が過熱検出温度よりも低い場合について説明する。まず、電流源５０１が電流Ｉ５１を生成する。生成された電流Ｉ５１は、カレントミラー部５０２のＮＭＯＳトランジスタＭＮ５３によって電流Ｉ５２として過熱検出素子部５０３に供給され、ＮＭＯトランジスタＭＮ５４によって電流Ｉ５３として検出回路部５０４に供給される。

ここで、電流Ｉ５２、Ｉ５３は、ゲート長Ｌがすべて同じである場合、ＮＭＯＳトランジスタＭＮ５２のゲート幅Ｗ１とＮＭＯＳトランジスタＭＮ５３のゲート幅Ｗ２、ＭＮ５４のゲート幅Ｗ３との比によってそれぞれ決まる。本実施の形態では、例えばＩ５１＞Ｉ５２＞Ｉ５３の関係になるように設定される。

過熱検出素子部５０３は、電流Ｉ５２の大きさに基づいて、ノードＤＥＴ３に電圧ＶＡを発生させる。この電圧ＶＡは、半導体基板の温度が常温の場合、ＶＣＣ−１．３０Ｖとなる。

検出回路部５０４のＰＭＯＳトランジスタの閾値電圧Ｖｔｈ２は、半導体基板の温度が常温である場合、ＶＣＣ−０．９７Ｖである。このことから、電圧ＶＡがＶＣＣ−１．３０Ｖの場合、ＰＭＯＳトランジスタＭＰ５２のゲート電圧が閾値電圧Ｖｔｈ２よりも高いため導通状態となる。これにより、ＰＭＯＳトランジスタＭＰ５２には、ＮＭＯＳトランジスタＭＮ５４から供給される電流Ｉ５３が流れることになり、ＰＭＯＳトランジスタＭＰ５２のドレイン電圧はＨｉｇｈレベルとなる。従って、過熱検出回路５００の出力ＯＴ＿ＬがＨｉｇｈレベルを出力する。

次に、半導体基板の温度が過熱検出温度よりも高い場合について説明する。まず、電流源５０１が電流Ｉ５１を生成する。生成された電流Ｉ５１は、カレントミラー部５０２のＮＭＯＳトランジスタＭＮ５３によって電流Ｉ５２として過熱検出素子部５０３に供給され、ＮＭＯトランジスタＭＮ５４によって電流Ｉ５３として検出回路部５０４に供給される。

過熱検出素子部５０３は、電流Ｉ５２の大きさに基づいて、ノードＤＥＴ３に電圧ＶＡを発生させる。この電圧ＶＡは、半導体基板の温度が１９５℃の場合、ＶＣＣ−０．６２Ｖとなる。

検出回路部５０４は、のＰＭＯＳトランジスタの閾値電圧Ｖｔｈ２は、半導体基板の温度が１９５℃である場合、ＶＣＣ−０．６３Ｖである。このことから、電圧ＶＡがＶＣＣ−０．６２Ｖの場合、ＰＭＯＳトランジスタＭＰ５２のゲート電圧が閾値電圧Ｖｔｈ２よりも低いため非導通状態となる。これにより、ＰＭＯＳトランジスタＭＰ５２のドレイン電圧はＬｏｗレベルとなる。従って、過熱検出回路５００の出力ＯＴ＿ＬがＬｏｗレベルを出力する。

実施の形態３にかかる過熱検出回路５００によれば、過熱検出温度は実施の形態１と同様に、基準電圧ＲＥＦに相当する電源電圧ＶＣＣに対して電圧ＶＡと閾値電圧Ｖｔｈ２とを設定する。また、カレントミラー部で電流Ｉ５１に基づいて生成される電流Ｉ５２、Ｉ５３、Ｉ５４によって電圧ＶＡと閾値電圧Ｖｔｈ２を設定する。さらに、ＰＭＯＳトランジスタＭＰ５１とＰＭＯＳトランジスタＭＰ５２とを実質的に同じ工程で形成されるトランジスタとしている。これにより、実施の形態２にかかる過熱検出回路５００は、実施の形態１にかかる過熱検出回路１００と同様にバラツキの少ない過熱検出回路となる。

実施の形態４
実施の形態４にかかる過熱検出回路６００を図６に示す。実施の形態４にかかる過熱検出回路６００は、実施の形態３にかかる過熱検出回路５００に対して、カレントミラー部にＮＭＯＳトランジスタＭＮ５５が追加され、さらにヒステリシス回路５０５が追加されている。実施の形態３と同じ部分については、同様の符号を付して詳細な説明は省略する。

ＮＭＯＳトランジスタＭＮ５５及びヒステリシス回路５０５について詳細に説明する。ＮＭＯＳトランジスタＭＮ５５は、カレントミラー部５０２に追加されたＰＭＯＳトランジスタであり、ソースがＶＣＣ−６Ｖに接続され、ゲートがＮＭＯＳトランジスタＭＮ５２のゲートに接続され、ドレインがヒステリシス回路５０５に接続されている。

ＮＭＯＳトランジスタＭＮ５５は、過熱検出回路４００の過熱検出温度にヒステリシスを持たせる電流Ｉ５４を供給する。また、実施の形態４では、電流Ｉ５２と電流Ｉ５４との和の電流で半導体基板の温度が常温から過熱検出温度になるまでの電圧ＶＡを発生させる。なお、各電流は、例えばＩ５１＞（Ｉ５２＋Ｉ５４）＞Ｉ５３の関係となるように設定されている。

ヒステリシス回路５０５は、本実施の形態では、ノードＤＥＴ１との間に接続されるＮＭＯＮトランジスタＭＮ５６である。ＮＭＯＳトランジスタＭＮ５６は、ソースがＮＭＯＳトランジスタＭＮ５５のドレインに接続され、ソースがノードＤＥＴ３に接続されており、ゲートには出力ＯＴ＿Ｌが入力されている。

実施の形態４にかかる過熱検出回路６００の動作を説明する。半導体基板の温度が過熱検出温度より低い場合は、出力ＯＴ＿ＬがＨｉｇｈレベルを出力している。このため、ＮＭＯＳトランジスタＭＮ５６のゲートにはＨｉｇｈレベルが入力される。これによって、ＮＭＯＳトランジスタＭＮ５６は導通状態となり、過熱検出素子部５０３には電流Ｉ５２とＩ５４との和の電流が供給される。

半導体基板の温度が過熱検出温度より高い場合は、出力ＯＴ＿ＬがＬｏｗレベルとなるため、ＮＭＯＳトランジスタＭＮ５６のゲートにはＬｏｗレベルが入力される。これによって、ＮＭＯＳトランジスタＭＮ５６は非導通状態となり、過熱検出素子部５０３には電流Ｉ５２が供給される。この場合、過熱検出素子部５０３に供給される電流は、過熱を検出する前よりも少なくなるため、過熱検出素子部５０３が発生する電圧ＶＡは電流Ｉ５４に相当する電圧だけ低い電圧となる。

つまり、過熱検出回路６００が過熱を検出した後、半導体基板の温度が下降すると、過熱検出回路６００は、再び出力をＬｏｗレベルからＨｉｇｈレベルとする。しかしながら、過熱検出回路６００は過熱を検出すると、過熱検出素子部５０３に供給する電流を削減し、電圧ＶＡをより低い電圧とするために、電圧ＶＡがＰＭＯＳトランジスタＭＰ５２の閾値電圧Ｖｔｈ２を下回るためには、過熱検出温度よりも低い温度まで半導体基板の温度が下がるまで待たなければならない。

従って、実施の形態４にかかる過熱検出回路６００は、例えば過熱検出温度が１９０℃であって、過熱検出状態から通常状態に復帰する温度が１８０℃となるヒステリシスを持った過熱検出回路となる。

実施の形態４にかかる過熱検出回路６００によれば、過熱検出温度は実施の形態３と同様に、基準電圧ＲＥＦに相当する電源電圧ＶＣＣに対して電圧ＶＡと閾値電圧Ｖｔｈ２とを設定する。また、カレントミラー部で電流Ｉ５１に基づいて生成される電流Ｉ５２、Ｉ５３、Ｉ５４によって電圧ＶＡと閾値電圧Ｖｔｈ２を設定する。さらに、ＰＭＯＳトランジスタＭＰ５１とＰＭＯＳトランジスタＭＰ５２とを実質的に同じ工程で形成されるトランジスタとしている。これにより、実施の形態４にかかる過熱検出回路６００は、実施の形態３にかかる過熱検出回路５００と同様にバラツキの少ない過熱検出回路となる。

また、実施の形態４にかかる過熱検出回路６００は、過熱検出温度にヒステリシスを有していることで、過熱を検出した場合に実施の形態３にかかる過熱検出回路５００よりも安定した動作となる。

実施の形態１にかかる過熱検出回路の回路図である。 実施の形態１にかかる検出回路部の入出力特性を示すグラフである。 実施の形態１にかかる電圧ＶＡと閾値電圧Ｖｔｈ２の温度特性を示すグラフである。 実施の形態２にかかる過熱検出回路の回路図である。 実施の形態３にかかる過熱検出回路の回路図である。 実施の形態４にかかる過熱検出回路の回路図である。 従来の過熱検出回路の回路図である。

符号の説明

１０１ 電流源
１０２ カレントミラー部
１０３ 過熱検出素子部
１０４ 検出回路部
１０５ インバータ
１０６ ヒステリシス回路
５０１ 電流源
５０２ カレントミラー部
５０３ 過熱検出素子部
５０４ 検出回路部
５０５ ヒステリシス回路

Claims (7)

1. 定電流を生成する電流源と、
   直列接続されたダイオードと第１のトランジスタとを含み、前記定電流に基づき生成される第１の電流によって動作し、半導体基板の温度に応じて変動する第１の電圧を生成する過熱検出素子部と、
   前記定電流に基づき生成される第２の電流によって動作し、前記第１の電圧が制御端子に入力され、前記半導体基板の温度に応じて変動する第２の電圧を閾値電圧とし、前記第１の電圧が前記閾値電圧を下回ったことに応じて過熱を検出する第２のトランジスタとを有し、
   前記定電流が増加した場合、前記第１の電圧及び前記第２の電圧は増加し、
   前記定電流が減少した場合、前記第１の電圧及び前記第２の電圧は減少し、
   前記第１の電流及び前記第２の電流が同じ割合で変化した場合、前記第１の電圧と前記第２の電圧は、同じ割合で変化する過熱検出回路。
2. 定電流を生成する電流源と、
   直列接続されたダイオードと第１のトランジスタとを含み、前記定電流に基づき生成される第１の電流及び半導体基板の温度に応じて変動する第１の電圧を生成する過熱検出素子部と、
   前記定電流に基づき生成される第２の電流及び前記半導体基板の温度に応じて変動する第２の電圧を閾値電圧とする第２のトランジスタを有し、前記第１の電圧が前記閾値電圧以上であるときに前記第２のトランジスタがオンすることにより非加熱を検出し、前記第１の電圧が前記閾値電圧を下回ったときに前記第２のトランジスタがオフすることにより過熱を検出する検出回路部とを有し、
   前記第１の電流及び前記第２の電流が同じ割合で変化した場合、前記第１の電圧と前記第２の電圧は、同じ割合で変化する過熱検出回路。
3. 前記過熱検出素子部は、前記ダイオード及び前記第１のトランジスタの温度特性に基づいて前記第１の電圧を変化させることを特徴とする請求項１又は２に記載の過熱検出回路。
4. 前記第１の電圧の温度特性は、前記第２の電圧の温度特性よりも温度変化に対して大きな電圧変化量であることを特徴とする請求項１乃至３のいずれか１項に記載の過熱検出回路。
5. 前記第１のトランジスタ及び前記第２のトランジスタは、実質的に同じ工程で形成されることを特徴とする請求項１乃至４のいずれか１項に記載の過熱検出回路。
6. 前記定電流は、前記第１の電流よりも大きく、さらに前記第１の電流は、前記第２の電流よりも大きいことを特徴とする請求項１乃至５のいずれか１項に記載の過熱検出回路。
7. 前記第２のトランジスタによる過熱検出動作に対して過熱検出温度のヒステリシス特性を与えるヒステリシス回路を有することを特徴とする請求項１乃至６のいずれか１項に記載の過熱検出回路。

Images