JP4982347B2 - 画像情報の更新を検出するプログラム、方法および画像処理装置 - Google Patents

画像情報の更新を検出するプログラム、方法および画像処理装置 Download PDF

Info

Publication number
JP4982347B2
JP4982347B2 JP2007319351A JP2007319351A JP4982347B2 JP 4982347 B2 JP4982347 B2 JP 4982347B2 JP 2007319351 A JP2007319351 A JP 2007319351A JP 2007319351 A JP2007319351 A JP 2007319351A JP 4982347 B2 JP4982347 B2 JP 4982347B2
Authority
JP
Japan
Prior art keywords
image information
writing
storage unit
guest
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007319351A
Other languages
English (en)
Other versions
JP2009145932A (ja
Inventor
美佳 峰松
真孝 後藤
泰如 西林
信哉 村井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007319351A priority Critical patent/JP4982347B2/ja
Priority to US12/314,244 priority patent/US8416253B2/en
Priority to EP08253923A priority patent/EP2071454A1/en
Priority to CN2008101846229A priority patent/CN101458812B/zh
Publication of JP2009145932A publication Critical patent/JP2009145932A/ja
Application granted granted Critical
Publication of JP4982347B2 publication Critical patent/JP4982347B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Input (AREA)

Description

この発明は、仮想計算機上で動作するアプリケーション等で描画された画像情報の更新を検出するプログラム、方法および画像処理装置に関するものである。
近年、１台のハードウェアで複数の仮想計算機を動作させる仮想計算機環境が実現されている。例えば、Ｘｅｎ（非特許文献１）、およびＶＭＷａｒｅ（非特許文献２）などが、仮想計算機の実行を制御するソフトウェアとして知られている。
仮想計算機環境では、仮想計算機モニタ（ＶＭＭ）上で複数のゲストＯＳが動作する。ＶＭＭは、複数のゲストＯＳのハードウェアリソースへのアクセスの調停などを行う。一般に、ＶＭＭは、ネットワークカードなどの共有リソースへのアクセスは制御するが、ゲストＯＳごとに割り当てられるグラフィックメモリなどへのアクセスには関与しない。したがって、画面を更新する際は、ゲストＯＳがグラフィックメモリに画像情報を描画し、ＶＭＭが画像情報に基づいて画面を更新する必要がある。ところが、上述のようにＶＭＭはゲストＯＳのグラフィックメモリへのアクセスに関与しないため、ゲストＯＳの描画イベントがＶＭＭに伝わらない。そこで、ＶＭＭは、ゲストＯＳの描画完了を検知して画面を更新する機能を備える必要がある。
ＶＭＭがゲストＯＳから通知を受けて画面更新を行う方法として、以下の２つが考えられる。
（１）ゲストＯＳからの明示的な通知は行なわず、ＶＭＭで画面更新を検知する。
（２）ゲストＯＳから明示的にＶＭＭに画面更新を通知する。
例えば、Ｘｅｎでは（１）の方法を用いている。すなわち、Ｘｅｎでは、ゲストＯＳは改変せずに、タイマーを用いてＶＭＭからゲストＯＳにポーリングをかけ、画面更新の有無を調べるという手法が用いられている。
一方、ＶＭＷａｒｅでは、（２）の方法を用いており、ゲストＯＳのビデオドライバを改変して、描画の区切りでゲストＯＳのビデオドライバからＶＭＭに対して画面更新通知を発行するという手法が用いられている。
ｈｔｔｐ：／／ｘｅｎ．ｏｒｇ／ ｈｔｔｐ：／／ｗｗｗ．ｖｍｗａｒｅ．ｃｏｍ／
しかしながら、上記（１）の方法では、グラフィックメモリに描画を終えたタイミングが分からず、描画途中の画像を表示する可能性がある。また、上記（２）の方法では、ゲストＯＳのビデオドライバを仮想計算機環境に合わせて改変する必要があり、汎用性がない。
本発明は、上記に鑑みてなされたものであって、ゲストＯＳを改変することなく適切なタイミングで画像情報の更新を検出することができるプログラム、方法および画像処理装置を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、コンピュータに実行させる画像情報の更新部分を検出する更新検出プログラムであって、前記コンピュータは、画像情報を記憶可能な画像記憶部と、予め定められた遷移条件が満たされたときに、ゲストＯＳを動作させる第１モードから、前記ゲストＯＳを管理する仮想計算機モニタを動作させる第２モードへ遷移するプロセッサと、を備え、前記プロセッサが前記第２モードに遷移したときに、遷移の原因を判定する判定手順と、前記判定手順が、前記ゲストＯＳ上で前記画像記憶部に対する前記画像情報の書き込み完了に関連する処理が実行されたことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出する検出手順と、前記画像情報の書き込み用の記憶部と前記画像情報の表示用の記憶部とを切り替えるマルチバッファリング機能をエミュレートするエミュレータ手順と、を前記コンピュータに実行させ、前記検出手順は、前記判定手順が、前記画像情報の書き込み完了時に実行される予め定められた関数によって予め定められたレジスタにアクセスされたことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出し、前記検出手順は、前記判定手順が、前記画像情報の書き込み完了時に前記表示用の記憶部に切り替えることを要求する関数によって前記レジスタにアクセスされたことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出する、更新検出プログラムである。また。本発明は、コンピュータに実行させる画像情報の更新部分を検出する更新検出プログラムであって、前記コンピュータは、画像情報を記憶可能な画像記憶部と、予め定められた遷移条件が満たされたときに、ゲストＯＳを動作させる第１モードから、前記ゲストＯＳを管理する仮想計算機モニタを動作させる第２モードへ遷移するプロセッサと、前記コンピュータは、前記画像記憶部に対する前記画像情報の書き込み完了時に実行される予め定められた関数が実行されたときに例外を発生する例外発生部と、を備え、前記プロセッサが前記第２モードに遷移したときに、遷移の原因を判定する判定手順と、前記判定手順が、前記ゲストＯＳ上で前記画像記憶部に対する前記画像情報の書き込み完了に関連する処理が実行されたことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出する検出手順と、前記画像情報の書き込み用の記憶部と前記画像情報の表示用の記憶部とを切り替えるマルチバッファリング機能をエミュレートするエミュレータ手順と、を前記コンピュータに実行させ、前記検出手順は、前記判定手順が、前記例外が発生したことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出し、前記例外発生部は、前記画像記憶部に対する前記画像情報の書き込み完了時に前記表示用の記憶部に切り替えることを要求する関数が実行されたときに例外を発生する、更新検出プログラムである。また。本発明は、コンピュータに実行させる画像情報の更新部分を検出する更新検出プログラムであって、前記コンピュータは、画像情報を記憶可能な画像記憶部と、予め定められた遷移条件が満たされたときに、ゲストＯＳを動作させる第１モードから、前記ゲストＯＳを管理する仮想計算機モニタを動作させる第２モードへ遷移するプロセッサと、を備え、前記プロセッサが前記第２モードに遷移したときに、遷移の原因を判定する判定手順と、前記判定手順が、前記ゲストＯＳ上で前記画像記憶部に対する前記画像情報の書き込み完了に関連する処理が実行されたことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出する検出手順と、前記画像情報の書き込み用の記憶部と前記画像情報の表示用の記憶部とを切り替えるマルチバッファリング機能をエミュレートするエミュレータ手順と、を前記コンピュータに実行させ、前記検出手順は、前記判定手順が、前記画像情報の書き込み完了時に実行される予め定められた関数によって割り込みが発生したことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出し、前記検出手順は、前記判定手順が、前記画像情報の書き込み完了時に前記表示用の記憶部に切り替えることを要求する関数によって割り込みが発生したことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出する、更新検出プログラムである。
また、本発明は、画像処理装置で実行される画像情報の更新部分を検出する更新検出方法であって、前記画像処理装置は、画像情報を記憶可能な画像記憶部と、予め定められた遷移条件が満たされたときに、ゲストＯＳを動作させる第１モードから、前記ゲストＯＳを管理する仮想計算機モニタを動作させる第２モードへ遷移するプロセッサと、を備え、判定部が、前記プロセッサが前記第２モードに遷移したときに、遷移の原因を判定する判定ステップと、検出部が、前記判定ステップが、前記ゲストＯＳ上で前記画像記憶部に対する前記画像情報の書き込み完了に関連する処理が実行されたことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出する検出ステップと、エミュレータ部が、前記画像情報の書き込み用の記憶部と前記画像情報の表示用の記憶部とを切り替えるマルチバッファリング機能をエミュレートするエミュレータステップと、を含み、前記検出ステップは、前記判定ステップが、前記画像情報の書き込み完了時に実行される予め定められた関数によって予め定められたレジスタにアクセスされたことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出し、前記検出ステップは、前記判定ステップが、前記画像情報の書き込み完了時に前記表示用の記憶部に切り替えることを要求する関数によって前記レジスタにアクセスされたことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出する。また、本発明は、画像処理装置で実行される画像情報の更新部分を検出する更新検出方法であって、前記画像処理装置は、画像情報を記憶可能な画像記憶部と、予め定められた遷移条件が満たされたときに、ゲストＯＳを動作させる第１モードから、前記ゲストＯＳを管理する仮想計算機モニタを動作させる第２モードへ遷移するプロセッサと、前記画像記憶部に対する前記画像情報の書き込み完了時に実行される予め定められた関数が実行されたときに例外を発生する例外発生部と、を備え、判定部が、前記プロセッサが前記第２モードに遷移したときに、遷移の原因を判定する判定ステップと、検出部が、前記判定ステップが、前記ゲストＯＳ上で前記画像記憶部に対する前記画像情報の書き込み完了に関連する処理が実行されたことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出する検出ステップと、エミュレータ部が、前記画像情報の書き込み用の記憶部と前記画像情報の表示用の記憶部とを切り替えるマルチバッファリング機能をエミュレートするエミュレータステップと、を含み、前記検出ステップは、前記判定ステップが、前記例外が発生したことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出し、前記例外発生部は、前記画像記憶部に対する前記画像情報の書き込み完了時に前記表示用の記憶部に切り替えることを要求する関数が実行されたときに例外を発生する。また、本発明は、画像処理装置で実行される画像情報の更新部分を検出する更新検出方法であって、前記画像処理装置は、画像情報を記憶可能な画像記憶部と、予め定められた遷移条件が満たされたときに、ゲストＯＳを動作させる第１モードから、前記ゲストＯＳを管理する仮想計算機モニタを動作させる第２モードへ遷移するプロセッサと、を備え、判定部が、前記プロセッサが前記第２モードに遷移したときに、遷移の原因を判定する判定ステップと、検出部が、前記判定ステップが、前記ゲストＯＳ上で前記画像記憶部に対する前記画像情報の書き込み完了に関連する処理が実行されたことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出する検出ステップと、エミュレータ部が、前記画像情報の書き込み用の記憶部と前記画像情報の表示用の記憶部とを切り替えるマルチバッファリング機能をエミュレートするエミュレータステップと、を含み、前記検出ステップは、前記判定ステップが、前記画像情報の書き込み完了時に実行される予め定められた関数によって割り込みが発生したことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出し、前記検出ステップは、前記判定ステップが、前記画像情報の書き込み完了時に前記表示用の記憶部に切り替えることを要求する関数によって割り込みが発生したことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出する。
また、本発明は、画像情報を記憶可能な画像記憶部と、予め定められた遷移条件が満たされたときに、ゲストＯＳを動作させる第１モードから、前記ゲストＯＳを管理する仮想計算機モニタを動作させる第２モードへ遷移するプロセッサと、前記プロセッサが前記第２モードに遷移したときに、遷移の原因を判定する判定部と、前記判定部が、前記ゲストＯＳ上で前記画像記憶部に対する前記画像情報の書き込み完了に関連する処理が実行されたことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記画像情報の更新部分を検出する検出部と、前記画像情報の書き込み用の記憶部と前記画像情報の表示用の記憶部とを切り替えるマルチバッファリング機能をエミュレートするエミュレータ部と、を備え、前記検出部は、前記判定部が、前記画像情報の書き込み完了時に実行される予め定められた関数によって予め定められたレジスタにアクセスされたことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出し、前記検出部は、前記判定部が、前記画像情報の書き込み完了時に前記表示用の記憶部に切り替えることを要求する関数によって前記レジスタにアクセスされたことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出する。また、本発明は、画像情報を記憶可能な画像記憶部と、予め定められた遷移条件が満たされたときに、ゲストＯＳを動作させる第１モードから、前記ゲストＯＳを管理する仮想計算機モニタを動作させる第２モードへ遷移するプロセッサと、前記プロセッサが前記第２モードに遷移したときに、遷移の原因を判定する判定部と、前記判定部が、前記ゲストＯＳ上で前記画像記憶部に対する前記画像情報の書き込み完了に関連する処理が実行されたことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記画像情報の更新部分を検出する検出部と、前記画像記憶部に対する前記画像情報の書き込み完了時に実行される予め定められた関数が実行されたときに例外を発生する例外発生部と、前記画像情報の書き込み用の記憶部と前記画像情報の表示用の記憶部とを切り替えるマルチバッファリング機能をエミュレートするエミュレータ部と、を備え、前記検出部は、前記判定部が、前記例外が発生したことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出し、前記例外発生部は、前記画像記憶部に対する前記画像情報の書き込み完了時に前記表示用の記憶部に切り替えることを要求する関数が実行されたときに例外を発生する。また、本発明は、画像情報を記憶可能な画像記憶部と、予め定められた遷移条件が満たされたときに、ゲストＯＳを動作させる第１モードから、前記ゲストＯＳを管理する仮想計算機モニタを動作させる第２モードへ遷移するプロセッサと、前記プロセッサが前記第２モードに遷移したときに、遷移の原因を判定する判定部と、前記判定部が、前記ゲストＯＳ上で前記画像記憶部に対する前記画像情報の書き込み完了に関連する処理が実行されたことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記画像情報の更新部分を検出する検出部と、前記画像情報の書き込み用の記憶部と前記画像情報の表示用の記憶部とを切り替えるマルチバッファリング機能をエミュレートするエミュレータ部と、を備え、前記検出部は、前記判定部が、前記画像情報の書き込み完了時に実行される予め定められた関数によって割り込みが発生したことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出し、前記検出部は、前記判定部が、前記画像情報の書き込み完了時に前記表示用の記憶部に切り替えることを要求する関数によって割り込みが発生したことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出する。
本発明によれば、ゲストＯＳを改変することなく適切なタイミングで画像情報の更新を検出することができるという効果を奏する。
以下に添付図面を参照して、この発明にかかるプログラム、方法および画像処理装置の最良な実施の形態を詳細に説明する。
（第１の実施の形態）
第１の実施の形態にかかる画像処理装置は、ハードウェアレベルで仮想化を支援するプロセッサと、描画が完了したときに所定のレジスタにアクセスする関数を実行するビデオドライバを備える。そして、所定のレジスタにアクセスしたときにＶＭＭに制御が移るようにプロセッサを設定することにより、描画完了をＶＭＭで検知可能とし、描画完了の検知を契機として画像情報の更新部分の検出処理を実行する。
なお、これまでのＶＭＭは、ソフトウェアによって仮想化の処理を行ってきた。一方、ハードウェアであるプロセッサやチップセットが仮想化を支援することにより、仮想化の負荷を軽減できると考えられる。そこで、ＩｎｔｅｌのＶＴ（Virtualization Technology）やＡＭＤのＳＶＭ（Secure Virtual Machine）などの仮想化支援機能を備えたプロセッサが提供され始めている。本実施の形態では、このような、ハードウェアレベルの仮想化支援機能を実装したプロセッサの利用を想定している。
ここで、ハードウェアレベルの仮想化支援機能を備えるプロセッサの概要について説明する。
このようなプロセッサでは、１つのプロセッサで複数のＯＳを同時に稼動するための新たな動作モードとして、「ゲストモード」が用意されている。ゲストＯＳは、この「ゲストモード」で動作する。また、このようなプロセッサでは、仮想化専用命令セットが用意されている。例えば、「ゲストモード」に入る際にはＶＭ Ｅｎｔｒｙ命令が実行される。また、「ゲストモード」から抜ける際にはＶＭ Ｅｘｉｔ命令が実行される。なお、「ゲストモード」を抜けると、ＶＭＭが動作するモード（以下、ホストモードという）に遷移する。
ＶＭ Ｅｎｔｒｙは、ゲストＯＳを起動するときなどに実行される。一方、ＶＭ Ｅｘｉｔは、ゲストＯＳでの特権命令発行時やＩ／Ｏからの割り込み発生時など、ゲストＯＳからＶＭＭに処理を戻す条件が発生したときに実行される。
各ゲストＯＳを管理するために、Ｉｎｔｅｌ ＶＴの場合はＶＭＣＳ（Virtual Machine Control Structure）、ＡＭＤ ＳＶＭの場合はＶＭＣＢ（Virtual Machine Control Block）と呼ばれるゲストＯＳ管理構造体が利用される。ゲストＯＳ管理構造体には、例えば、ゲストＯＳからＶＭＭに処理を戻す条件が記述される。
次に、本実施の形態で利用するビデオドライバの概要について説明する。本実施の形態では、ゲストＯＳのビデオドライバとして、ＤｉｒｅｃｔＦＢに対応したビデオドライバを利用する。ＤｉｒｅｃｔＦＢのビデオドライバは、グラフィックカードがマルチバッファリング（後述）をサポートしている場合に、描画完了時にバッファを切り替えるためのＦｌｉｐＲｅｇｉｏｎ関数を備えている。
すなわち、ＦｌｉｐＲｅｇｉｏｎ関数は、グラフィックカードがマルチバッファリングをサポートしている場合に発行される。仮想計算機環境の場合は、グラフィックカードをエミュレートするエミュレータ部１４１（後述）がマルチバッファリングをサポートしている場合に、ＦｌｉｐＲｅｇｉｏｎ関数が実行される。また、ＦｌｉｐＲｅｇｉｏｎ関数が実行されると、表示用バッファ（後述）のアドレス（表示開始アドレス）を指定するレジスタがアクセスされる。
本実施の形態では、このレジスタへのアクセスを条件としてプロセッサがＶＭＭに処理を移すようにゲストＯＳ管理構造体を設定することにより、描画完了を契機として画像情報の更新部分の検出処理を実行するように構成する。これにより、描画が完了したタイミングで更新部分を検出して最新画像を出力できるため、描画途中の画像を出力することを防止できる。また、ＤｉｒｅｃｔＦＢのビデオドライバ自体の改変は不要であるため、汎用性を高めることができる。
ここで、マルチバッファリングの詳細について説明する。マルチバッファリングとは、フレームバッファを１つのみ利用するシングルバッファリングと異なり、複数のバッファ（表示用バッファおよび描画用バッファ）を利用して画像情報を描画する方法である。なお、表示開始アドレスとは、表示用バッファの先頭アドレスを意味する。
シングルバッファリングでは、描画用バッファと表示用バッファとを区別していないため、描画の過程が表示画面に現れて画面がちらつく場合がある。図１は、シングルバッファリングでの表示画面の一例を示す図である。図１に示すように、シングルバッファリングでは描画する過程が画面上に見える場合がある。
そこで、画面のちらつきを防ぐために、２つのバッファを利用するダブルバッファリングや、３つのバッファを利用するトリプルバッファリングなどのマルチバッファリングという手法が用いられる。
マルチバッファリングでは、画像情報を表示用バッファに直接描画せず、描画用バッファに対してすべての画像情報の描画が完了してから、表示用バッファに転送する。なお、マルチバッファリングには、表示用バッファを固定し、描画が完了した描画用バッファから表示用バッファにコピーを行う方法や、描画完了時に表示用バッファと描画用バッファのポインタを切り替える方法などが存在する。また、トリプルバッファリングの場合は、３つのバッファのうち、１つを表示用バッファ、２つを描画用バッファとして用いる。
図２は、ポインタを切り替える方法によるダブルバッファリングの概要を示す図である。図２に示すように、表示用バッファ２１は、描画用バッファ２２に対する描画が完了するまで画像情報は描画されない。描画用バッファ２２への描画が完了すると、ポインタを切り替えることにより、描画用バッファ２２を新たな表示用バッファ２４とし、表示用バッファ２１を新たな描画用バッファ２３とする。これにより、常に描画が完了した画像情報を画面に表示することができる。
次に、画像処理装置の構成について説明する。図３は、第１の実施の形態にかかる画像処理装置１００のブロック図である。図３に示すように、画像処理装置１００は、ハードウェア１１０と、ハードウェア１１０を利用して機能するソフトウェア構成として、ＶＭＭ１２０と、ゲストＯＳ１３０と、管理ＯＳ１４０と、アプリケーション１５０とを備えている。なお、同図ではゲストＯＳ１３０を１つのみ記載しているが、ＶＭＭ１２０上では複数のゲストＯＳ１３０を実行することができる。この場合、後述の、フレームバッファ領域、表示開始アドレスレジスタ領域、バックアップ記憶部、エミュレータ部、検出部、および条件記憶部に記憶されるゲストＯＳ管理構造体は、それぞれ、ゲストＯＳの台数分用意される。
最初に、同図を用いて仮想化技術の概要について説明する。上述のように、仮想計算機環境では、ＶＭＭ１２０上で複数のゲストＯＳ１３０が動作する。ＶＭＭ１２０は、複数のゲストＯＳ１３０からの共有ハードウェアリソースへのアクセスの調停などを行う。
ゲストＯＳ１３０は、仮想的な計算機環境を動作させるＯＳである。管理ＯＳ１４０は、ゲストＯＳ１３０を管理する権限を持っており、ゲストＯＳ１３０の起動や、ゲストＯＳ１３０の代わりに共有ハードウェアリソースにアクセスする処理などを行う。
アプリケーション１５０は、ゲストＯＳ１３０上で動作する各種処理を提供するプログラムである。１つのゲストＯＳ１３０と、このゲストＯＳ１３０上で動作するアプリケーション１５０とによって、１つの仮想計算機環境が実現される。
次に、各構成部の詳細について説明する。
ハードウェア１１０は、プロセッサ１１１と、条件記憶部１１２と、バックアップ記憶部１１３と、グラフィックカード１１４と、フレームバッファ領域と表示開始アドレスレジスタ領域とを備えている。なお、同図では省略しているが、ハードウェア１１０は、ＲＯＭおよび通信Ｉ／Ｆなどのハードウェアリソースを備えてもよい。
プロセッサ１１１は、ＩｎｔｅｌのＶＴやＡＭＤのＳＶＭなどのように、ハードウェアレベルの仮想化支援機能を備えるプロセッサである。条件記憶部１１２は、ゲストＯＳ１３０からＶＭＭ１２０に処理を戻す条件を含むゲストＯＳ管理構造体を記憶する。
ここで、条件記憶部１１２に記憶されるゲストＯＳ管理構造体の具体的な設定方法について説明する。第１の実施の形態では、以下のようにゲストＯＳ管理構造体を設定することにより、ＭＭＩＯ（Memory Mapped I/O）を介したレジスタアクセスを検知する。
まず、Ｉｎｔｅｌ ＶＴのＶＭＣＳの設定例について説明する。この場合、ＶＭＣＳのＶＭ Ｅｘｉｔ制御領域の「Primary Processor-Based VM-Execution Controls」、「I/O-Bitmap」、およびＶＭ Ｅｘｉｔ情報領域の「Exit Reason」、「Exit Qualification」を用いる。
具体的には、まず、「Primary Processor-Based VM-Execution Controls」の２５ビット目の「Use I/Obitmaps」を１に設定する。また、「I/O-Bitmap」のうち、アクセスを検知すべきレジスタに対応するＩ／Ｏポート番号に対応するビットを１に設定する。
これにより、検知すべきレジスタがアクセスされるとＶＭ Ｅｘｉｔが発生する。そして、この例では、ＶＭ Ｅｘｉｔ情報領域の「Exit Reason」の０−１５ビット（ＶＭ Ｅｘｉｔの原因）が３０となり、また、「Exit Qualification」の１６−３１ビット（ポート番号）が対応するポート番号になる。これらの情報を参照することにより、ＶＭＭ１２０は、検知すべきレジスタへのアクセスが原因でＶＭ Ｅｘｉｔが発生したことを判定することができる。
次に、ＡＭＤ ＳＶＭのＶＭＣＢの設定例について説明する。この場合、ＶＭＣＢの制御エリアの「I/O Permission Map」、「Exception Bitmap」、「EXITCODE」、および「EXITINFO1」を用いる。
具体的には、まず、ＶＭＣＢのバイトオフセット「040h」（「h」は１６進数表記であることを表す）の「I/O Permission Map」のうち、アクセスを検出すべきレジスタに対応するＩ／Ｏポート番号に対応するビットを１に設定する。
これにより、検知すべきレジスタがアクセスされるとＶＭ Ｅｘｉｔが発生する。そして、この例では、「EXITCODE」が「7Bh」となり、また、「EXITINFO1」の１６−３１ビットが対応するポート番号になる。これらの情報を参照することにより、ＶＭＭ１２０は、検知すべきレジスタへのアクセスが原因でＶＭ Ｅｘｉｔが発生したことを判定することができる。
バックアップ記憶部１１３は、フレームバッファ１１４ａ（後述）に記憶されている画像情報全体のバックアップデータを記憶可能な記憶部である。
グラフィックカード１１４は、画像描画に関する機能を備えた拡張カードであり、フレームバッファ１１４ａと、表示開始アドレスレジスタ１１４ｂとを備えている。
フレームバッファ１１４ａは、ゲストＯＳ１３０の画面の１画面分の画像情報を記憶する記憶部である。表示開始アドレスレジスタ１１４ｂは、表示開始アドレスを記憶するレジスタである。
なお、条件記憶部１１２、バックアップ記憶部１１３、フレームバッファ領域、および表示開始アドレスレジスタ領域は、ＲＡＭ（Random Access Memory）、ＨＤＤ（Hard Disk Drive）、光ディスク、メモリカードなどの一般的に利用されているあらゆる記憶媒体により構成することができる。フレームバッファ領域１１５ａは、グラフィックカード１１４のフレームバッファ１１４ａに対応する領域として、ゲストＯＳ１３０のそれぞれについて確保される領域である。表示開始アドレスレジスタ領域１１５ｂは、グラフィックカード１１４の表示開始アドレスレジスタ１１４ｂに対応する領域として、ゲストＯＳ１３０のそれぞれについて確保される領域である。
ＶＭＭ１２０は、条件設定部１２１と、判定部１２２とを備えている。
条件設定部１２１は、画像情報の描画が完了したときにＶＭＭ１２０に処理が移るようにゲストＯＳ管理構造体に条件を事前に設定する。上述のように、ＤｉｒｅｃｔＦＢのビデオドライバでは、描画完了時にＦｌｉｐＲｅｇｉｏｎ関数が呼ばれると表示開始アドレスレジスタ１１４ｂがアクセスされる。そこで、条件設定部１２１は、表示開始アドレスレジスタ１１４ｂがアクセスされたときにＶＭ Ｅｘｉｔが発生するように、ゲストＯＳ管理構造体を設定する。これにより、画面更新完了の際にＶＭＭ１２０に処理を移すことができる。
判定部１２２は、ＶＭ ＥｘｉｔによりＶＭＭ１２０に処理が移ったときに、処理が移った原因を判定する。例えば、プロセッサ１１１がＩｎｔｅｌのＶＴに対応する場合、判定部１２２は、ゲストＯＳ管理構造体（ＶＭＣＳ）のＶＭ Ｅｘｉｔ情報領域の「Exit Reason」を参照して原因を判定する。また、プロセッサ１１１がＡＭＤのＳＶＭに対応する場合、判定部１２２は、ゲストＯＳ管理構造体（ＶＭＣＢ）の制御エリアの「EXITCODE」および「EXITINFO1」を参照して原因を判定する。
なお、ＶＭＭ１２０は、判定した原因に応じて各種処理を実行する。例えば、原因が表示開始アドレスレジスタ１１４ｂへのアクセスと判定された場合は、エミュレータ部１４１のイベント処理部１４１ａ（後述）に、表示開始アドレスレジスタ１１４ｂがアクセスされたことを通知する。
ゲストＯＳ１３０は、画像表示に関する機能として、グラフィックライブラリ１３１と、ビデオドライバ１３２とを備えている。なお、ゲストＯＳ１３０は、画像表示に関する機能以外にも、仮想的な計算機環境を動作させるために必要なあらゆる機能を備えている。
グラフィックライブラリ１３１は、描画部１３１ａを備えている。
描画部１３１ａは、アプリケーション１５０から指定された描画命令に従い、各種画像処理を行ってその結果である画像情報を出力する。例えば、描画部１３１ａは、ある領域を拡大・縮小する描画命令を受けた場合、描画命令に含まれる座標情報などから拡大・縮小する領域を特定し、当該領域に対して拡大・縮小を行った結果である領域の座標情報などを含む画像情報を出力する。なお、座標情報とは、例えば、１０２４×７６８ピクセルの画面の場合、画面左上を（０、０）、画面右下を（１０２３、７６７）とするような座標系で表された情報をいう。また、描画部１３１ａは、画像情報の座標情報をフレームバッファ１１４ａの仮想アドレスに変換して、書き込み部１３２ａ（後述）に渡す。また、描画部１３１ａは、画像情報の描画が完了したときに、書き込み部１３２ａ（後述）に描画の完了を通知する。
ビデオドライバ１３２は、上述のようにＤｉｒｅｃｔＦＢに対応したドライバであり、書き込み部１３２ａを備えている。なお、適用可能なドライバはＤｉｒｅｃｔＦＢ対応のドライバに限られず、描画完了時に特定の関数や命令を実行し、特定のレジスタにアクセスするように構成されているドライバであれば、あらゆる種類のドライバを利用できる。
書き込み部１３２ａは、描画部１３１ａにより指定された仮想アドレスに対応する物理メモリ領域に、書き込みが要求された画像情報を書き込む。
また、書き込み部１３２ａは、描画部１３１ａからの通知により画像情報の描画が完了したことを検知したときにＦｌｉｐＲｅｇｉｏｎ関数を実行する。なお、書き込み部１３２ａは、上述のようにエミュレータ部１４１がマルチバッファリングをサポートしている場合に、描画が完了したときにＦｌｉｐＲｅｇｉｏｎ関数を実行する。したがって、書き込み部１３２ａは、マルチバッファリングをサポートしていることをエミュレータ部１４１から事前に通知されている必要がある。
管理ＯＳ１４０は、詳細な構成として、エミュレータ部１４１と、検出部１４２とを備えている。
エミュレータ部１４１は、ゲストＯＳ１３０に対して、マルチバッファリングをサポートしているグラフィックカードのエミュレーションを提供する。すなわち、エミュレータ部１４１は、マルチバッファリングをサポートしていることをゲストＯＳ１３０に通知する。これにより、ゲストＯＳ１３０のビデオドライバ１３２内の書き込み部１３２ａは、描画完了時にＦｌｉｐＲｅｇｉｏｎ関数を発行するようになる。
なお、エミュレータ部１４１は、マルチバッファリングのエミュレーションを行う場合、実際に複数のバッファを利用して通常のマルチバッファリング処理を行っても良いし、実際には１枚のバッファのみを利用してマルチバッファリングをエミュレーションしても良い。いずれの場合も、書き込み部１３２ａは、（１）画像情報の描画、（２）更新通知（ＦｌｉｐＲｅｇｉｏｎ関数）、（３）バッファ切り替えが完了するまで待つ、（４）次の画像情報の描画、という処理を順次実行する。１枚のバッファのみを利用する場合は、表示用バッファの更新画像を生成するまで次の画像情報の描画を待たせる必要があるため、エミュレータ部１４１は、更新画像の生成が完了したときにバッファ切り替えが完了したように見せかけるエミュレーションを行う。
エミュレータ部１４１は、さらに詳細な構成として、イベント処理部１４１ａを備えている。
イベント処理部１４１ａは、表示開始アドレスレジスタ１１４ｂがアクセスされたことをＶＭＭ１２０から通知された場合に、画面更新のイベントが発生したと判断し、更新部分の検出処理を開始するために検出部１４２にイベント発生を通知する。
検出部１４２は、画面が更新された場合に、バックアップ記憶部１１３の画像情報と、フレームバッファ１１４ａの最新の画像情報とを比較し、相違点を含む矩形を更新部分として検出する。
次に、このように構成された第１の実施の形態にかかる画像処理装置１００による画像処理について説明する。画像処理は、画像情報をフレームバッファ１１４ａおよびバックアップ記憶部１１３に書き込む画像書き込み処理と、バックアップした画像情報と最新の画像情報とを比較して画像情報の更新部分を検出する更新部分検出処理に分けられる。
最初に、画像書き込み処理および更新部分検出処理の概要について図４を用いて説明する。
画像書き込み処理では、まず、予めフレームバッファ１１４ａの全体のバックアップをバックアップ記憶部１１３に保存する。フレームバッファ１１４ａのピクセルの値によって初期状態か否かを判断できる場合は、この時点でのバックアップの保持を省略するように構成してもよい。例えば、初期状態ですべてのピクセルが黒の場合であれば、ピクセルがすべて黒の場合はバックアップが存在しない初期状態であることを判断できるため、バックアップの保持を省略できる。
この状態から、アプリケーション１５０が画面表示のためにグラフィックライブラリ１３１を介してフレームバッファ１１４ａに対する描画命令を送る（１）。フレームバッファ１１４ａに対する描画完了を検知すると、検出部１４２が、更新部分検出処理を開始する（２）。検出部１４２は、バックアップした画像情報と、フレームバッファ１１４ａの最新の画像情報とを比較し、更新部分の矩形を検出する（３）。
検出した更新部分の画像情報は、ゲストＯＳ１３０の画面として表示される（４）。また、バックアップ記憶部１１３の画像情報をフレームバッファ１１４ａの最新の画像情報と同じ画像情報に更新する（５）。
なお、画像処理装置１００を仮想計算機サーバとし、ネットワークを介して接続された端末装置にゲストＯＳ１３０の画面を送信し、端末装置上で画面を表示するように構成してもよい。この場合、上記（４）で更新部分の画像情報を表示する代わりに、更新部分の画像情報を端末装置に送信する。
次に、更新部分検出処理の詳細な流れについて図５を用いて説明する。図５は、更新部分検出処理の全体の流れを示すフローチャートである。
なお、条件設定部１２１が、表示開始アドレスレジスタ１１４ｂにアクセスするとＶＭ Ｅｘｉｔが発生するようにゲストＯＳ管理構造体を予め設定していることを前提とする。また、書き込み部１３２ａは、マルチバッファリングをサポートしていることをエミュレータ部１４１から通知されていることを前提とする。
この状態から、まず、アプリケーション１５０が、実行した処理に関連する画面情報の更新などが発生した場合に、表示画面の描画を要求する描画命令を出力する（ステップＳ５０１）。次に、描画部１３１ａが、描画命令に応じて画像処理を行ない、その結果である画像情報を生成する（ステップＳ５０２）。次に、書き込み部１３２ａが、フレームバッファ１１４ａの指定された位置に、要求された画像情報を書き込む（ステップＳ５０３）。フレームバッファ１１４ａに対する描画が完了すると、書き込み部１３２ａが、マルチバッファリングのバッファ切り替えのために、ＦｌｉｐＲｅｇｉｏｎ関数を実行する（ステップＳ５０４）。そして、この関数により、表示開始アドレスレジスタ１１４ｂがアクセスされる。
プロセッサ１１１は、表示開始アドレスレジスタ１１４ｂがアクセスされると、ゲストＯＳ管理構造体の設定に従い、ＶＭ Ｅｘｉｔを発生させる（ステップＳ５０５）。これにより、ゲストＯＳ１３０からＶＭＭ１２０に処理が移る。ＶＭＭ１２０の判定部１２２は、ゲストＯＳ管理構造体のＶＭ Ｅｘｉｔ情報領域を参照し、ＶＭ Ｅｘｉｔが発生した原因を判定する。そして、判定部１２２は、画面更新が原因であると判定した場合、画面更新をエミュレータ部１４１に通知する（ステップＳ５０６）。
イベント処理部１４１ａは、通知を受信すると検出部１４２に対して検出処理の開始を指示する（ステップＳ５０７）。検出部１４２は、フレームバッファ１１４ａに書き込まれた最新の画像情報と、バックアップ記憶部１１３に保存されている画像情報とを比較し、相違する部分を更新部分として検出する（ステップＳ５０８）。
検出部１４２は、検出した更新部分を出力して（ステップＳ５０９）、更新部分検出処理を終了する。
このように、第１の実施の形態にかかる画像処理装置では、マルチバッファリングで利用される表示開始アドレスレジスタ１１４ｂにアクセスしたときにＶＭＭに制御が移るようにプロセッサを設定することにより、描画完了をＶＭＭで検知可能とし、描画完了の検知を契機として画像情報の更新部分の検出処理を実行することができる。
これにより、描画途中の画像を表示する可能性がなく、表示画像の見栄えが良くなる。また、プロセッサの設定を変更するのみで描画完了をＶＭＭでフックすることができるため、仮想環境に合わせてグラフィックライブラリやビデオドライバを改変する必要がない。すなわち、標準的なグラフィックライブラリやビデオドライバを用いて上記機能を実現することができる。
（変形例）
これまでは、ＶＭＭがハードウェア上で直接実行される例について説明した。これに対し、ＶＭＭをハードウェア上で間接的に実行するように構成しても、上記実施の形態と同様の機能を実現できる。間接的に実行するとは、ハードウェア上では、動作基盤となるホストＯＳが動作し、このホストＯＳ上でさらにＶＭＭが動作することを意味する。
図６は、このように構成した第１の実施の形態の変形例にかかる画像処理装置６００のブロック図である。図６に示すように、画像処理装置６００は、ハードウェア１１０を利用して機能するソフトウェア構成として、ホストＯＳ６６０と、ＶＭＭ６２０と、ゲストＯＳ１３０と、アプリケーション１５０とを備えている。
本変形例では、ホストＯＳ６６０が追加され、管理ＯＳ１４０が削除され、管理ＯＳ１４０内の構成であるエミュレータ部１４１および検出部１４２がＶＭＭ６２０内に含まれる点が第１の実施の形態のブロック図である図３と異なっている。その他の構成および機能は、第１の実施の形態にかかる画像処理装置１００の構成を表すブロック図である図３と同様であるので、同一符号を付し、ここでの説明は省略する。また、画像書き込み処理および更新部分検出処理は、図４および図５と同様であるのでその説明を省略する。
（第２の実施の形態）
第１の実施の形態では、描画完了通知の際に表示開始アドレスレジスタがアクセスされることを利用し、表示開始アドレスレジスタへのアクセスをＶＭＭでフックすることにより画面更新を検出していた。
しかし、ビデオドライバの種類によっては、このように描画完了時に所定のレジスタにアクセスしない場合がある。一方、ＶＥＳＡ（Video Electronics Standards Association）のビデオドライバのように、描画完了通知の際にＢＩＯＳコールを発行するビデオドライバが存在する。そこで、第２の実施の形態では、描画完了時に所定のＢＩＯＳコールを発行するビデオドライバを備える例について説明する。第２の実施の形態では、所定のＢＩＯＳコールが発行されたときにＶＭＭに制御が移るようにプロセッサを設定して描画完了をＶＭＭで検知可能とし、描画完了の検知を契機として画像情報の更新部分の検出処理を実行する。
最初に、本実施の形態で利用するビデオドライバの概要について説明する。本実施の形態では、ゲストＯＳのビデオドライバとしてＶＥＳＡのビデオドライバを利用する。ＶＥＳＡのビデオドライバは、グラフィックカードがマルチバッファリングをサポートしている場合に、描画完了時にバッファを切り替えるためのＳｅｔ Ｄｉｓｐｌａｙ Ｓｔａｒｔ ＢＩＯＳコールを実行する。
このＢＩＯＳコールをＶＭＭでフックする方法は、プロセッサの動作モードによって異なる。なお、ここでのプロセッサの動作モードは、ゲストモードとホストモードとを有する上述の動作モードと異なるモードであり、リアルモードとプロテクトモードとを含む動作モードを意味する。
リアルモードは、アクセス可能なメモリ領域は０〜１Ｍｂｙｔｅｓまでで、同時実行できるプログラムは１つが前提の動作モードである。一方、プロテクトモードは、アクセス可能なメモリ領域の拡大、マルチタスクサポート、データセキュリティ機能などが追加された動作モードである。
プロセッサは、電源投入時は必ずリアルモードで起動され、その後ソフトウェアによってプロテクトモードに移行する。通常は、コンピュータへの電源投入直後以外はプロテクトモードで動作する。
プロセッサがリアルモードで動作中の場合は、ＢＩＯＳコールを発行する際にＩＮＴ １０ｈソフトウェア割り込みが発生する。そこで、ＩＮＴ １０ｈソフトウェア割り込みをフックしてＶＭ Ｅｘｉｔさせることができる。
一方、プロセッサがプロテクトモードで動作中の場合は、ＶＭＭでフック可能な割り込みやレジスタアクセスや例外が発生しない。そこで、この場合は、まず該当するＢＩＯＳコールのアドレスを、プロセッサ内のデバッグレジスタにブレークポイントとして設定する。これにより、該当するＢＩＯＳコールが発行されるとデバッグ例外を発生させることができる。そして、このデバッグ例外の発生をフックすることにより、ＶＭ Ｅｘｉｔさせることができる。
すなわち、本実施の形態では、所定のＢＩＯＳコールの発行により発生するＩＮＴ １０ｈソフトウェア割り込みまたはデバッグ例外を条件としてＶＭ Ｅｘｉｔが発生するように、ゲストＯＳ管理構造体を設定する。これにより、プロセッサがリアルモードおよびプロテクトモードのいずれの動作モードで動作中の場合であっても、画面更新完了の際にＶＭＭに処理を移すことができる。
次に、第２の実施の形態にかかる画像処理装置の機能と構成について説明する。図７は、第２の実施の形態にかかる画像処理装置７００のブロック図である。図７に示すように、画像処理装置７００は、ハードウェア７１０と、ハードウェア７１０を利用して機能するソフトウェア構成として、ＶＭＭ７２０と、ゲストＯＳ７３０と、管理ＯＳ１４０と、アプリケーション１５０とを備えている。
第２の実施の形態では、ハードウェア７１０内の条件記憶部７１２が記憶するゲストＯＳ管理構造体の内容、ＶＭＭ７２０内の条件設定部７２１の機能、およびゲストＯＳ７３０の機能が第１の実施の形態と異なっている。その他の構成および機能は、第１の実施の形態にかかる画像処理装置１００の構成を表すブロック図である図３と同様であるので、同一符号を付し、ここでの説明は省略する。
条件記憶部７１２は、所定のＢＩＯＳコールに伴って発生する割り込みまたは例外に対応して、ゲストＯＳ７３０からＶＭＭ７２０に処理を戻す条件を含むゲストＯＳ管理構造体を記憶する。
ここで、条件記憶部７１２に記憶されるゲストＯＳ管理構造体の具体的な設定方法について説明する。第２の実施の形態では、以下のようにゲストＯＳ管理構造体を設定することにより、ＩＮＴ １０ｈソフトウェア割り込み、およびデバッグ例外を検知する。
まず、Ｉｎｔｅｌ ＶＴのＶＭＣＳの設定例について説明する。この場合、ＶＭＣＳのＶＭ Ｅｘｉｔ制御領域の「Exception Bitmap」、およびＶＭ Ｅｘｉｔ情報領域の「Exit Reason」、「Exit Qualification」、「IDT-Vectoring Information」を用いる。
ＩＮＴ １０ｈソフトウェア割り込みを検知する場合は、まず、プロセッサ１１１の中に備えられているＴＳＳ（Task State Segment）のソフトウェア割り込みリダイレクションビットマップの１０ビット目を１に設定する。そして、「Exception Bitmap」のうち、一般保護例外に対応するビットを１にする。ＩＮＴ １０ｈソフトウェア割り込みにより、一般保護例外またはタスクスイッチが発生するとＶＭ Ｅｘｉｔが発生する。
一般保護例外の場合、ＶＭ Ｅｘｉｔ情報領域の「Exit Reason」の０−１５ビットが０、「IDT-Vectoring Information」の０−７ビット（割り込みのベクタ）が１０、８−１０ビット（割り込みの種類）が４になる。また、タスクスイッチの場合、ＶＭ Ｅｘｉｔ情報領域の「Exit Reason」の０−１５ビットが９、「Exit Qualification」の３０−３１ビット（タスクスイッチの発生原因）が３、「IDT-Vectoring Information」の０−７ビットが１０、８−１０ビットが４になる。
これらの情報を参照することにより、ＶＭＭ７２０は、ＩＮＴ １０ｈソフトウェア割り込みが原因でＶＭ Ｅｘｉｔが発生したことを判定することができる。
デバッグ例外を検知する場合は、「Exception Bitmap」のうち、デバッグ例外に対応するビットを１にする。これにより、デバッグ例外が発生するとＶＭ Ｅｘｉｔが発生する。そして、デバッグ例外が原因でＶＭ Ｅｘｉｔが発生すると、ＶＭ Ｅｘｉｔ情報領域の「Exit Reason」の０−１５ビットが０、「Exit Qualification」の０−３ビット（Ｂ０−Ｂ３フラグ）がブレークポイント番号になる。
これらの情報を参照することにより、ＶＭＭ７２０は、デバッグ例外が原因でＶＭ Ｅｘｉｔが発生したことを判定することができる。
次に、ＡＭＤ ＳＶＭのＶＭＣＢの設定例について説明する。この場合、ＶＭＣＢの制御エリアの「Exception Bitmap」、「EXITCODE」、および「EXITINFO1」を用いる。
ＩＮＴ １０ｈソフトウェア割り込みを検知する方法としては、すべてのソフトウェア割り込みを対象としてＶＭ Ｅｘｉｔさせる方法と、ＩＮＴ １０ｈソフトウェア割り込みのみを対象としてＶＭ Ｅｘｉｔさせる方法が存在する。
前者の場合、ＶＭＣＢのバイトオフセット「00Ch」の２１ビット目を１にする。これにより、ソフトウェア割り込みの発生に応じてＶＭ Ｅｘｉｔが発生し、「EXITCODE」が「75h」、「EXITINFO1」の０−７ビットが１０になる。
後者の場合、プロセッサ１１１の中に備えられているＣＲ４（Control Register 4）の０ビット目を１にして、ＴＳＳのソフトウェア割り込みリダイレクションビットマップの１０ビット目を１にして、ＶＭＣＢのバイトオフセット「008h」の「Exception Bitmap」のうち、一般保護例外に対応する１３ビット目を１にする。これにより、ＩＮＴ １０ｈソフトウェア割り込みの発生に応じてＶＭ Ｅｘｉｔが発生し、「EXITCODE」が「53h」になる。
これらの情報を参照することにより、ＶＭＭ７２０は、ＩＮＴ １０ｈソフトウェア割り込みが原因でＶＭ Ｅｘｉｔが発生したことを判定することができる。
デバッグ例外を検知する場合は、ＶＭＣＢのバイトオフセット「008h」の「Exception Bitmap」のうち、デバッグ例外に対応する１ビット目を１にする。これにより、デバッグ例外の発生に応じてＶＭ Ｅｘｉｔが発生し、「EXITCODE」が「41h」になる。
これらの情報を参照することにより、ＶＭＭ７２０は、デバッグ例外が原因でＶＭ Ｅｘｉｔが発生したことを判定することができる。
条件設定部７２１は、このような設定方法に従い、画像情報の描画が完了したときにＶＭＭ７２０に処理が移るようにゲストＯＳ管理構造体に条件を事前に設定する。また、条件設定部７２１は、描画完了時に発行されるＢＩＯＳコールのアドレスを調べ、デバッグレジスタにブレークポイントとして設定するブレークポイント設定処理を実行する。ブレークポイント設定処理の詳細については後述する。
ゲストＯＳ７３０は、グラフィックライブラリ１３１およびビデオドライバ７３２に加え、例外発生部７３３をさらに備えている。
ビデオドライバ７３２は、上述のようにＶＥＳＡに対応したドライバであり、書き込み部７３２ａを備えている。書き込み部７３２ａは、画像情報の描画が完了したときに、表示用バッファを切り替えるためにＳｅｔ Ｄｉｓｐｌａｙ Ｓｔａｒｔ ＢＩＯＳコールを実行する点が、第１の実施の形態の書き込み部１３２ａと異なっている。
なお、適用可能なドライバはＶＥＳＡ対応のドライバに限られず、描画完了時に特定のＢＩＯＳコールを実行するドライバであれば、あらゆる種類のドライバを利用できる。
例外発生部７３３は、デバッグレジスタに設定された仮想アドレスの示すメモリ領域がアクセスされたときにデバッグ例外を発生する。本実施の形態では、Ｓｅｔ Ｄｉｓｐｌａｙ Ｓｔａｒｔ ＢＩＯＳコールのアドレスをデバッグレジスタに設定するため、例外発生部７３３は、このＢＩＯＳコールが実行されるとデバッグ例外を発生する。
なお、Ｓｅｔ Ｄｉｓｐｌａｙ Ｓｔａｒｔ ＢＩＯＳコールのアドレスは以下のようにして取得し、デバッグレジスタに設定することができる。図８は、第２の実施の形態におけるブレークポイント設定処理の全体の流れを示すフローチャートである。ブレークポイント設定処理とは、指定したアドレスにプログラムが来た場合にプログラムを中断するための処理である。本実施の形態では、Ｓｅｔ Ｄｉｓｐｌａｙ Ｓｔａｒｔ ＢＩＯＳコールのアドレスにプログラムが来るとプログラムが中断され、ＶＭＭ７２０に処理が移る。
まず、条件設定部７２１は、ブレークポイントとして設定するアドレスを調べるために、ＢＩＯＳイメージの先頭３２Ｋｂ内に存在するＰｒｏｔｅｃｔｅｄ Ｍｏｄｅ Ｉｎｆｏｒｍａｔｉｏｎ Ｂｌｏｃｋ構造体を見つける。条件設定部７２１は、この構造体から、プロテクトモード時のＳｅｔ Ｄｉｓｐｌａｙ Ｓｔａｒｔ ＢＩＯＳコールのアドレスを取得することができる（ステップＳ８０１）。なお、ＢＩＯＳイメージは、図示しない不揮発性メモリなどに記憶されている。
Ｓｅｔ Ｄｉｓｐｌａｙ Ｓｔａｒｔ ＢＩＯＳコールのアドレスを取得した後、条件設定部７２１は、取得したアドレスをブレークポイントとしてデバッグレジスタに設定する。
ここで、デバッグレジスタの構成例について図９〜図１１を用いて説明する。なお、デバッグレジスタは、ＤＲ０〜ＤＲ７の８個のレジスタを含む。このうち、ＤＲ４およびＤＲ５は、予約済みで使用されないデバッグレジスタであるため、説明を省略する。
図９は、デバッグレジスタＤＲ０〜ＤＲ３の構成例を示す図である。ＤＲ０〜ＤＲ３は、ブレークポイントとする仮想アドレスをそれぞれ設定するレジスタであり、デバッグアドレスレジスタと呼ばれる。
図１０は、デバッグレジスタＤＲ６の構成例を示す図である。ＤＲ６は、デバッグ例外が発生したときの状況を示すレジスタであり、デバッグ状態レジスタと呼ばれる。同図で、Ｂ０〜Ｂ３フラグがセットされている場合、対応するデバッグアドレスレジスタに設定されているブレークポイントのブレーク条件が満たされてデバッグ例外が発生したことを示す。
図１１は、デバッグレジスタＤＲ７の構成例を示す図である。ＤＲ７は、デバッグアドレスレジスタに設定されているブレークポイントのブレーク条件を設定するレジスタであり、デバッグ制御レジスタと呼ばれる。
Ｌ０〜Ｌ３フラグまたはＧ０〜Ｇ３フラグがセットされている場合、対応するデバッグアドレスレジスタに設定されているブレークポイントが有効になっていることを示す。Ｌ０〜Ｌ３フラグは現在のタスクに対してのみ有効にする場合にセットされ、Ｇ０〜Ｇ３フラグはすべてのタスクに対して有効にする場合にセットされる。
Ｒ／Ｗ０〜Ｒ／Ｗ３フィールドは、対応するデバッグアドレスレジスタに設定されているブレークポイントのブレーク条件を示す。命令の実行でブレークする場合は、「００」を設定する。ＬＥＮ０〜ＬＥＮ３フィールドは、対応するデバッグアドレスレジスタに設定されているブレークポイントのサイズを示す。命令の実行でブレークする場合は、「００」を設定する。
また、ＧＤフラグがセットされている場合、デバッグレジスタを上書きするときにデバッグ例外が発生する。このフラグをセットすることにより、条件設定部７２１により設定したブレークポイントをゲストＯＳ７３０により上書きされるのを防ぐことができる。
このように構成されたデバッグレジスタの場合、取得したアドレスをブレークポイントとして設定するためには、デバッグアドレスレジスタであるＤＲ０〜ＤＲ３のいずれかと、デバッグ制御レジスタであるＤＲ７の対応するビットを設定する。
図８に戻り、デバッグレジスタの設定処理の詳細について説明する。条件設定部７２１は、ＤＲ０〜ＤＲ３のいずれかに、取得したアドレスをブレークポイントとして設定する（ステップＳ８０２）。ここでは、ブレークポイント０（ＤＲ０）を利用する例について説明する。この場合、条件設定部７２１は、デバッグアドレスレジスタ（ＤＲ０）に取得したアドレスを設定する。
次に、条件設定部７２１は、デバッグ制御レジスタ（ＤＲ７）のＧ０フラグを１に設定する（ステップＳ８０３）。また、条件設定部７２１は、ＤＲ７のＲ／Ｗ０フィールドを「００」に設定する（ステップＳ８０４）。さらに、条件設定部７２１は、ＤＲ７のＬＥＮ０フィールドを「００」に設定する（ステップＳ８０５）。
なお、図８の記号「＊」は、デバッグアドレスレジスタＤＲ０〜ＤＲ３のいずれにブレークポイントを設定したかによって数値が変わることを意味している。すなわち、例えばＤＲ１にブレークポイントを設定した場合には、ＤＲ７のＧ１フラグ、Ｒ／Ｗ１フィールド、ＬＥＮ１フィールドを設定することを意味する。
このようにデバッグレジスタを設定することにより、設定したアドレスにアクセスするとデバッグ例外が発生する。なお、デバッグ状態レジスタ（ＤＲ６）のＢ０フラグを確認することにより、デバッグ例外が発生した原因がブレークポイント０へのアクセスであることを確認できる。
次に、このように構成された第２の実施の形態にかかる画像処理装置７００による更新部分検出処理について図１２を用いて説明する。なお、画像処理の概要は、第１の実施の形態の図４と同様であるので説明を省略する。図１２は、第２の実施の形態における更新部分検出処理の全体の流れを示すフローチャートである。
ステップＳ１２０１からステップＳ１２０３までの、画像情報書き込み処理は、第１の実施の形態にかかる画像処理装置１００におけるステップＳ５０１からステップＳ５０３までと同様の処理なので、その説明を省略する。
画像情報を書き込み後、書き込み部７３２ａは、マルチバッファリングのバッファ切り替えのために、Ｓｅｔ Ｄｉｓｐｌａｙ Ｓｔａｒｔ ＢＩＯＳコールを発行する（ステップＳ１２０４）。
このＢＩＯＳコールが発行されると、上述のようなデバッグレジスタの設定に従い、例外発生部７３３がデバッグ例外を発生する（ステップＳ１２０５）。なお、プロセッサ１１１がリアルモードで動作中の場合は、デバッグ例外の代わりにＩＮＴ １０ｈソフトウェア割り込みが発生する。
プロセッサ１１１は、デバッグ例外またはＩＮＴ １０ｈソフトウェア割り込みが発生すると、ゲストＯＳ管理構造体の設定に従い、ＶＭ Ｅｘｉｔを発生させる（ステップＳ１２０６）。これにより、ゲストＯＳ７３０からＶＭＭ７２０に処理が移る。
ステップＳ１２０７からステップＳ１２１０までの、原因判定処理、検出処理、更新部分出力処理は、第１の実施の形態にかかる画像処理装置１００におけるステップＳ５０６からステップＳ５０９までと同様の処理なので、その説明を省略する。
このように、第２の実施の形態にかかる画像処理装置では、所定のＢＩＯＳコールの発行時にＶＭＭに制御が移るようにプロセッサを設定することにより、描画完了をＶＭＭで検知可能とし、描画完了の検知を契機として画像情報の更新部分の検出処理を実行することができる。
次に、第１または第２の実施の形態にかかる画像処理装置のハードウェア構成について図１３を用いて説明する。図１３は、第１または第２の実施の形態にかかる画像処理装置のハードウェア構成を示す説明図である。
第１または第２の実施の形態にかかる画像処理装置は、プロセッサ１１１などの制御装置と、ＲＯＭ（Read Only Memory）５２やＲＡＭ５３などの記憶装置と、ネットワークに接続して通信を行う通信Ｉ／Ｆ５４と、ＨＤＤ、ＣＤ（Compact Disc）ドライブ装置などの外部記憶装置と、ディスプレイ装置などの表示装置と、キーボードやマウスなどの入力装置と、各部を接続するバス６１を備えており、通常のコンピュータを利用したハードウェア構成となっている。
第１または第２の実施の形態にかかる画像処理装置で実行される更新検出プログラムは、インストール可能な形式又は実行可能な形式のファイルでＣＤ−ＲＯＭ（Compact Disk Read Only Memory）、フレキシブルディスク（ＦＤ）、ＣＤ−Ｒ（Compact Disk Recordable）、ＤＶＤ（Digital Versatile Disk）等のコンピュータで読み取り可能な記録媒体に記録されて提供される。
また、第１または第２の実施の形態にかかる画像処理装置で実行される更新検出プログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成してもよい。また、第１または第２の実施の形態にかかる画像処理装置で実行される更新検出プログラムをインターネット等のネットワーク経由で提供または配布するように構成してもよい。
また、第１または第２の実施の形態の更新検出プログラムを、ＲＯＭ等に予め組み込んで提供するように構成してもよい。
第１または第２の実施の形態にかかる画像処理装置で実行される更新検出プログラムは、上述した各部（ＶＭＭ、管理ＯＳ）を含むモジュール構成となっており、実際のハードウェアとしてはプロセッサ１１１が上記記憶媒体から更新検出プログラムを読み出して実行することにより上記各部が主記憶装置上にロードされ、上述した各部が主記憶装置上に生成されるようになっている。
以上のように、本発明にかかるプログラム、方法および画像処理装置は、ハードウェアレベルの仮想化支援機能を実装したプロセッサを利用した仮想計算機環境に適している。
シングルバッファリングでの表示画面の一例を示す図である。 ポインタを切り替える方法によるダブルバッファリングの概要を示す図である。 第１の実施の形態にかかる画像処理装置のブロック図である。 画像書き込み処理および更新部分検出処理の概要を示す図である。 更新部分検出処理の全体の流れを示すフローチャートである。 第１の実施の形態の変形例にかかる画像処理装置のブロック図である。 第２の実施の形態にかかる画像処理装置のブロック図である。 第２の実施の形態におけるブレークポイント設定処理の全体の流れを示すフローチャートである。 デバッグレジスタの構成例を示す図である。 デバッグレジスタの構成例を示す図である。 デバッグレジスタの構成例を示す図である。 第２の実施の形態における更新部分検出処理の全体の流れを示すフローチャートである。 第１または第２の実施の形態にかかる画像処理装置のハードウェア構成を示す説明図である。
符号の説明
２１、２４ 表示用バッファ
２２、２３ 描画用バッファ
５２ ＲＯＭ
５３ ＲＡＭ
５４ 通信Ｉ／Ｆ
６１ バス
１００ 画像処理装置
１１０ ハードウェア
１１１ プロセッサ
１１２ 条件記憶部
１１３ バックアップ記憶部
１１４ グラフィックカード
１１４ａ フレームバッファ
１１４ｂ 表示開始アドレスレジスタ
１１５ａ フレームバッファ領域
１１５ｂ 表示開始アドレスレジスタ領域
１２０ ＶＭＭ
１２１ 条件設定部
１２２ 判定部
１３０ ゲストＯＳ
１３１ グラフィックライブラリ
１３１ａ 描画部
１３２ ビデオドライバ
１３２ａ 書き込み部
１４０ 管理ＯＳ
１４１ エミュレータ部
１４１ａ イベント処理部
１４２ 検出部
１５０ アプリケーション
６００ 画像処理装置
６２０ ＶＭＭ
６６０ ホストＯＳ
７００ 画像処理装置
７１０ ハードウェア
７１２ 条件記憶部
７２０ ＶＭＭ
７２１ 条件設定部
７３０ ゲストＯＳ
７３２ ビデオドライバ
７３２ａ 書き込み部
７３３ 例外発生部

Claims (9)

  1. コンピュータに実行させる画像情報の更新部分を検出する更新検出プログラムであって、
    前記コンピュータは、
    画像情報を記憶可能な画像記憶部と、
    予め定められた遷移条件が満たされたときに、ゲストＯＳを動作させる第１モードから、前記ゲストＯＳを管理する仮想計算機モニタを動作させる第２モードへ遷移するプロセッサと、を備え、
    前記プロセッサが前記第２モードに遷移したときに、遷移の原因を判定する判定手順と、
    前記判定手順が、前記ゲストＯＳ上で前記画像記憶部に対する前記画像情報の書き込み完了に関連する処理が実行されたことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出する検出手順と、
    前記画像情報の書き込み用の記憶部と前記画像情報の表示用の記憶部とを切り替えるマルチバッファリング機能をエミュレートするエミュレータ手順と、
    を前記コンピュータに実行させ、
    前記検出手順は、前記判定手順が、前記画像情報の書き込み完了時に実行される予め定められた関数によって予め定められたレジスタにアクセスされたことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出し、
    前記検出手順は、前記判定手順が、前記画像情報の書き込み完了時に前記表示用の記憶部に切り替えることを要求する関数によって前記レジスタにアクセスされたことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出する、
    更新検出プログラム。
  2. コンピュータに実行させる画像情報の更新部分を検出する更新検出プログラムであって、
    前記コンピュータは、
    画像情報を記憶可能な画像記憶部と、
    予め定められた遷移条件が満たされたときに、ゲストＯＳを動作させる第１モードから、前記ゲストＯＳを管理する仮想計算機モニタを動作させる第２モードへ遷移するプロセッサと、
    前記コンピュータは、前記画像記憶部に対する前記画像情報の書き込み完了時に実行される予め定められた関数が実行されたときに例外を発生する例外発生部と、を備え、
    前記プロセッサが前記第２モードに遷移したときに、遷移の原因を判定する判定手順と、
    前記判定手順が、前記ゲストＯＳ上で前記画像記憶部に対する前記画像情報の書き込み完了に関連する処理が実行されたことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出する検出手順と、
    前記画像情報の書き込み用の記憶部と前記画像情報の表示用の記憶部とを切り替えるマルチバッファリング機能をエミュレートするエミュレータ手順と、
    を前記コンピュータに実行させ、
    前記検出手順は、前記判定手順が、前記例外が発生したことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出し、
    前記例外発生部は、前記画像記憶部に対する前記画像情報の書き込み完了時に前記表示用の記憶部に切り替えることを要求する関数が実行されたときに例外を発生する、
    更新検出プログラム。
  3. コンピュータに実行させる画像情報の更新部分を検出する更新検出プログラムであって、
    前記コンピュータは、
    画像情報を記憶可能な画像記憶部と、
    予め定められた遷移条件が満たされたときに、ゲストＯＳを動作させる第１モードから、前記ゲストＯＳを管理する仮想計算機モニタを動作させる第２モードへ遷移するプロセッサと、を備え、
    前記プロセッサが前記第２モードに遷移したときに、遷移の原因を判定する判定手順と、
    前記判定手順が、前記ゲストＯＳ上で前記画像記憶部に対する前記画像情報の書き込み完了に関連する処理が実行されたことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出する検出手順と、
    前記画像情報の書き込み用の記憶部と前記画像情報の表示用の記憶部とを切り替えるマルチバッファリング機能をエミュレートするエミュレータ手順と、
    を前記コンピュータに実行させ、
    前記検出手順は、前記判定手順が、前記画像情報の書き込み完了時に実行される予め定められた関数によって割り込みが発生したことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出し、
    前記検出手順は、前記判定手順が、前記画像情報の書き込み完了時に前記表示用の記憶部に切り替えることを要求する関数によって割り込みが発生したことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出する、
    更新検出プログラム。
  4. 画像処理装置で実行される画像情報の更新部分を検出する更新検出方法であって、
    前記画像処理装置は、
    画像情報を記憶可能な画像記憶部と、
    予め定められた遷移条件が満たされたときに、ゲストＯＳを動作させる第１モードから、前記ゲストＯＳを管理する仮想計算機モニタを動作させる第２モードへ遷移するプロセッサと、を備え、
    判定部が、前記プロセッサが前記第２モードに遷移したときに、遷移の原因を判定する判定ステップと、
    検出部が、前記判定ステップが、前記ゲストＯＳ上で前記画像記憶部に対する前記画像情報の書き込み完了に関連する処理が実行されたことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出する検出ステップと、
    エミュレータ部が、前記画像情報の書き込み用の記憶部と前記画像情報の表示用の記憶部とを切り替えるマルチバッファリング機能をエミュレートするエミュレータステップと、を含み、
    前記検出ステップは、前記判定ステップが、前記画像情報の書き込み完了時に実行される予め定められた関数によって予め定められたレジスタにアクセスされたことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出し、
    前記検出ステップは、前記判定ステップが、前記画像情報の書き込み完了時に前記表示用の記憶部に切り替えることを要求する関数によって前記レジスタにアクセスされたことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出する、
    更新検出方法。
  5. 画像処理装置で実行される画像情報の更新部分を検出する更新検出方法であって、
    前記画像処理装置は、
    画像情報を記憶可能な画像記憶部と、
    予め定められた遷移条件が満たされたときに、ゲストＯＳを動作させる第１モードから、前記ゲストＯＳを管理する仮想計算機モニタを動作させる第２モードへ遷移するプロセッサと、
    前記画像記憶部に対する前記画像情報の書き込み完了時に実行される予め定められた関数が実行されたときに例外を発生する例外発生部と、を備え、
    判定部が、前記プロセッサが前記第２モードに遷移したときに、遷移の原因を判定する判定ステップと、
    検出部が、前記判定ステップが、前記ゲストＯＳ上で前記画像記憶部に対する前記画像情報の書き込み完了に関連する処理が実行されたことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出する検出ステップと、
    エミュレータ部が、前記画像情報の書き込み用の記憶部と前記画像情報の表示用の記憶部とを切り替えるマルチバッファリング機能をエミュレートするエミュレータステップと、を含み、
    前記検出ステップは、前記判定ステップが、前記例外が発生したことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出し、
    前記例外発生部は、前記画像記憶部に対する前記画像情報の書き込み完了時に前記表示用の記憶部に切り替えることを要求する関数が実行されたときに例外を発生する、
    更新検出方法。
  6. 画像処理装置で実行される画像情報の更新部分を検出する更新検出方法であって、
    前記画像処理装置は、
    画像情報を記憶可能な画像記憶部と、
    予め定められた遷移条件が満たされたときに、ゲストＯＳを動作させる第１モードから、前記ゲストＯＳを管理する仮想計算機モニタを動作させる第２モードへ遷移するプロセッサと、を備え、
    判定部が、前記プロセッサが前記第２モードに遷移したときに、遷移の原因を判定する判定ステップと、
    検出部が、前記判定ステップが、前記ゲストＯＳ上で前記画像記憶部に対する前記画像情報の書き込み完了に関連する処理が実行されたことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出する検出ステップと、
    エミュレータ部が、前記画像情報の書き込み用の記憶部と前記画像情報の表示用の記憶部とを切り替えるマルチバッファリング機能をエミュレートするエミュレータステップと、を含み、
    前記検出ステップは、前記判定ステップが、前記画像情報の書き込み完了時に実行される予め定められた関数によって割り込みが発生したことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出し、
    前記検出ステップは、前記判定ステップが、前記画像情報の書き込み完了時に前記表示用の記憶部に切り替えることを要求する関数によって割り込みが発生したことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出する、
    更新検出方法。
  7. 画像情報を記憶可能な画像記憶部と、
    予め定められた遷移条件が満たされたときに、ゲストＯＳを動作させる第１モードから、前記ゲストＯＳを管理する仮想計算機モニタを動作させる第２モードへ遷移するプロセッサと、
    前記プロセッサが前記第２モードに遷移したときに、遷移の原因を判定する判定部と、
    前記判定部が、前記ゲストＯＳ上で前記画像記憶部に対する前記画像情報の書き込み完了に関連する処理が実行されたことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記画像情報の更新部分を検出する検出部と、
    前記画像情報の書き込み用の記憶部と前記画像情報の表示用の記憶部とを切り替えるマルチバッファリング機能をエミュレートするエミュレータ部と、を備え、
    前記検出部は、前記判定部が、前記画像情報の書き込み完了時に実行される予め定められた関数によって予め定められたレジスタにアクセスされたことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出し、
    前記検出部は、前記判定部が、前記画像情報の書き込み完了時に前記表示用の記憶部に切り替えることを要求する関数によって前記レジスタにアクセスされたことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出する、
    画像処理装置。
  8. 画像情報を記憶可能な画像記憶部と、
    予め定められた遷移条件が満たされたときに、ゲストＯＳを動作させる第１モードから、前記ゲストＯＳを管理する仮想計算機モニタを動作させる第２モードへ遷移するプロセッサと、
    前記プロセッサが前記第２モードに遷移したときに、遷移の原因を判定する判定部と、
    前記判定部が、前記ゲストＯＳ上で前記画像記憶部に対する前記画像情報の書き込み完了に関連する処理が実行されたことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記画像情報の更新部分を検出する検出部と、
    前記画像記憶部に対する前記画像情報の書き込み完了時に実行される予め定められた関数が実行されたときに例外を発生する例外発生部と、
    前記画像情報の書き込み用の記憶部と前記画像情報の表示用の記憶部とを切り替えるマルチバッファリング機能をエミュレートするエミュレータ部と、を備え、
    前記検出部は、前記判定部が、前記例外が発生したことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出し、
    前記例外発生部は、前記画像記憶部に対する前記画像情報の書き込み完了時に前記表示用の記憶部に切り替えることを要求する関数が実行されたときに例外を発生する、
    画像処理装置。
  9. 画像情報を記憶可能な画像記憶部と、
    予め定められた遷移条件が満たされたときに、ゲストＯＳを動作させる第１モードから、前記ゲストＯＳを管理する仮想計算機モニタを動作させる第２モードへ遷移するプロセッサと、
    前記プロセッサが前記第２モードに遷移したときに、遷移の原因を判定する判定部と、
    前記判定部が、前記ゲストＯＳ上で前記画像記憶部に対する前記画像情報の書き込み完了に関連する処理が実行されたことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記画像情報の更新部分を検出する検出部と、
    前記画像情報の書き込み用の記憶部と前記画像情報の表示用の記憶部とを切り替えるマルチバッファリング機能をエミュレートするエミュレータ部と、を備え、
    前記検出部は、前記判定部が、前記画像情報の書き込み完了時に実行される予め定められた関数によって割り込みが発生したことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出し、
    前記検出部は、前記判定部が、前記画像情報の書き込み完了時に前記表示用の記憶部に切り替えることを要求する関数によって割り込みが発生したことが遷移の原因であると判定した場合に、書込み前後で前記画像情報が一致しない部分を表す前記更新部分を検出する、
    画像処理装置。
JP2007319351A 2007-12-11 2007-12-11 画像情報の更新を検出するプログラム、方法および画像処理装置 Expired - Fee Related JP4982347B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007319351A JP4982347B2 (ja) 2007-12-11 2007-12-11 画像情報の更新を検出するプログラム、方法および画像処理装置
US12/314,244 US8416253B2 (en) 2007-12-11 2008-12-05 Apparatus, method, and recording medium for detecting update of image information
EP08253923A EP2071454A1 (en) 2007-12-11 2008-12-09 Apparatus, method, and recording medium for detecting update of image information
CN2008101846229A CN101458812B (zh) 2007-12-11 2008-12-11 用于检测图像信息的更新的装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007319351A JP4982347B2 (ja) 2007-12-11 2007-12-11 画像情報の更新を検出するプログラム、方法および画像処理装置

Publications (2)

Publication Number Publication Date
JP2009145932A JP2009145932A (ja) 2009-07-02
JP4982347B2 true JP4982347B2 (ja) 2012-07-25

Family

ID=40352224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007319351A Expired - Fee Related JP4982347B2 (ja) 2007-12-11 2007-12-11 画像情報の更新を検出するプログラム、方法および画像処理装置

Country Status (4)

Country Link
US (1) US8416253B2 (ja)
EP (1) EP2071454A1 (ja)
JP (1) JP4982347B2 (ja)
CN (1) CN101458812B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8045828B2 (en) * 2007-07-09 2011-10-25 Kabushiki Kaisha Toshiba Apparatus for processing images, and method and computer program product for detecting image updates
JP4982347B2 (ja) 2007-12-11 2012-07-25 株式会社東芝 画像情報の更新を検出するプログラム、方法および画像処理装置
JP5010492B2 (ja) * 2008-01-31 2012-08-29 株式会社東芝 通信装置、方法及びプログラム
US9171139B2 (en) 2011-08-05 2015-10-27 Vmware, Inc. Lock screens to access work environments on a personal mobile device
US9465633B2 (en) 2011-08-05 2016-10-11 Vmware, Inc. Displaying applications of a virtual mobile device in a user interface of a mobile device
BR112014009445B1 (pt) 2011-10-21 2021-10-13 Hewlett-Packard Development Company, L.P. Método para um dispositivo eletrônico, meio de armazenagem não-transitório legível por máquina armazenando instruções e dispositivo eletrônico
JP5881835B2 (ja) * 2011-10-21 2016-03-09 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． 基本入出力システム（ｂｉｏｓ）の機能にアクセスするウェブベースのインターフェース
US9436488B2 (en) * 2012-03-27 2016-09-06 Fujitsu Limited Program redundancy among virtual machines and global management information and local resource information arrangement
JP5830496B2 (ja) * 2013-06-07 2015-12-09 株式会社ソニー・コンピュータエンタテインメント ディスプレイコントローラおよび画面転送装置
US9582849B2 (en) * 2013-10-28 2017-02-28 Vmware, Inc. Method and system to virtualize graphic processing services
KR101736041B1 (ko) * 2015-01-13 2017-05-17 한밭대학교 산학협력단 임베디드 cpu-gpu 분산처리를 이용한 영상처리 고속화 방법
CN107924321B (zh) * 2015-09-25 2022-01-18 英特尔公司 针对虚拟机退出的嵌套虚拟化
JP2017169086A (ja) * 2016-03-17 2017-09-21 セイコーエプソン株式会社 表示装置、表示装置の制御方法及びプログラム
JP2018022370A (ja) * 2016-08-04 2018-02-08 キヤノン株式会社 アプリケーション実行装置及びその制御方法、並びにプログラム
WO2018119712A1 (zh) * 2016-12-27 2018-07-05 深圳前海达闼云端智能科技有限公司 视频显示方法、装置、电子设备和计算机程序产品

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06187178A (ja) 1992-12-18 1994-07-08 Hitachi Ltd 仮想計算機システムの入出力割込み制御方法
US7720672B1 (en) 1995-12-29 2010-05-18 Wyse Technology Inc. Method and apparatus for display of windowing application programs on a terminal
JP3732593B2 (ja) 1996-09-30 2006-01-05 株式会社東芝 画像処理装置
JPH10200757A (ja) * 1997-01-09 1998-07-31 Canon Inc 画像処理装置及びその方法及び画像処理システム
EP0863462B8 (en) 1997-03-04 2010-07-28 Panasonic Corporation Processor capable of efficiently executing many asynchronous event tasks
JP3356677B2 (ja) * 1997-03-04 2002-12-16 松下電器産業株式会社 非同期に実行すべきタスクが多数あっても、非同期イベントタスクを効率良く実行することができるプロセッサ
JP3280306B2 (ja) 1998-04-28 2002-05-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 画像情報送信方法、画像情報更新方法、送信装置及び更新装置
JP3659062B2 (ja) 1999-05-21 2005-06-15 株式会社日立製作所 計算機システム
US6957186B1 (en) 1999-05-27 2005-10-18 Accenture Llp System method and article of manufacture for building, managing, and supporting various components of a system
US6601233B1 (en) 1999-07-30 2003-07-29 Accenture Llp Business components framework
US7130807B1 (en) 1999-11-22 2006-10-31 Accenture Llp Technology sharing during demand and supply planning in a network-based supply chain environment
WO2001052056A2 (en) 2000-01-14 2001-07-19 Saba Software, Inc. Method and apparatus for a business applications management system platform
JP2001306308A (ja) 2000-04-11 2001-11-02 Sap Ag データ中心アプリケーションのクラス定義方法
US7181679B1 (en) 2000-05-26 2007-02-20 Newsstand, Inc. Method and system for translating a digital version of a paper
US7506265B1 (en) 2000-07-17 2009-03-17 Microsoft Corporation System and method for displaying images of virtual machine environments
CN1357890A (zh) * 2000-12-05 2002-07-10 简篇 动态随机存取存储器结构及操作方法
US6934698B2 (en) 2000-12-20 2005-08-23 Heart Imaging Technologies Llc Medical image management system
JP4291964B2 (ja) 2001-04-19 2009-07-08 株式会社日立製作所 仮想計算機システム
JP2003084751A (ja) 2001-07-02 2003-03-19 Hitachi Ltd 表示制御装置およびマイクロコンピュータならびにグラフィックシステム
JP4717289B2 (ja) 2001-09-10 2011-07-06 シャープ株式会社 計算機リモート操作システム
US7577722B1 (en) 2002-04-05 2009-08-18 Vmware, Inc. Provisioning of computer systems using virtual machines
EP1376360A3 (en) * 2002-06-21 2004-01-07 Sharp Kabushiki Kaisha Automatic backup system
JP2004086550A (ja) 2002-08-27 2004-03-18 Matsushita Electric Ind Co Ltd 表示画面更新システム
JP3740454B2 (ja) * 2002-10-18 2006-02-01 キヤノン株式会社 印刷システムおよび情報処理装置およびプリンタおよび表示制御方法および印刷制御方法およびコンピュータが読み取り可能なプログラムを格納した記憶媒体およびプログラム
US7484208B1 (en) 2002-12-12 2009-01-27 Michael Nelson Virtual machine migration
US7145566B2 (en) * 2003-07-18 2006-12-05 Microsoft Corporation Systems and methods for updating a frame buffer based on arbitrary graphics calls
US20050108440A1 (en) 2003-11-19 2005-05-19 Intel Corporation Method and system for coalescing input output accesses to a virtual device
US20050132364A1 (en) 2003-12-16 2005-06-16 Vijay Tewari Method, apparatus and system for optimizing context switching between virtual machines
US7526515B2 (en) 2004-01-21 2009-04-28 International Business Machines Corporation Method and system for a grid-enabled virtual machine with movable objects
US7418584B1 (en) * 2004-05-11 2008-08-26 Advanced Micro Devices, Inc. Executing system management mode code as virtual machine guest
US7383405B2 (en) 2004-06-30 2008-06-03 Microsoft Corporation Systems and methods for voluntary migration of a virtual machine between hosts with common storage connectivity
GB2419702A (en) 2004-10-29 2006-05-03 Hewlett Packard Development Co Virtual overlay infrastructures which can be suspended and later reactivated
JP4599135B2 (ja) 2004-11-02 2010-12-15 キヤノン株式会社 情報処理装置及び情報処理方法
KR100844271B1 (ko) 2005-02-15 2008-07-07 에스케이 텔레콤주식회사 대기화면 자동 전환 시스템 및 방법
US7698706B2 (en) 2005-05-20 2010-04-13 International Business Machines Corporation Methods and apparatus for implementing an integrated user interface for managing multiple virtual machines operative in a computing system
JP4955943B2 (ja) 2005-06-28 2012-06-20 クラリオン株式会社 情報端末および計算機資源管理方法
JP2007025073A (ja) 2005-07-13 2007-02-01 Sony Corp データ伝送方法、データ送信装置及びデータ受信装置、並びにプログラム
JP4839049B2 (ja) 2005-09-20 2011-12-14 クラリオン株式会社 情報処理装置および表示画面制御方法
JP4544146B2 (ja) 2005-11-29 2010-09-15 株式会社日立製作所 障害回復方法
US8572159B2 (en) 2005-12-23 2013-10-29 Intel Corporation Managing device models in a virtual machine cluster environment
US20070271560A1 (en) 2006-05-18 2007-11-22 Microsoft Corporation Deploying virtual machine to host based on workload characterizations
JP4961835B2 (ja) 2006-05-31 2012-06-27 奥村遊機株式会社 遊技機
US9392078B2 (en) 2006-06-23 2016-07-12 Microsoft Technology Licensing, Llc Remote network access via virtual machine
US9213513B2 (en) 2006-06-23 2015-12-15 Microsoft Technology Licensing, Llc Maintaining synchronization of virtual machine image differences across server and host computers
US7368918B2 (en) 2006-07-27 2008-05-06 Siemens Energy & Automation Devices, systems, and methods for adaptive RF sensing in arc fault detection
US8185893B2 (en) 2006-10-27 2012-05-22 Hewlett-Packard Development Company, L.P. Starting up at least one virtual machine in a physical machine by a load balancer
US20080235361A1 (en) 2007-03-21 2008-09-25 David Crosbie Management layer method and apparatus for dynamic assignment of users to computer resources
US8171485B2 (en) 2007-03-26 2012-05-01 Credit Suisse Securities (Europe) Limited Method and system for managing virtual and real machines
WO2008117500A1 (ja) 2007-03-27 2008-10-02 Nec Corporation 仮想マシン運用システム、仮想マシン運用方法およびプログラム
US8677351B2 (en) 2007-03-29 2014-03-18 Vmware, Inc. System and method for delivering software update to guest software on virtual machines through a backdoor software communication pipe thereof
US8230203B2 (en) 2007-03-30 2012-07-24 Intel Corporation Detecting spin loops in a virtual machine environment
US8045828B2 (en) 2007-07-09 2011-10-25 Kabushiki Kaisha Toshiba Apparatus for processing images, and method and computer program product for detecting image updates
JP4982347B2 (ja) 2007-12-11 2012-07-25 株式会社東芝 画像情報の更新を検出するプログラム、方法および画像処理装置
JP5010492B2 (ja) 2008-01-31 2012-08-29 株式会社東芝 通信装置、方法及びプログラム

Also Published As

Publication number Publication date
US20090147014A1 (en) 2009-06-11
US8416253B2 (en) 2013-04-09
JP2009145932A (ja) 2009-07-02
CN101458812B (zh) 2012-03-28
EP2071454A1 (en) 2009-06-17
CN101458812A (zh) 2009-06-17

Similar Documents

Publication Publication Date Title
CN101458812B (zh) 用于检测图像信息的更新的装置和方法
JP4896376B2 (ja) コプロセッサの性能を強化するシステムおよび方法
TWI509518B (zh) 用於改良巢式虛擬化之性能的方法、中央處理單元裝置及系統
US8671411B2 (en) Multithreaded kernel for graphics processing unit
US8429669B2 (en) Virtual machine switching control by prefetching information out of and updating a set of processor control information based on a bitmap having update status
CN101714091B (zh) 用于在操作系统初始化期间显示平台图形的方法和系统
US9507727B2 (en) Page fault injection in virtual machines
US7992147B2 (en) Processor control register virtualization to minimize virtual machine exits
US20220188135A1 (en) Hardware-based protection of virtual function resources
US5963738A (en) Computer system for reading/writing system configuration using I/O instruction
CN117931377A (zh) 指令集架构（isa）仿真方法和装置
JPS593642A (ja) 制御レジスタ処理方式
JP6920286B2 (ja) 例外処理
JP2009134565A (ja) 仮想計算機システム及び仮想計算機システムの制御方法
CN110941408B (zh) 一种kvm虚拟机图形界面输出方法及装置
JP2018092327A (ja) 情報処理装置、情報処理方法、およびプログラム
US11188367B2 (en) Guest operating system physical memory page protection using hypervisor
US20220197679A1 (en) Modifying device status in single virtual function mode
JP3033713B2 (ja) 仮想計算機エミュレート装置
JP2007094986A (ja) シミュレーション装置およびシミュレーション方法
KR101130361B1 (ko) 코프로세서 내의 연산을 스트림라인하는 방법
Corsi et al. A virtual graphics card for teaching device driver design
CN116485628B (zh) 图像显示方法、装置及系统
JP2013196241A (ja) 情報処理装置およびログ取得方法
US11704127B2 (en) Marking current context data to control a context-data-dependent processing operation to save current or default context data to a data location

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees