JPH06187178A - 仮想計算機システムの入出力割込み制御方法 - Google Patents

仮想計算機システムの入出力割込み制御方法

Info

Publication number
JPH06187178A
JPH06187178A JP4339333A JP33933392A JPH06187178A JP H06187178 A JPH06187178 A JP H06187178A JP 4339333 A JP4339333 A JP 4339333A JP 33933392 A JP33933392 A JP 33933392A JP H06187178 A JPH06187178 A JP H06187178A
Authority
JP
Japan
Prior art keywords
input
virtual computer
output
output interrupt
lpar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4339333A
Other languages
English (en)
Inventor
Osamu Onodera
修 小野寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4339333A priority Critical patent/JPH06187178A/ja
Priority to US08/165,916 priority patent/US5506975A/en
Publication of JPH06187178A publication Critical patent/JPH06187178A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Bus Control (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】 【目的】 入出力装置の応答が俊敏なコンパクトで性能
の良い仮想計算機システムの入出力割込み制御を行うこ
とである。 【構成】 仮想計算機が翻訳実行モードにより動作して
いる時、該ＣＰＵのポーリングインターバルまたは仮想
計算機に対する割込み動作を契機として入出力割込み認
識手順を起動し、保留入出力割込みの数と、他仮想計算
機が保留できる最大入出力割込み要因数とを比較し、他
仮想計算機の保留入出力割込みの数が他仮想計算機が保
留できる最大入出力割込み要因数より大きければ、実行
中の処理を中断して、保留入出力割込みインターセプシ
ョンを起こし、制御を仮想計算機制御プログラムに渡す
制御構成をとり、仮想計算機における効率の良い入出力
割込み制御を行う。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、仮想計算機システム等
の情報処理装置に関し、特に、仮想計算機システムにお
ける入出力割込み制御方法に適用して有効な技術に関す
る。
【０００２】
【従来の技術】たとえば、一般に、情報処理システムを
構成する計算機の使用形態としては、実計算機上にて単
一のオペレーティングシステム（以下ＯＳという）を動
作させる方法と、単一の実計算機上にて複数のＯＳを動
作させる仮想計算機（以下ＶＭまたはＬＰＡＲという）
と呼ばれる方法とがある。
【０００３】実計算機上にて単一のＯＳを動作させるモ
ードをベーシックモードと言い、その方法での実計算機
のハードウェア資源構成の概略を図１に示す。
【０００４】図１に示す如く実計算機のハードウェア資
源は、１台またはそれ以上の中央処理装置（以下ＣＰＵ
という）、１台の共用主記憶装置（以下ＭＳという）、
１台またはそれ以上のチャネルパス（以下ＣＨＰとい
う）および各々のＣＨＰに接続されているデバイス（以
下ＤＥＶという）群とから構成される。
【０００５】そして、これらの実計算機のハードウェア
資源は単一の資源として扱われる。
【０００６】単一の実計算機上に複数のＬＰＡＲを構築
し、複数のＯＳを動作させるモードをＬＰＡＲモードと
言い、その方法での実計算機のハードウェア資源構成の
概略を図２に示す。
【０００７】一般に、複数のＬＰＡＲを単一の実計算機
上にて実現する為に、仮想計算機制御プログラム（以下
ＶＭＣＰという）と呼ばれるプログラムを実計算機上に
て動作させ、このＶＭＣＰの制御の下で複数のＬＰＡＲ
を生成し、さらに、この各々のＬＰＡＲの上にて独立し
たＯＳを動作させていると考えられる。
【０００８】従って、ＶＭＣＰには、単一の実計算機の
ハードウェア資源を各々のＬＰＡＲに共用させて使用さ
せる機能が付加されている。単一の実計算機のハードウ
ェア資源を各々のＬＰＡＲに共用させる方法としては、
ＶＭＣＰの制御の下に時分割によりハードウェア資源を
割り当てる方法、またはハードウェア資源を論理的に分
割して各々のＬＰＡＲに占有的に割り当てる方法、また
は前述の二つの方法を混在させて割り当てる方法等があ
る。
【０００９】この単一の実計算機のハードウェア資源を
各々のＬＰＡＲに割り当てる方法の従来技術としては、
たとえば、ＩＢＭ社発行の刊行物”Ｅｎｔｅｒｐｒｉｓ
ｅＳｙｓｔｅｍ／９０００ Ｅｎｔｅｒｐｒｉｓｅ Ｓ
ｙｓｔｅｍ／３０９０ Ｐｒｏｃｅｓｓｏｒ Ｒｅｓｏ
ｕｒｃｅ／Ｓｙｓｔｅｍ Ｍａｎａｇｅｒ Ｐｌａｎｎ
ｉｎｇ Ｇｕｉｄｅ”（ＧＡ２２−７１２３−４）に記
載されている技術が知られている。
【００１０】この刊行物により紹介されている従来技術
は、入出力チャネルのＬＰＡＲでの共用方法として前述
の二つの方法のうち前者の方法、すなわち、実ＣＨＰを
論理的に分割して各々のＬＰＡＲに占有的に割り当てる
方法を取っていると考えられる。
【００１１】さらに、この方法を取った場合、それぞれ
の実ＣＨＰに対応するサブチャネルも各々のＬＰＡＲに
占有的に割り当てられる。
【００１２】前記のサブチャネルを含む入出力命令およ
び入出力処理に関する一般的仕様としては、たとえばＩ
ＢＭ社発行の刊行物”Ｅｎｔｅｒｐｒｉｓｅ Ｓｙｓｔ
ｅｍＡｒｃｈｉｔｅｃｔｕｒｅ／３９０ Ｐｒｉｎｃｉ
ｐｌｅｓ Ｏｆ Ｏｐｅｒａｔｉｏｎ”（ＳＡ２２−７
２０１−００）に記載されている技術が知られている。
【００１３】図１に示す如く、実計算機のハードウェア
資源は、２台以上のＣＰＵ、１台のＭＳ、２台以上のＣ
ＨＰおよび各々のＣＨＰに接続されているＤＥＶ群とか
ら構成される。
【００１４】図１において、実計算機のハードウェア資
源の２台のＣＰＵは、それぞれ１台ずつ２つのＬＰＡＲ
に占有的に割り当てられており、実計算機のハードウェ
ア資源の１台の共用ＭＳは、その記憶領域を論理的に分
割することにより、それぞれ２つのＬＰＡＲに占有的に
割り当てられている。
【００１５】さらに、実計算機のハードウェア資源であ
る４台のＣＨＰは、各々のＣＨＰをＣＨＰ単位に論理的
に分割することにより、それぞれ２つのＬＰＡＲに占有
的に割り当てられている。
【００１６】各々のＣＨＰに接続されているＤＥＶ群
は、ＣＨＰの占有的に割り当て方法に従い、２つのＬＰ
ＡＲに占有的に割り当てられている。
【００１７】この場合、ＤＥＶ群の占有的に割り当てに
従い、そのＤＥＶに対応するサブチャネル（以下ＳＣＨ
という）も各々のＬＰＡＲに占有的に割り当てられる。
【００１８】すなわち、図２においてＣＰＵ１，ＭＳ
１，ＣＨＰ１，ＣＨＰ２，ＤＥＶ１１〜ＤＥＶ１ｎおよ
びＤＥＶ２１〜ＤＥＶ２ｎは１つのＬＰＡＲであるＬＰ
ＡＲ１に割り当てられ、ＣＰＵ２，ＭＳ２，ＣＨＰ３，
ＣＨＰ４，ＤＥＶ３１〜ＤＥＶ３ｎおよびＤＥＶ４１〜
ＤＥＶ４ｎは他方のＬＰＡＲであるＬＰＡＲ２に割り当
てられる。ここでＤＥＶ１１〜ＤＥＶ１ｎ，ＤＥＶ２１
〜ＤＥＶ２ｎ，ＤＥＶ３１〜ＤＥＶ３ｎおよびＤＥＶ４
１〜ＤＥＶ４ｎには、それぞれ独立した１つ以上のＳＣ
Ｈが割り当てられている。
【００１９】図３は、ＬＰＡＲ，ＣＨＰ群およびＳＣＨ
群の関係を示す図である。
【００２０】図３において、各ＬＰＡＲはそのＬＰＡＲ
に属するＣＨＰ群を占有的に使用しており、各ＣＨＰは
そのＣＨＰに属するＳＣＨ群を占有的に使用している。
【００２１】すなわち、各ＬＰＡＲはそのＬＰＡＲに属
するＳＣＨ群を占有的に使用していることになる。
【００２２】また、図３において、ＬＰＡＲ２１はその
ＬＰＡＲに属するＣＨＰ２１およびＣＨＰ２２を占有的
に使用しており、ＣＨＰ２１はそのＣＨＰに属するＳＣ
Ｈ２１１からＳＣＨ２１ｎを占有的に使用している。
【００２３】また、ＣＨＰ２２はそのＣＨＰに属するＳ
ＣＨ２２１〜ＳＣＨ２２ｎを占有的に使用している。
【００２４】さらに、ＬＰＡＲ２２はそのＬＰＡＲに属
するＣＨＰ２３およびＣＨＰ２４を占有的に使用してお
り、ＣＨＰ２３はそのＣＨＰに属するＳＣＨ２３１〜Ｓ
ＣＨ２３ｎを占有的に使用している。
【００２５】また、ＣＨＰ２４はそのＣＨＰに属するＳ
ＣＨ２４１〜ＳＣＨ２４ｎを占有的に使用している。
【００２６】次に、ＬＰＡＲおよびＳＣＨ群のより具体
的な関係を図４に示す。
【００２７】図４において、ＬＰＡＲ３１はそのＬＰＡ
Ｒに属するＳＣＨ３１１〜ＳＣＨ３１ｎを占有的に使用
しており、ＬＰＡＲ３２はそのＬＰＡＲに属するＳＣＨ
３２１〜ＳＣＨ３２ｎを占有的に使用している。
【００２８】そして、ＬＰＡＲ３１およびＬＰＡＲ３２
は、それぞれのＳＣＨ群に対する入出力割込みの受付可
否の制御を行う為、論理入出力割込みサブクラス番号
（以下ＬＩＳＣという）を使用する。
【００２９】論理入出力割込みサブクラス番号の一般的
仕様については、たとえば前述の刊行物に詳述されてい
る。
【００３０】ＬＰＡＲ３１およびＬＰＡＲ３２は、さら
に、それぞれのＳＣＨ群に対して、所属するＬＰＡＲを
特定する制御を行う為、領域ＩＤ（以下ＲＩＤという）
を使用する。
【００３１】ＲＩＤには１つのＬＰＡＲに対し唯一の値
が与えられ、そのＬＰＡＲに所属するＳＣＨ群も全てこ
の唯一の値を保持していることにより、ＬＰＡＲとそれ
に所属するＳＣＨ群との対応をとっている。
【００３２】たとえば、図４においてＬＰＡＲ３１のＬ
ＩＳＣは’１’が割り当てられており、ＲＩＤは’１’
が割り当てられている。
【００３３】従って、ＬＰＡＲ３１に所属するＳＣＨ群
（ＳＣＨ３１１〜ＳＣＨ３１ｎ）もＬＩＳＣは’１’が
割り当てられており、ＲＩＤは’１’が割り当てられて
いる。
【００３４】また、ＬＰＡＲ３２のＬＩＳＣは’２’が
割り当てられており、ＲＩＤは’２’が割り当てられて
いる。
【００３５】従って、ＬＰＡＲ３２に所属するＳＣＨ群
（ＳＣＨ３２１〜ＳＣＨ３２ｎ）もＬＩＳＣは’２’が
割り当てられており、ＲＩＤは’２’が割り当てられて
いる。
【００３６】ＬＰＡＲ３１が実計算機上にて仮想計算機
として動作する場合、ＬＩＳＣ＝’１’且つＲＩＤ＝’
１’により動作し、ＬＰＡＲ３２が実計算機上にて仮想
計算機として動作する場合、ＬＩＳＣ＝’２’且つＲＩ
Ｄ＝’２’にて動作する。
【００３７】ＬＰＡＲが実計算機上にて仮想計算機とし
て動作する場合、ＶＭＣＰはＬＩＳＣの値に対応した制
御レジスタ内の論理入出力割込みサブクラスマスク（以
下ＬＩＳＣＭという）を’１’として動作する。
【００３８】制御レジスタ内の論理入出力割込みサブク
ラスマスクの一般的仕様としては、たとえば前述の刊行
物に詳述されている。
【００３９】また、制御レジスタ内のＬＩＳＣＭの形式
を図５に示す。
【００４０】図５において、制御レジスタは３２ビット
の長さを持ち、ビット０〜７がＬＩＳＣＭとして使用さ
れ、ＬＩＳＣの０〜７の値にビット単位で対応する。ビ
ット８〜３１は未使用で予約ビットとして扱われる。
【００４１】たとえば、ＬＰＡＲ３１が実計算機上にて
仮想計算機として動作する場合、ＬＩＳＣ＝’１’であ
るのでＬＩＳＣＭのビット１を’１’且つビット２〜７
を’０’として動作し、ＬＰＡＲ３２が実計算機上にて
仮想計算機として動作する場合、ＬＩＳＣ＝’２’であ
るのでＬＩＳＣＭのビット２を’１’且つビット１およ
びビット３〜７を’０’として動作する。
【００４２】ＬＩＳＣＭのビット０は、実計算機すなわ
ちＶＭＣＰによって使用され、ＬＰＡＲには開放され
ず、このビットは通常’１’に設定されている。
【００４３】従って、実際には、ＬＰＡＲ３１が実計算
機上にて仮想計算機として動作する場合、ＬＩＳＣ＝’
１’であるのでＬＩＳＣＭのビット０および１を’１’
且つビット２〜７を’０’として動作し、ＬＰＡＲ３２
が実計算機上にて仮想計算機として動作する場合、ＬＩ
ＳＣ＝’２’であるのでＬＩＳＣＭのビット０および２
を’１’且つビット１およびビット３〜７を’０’とし
て動作する。
【００４４】図６は、ＬＰＡＲ３１およびＬＰＡＲ３２
が実計算機上にて仮想計算機として動作する場合のＶＭ
ＣＰ，ＬＰＡＲ３１およびＬＰＡＲ３２への実計算機資
源配分を示すタイムチャートである。
【００４５】図６に示す如く、実計算機資源は、ＶＭＣ
Ｐに対しそれぞれ区間５０１，区間５０３および区間５
０５が配分され、ＬＰＡＲ３１に対しては区間５０２が
配分され、そしてＬＰＡＲ３２に対しては区間５０４が
配分される。
【００４６】ＶＭＣＰが走行している区間５０１，区間
５０３および区間５０５でのＬＩＳＣＭの値は’１００
０００００’（２進）であり、ＬＩＳＣ＝’０’にて発
行された入出力命令に対応する入出力割込みのみが受付
可能であり、ＬＩＳＣ＝’１’およびＬＩＳＣ＝’２’
にて発行された入出力命令に対応する入出力割込みはハ
ードウェアにより保留される。
【００４７】ＬＰＡＲ３１が走行している区間５０２で
のＬＩＳＣＭの値は’１１００００００’（２進）であ
り、ＬＩＳＣ＝’０’およびＬＩＳＣ＝’１’にて発行
された入出力命令に対応する入出力割込みのみが受付可
能であり、ＬＩＳＣ＝’２’にて発行された入出力命令
に対応する入出力割込みはハードウェアにより保留され
る。
【００４８】さらに、ＬＰＡＲ３２が走行している区間
５０４でのＬＩＳＣＭの値は’１０１０００００’（２
進）であり、ＬＩＳＣ＝’０’およびＬＩＳＣ＝’２’
にて発行された入出力命令に対応する入出力割込みのみ
が受付可能であり、ＬＩＳＣ＝’１’にて発行された入
出力命令に対応する入出力割込みはハードウェアにより
保留される。
【００４９】従って、区間５０２では、ＬＩＳＣ＝’
２’の入出力割込みはハードウェアにより保留される
為、その受付は区間５０４迄待たされる。
【００５０】同様に、区間５０４では、ＬＩＳＣ＝’
１’の入出力割込みはハードウェアにより保留される
為、その受付は次にＬＰＡＲ３２がＶＭＣＰによってデ
ィスパッチされる区間迄待たされる。
【００５１】
【発明が解決しようとする課題】ところが、前記のよう
な従来技術においては、仮想計算機の入出力割込み受付
時、他ＬＰＡＲの入出力割込みがハードウェアにより保
留される為、その受付が次に前記ＬＰＡＲがＶＭＣＰに
よってディスパッチされる迄待たされるという欠点があ
り、この欠点は特に、ＶＭＣＰによってディスパッチさ
れるＬＰＡＲのタイムスライスが長くなる場合に顕著と
なるという問題がある。
【００５２】また、ＬＰＡＲのタイムスライスを長くす
ると、現在ディスパッチされているＬＰＡＲの他のＬＰ
ＡＲの入出力割込みの受付け待ち時間が大きくなり、結
果として入出力装置の応答が遅くなるという問題もあ
る。
【００５３】さらに、この問題を解決する為に、ＬＰＡ
Ｒのタイムスライスを短くすると、ＶＭＣＰによるＬＰ
ＡＲの切替の為のディスパッチ頻度が多くなり、ＶＭＣ
ＰのＬＰＡＲ切替オーバヘッドが大きくなり、仮想計算
機システムの性能が低下するという別の問題が派生し、
これも無視し得ない問題である。
【００５４】そこで、本発明の目的は、ある仮想計算機
が動作中に、他仮想計算機の入出力割込み要因を調べ、
その結果により現在動作している仮想計算機の動作を続
行するか、または打ち切るかを判断し、打ち切ると判断
した場合には制御をＶＭＣＰに戻す仮想計算機システム
の入出力割込み制御方法を提供することにある。
【００５５】本発明の前記並びにその他の目的と新規な
特徴は、本明細書の記述および添付図面から明らかにな
るであろう。
【００５６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００５７】すなわち、本発明の仮想計算機システムの
入出力割込み制御方法によれば、複数の仮想計算機シス
テム群を同一実計算機内に有する場合の前記仮想計算機
相互の入出力割込み制御方法であって、実計算機により
保留されている仮想計算機の入出力割込み要因の有無を
示す入出力割込みパラメータを、入出力割込みマスクの
値に依存せず且つその時点の仮想計算機の入出力割込み
保留状態に基づいて仮想計算機ごとに認識するものであ
る。
【００５８】また、仮想計算機の入出力割込み要因の有
無を示す入出力割込みパラメータを仮想計算機ごとに認
識する際、認識された入出力割込み保留要因をクリアし
ないものである。
【００５９】そして、仮想計算機の入出力割込み要因の
有無を示す入出力割込みパラメータを仮想計算機ごとに
認識する際、入出力割込み保留要因の数がある一定のし
きい値を超えた時に入出力割込み要因が有りと見做し、
超えない時には入出力割込み要因は無しと見做すもので
ある。
【００６０】さらに、入出力割込み保留要因の数がある
一定のしきい値を超えた時に入出力割込み要因が有りと
見做し、超えない時には入出力割込み要因は無しと見做
す機能を実現するに当たり、そのしきい値を仮想計算機
を起動する命令のオペランドの一部で指定するものであ
る。
【００６１】そして、入出力割込み要因が有りと見做さ
れた場合、その時実行中の仮想計算機上の処理を中断し
て、実計算機に制御を戻すものである。
【００６２】
【作用】前記した仮想計算機システムの入出力割込み制
御方法によれば、ハードウェアにより保留されているデ
ィスパッチされたＬＰＡＲの入出力割込み要因は、その
ＬＰＡＲによって受け付けられる。
【００６３】そして、ＶＭＣＰによってディスパッチさ
れているＬＰＡＲのタイムスライスの長さに依存せず、
ハードウェアにより保留されている他ＬＰＡＲの入出力
割込み要因数がある一定のしきい値を超えると、あるＬ
ＰＡＲのタイムスライスが未だ残っている場合でも、そ
の一定のしきい値を超えているＬＰＡＲをディスパッチ
することができる。
【００６４】さらに、ハードウェアにより保留されてい
る入出力割込み要因をそのＬＰＡＲに対し受付可能と
し、ＶＭＣＰによってディスパッチされるＬＰＡＲのタ
イムスライスが長くなると、現在ディスパッチされてい
るＬＰＡＲの他のＬＰＡＲの入出力割込みの受付け待ち
時間が大きくなり、結果として入出力装置の応答が遅く
なるという欠点を除去することができる。
【００６５】これにより、コンパクトで性能の良い仮想
計算機システムの入出力割込み制御方法を実現できる。
【００６６】
【実施例】図７は本発明の一実施例である仮想計算機シ
ステムの入出力割込み制御方法を適用した入出力割込み
認識手順を示すフローチャート図、図８は本発明の一実
施例である仮想計算機システムの入出力割込み制御方法
を適用する命令のフォーマットを示す概略説明図、図９
は本発明の一実施例である仮想計算機システムの入出力
割込み制御方法を適用した入出力割込み受付手順を示す
フローチャート図である。
【００６７】まず、図７により本実施例の仮想計算機シ
ステムの入出力割込み制御方法の構成を説明する。
【００６８】本実施例の仮想計算機システムの入出力割
込み制御方法は、たとえば実計算機により保留されてい
る仮想計算機の入出力割込み要因の有無を調べ、他の仮
想計算機における割込み要因がしきい値を越えている場
合には、しきい値を越えている仮想計算機システムに制
御を渡す仮想計算機システムの入出力割込み制御方法と
されている。
【００６９】この仮想計算機システムの入出力割込み制
御方法は、ポーリングインターバルまたはＬＰＡＲへの
割込み動作をトリガとする入出力割込み認識手順の起動
と、保留入出力割込み要因数と他ＬＰＡＲ保留最大入出
力割込み要因数との比較と、前記入出力割込み要因の比
較における他ＬＰＡＲ保留最大入出力割込み要因数が大
きい場合の保留入出力割込みインターセプション発生処
理とにより構成されている。
【００７０】次に、図８により本発明の仮想計算機シス
テムの入出力割込み制御方法を適用した命令のフォーマ
ットを示す。
【００７１】本命令は、Ｔｅｓｔ Ｐｅｎｄｉｎｇ Ｉ
ｎｔｅｒｒｕｐｔｉｏｎ ＷｉｔｈＳｕｂｃｌａｓｓ
（ＴＰＩＷＳＣ）と呼ばれ、命令語のビット０からビッ
ト１５は命令コードで、ビット１６からビット１９は本
命令により使用するベースレジスタ（Ｂ２）を指定し、
さらにビット２０からビット３１によりディスプレース
メント（Ｄ２）を指定する。
【００７２】従って、本命例の命令形式はＳ形式であ
る。Ｓ形式命令の一般的仕様としては、たとえばＩＢＭ
社発行の刊行物”Ｅｎｔｅｒｐｒｉｓｅ Ｓｙｓｔｅｍ
Ａｒｃｈｉｔｅｃｔｕｒｅ／３９０ Ｐｒｉｎｃｉｐ
ｌｅｓ Ｏｆ Ｏｐｅｒａｔｉｏｎ”（ＳＡ２２−７２
０１−００）に記載されている。
【００７３】次に、本命令の作用を説明する。
【００７４】本命令は、保留されているサブクラスごと
の入出力割込み要因の数を格納させるものであり、第２
オペランドアドレス（Ｂ２／Ｄ２）によりサブクラスご
との保留入出力割込み要因の数を格納させるエントリの
先頭アドレスを指定する。
【００７５】そして、サブクラスごとの保留入出力割込
み要因の数を格納させるエントリの数は、制御レジスタ
により制御される入出力割込みサブクラスマスクのビッ
ト数に等しく、各々のサブクラスごとの保留入出力割込
みの数を格納させるエントリの長さは３２ビット（４バ
イト）である。
【００７６】また、格納されたサブクラスごとの保留入
出力割込みに対応した入出力割込み要因はクリアされな
い。
【００７７】ＣＰＵが問題プログラム状態（ユーザプロ
グラム実行中）の時、本命令を実行しようとすると、特
権命令例外が検出され、命令の実行は抑止される。
【００７８】そして、サブクラスごとの保留入出力割込
みの数を格納させるエントリの先頭アドレスを指定する
第２オペランドアドレスが語境界にないと指定例外が検
出され、命令の実行は抑止される。第２オペランドのア
クセスにおいてアクセス例外が検出され得る。
【００７９】また、特権命令例外、指定例外およびアク
セス例外の一般的仕様としては、たとえばＩＢＭ社発行
の刊行物”Ｅｎｔｅｒｐｒｉｓｅ Ｓｙｓｔｅｍ Ａｒ
ｃｈｉｔｅｃｔｕｒｅ／３９０ Ｐｒｉｎｃｉｐｌｅｓ
Ｏｆ Ｏｐｅｒａｔｉｏｎ”（ＳＡ２２−７２０１−
００）に記載されている。
【００８０】本命令が正常に実行され、格納された全て
のサブクラスごとの保留入出力割込みの数がゼロである
と条件コードはゼロがセットされ、サブクラスごとの保
留入出力割込みの数の何れかのエントリがゼロでないと
条件コードは’１’にセットされる。条件コードの’
２’と’３’は使用されない。
【００８１】つまり、条件コードによりサブクラスごと
の保留入出力割込みがあるかどうかを判断することがで
きる。
【００８２】次に、図７により本発明の仮想計算機シス
テムの入出力割込み制御方法を適用した入出力割込み認
識手順を説明する。
【００８３】まず、ステップ７１０では、ＶＭＣＰによ
りディスパッチされ、ＳＩＥ命令（ＬＰＡＲの起動用命
令）によって起動されたＬＰＡＲが翻訳実行モード（以
下ＩＥモードという）により動作している時、該ＣＰＵ
のポーリングインターバル、またはＬＰＡＲに対する割
込み動作に同期して入出力割込み認識手順が起動され
る。
【００８４】この入出力割込み認識手順は、本実施例で
はＣＰＵのマイクロプログラムにて実現されている例で
ある。
【００８５】ＳＩＥ命令およびＩＥモードの一般的仕様
としては、たとえばＩＢＭ社発行の刊行物”ＩＢＭ Ｓ
ｙｓｔｅｍ／３７０ Ｅｘｔｅｎｄｅｄ Ａｒｃｈｉｔ
ｅｃｔｕｒｅ Ｉｎｔｅｒｐｒｅｔｉｖｅ Ｅｘｅｃｕ
ｔｉｏｎ”（ＳＡ２２−７０９５）にその詳細が記述さ
れている。
【００８６】次に、ステップ７２０では、ＣＰＵのマイ
クロプログラムによる入出力割込み認識手順が起動され
ると、ＣＰＵマイクロプログラムは主記憶内のハードウ
ェアシステムエリア（以下ＨＳＡという）内に存在する
入出力割込み制御領域（図示せず）を参照し、各々のサ
ブクラスごとの保留入出力割込みの数とＳＩＥ命令発行
時に、ＳＩＥ命令のオペランドである状態記述（以下Ｓ
Ｄという）内の特定のエントリによって指定された数と
を比較する。
【００８７】ＳＤ内の特定のエントリには、現在走行中
のＬＰＡＲを除く他ＬＰＡＲが保留できる最大入出力割
込み要因数がＶＭＣＰによって設定されており、現在走
行中のＬＰＡＲを除く他ＬＰＡＲの各々のサブクラスご
との保留入出力割込みの数が、ＳＤ内の特定のエントリ
の現在走行中のＬＰＡＲを除く他ＬＰＡＲが保留できる
最大入出力割込み要因数より大きければステップ７３０
に行き、等しいか小さければ、ステップ７４０のポーリ
ングインターバル処理またはＬＰＡＲへの割込み動作の
実行へ行く（つまり、この起動された入出力割込み認識
手順はノーオペレーションとなる）。
【００８８】すなわち、現在走行中のＬＰＡＲを除く他
ＬＰＡＲの各々のサブクラスごとの保留入出力割込みの
数がＳＤ内の特定のエントリの現在走行中のＬＰＡＲを
除く他ＬＰＡＲが保留できる最大入出力割込み要因数よ
り等しいか小さければ、ステップ７４０の入出力割込み
認識手順を起動する引金になった該ＣＰＵの本来のポー
リングインターバル処理、またはＬＰＡＲに対する割込
み動作を実行する。
【００８９】そして、ステップ７３０では、ＣＰＵマイ
クロプログラムは、実行中のＩＥモードでの処理を中断
して、保留入出力割込みインターセプションを起こし、
制御をＶＭＣＰに渡す。
【００９０】インターセプションに関する一般的仕様と
しては、たとえばＩＢＭ社発行の刊行物”ＩＢＭ Ｓｙ
ｓｔｅｍ／３７０ Ｅｘｔｅｎｄｅｄ Ａｒｃｈｉｔｅ
ｃｔｕｒｅ Ｉｎｔｅｒｐｒｅｔｉｖｅ Ｅｘｅｃｕｔ
ｉｏｎ”（ＳＡ２２−７０９５）にその詳細が記述され
ている。
【００９１】その後、この保留入出力割込みインターセ
プション要因は、ＶＭＣＰによって解析され、ＶＭＣＰ
のプログラムロジックに沿って処理される。
【００９２】次に、図９により本実施例の仮想計算機シ
ステムの入出力割込み制御方法の作用を説明する。
【００９３】まず、ステップ９００では、ＶＭＣＰは、
ＬＰＡＲを起動する前に、ＬＰＡＲ起動用命令であるＳ
ＩＥ命令のオペランドのＳＤを初期化する。
【００９４】このＳＤの初期化には、図７に示したとこ
ろのＳＤ内の特定のエントリの現在走行中のＬＰＡＲを
除く、他ＬＰＡＲが保留できる最大入出力割込み要因数
の値の設定も含まれる。
【００９５】次に、ステップ９１０では、ＶＭＣＰは、
初期化したＳＤをオペランドとしてＬＰＡＲを起動する
為に、ＬＰＡＲ起動用命令であるＳＩＥ命令を発行す
る。この例ではＬＰＡＲ１が起動される。
【００９６】そして、ステップ９２０では、ＳＩＥ命令
によって起動されたＬＰＡＲ（この例ではＬＰＡＲ１）
がＩＥモードで動作する。
【００９７】さらに、ステップ９３０では、ＣＰＵのポ
ーリングインターバルまたはＬＰＡＲに対する割込み動
作に同期して、入出力割込み認識手順が起動される。こ
の入出力割込み認識手順が起動されると、ＣＰＵは主記
憶内のＨＳＡ内に存在する入出力割込み制御領域を参照
する。
【００９８】そして、各々のサブクラスごとの保留入出
力割込みの数とＳＩＥ命令発行時のＳＤ内の他ＬＰＡＲ
が保留できる最大入出力割込み要因数を参照する。
【００９９】さらに、他ＬＰＡＲにおける各々のサブク
ラスごとの保留入出力割込みの数が、ＳＤ内の特定のエ
ントリ内の他ＬＰＡＲが保留できる最大入出力割込み要
因数より大きければ、実行中のＩＥモードでのＬＰＡＲ
の処理を中断して、保留入出力割込みインターセプショ
ンを起こし、制御はＶＭＣＰに渡される。
【０１００】次に、ステップ９４０では、インターセプ
ション要因はＶＭＣＰによって解析され、保留入出力割
込みインターセプションであるか否かが特定される。保
留入出力割込みインターセプションであればステップ８
５０のＴＰＩＷＳＣ命令発行へ行き、そうで無ければ従
来と同様のインターセプション処理を行う。
【０１０１】そして、ステップ９５０では、ＶＭＣＰは
ＴＰＩＷＳＣ命令を発行して、全ＬＰＡＲの各々のサブ
クラスごとの保留入出力割込み要因数を得る。
【０１０２】さらに、ステップ９６０では、ＶＭＣＰは
全ＬＰＡＲの各々のサブクラスごとのそれぞれの保留入
出力割込み要因の数値から、次にディスパッチすべきＬ
ＰＡＲを決定する。一般的には、保留入出力割込み要因
の数値が最も大きいＬＰＡＲが選択される。
【０１０３】その後、ステップ９７０では、ＶＭＣＰは
選択されたＬＰＡＲ（この例ではＬＰＡＲ１）を起動す
る前に、対応するＳＤを初期化する。このＳＤの初期化
にも図８に示すＳＤ内の特定のエントリの他ＬＰＡＲが
保留できる最大入出力割込み要因数の値の設定も含まれ
る。
【０１０４】次に、ステップ９８０では、ＶＭＣＰは初
期化したＳＤをオペランドとしてＳＩＥ命令を発行し、
対応ＬＰＡＲを起動する。この例ではＬＰＡＲ２が起動
される。
【０１０５】そして、ステップ９９０では、ＳＩＥ命令
によって起動された対応ＬＰＡＲ（この例ではＬＰＡＲ
２）がＩＥモードにて動作を開始する。対応ＬＰＡＲが
ＩＥモードにて動作を開始すると、そのＬＰＡＲに対し
て保留されていた入出力割込み要因が入出力割込みを発
生させ、対応ＬＰＡＲにて動作しているＯＳにより受け
付けられ処理される。
【０１０６】従って、本実施例の仮想計算機システムの
入出力割込み制御方法よれば、各仮想計算機の入出力割
込み要因の数に応じて、入出力を実行する仮想計算機を
切り換えることが可能となり、仮想計算機システムの入
出力レスポンスを向上させることができる。
【０１０７】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
【０１０８】たとえば、本実施例の仮想計算機システム
の数については、２システムである場合について説明し
たが、本発明は前記実施例に限定されるものではなく、
２以上の複数の仮想計算機システムについても広く適用
可能である。
【０１０９】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【０１１０】すなわち、実計算機により保留されている
仮想計算機の入出力割込み要因の有無を示す入出力割込
みパラメータを、入出力割込みマスクの値に依存せず、
かつその時点の仮想計算機の入出力割込み保留状態に基
づいて入出力割込みサブクラスごとに認識することがで
きる。
【０１１１】さらに、仮想計算機の入出力割込み要因の
有無を示す入出力割込みパラメータを入出力割込みサブ
クラスごとに認識する際、認識された入出力割込み保留
要因をクリアしない機能を備えることにより、ＶＭＣＰ
が、保留されている入出力割込み要因をＶＭＣＰ内の入
出力割込み対象とすることができる。
【０１１２】また、ＶＭＣＰによってディスパッチされ
ているＬＰＡＲが走行中でも、ハードウェアにより保留
されている他ＬＰＡＲの保留入出力割込み要因数がある
一定のしきい値を超えると、ハードウェア的に現在ＶＭ
ＣＰによってディスパッチされているＬＰＡＲの走行を
中断し、制御をＶＭＣＰに戻す手段を可能とし、前記し
きい値を超えない時には入出力割込み要因は無しと見做
すことができる。
【０１１３】そして、入出力割込み保留要因の数がある
一定のしきい値を超えた時に入出力割込み要因が有りと
見做し、超えない時には入出力割込み要因は無しと見做
す機能を実現するに当たり、そのしきい値を仮想計算機
を起動する命令にて指定することにより、ＶＭＣＰが仮
想計算機を起動するごとに、動的に前記しきい値を変え
ることができる。
【０１１４】この結果、その一定のしきい値を超えてい
るＬＰＡＲをＶＭＣＰがディスパッチすることにより、
ハードウェアにより保留されている一定のしきい値を超
えている入出力割込み要因をそのＬＰＡＲにおいて受付
可能とし、ＶＭＣＰによってディスパッチされるＬＰＡ
Ｒのタイムスライスが長くなると、現在ディスパッチさ
れているＬＰＡＲの他のＬＰＡＲの入出力割込みの受付
け待ち時間が大きくなり、結果として入出力装置の応答
が遅くなるという欠点を除去したコンパクトで性能の良
い仮想計算機の入出力割込み制御を行うことができる。
【図面の簡単な説明】
【図１】ベーシックモード時の実計算機のハードウェア
資源を示すブロック図である。
【図２】仮想計算機（ＬＰＡＲ）モード時の実計算機の
ハードウェア資源を示すブロック図である。
【図３】ＬＰＡＲ群とそれぞれのＬＰＡＲに割り当てら
れたサブチャネル（ＳＣＨ）群の関係を示す概念図であ
る。
【図４】ＬＰＡＲ群とそれぞれのＬＰＡＲに割り当てら
れたＳＣＨ群の関係をさらに詳細に示す概念図である。
【図５】制御レジスタ内の論理入出力サブクラスマスク
（ＬＩＳＣＭ）の配置形式を示す概念図である。
【図６】複数のＬＰＡＲが実計算機上にて仮想計算機と
して動作する場合のタイムチャートを示す概略説明図で
ある。
【図７】本発明の一実施例である仮想計算機システムの
入出力割込み制御方法を適用した入出力割込み認識手順
を示すフローチャート図である。
【図８】本発明の一実施例である仮想計算機システムの
入出力割込み制御方法を適用した命令のフォーマットを
示す概略説明図である。
【図９】本発明の一実施例である仮想計算機システムの
入出力割込み制御方法を適用した入出力割込み受付手順
を示すフローチャート図である。
【符号の説明】
ＣＰＵ 中央処理装置 ＭＳ 共用主記憶装置 ＣＨＰ チャネルパス ＤＥＶ デバイス ＶＭＣＰ 仮想計算機制御プログラム ＬＰＡＲ 仮想計算機 ＳＣＨ サブチャネル

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 複数の仮想計算機システム群を同一実計
    算機内に有する場合の仮想計算機相互の入出力割込み制
    御方法であって、前記実計算機により保留されている前
    記仮想計算機の入出力割込み要因の有無を示す入出力割
    込みパラメータを、入出力割込みマスクの値に依存せず
    且つその時点の前記仮想計算機の入出力割込み保留状態
    に基づいて、前記仮想計算機ごとに認識することを特徴
    とする仮想計算機システムの入出力割込み制御方法。
  2. 【請求項２】 前記仮想計算機の入出力割込み要因の有
    無を示す入出力割込みパラメータを前記仮想計算機ごと
    に認識する際、認識された入出力割込み保留要因をクリ
    アしないことを特徴とする請求項１記載の仮想計算機シ
    ステムの入出力割込み制御方法。
  3. 【請求項３】 前記仮想計算機の入出力割込み要因の有
    無を示す入出力割込みパラメータを前記仮想計算機ごと
    に認識する際、前記入出力割込み保留要因の数がある一
    定のしきい値を超えた時に入出力割込み要因が有りと見
    做し、超えない時には入出力割込み要因は無しと見做す
    ことを特徴とする請求項１記載の仮想計算機システムの
    入出力割込み制御方法。
  4. 【請求項４】 前記仮想計算機の入出力割込み保留要因
    の数がある一定のしきい値を超えた時に入出力割込み要
    因が有りと見做し、超えない時には入出力割込み要因は
    無しと見做す機能を実現するに当たり、そのしきい値を
    前記仮想計算機を起動する命令のオペランドの一部によ
    り指定することを特徴とする請求項１記載の仮想計算機
    システムの入出力割込み制御方法。
  5. 【請求項５】 前記仮想計算機の入出力割込み要因が有
    りと見做された場合、その時実行中の前記仮想計算機上
    の処理を中断して、実計算機に制御を戻すことを特徴と
    する請求項１記載の仮想計算機システムの入出力割込み
    制御方法。
JP4339333A 1992-12-18 1992-12-18 仮想計算機システムの入出力割込み制御方法 Pending JPH06187178A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4339333A JPH06187178A (ja) 1992-12-18 1992-12-18 仮想計算機システムの入出力割込み制御方法
US08/165,916 US5506975A (en) 1992-12-18 1993-12-14 Virtual machine I/O interrupt control method compares number of pending I/O interrupt conditions for non-running virtual machines with predetermined number

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4339333A JPH06187178A (ja) 1992-12-18 1992-12-18 仮想計算機システムの入出力割込み制御方法

Publications (1)

Publication Number Publication Date
JPH06187178A true JPH06187178A (ja) 1994-07-08

Family

ID=18326463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4339333A Pending JPH06187178A (ja) 1992-12-18 1992-12-18 仮想計算機システムの入出力割込み制御方法

Country Status (2)

Country Link
US (1) US5506975A (ja)
JP (1) JPH06187178A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0644485A3 (en) * 1993-09-20 1996-07-17 Hitachi Ltd Procedure for controlling the runtimes of virtual machines in a virtual machine system.
US6535943B1 (en) 1999-09-30 2003-03-18 Fujitsu Limited Information processing device enabling floating interrupt to be pending and a method executing an interrupt condition change instruction
JP2009187368A (ja) * 2008-02-07 2009-08-20 Hitachi Ltd Ｕｓｂポートの共有制御方法

Families Citing this family (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717932A (en) * 1994-11-04 1998-02-10 Texas Instruments Incorporated Data transfer interrupt pacing
US5875294A (en) 1995-06-30 1999-02-23 International Business Machines Corporation Method and system for halting processor execution in response to an enumerated occurrence of a selected combination of internal states
US5996026A (en) * 1995-09-05 1999-11-30 Hitachi, Ltd. Method and apparatus for connecting i/o channels between sub-channels and devices through virtual machines controlled by a hypervisor using ID and configuration information
US5691920A (en) * 1995-10-02 1997-11-25 International Business Machines Corporation Method and system for performance monitoring of dispatch unit efficiency in a processing system
US5729726A (en) * 1995-10-02 1998-03-17 International Business Machines Corporation Method and system for performance monitoring efficiency of branch unit operation in a processing system
US5751945A (en) * 1995-10-02 1998-05-12 International Business Machines Corporation Method and system for performance monitoring stalls to identify pipeline bottlenecks and stalls in a processing system
US5752062A (en) * 1995-10-02 1998-05-12 International Business Machines Corporation Method and system for performance monitoring through monitoring an order of processor events during execution in a processing system
US5949971A (en) * 1995-10-02 1999-09-07 International Business Machines Corporation Method and system for performance monitoring through identification of frequency and length of time of execution of serialization instructions in a processing system
US5748855A (en) * 1995-10-02 1998-05-05 Iinternational Business Machines Corporation Method and system for performance monitoring of misaligned memory accesses in a processing system
US5797019A (en) * 1995-10-02 1998-08-18 International Business Machines Corporation Method and system for performance monitoring time lengths of disabled interrupts in a processing system
GB2327784B (en) * 1997-07-28 2002-04-03 Microapl Ltd A method of carrying out computer operations
US8225002B2 (en) 1999-01-22 2012-07-17 Network Disk, Inc. Data storage and data sharing in a network of heterogeneous computers
US8032634B1 (en) 1999-08-23 2011-10-04 Oracle America, Inc. Approach for allocating resources to an apparatus based on resource requirements
US6779016B1 (en) * 1999-08-23 2004-08-17 Terraspring, Inc. Extensible computing system
US7748005B2 (en) * 2000-01-28 2010-06-29 Hewlett-Packard Development Company, L.P. System and method for allocating a plurality of resources between a plurality of computing domains
US7089418B1 (en) 2000-03-31 2006-08-08 Intel Corporation Managing accesses in a processor for isolated execution
US6990579B1 (en) 2000-03-31 2006-01-24 Intel Corporation Platform and method for remote attestation of a platform
US7111176B1 (en) 2000-03-31 2006-09-19 Intel Corporation Generating isolated bus cycles for isolated execution
US6957332B1 (en) 2000-03-31 2005-10-18 Intel Corporation Managing a secure platform using a hierarchical executive architecture in isolated execution mode
US7356817B1 (en) 2000-03-31 2008-04-08 Intel Corporation Real-time scheduling of virtual machines
US7013484B1 (en) 2000-03-31 2006-03-14 Intel Corporation Managing a secure environment using a chipset in isolated execution mode
US6934817B2 (en) * 2000-03-31 2005-08-23 Intel Corporation Controlling access to multiple memory zones in an isolated execution environment
US6996710B1 (en) 2000-03-31 2006-02-07 Intel Corporation Platform and method for issuing and certifying a hardware-protected attestation key
US7082615B1 (en) 2000-03-31 2006-07-25 Intel Corporation Protecting software environment in isolated execution
US6976162B1 (en) * 2000-06-28 2005-12-13 Intel Corporation Platform and method for establishing provable identities while maintaining privacy
IL153755A0 (en) * 2000-07-05 2003-07-06 Ernst & Young Llp Method and apparatus for providing computer services
US7793111B1 (en) * 2000-09-28 2010-09-07 Intel Corporation Mechanism to handle events in a machine with isolated execution
US7389427B1 (en) 2000-09-28 2008-06-17 Intel Corporation Mechanism to secure computer output from software attack using isolated execution
JP2002132518A (ja) * 2000-10-25 2002-05-10 Fujitsu Ltd 仮想計算機システムおよび仮想計算機間の入出力装置交換方法
US7215781B2 (en) * 2000-12-22 2007-05-08 Intel Corporation Creation and distribution of a secret value between two devices
US6907600B2 (en) 2000-12-27 2005-06-14 Intel Corporation Virtual translation lookaside buffer
US7225441B2 (en) * 2000-12-27 2007-05-29 Intel Corporation Mechanism for providing power management through virtualization
US7035963B2 (en) 2000-12-27 2006-04-25 Intel Corporation Method for resolving address space conflicts between a virtual machine monitor and a guest operating system
US7818808B1 (en) 2000-12-27 2010-10-19 Intel Corporation Processor mode for limiting the operation of guest software running on a virtual machine supported by a virtual machine monitor
US7117376B2 (en) * 2000-12-28 2006-10-03 Intel Corporation Platform and method of creating a secure boot that enforces proper user authentication and enforces hardware configurations
US20020144121A1 (en) * 2001-03-30 2002-10-03 Ellison Carl M. Checking file integrity using signature generated in isolated execution
US7096497B2 (en) * 2001-03-30 2006-08-22 Intel Corporation File checking using remote signing authority via a network
US7272831B2 (en) * 2001-03-30 2007-09-18 Intel Corporation Method and apparatus for constructing host processor soft devices independent of the host processor operating system
JP4291964B2 (ja) * 2001-04-19 2009-07-08 株式会社日立製作所 仮想計算機システム
US7191440B2 (en) * 2001-08-15 2007-03-13 Intel Corporation Tracking operating system process and thread execution and virtual machine execution in hardware or in a virtual machine monitor
US7024555B2 (en) * 2001-11-01 2006-04-04 Intel Corporation Apparatus and method for unilaterally loading a secure operating system within a multiprocessor environment
US7103771B2 (en) * 2001-12-17 2006-09-05 Intel Corporation Connecting a virtual token to a physical token
US20030126454A1 (en) * 2001-12-28 2003-07-03 Glew Andrew F. Authenticated code method and apparatus
US7308576B2 (en) * 2001-12-31 2007-12-11 Intel Corporation Authenticated code module
US20030126453A1 (en) * 2001-12-31 2003-07-03 Glew Andrew F. Processor supporting execution of an authenticated code instruction
US7480806B2 (en) * 2002-02-22 2009-01-20 Intel Corporation Multi-token seal and unseal
US7631196B2 (en) 2002-02-25 2009-12-08 Intel Corporation Method and apparatus for loading a trustable operating system
US7124273B2 (en) * 2002-02-25 2006-10-17 Intel Corporation Method and apparatus for translating guest physical addresses in a virtual machine environment
US7028149B2 (en) * 2002-03-29 2006-04-11 Intel Corporation System and method for resetting a platform configuration register
US7069442B2 (en) 2002-03-29 2006-06-27 Intel Corporation System and method for execution of a secured environment initialization instruction
US20030191943A1 (en) * 2002-04-05 2003-10-09 Poisner David I. Methods and arrangements to register code
US20030196096A1 (en) * 2002-04-12 2003-10-16 Sutton James A. Microcode patch authentication
US7058807B2 (en) * 2002-04-15 2006-06-06 Intel Corporation Validation of inclusion of a platform within a data center
US20030196100A1 (en) * 2002-04-15 2003-10-16 Grawrock David W. Protection against memory attacks following reset
US7076669B2 (en) * 2002-04-15 2006-07-11 Intel Corporation Method and apparatus for communicating securely with a token
US7127548B2 (en) * 2002-04-16 2006-10-24 Intel Corporation Control register access virtualization performance improvement in the virtual-machine architecture
US7139890B2 (en) * 2002-04-30 2006-11-21 Intel Corporation Methods and arrangements to interface memory
US20030229794A1 (en) * 2002-06-07 2003-12-11 Sutton James A. System and method for protection against untrusted system management code by redirecting a system management interrupt and creating a virtual machine container
US6820177B2 (en) 2002-06-12 2004-11-16 Intel Corporation Protected configuration space in a protected environment
US7142674B2 (en) * 2002-06-18 2006-11-28 Intel Corporation Method of confirming a secure key exchange
US7392415B2 (en) * 2002-06-26 2008-06-24 Intel Corporation Sleep protection
US20040003321A1 (en) * 2002-06-27 2004-01-01 Glew Andrew F. Initialization of protected system
US7124327B2 (en) * 2002-06-29 2006-10-17 Intel Corporation Control over faults occurring during the operation of guest software in the virtual-machine architecture
US6996748B2 (en) * 2002-06-29 2006-02-07 Intel Corporation Handling faults associated with operation of guest software in the virtual-machine architecture
US7296267B2 (en) * 2002-07-12 2007-11-13 Intel Corporation System and method for binding virtual machines to hardware contexts
US7165181B2 (en) * 2002-11-27 2007-01-16 Intel Corporation System and method for establishing trust without revealing identity
US20040117532A1 (en) * 2002-12-11 2004-06-17 Bennett Steven M. Mechanism for controlling external interrupts in a virtual machine system
US7073042B2 (en) * 2002-12-12 2006-07-04 Intel Corporation Reclaiming existing fields in address translation data structures to extend control over memory accesses
US20040117318A1 (en) * 2002-12-16 2004-06-17 Grawrock David W. Portable token controlling trusted environment launch
US7318235B2 (en) 2002-12-16 2008-01-08 Intel Corporation Attestation using both fixed token and portable token
US20040128345A1 (en) * 2002-12-27 2004-07-01 Robinson Scott H. Dynamic service registry
US7900017B2 (en) * 2002-12-27 2011-03-01 Intel Corporation Mechanism for remapping post virtual machine memory pages
US7076802B2 (en) * 2002-12-31 2006-07-11 Intel Corporation Trusted system clock
US20040128528A1 (en) * 2002-12-31 2004-07-01 Poisner David I. Trusted real time clock
US7000051B2 (en) 2003-03-31 2006-02-14 International Business Machines Corporation Apparatus and method for virtualizing interrupts in a logically partitioned computer system
US7299468B2 (en) * 2003-04-29 2007-11-20 International Business Machines Corporation Management of virtual machines to utilize shared resources
US7130949B2 (en) * 2003-05-12 2006-10-31 International Business Machines Corporation Managing input/output interruptions in non-dedicated interruption hardware environments
US20050044292A1 (en) * 2003-08-19 2005-02-24 Mckeen Francis X. Method and apparatus to retain system control when a buffer overflow attack occurs
US8079034B2 (en) 2003-09-15 2011-12-13 Intel Corporation Optimizing processor-managed resources based on the behavior of a virtual machine monitor
US7287197B2 (en) * 2003-09-15 2007-10-23 Intel Corporation Vectoring an interrupt or exception upon resuming operation of a virtual machine
US7424709B2 (en) * 2003-09-15 2008-09-09 Intel Corporation Use of multiple virtual machine monitors to handle privileged events
US20050060704A1 (en) * 2003-09-17 2005-03-17 International Business Machines Corporation Managing processing within computing environments including initiation of virtual machines
US7739521B2 (en) * 2003-09-18 2010-06-15 Intel Corporation Method of obscuring cryptographic computations
US7610611B2 (en) * 2003-09-19 2009-10-27 Moran Douglas R Prioritized address decoder
US7237051B2 (en) * 2003-09-30 2007-06-26 Intel Corporation Mechanism to control hardware interrupt acknowledgement in a virtual machine system
US7366305B2 (en) * 2003-09-30 2008-04-29 Intel Corporation Platform and method for establishing trust without revealing identity
US7177967B2 (en) * 2003-09-30 2007-02-13 Intel Corporation Chipset support for managing hardware interrupts in a virtual machine system
US20050080934A1 (en) 2003-09-30 2005-04-14 Cota-Robles Erik C. Invalidating translation lookaside buffer entries in a virtual machine (VM) system
US7636844B2 (en) 2003-11-17 2009-12-22 Intel Corporation Method and system to provide a trusted channel within a computer system for a SIM device
US20050108171A1 (en) * 2003-11-19 2005-05-19 Bajikar Sundeep M. Method and apparatus for implementing subscriber identity module (SIM) capabilities in an open platform
US20050108534A1 (en) * 2003-11-19 2005-05-19 Bajikar Sundeep M. Providing services to an open platform implementing subscriber identity module (SIM) capabilities
US8156343B2 (en) 2003-11-26 2012-04-10 Intel Corporation Accessing private data about the state of a data processing machine from storage that is publicly accessible
US8037314B2 (en) * 2003-12-22 2011-10-11 Intel Corporation Replacing blinded authentication authority
US20050133582A1 (en) * 2003-12-22 2005-06-23 Bajikar Sundeep M. Method and apparatus for providing a trusted time stamp in an open platform
US20050152539A1 (en) * 2004-01-12 2005-07-14 Brickell Ernie F. Method of protecting cryptographic operations from side channel attacks
US7802085B2 (en) 2004-02-18 2010-09-21 Intel Corporation Apparatus and method for distributing private keys to an entity with minimal secret, unique information
US7975270B2 (en) * 2004-03-10 2011-07-05 International Business Machines Corporation Facilitating allocation of resources in a heterogeneous computing environment
US7356735B2 (en) 2004-03-30 2008-04-08 Intel Corporation Providing support for single stepping a virtual machine in a virtual machine environment
US7620949B2 (en) * 2004-03-31 2009-11-17 Intel Corporation Method and apparatus for facilitating recognition of an open event window during operation of guest software in a virtual machine environment
US7490070B2 (en) 2004-06-10 2009-02-10 Intel Corporation Apparatus and method for proving the denial of a direct proof signature
US20050288056A1 (en) * 2004-06-29 2005-12-29 Bajikar Sundeep M System including a wireless wide area network (WWAN) module with an external identity module reader and approach for certifying the WWAN module
US7305592B2 (en) * 2004-06-30 2007-12-04 Intel Corporation Support for nested fault in a virtual machine environment
US8898246B2 (en) * 2004-07-29 2014-11-25 Hewlett-Packard Development Company, L.P. Communication among partitioned devices
US7840962B2 (en) * 2004-09-30 2010-11-23 Intel Corporation System and method for controlling switching between VMM and VM using enabling value of VMM timer indicator and VMM timer value having a specified time
US8146078B2 (en) 2004-10-29 2012-03-27 Intel Corporation Timer offsetting mechanism in a virtual machine environment
US8924728B2 (en) * 2004-11-30 2014-12-30 Intel Corporation Apparatus and method for establishing a secure session with a device without exposing privacy-sensitive information
US8533777B2 (en) * 2004-12-29 2013-09-10 Intel Corporation Mechanism to determine trust of out-of-band management agents
US7395405B2 (en) * 2005-01-28 2008-07-01 Intel Corporation Method and apparatus for supporting address translation in a virtual machine environment
US7586936B2 (en) * 2005-04-01 2009-09-08 International Business Machines Corporation Host Ethernet adapter for networking offload in server environment
US7809957B2 (en) 2005-09-29 2010-10-05 Intel Corporation Trusted platform module for generating sealed data
US20090106754A1 (en) * 2005-12-10 2009-04-23 Benjamin Liu Handling a device related operation in a virtualization enviroment
US8014530B2 (en) 2006-03-22 2011-09-06 Intel Corporation Method and apparatus for authenticated, recoverable key distribution with no database secrets
US7987464B2 (en) * 2006-07-25 2011-07-26 International Business Machines Corporation Logical partitioning and virtualization in a heterogeneous architecture
US8479194B2 (en) * 2007-04-25 2013-07-02 Microsoft Corporation Virtual machine migration
JP5018252B2 (ja) * 2007-06-06 2012-09-05 株式会社日立製作所 デバイス割り当て変更方法
US8045828B2 (en) * 2007-07-09 2011-10-25 Kabushiki Kaisha Toshiba Apparatus for processing images, and method and computer program product for detecting image updates
JP4982347B2 (ja) * 2007-12-11 2012-07-25 株式会社東芝 画像情報の更新を検出するプログラム、方法および画像処理装置
JP5010492B2 (ja) * 2008-01-31 2012-08-29 株式会社東芝 通信装置、方法及びプログラム
WO2009157178A1 (ja) * 2008-06-24 2009-12-30 パナソニック株式会社 仮想計算機制御装置、仮想計算機制御プログラム及び仮想計算機制御回路
GB2462258B (en) * 2008-07-28 2012-02-08 Advanced Risc Mach Ltd Interrupt control for virtual processing apparatus
US8346995B2 (en) * 2008-09-30 2013-01-01 Microsoft Corporation Balancing usage of hardware devices among clients
US8479214B2 (en) * 2008-09-30 2013-07-02 Microsoft Corporation Hardware throughput saturation detection
WO2010080991A2 (en) 2009-01-09 2010-07-15 Washington University In St. Louis Miniaturized photoacoustic imaging apparatus including a rotatable reflector
US8869167B2 (en) * 2011-05-19 2014-10-21 International Business Machines Corporation Application hibernation
US10228958B1 (en) * 2014-12-05 2019-03-12 Quest Software Inc. Systems and methods for archiving time-series data during high-demand intervals
KR102301937B1 (ko) 2014-12-22 2021-09-15 삼성전자주식회사 가상 머신 환경에서의 입출력 방법
US9678901B2 (en) 2015-11-16 2017-06-13 International Business Machines Corporation Techniques for indicating a preferred virtual processor thread to service an interrupt in a data processing system
JP6974254B2 (ja) 2018-05-18 2021-12-01 ルネサスエレクトロニクス株式会社 データ処理装置
US11086686B2 (en) * 2018-09-28 2021-08-10 International Business Machines Corporation Dynamic logical partition provisioning

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4523206A (en) * 1982-03-03 1985-06-11 Sperry Corporation Cache/disk system with writeback regulation relative to use of cache memory
JPH0619747B2 (ja) * 1984-01-18 1994-03-16 株式会社日立製作所 Ｉ／ｏ命令実行方法、ｉ／ｏ割込処理方法およびそれらを用いた計算機システム
JPS61206043A (ja) * 1985-03-11 1986-09-12 Hitachi Ltd 仮想計算機システムにおける割込制御方法
JPH0792761B2 (ja) * 1985-07-31 1995-10-09 株式会社日立製作所 仮想計算機システムの入出力制御方法
JPS62154037A (ja) * 1985-12-26 1987-07-09 Hitachi Ltd 仮想計算機監視制御方式
JPH0814795B2 (ja) * 1986-01-14 1996-02-14 株式会社日立製作所 マルチプロセッサ仮想計算機システム
US4809164A (en) * 1986-03-26 1989-02-28 Tandem Computers Incorporated Processor controlled modifying of tabled input/output priority
US4843541A (en) * 1987-07-29 1989-06-27 International Business Machines Corporation Logical resource partitioning of a data processing system
US5155858A (en) * 1988-10-27 1992-10-13 At&T Bell Laboratories Twin-threshold load-sharing system with each processor in a multiprocessor ring adjusting its own assigned task list based on workload threshold
JPH02208740A (ja) * 1989-02-09 1990-08-20 Fujitsu Ltd 仮想計算機制御方式
US4969164A (en) * 1989-04-27 1990-11-06 Advanced Micro Devices, Inc. Programmable threshold detection logic for a digital storage buffer
US5303382A (en) * 1989-09-21 1994-04-12 Digital Equipment Corporation Arbiter with programmable dynamic request prioritization
US5319753A (en) * 1992-09-29 1994-06-07 Zilog, Inc. Queued interrupt mechanism with supplementary command/status/message information

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0644485A3 (en) * 1993-09-20 1996-07-17 Hitachi Ltd Procedure for controlling the runtimes of virtual machines in a virtual machine system.
US5898855A (en) * 1993-09-20 1999-04-27 Hitachi, Ltd. Control method for virtual machine running time in virtual machine system
US6535943B1 (en) 1999-09-30 2003-03-18 Fujitsu Limited Information processing device enabling floating interrupt to be pending and a method executing an interrupt condition change instruction
JP2009187368A (ja) * 2008-02-07 2009-08-20 Hitachi Ltd Ｕｓｂポートの共有制御方法
US8387043B2 (en) 2008-02-07 2013-02-26 Hitachi, Ltd. USB port shared control method in a plurality of virtual machines

Also Published As

Publication number Publication date
US5506975A (en) 1996-04-09

Similar Documents

Publication Publication Date Title
JPH06187178A (ja) 仮想計算機システムの入出力割込み制御方法
EP0382505B1 (en) Virtual computer system having improved input/output interrupt control
US5553291A (en) Virtual machine control method and virtual machine system
US5555414A (en) Multiprocessing system including gating of host I/O and external enablement to guest enablement at polling intervals
US5187802A (en) Virtual machine system with vitual machine resetting store indicating that virtual machine processed interrupt without virtual machine control program intervention
US4843541A (en) Logical resource partitioning of a data processing system
KR930008265B1 (ko) 가상 계산기 시스템의 입출력 제어방법
US7174274B2 (en) Gathering I/O measurement data during an I/O operation process
US5511217A (en) Computer system of virtual machines sharing a vector processor
JP2500045B2 (ja) 入出力チャネル・サブシステム・コ―ル命令制御方法およびｃｅｃの解釈実行方法
US5499379A (en) Input/output execution apparatus for a plural-OS run system
US4967342A (en) Data processing system having plurality of processors and channels controlled by plurality of system control programs through interrupt routing
JP2009223842A (ja) 仮想計算機制御プログラム及び仮想計算機システム
KR920003044B1 (ko) 가상 머신 시스템용의 게스트 머신 실행 제어 시스템
JPH06243112A (ja) マルチプロセッサ装置
JPH02210542A (ja) 仮想計算機システムにおける実行制御方式
JPH09282196A (ja) 複合論理プロセッサシステムのプログラム走行制御方式
JPH06250850A (ja) 入出力割込み要因の処理方法
JP2585905B2 (ja) マルチタスク実行装置
JP2610966B2 (ja) 仮想計算機制御方法
JPS6097440A (ja) 仮想多重プロセツサ装置
JP2864255B2 (ja) 仮想計算機方式の計算機システム
JPH0444131A (ja) 複数ｏｓ走行システムにおけるプロセッサ間通信の実行装置および方法
JPH07134658A (ja) 仮想計算機システムのアドレス変換バッファ制御方式
JPH07110774A (ja) 仮想計算機システムのウェイト状態制御方式